JPH0199341A - 障害検出装置 - Google Patents

障害検出装置

Info

Publication number
JPH0199341A
JPH0199341A JP62257865A JP25786587A JPH0199341A JP H0199341 A JPH0199341 A JP H0199341A JP 62257865 A JP62257865 A JP 62257865A JP 25786587 A JP25786587 A JP 25786587A JP H0199341 A JPH0199341 A JP H0199341A
Authority
JP
Japan
Prior art keywords
signal
output signal
input
encryption
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62257865A
Other languages
English (en)
Inventor
Hikari Morita
光 森田
Michihiro Yamane
山根 道広
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP62257865A priority Critical patent/JPH0199341A/ja
Publication of JPH0199341A publication Critical patent/JPH0199341A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (1)発明の属する技術の説明 本発明は、暗号化処理機能並びに復号処理機能を有する
暗号装置のための障害検出装置に関するものである。
(2)従来の技術 〔2重化〕 従来、第4図に示すように、2重化した9処理手段IA
、IBにおいて、これらの出力信号A。
Bを比較手段2に入力し、出力信号A、Bが不一致のと
き、装置障害検出信号により、装置外へ結果を出力する
ことが行われている。暗号化手段と復号手段とが別構成
の処理手段1の場合には、暗号化手段ならびに復号手段
おのおのについて2重化構成を取るようにしている。
また、暗号化と復号処理とが同一処理手段1により、切
り替えて実行する場合、第4図図示の接続関係のままで
、障害検出が行われるようになっていた。
しかし、このような2重化は、装置本体が2倍のハード
量を必要とする欠点が有る。
又、一部のテストパタンによ4て障害検出を行わせよう
とする場合には、たとえ2重化をとっても、出力信号の
違いになって表れない可能性が有った。
更に、装置中にレジスタがあるなど順序回路部分を含ん
でいれば、多数のテストパタンを用意しても、それら多
数のテストパタンも、障害を発見できる入力信号の一部
にしかならない。従って。
障害が出力信号に表れないで2発見できない可能性があ
った。
〔期待値リストの利用〕
また第5図に示すように、予め用意した入力信号と期待
値信号との組合わせのりスト3を基に。
この期待値信号と処理手段1の出力信号とを比較手段2
により比較することで、処理手段の障害を検出すること
が行われている。
本構成では、障害検出用に入力信号と期待値信号との組
合わせたりスト3を予め用意し保持する為、多大な記憶
容量を必要とする。従って、入力信号として用いるテス
トパタンを一部に限る方法が採られるが、その結果障害
検出可能な確率が低くなった。更に、実行時の入力信号
に応じて、オンライン的に装置障害を検出することは出
来ないという欠点を有していた。従って、障害検出率が
低いとともに9間欠故障の障害も発見できなかった。
(3)発明の目的 本発明では、少ないハード量でかつオンラインの下で装
置の障害検出可能な暗号装置用障害検出装置を提案する
(4)発明の特徴 (4−1)発明の特徴と従来技術との差異従来技術では
、同じ期待値を有する2者間の比較により正常性を検査
していたが1本発明では。
暗号装置に於いて信号を暗号化した後に復号すれば信号
が元に戻る性質を利用して、1つの系で正1常性を検査
するようにしている。
つまり、暗号化手段および復号手段が正常であれば、入
力信号(平文)を暗号化処理し、その出力信号(暗号文
)を復号処理し、その結果(復号化された平文)と元の
入力信号(平文)が一致することを確認する検査をする
。または、この逆に。
入力信号(暗号文)を復号処理し、その出力信号(平文
)を暗号化処理し、その出力信号(再び暗号化された暗
号文)と元の入力信号(暗号文)が一致することを確認
する検査をする。
従って、暗号装置の機能として予め備わっている暗号化
・復号を利用するので、少ないハードで暗号装置用障害
検出装置が実現できる。
(4−2)実施例の説明 〔第1の実施例〕 第1図は特許請求範囲第(11項に対応する実施例構成
を示す。図中の符号2は比較手段、4は暗号化手段、5
は復号手段、6は入力切替手段を表している。
暗号化の時、第1の入力信号を暗号化手段4により暗号
化し、その結果を第1の出力信号として出力する。この
とき、オンライン的に、第1の出力信号を入力切替手段
6を介して復号手段5の入力信号としても入力し、その
復号された出力信号と、第1の入力信号とを比較手段2
により比較し。
不一致ならば、装置障害検出信号を外部へ出力する。
復号のとき、第2の入力信号を入力切替手段6を介して
復号手段5に入力し、復号結果を第2の出力信号として
出力する。
〔第2の実施例〕 第2、特許請求の凹部(2)項に対応する実施例構成を
示す0図中の符号は第1図に対応している。
復号の時、第1の入力信号を復号手段5により復号し、
その結果を第1の出力信号として出力する。このとき、
オンライン的に、第1の出力信号を入力切替手段6を介
して暗号化手段4の入力信号としても入力し、その暗号
化された出力信号と。
第1の入力信号とを比較手段2により比較し、不一致な
らば、装置障害検出信号を外部へ出力する。
暗号化のとき、第2の入力信号を入力切替手段6を介し
て暗号化手段4に入力し、暗号化結果を第2の出力信号
として出力する。
〔第3の実施例〕 第3図は特許請求範囲第(3)項に対応する実施例構成
を示す0図中の符号1は処理手段であって暗号化手段や
復号手段の機能を実行するもの、2は比較手段、6は入
力切替手段、7は入力信号保持手段、8は出力信号保持
手段を表している。
暗号化処理の場合、以下の処理を操り返す(なお復号処
理の場合には括弧内の処理となる)。
■ 処理手段1のモードを暗号化(復号)に切り替える
■ 入力信号を入力信号保持手段7へ書き込むとともに
、入力切替手段6経由で処理手段1へ入力する。
■ 処理手段1の出力を出力信号保持手段8へ書き込む
とともに、出力信号として出力する。
■ 処理手段のモードを復号(暗号化)に切り替える。
■ 出力信号保持手段8に蓄積されている信号を入力切
替手段6経由で処理手段1へ入力する。
■ 処理手段1の出力と入力信号保持手段7に蓄積され
ている信号を比較手段2に入力する。
■ 比較結果を、障害検出信号として出力する。
(5)効果の説明 以上説明した如く2本発明によれば、暗号装置本体に付
は加える部分が僅かで済む。即ち、暗号化手段と復号手
段とが別個の構成の場合、特許請求範囲第(1)項また
は第(2)項の装置障害検出装置を採用すれば9本来の
暗号装置に新たに付加する部分としては、入力切替手段
と比較手段とであり。
僅かなハード増分で本発明を実現できる利点を有す。
また、1つの処理手段で暗号化と復号を切り替えて処理
する場合、特許請求範囲第(3)項の装置障害検出装置
を採用すれば1本来の暗号装置に新たに付加する部分と
しては、入力切替手段と入力信号保持手段と比較手段と
であり、僅かなハード増分で本発明を実現できる利点を
有す。
また本発明によれば、障害検出率が向上する。
即ち2例えば64ビツトのブロックを単位とするブロッ
ク暗号方式の場合、仮に暗号化処理手段の入力付近で入
力信号の1ビツトの反転障害が有った時には、暗号化し
た出力信号はブロック単位に対応して64ビツトの広い
範囲にわたってランダムにビット反転が起こることから
障害により出力信号全体にわたって変化を起こすために
検出し易くなる。また、仮に暗号化処理手段の出力付近
で出力信号の1ビツト反転障害があったとしても。
この結果を復号処理手段で処理し、64ビツトの広い範
囲にわたってランダムにビット反転が起こり出力される
ので、障害が検出し易くなる。
【図面の簡単な説明】
第1図は特許請求範囲第+11項に対応する実施例構成
、第2、特許請求の凹部(2)項に対応する実施例構成
、第3図は特許請求範囲第(3)項に対応する実施例構
成、第4図は2重化による装置障害検出装置の例、第5
図は期待値リストを利用する装置障害検出装置の例を示
す。 図中、1は処理手段、2は比較手段、3は期待値リスト
、4は暗号化手段、5は復号手段、6は入力切替手段、
7は入力信号保持手段、8は出力信号保持手段を表す。 特許出願人 日本電信電話株式会社

Claims (3)

    【特許請求の範囲】
  1. (1)暗号化手段と、復号手段とを有する暗号装置にお
    いて、 入力切替手段と比較手段とをもうけ、 第1の入力信号を上記暗号化手段および上記比較手段に
    入力する構成と、 第2の入力信号を上記入力切替手段に入力する構成と、 上記暗号化手段の出力信号を上記入力切替手段に入力す
    るとともに第1の出力信号として装置外に出力する構成
    と、 上記入力切替手段の出力信号を上記復号手段に入力する
    構成と、 上記復号手段の出力信号を比較手段に入力するとともに
    第2の出力信号として装置外へ出力する構成と、 上記比較手段の出力信号を装置障害検出信号として装置
    外へ出力する構成と をそなえて装置障害を検出する ことを特徴とする障害検出装置。
  2. (2)復号手段と、暗号化手段とを有する暗号装置にお
    いて、 入力切替手段と比較手段とをもうけ、 第1の入力信号を上記復号手段および上記比較手段に入
    力する構成と、 第2の入力信号を上記入力切替手段に入力する構成と、 上記復号手段の出力信号を上記入力切替手段に入力する
    とともに第1の出力信号として装置外に出力する構成と
    、 上記入力切替手段の出力信号を上記暗号化手段に入力す
    る構成と、 上記暗号化手段の出力信号を比較手段に入力するととも
    に第2の出力信号として装置外へ出力する構成と、 上記比較手段の出力信号を装置障害検出信号として装置
    外へ出力する構成と をそなえて装置障害を検出する ことを特徴とする障害検出装置。
  3. (3)暗号化処理または復号処理を切り替えて実行する
    処理手段を有する暗号装置において、入力切替手段と入
    力信号保持手段と出力信号保持手段と比較手段とをもう
    け、 入力信号を上記入力信号保持手段および上記入力切替手
    段に入力する構成と、 上記処理手段の出力信号を上記出力信号保持手段および
    上記比較手段に入力するとともに出力信号として装置外
    部へ出力する構成と、 上記入力切替手段の出力信号を上記処理手段に入力する
    構成と、 上記入力信号保持手段の出力信号を比較手段に入力する
    構成とをそなえて 上記比較手段の出力信号を装置障害検出信号として装置
    障害を検出する ことを特徴とする障害検出装置。
JP62257865A 1987-10-13 1987-10-13 障害検出装置 Pending JPH0199341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62257865A JPH0199341A (ja) 1987-10-13 1987-10-13 障害検出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62257865A JPH0199341A (ja) 1987-10-13 1987-10-13 障害検出装置

Publications (1)

Publication Number Publication Date
JPH0199341A true JPH0199341A (ja) 1989-04-18

Family

ID=17312246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62257865A Pending JPH0199341A (ja) 1987-10-13 1987-10-13 障害検出装置

Country Status (1)

Country Link
JP (1) JPH0199341A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926547A (en) * 1997-03-05 1999-07-20 Scientific-Atlanta, Inc. Method and apparatus for providing program/component redundancy in headend
WO2005117333A1 (ja) * 2004-05-28 2005-12-08 Sony Corporation データ検査装置、データ検査方法及びデータ検査プログラム
JP2006319589A (ja) * 2005-05-12 2006-11-24 Hitachi Ltd ストレージシステム
JP2009105644A (ja) * 2007-10-23 2009-05-14 Nec Corp 情報処理装置、プログラム、外部暗号化システム、及び、外部暗号化方法
JP2012194693A (ja) * 2011-03-15 2012-10-11 Ricoh Co Ltd インターフェース回路および画像形成装置
JP2013003203A (ja) * 2011-06-13 2013-01-07 Fujitsu Advanced Engineering Ltd 異常事象発生原因特定機能を含む通信システム
JP2021057802A (ja) * 2019-09-30 2021-04-08 アンリツ株式会社 移動端末試験システム
JP2023109580A (ja) * 2022-01-27 2023-08-08 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890849A (ja) * 1981-11-24 1983-05-30 Nec Corp 暗号試験装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5890849A (ja) * 1981-11-24 1983-05-30 Nec Corp 暗号試験装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5926547A (en) * 1997-03-05 1999-07-20 Scientific-Atlanta, Inc. Method and apparatus for providing program/component redundancy in headend
WO2005117333A1 (ja) * 2004-05-28 2005-12-08 Sony Corporation データ検査装置、データ検査方法及びデータ検査プログラム
EP1768302A4 (en) * 2004-05-28 2009-07-29 Sony Corp DATA SCANNING DEVICE, DATA SCANNING PROCEDURE AND DATA SCANNING PROGRAM
JP2006319589A (ja) * 2005-05-12 2006-11-24 Hitachi Ltd ストレージシステム
US8041961B2 (en) 2005-05-12 2011-10-18 Hitachi, Ltd. Storage system
JP2009105644A (ja) * 2007-10-23 2009-05-14 Nec Corp 情報処理装置、プログラム、外部暗号化システム、及び、外部暗号化方法
JP2012194693A (ja) * 2011-03-15 2012-10-11 Ricoh Co Ltd インターフェース回路および画像形成装置
JP2013003203A (ja) * 2011-06-13 2013-01-07 Fujitsu Advanced Engineering Ltd 異常事象発生原因特定機能を含む通信システム
JP2021057802A (ja) * 2019-09-30 2021-04-08 アンリツ株式会社 移動端末試験システム
JP2023109580A (ja) * 2022-01-27 2023-08-08 ルネサスエレクトロニクス株式会社 半導体装置及びその制御方法
US12375258B2 (en) 2022-01-27 2025-07-29 Renesas Electronics Corporation Semiconductor device and control method thereof

Similar Documents

Publication Publication Date Title
KR100417658B1 (ko) 안전성이 높으며, 비밀키가 해독된 경우의 피해규모를 억제할 수 있는 비밀키 전송방식
KR940003160B1 (ko) 데이타 암호화 키이 모니터링 장치
JP4684550B2 (ja) 多数の動作モードを支援する暗号化装置
US8011005B2 (en) Hardware encryption key for use in anti-tamper system
KR970012163A (ko) 내장된 보안 암호화 장치내의 암호화 알고리즘 자동검사
JPH03276345A (ja) マイクロコントローラ
JP5676589B2 (ja) 受信データに対するエラー検出を利用する暗号化の検出
WO2000049764A1 (en) Data authentication system employing encrypted integrity blocks
US11115181B2 (en) Memory device, host device, and memory system
JPS5925411B2 (ja) 暗号処理装置
KR20070022684A (ko) 혼성 암호화 가속기 및 이 가속기의 동작 방법
US6219791B1 (en) Method and apparatus for generating and verifying encrypted data packets
US5365591A (en) Secure cryptographic logic arrangement
US6219420B1 (en) High assurance encryption system and method
US7961885B2 (en) Encrypted JTAG interface
JPH0199341A (ja) 障害検出装置
GB2398213A (en) Encryption using the KASUMI algorithm
KR20050022623A (ko) 자체 오류 감지 기능을 강화한 상호 의존적 병렬 연산방식의 하드웨어 암호화 장치 및 그 하드웨어 암호화 방법
US20060259769A1 (en) Method and device for encryption and decryption
US7996742B2 (en) Circuit arrangement and method for checking the function of a logic circuit in a circuit arrangement
KR100720525B1 (ko) Aes코어를 포함하는 집적회로 및 aes코어 검증용래퍼
US20170083040A1 (en) Frequency sensor for side-channel attack
US12375258B2 (en) Semiconductor device and control method thereof
US7539304B1 (en) Integrated circuit having self test capability using message digest and method for testing integrated circuit having message digest generation circuitry
JP4647246B2 (ja) 暗号復号回路の動作確認方法及び動作確認装置