JP4667012B2 - 半導体素子及び液晶表示装置の作製方法 - Google Patents

半導体素子及び液晶表示装置の作製方法 Download PDF

Info

Publication number
JP4667012B2
JP4667012B2 JP2004328382A JP2004328382A JP4667012B2 JP 4667012 B2 JP4667012 B2 JP 4667012B2 JP 2004328382 A JP2004328382 A JP 2004328382A JP 2004328382 A JP2004328382 A JP 2004328382A JP 4667012 B2 JP4667012 B2 JP 4667012B2
Authority
JP
Japan
Prior art keywords
film
semiconductor film
forming
insulating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004328382A
Other languages
English (en)
Other versions
JP2005167228A (ja
JP2005167228A5 (ja
Inventor
洋平 神野
厳 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004328382A priority Critical patent/JP4667012B2/ja
Publication of JP2005167228A publication Critical patent/JP2005167228A/ja
Publication of JP2005167228A5 publication Critical patent/JP2005167228A5/ja
Application granted granted Critical
Publication of JP4667012B2 publication Critical patent/JP4667012B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H10D86/0223—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials
    • H10D86/0229—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies comprising crystallisation of amorphous, microcrystalline or polycrystalline semiconductor materials characterised by control of the annealing or irradiation parameters
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0241—Manufacture or treatment of multiple TFTs using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、インクジェット法に代表される液滴吐出法を用いた半導体素子及びその作製方法、特に、液晶ディスプレイ、ＥＬディスプレイに代表される表示装置に用いられる半導体素子及びその作製方法に関するものである。
半導体素子の作製において、設備の低コスト化、工程の簡略化を目的として、半導体素子に用いられる薄膜や配線のパターン形成に、液滴吐出装置を用いることが検討されている。
その際、半導体素子を構成するゲート電極、走査線、信号線、画素電極等の各種配線等の形成にあたっては、液滴吐出装置のノズルから導電材料を溶媒に溶解又は分散させた組成物を、基板や膜の上方に吐出することによって該各種配線を直接描画するようにして形成する方法が用いられていた（特許文献１参照）。
特開２００３−１２６７６０
しかし、アクティブマトリクス型の液晶ディスプレイ（ＬＣＤ）や、ＥＬディスプレイに代表される表示装置に用いられる薄膜トランジスタ（ＴＦＴ）等の半導体素子を作製するにあたっては、従来の成膜工程及びパターニング、エッチング工程の繰り返しによって作製されるＴＦＴとは異なった、液滴吐出法に最適な構造及び工程の確立が求められている。特に、ＴＦＴが形成される基板のサイズが一辺数ｍ以上のものへと移行して行くにつれて、液滴吐出法を用いて作製されるＴＦＴの構造及び工程の簡略化が求められている。
特に、上記ＴＦＴをチャネル保護型、チャネルエッチ型に代表される逆スタガ型（ボトムゲート型）の構造とする場合には、半導体膜及びｎ型の不純物元素を含む半導体膜を基板全面に形成した後、レジストマスク等を用いてエッチングを行うことにより、島状の半導体領域を形成し、さらに、メタルマスク等を用いてｎ型の不純物元素を含む半導体膜を分離し、ソース領域及びドレイン領域を形成していた。このように、島状の半導体領域を形成する際には、レジストマスクを露光、現像工程や液滴吐出工程を経て形成する必要があり、工程数、材料の種類の増加を招いていた。
本発明は、このような問題点を解決すべくなされたものであり、積極的に液滴吐出法を用いるに適した半導体素子の作製方法を提案するものである。これによって、あらゆる面積の基板に対応でき、しかも、高スループット、高歩留まり、短縮されたタクトタイムで、安定性の高い半導体素子を作製することができる。
上述した課題を解決すべく、本発明においては以下の構成を備えている。
本発明に係る半導体素子の作製方法は、基板上に第１の導電材料を含む組成物を吐出することによりゲート電極層を形成し、前記ゲート電極層上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に半導体膜を形成し、前記半導体膜上に一導電型の不純物元素を含む半導体膜を形成し、前記一導電型の不純物元素を含む半導体膜上に、第２の導電材料を含む組成物を吐出することにより、ソース電極及びドレイン電極を形成し、前記ソース電極及びドレイン電極をマスクとして、前記一導電型の不純物元素を含む半導体膜を除去することにより、ソース領域及びドレイン領域を形成し、前記半導体膜のうちチャネル領域となる部分の上方に、絶縁膜を形成し、前記ソース電極、ドレイン電極及び前記絶縁膜をマスクとして、前記半導体膜を除去することにより、島状半導体膜を形成することを特徴としている。
すなわち、まず、基板上に液滴吐出法を用いてゲート電極層を形成し、さらにゲート絶縁膜、半導体膜、一導電型の不純物元素を含む半導体膜（以下、単に「一導電型半導体膜」という。）を、ＣＶＤ法やスパッタ法等の薄膜形成法によって積層形成した後、液滴吐出法を用いてソース電極及びドレイン電極を形成する。次に、該ソース電極及びドレイン電極をマスクとして、露出した一導電型半導体膜をエッチング等によって除去することにより、ソース領域及びドレイン領域を形成する。次に、半導体膜のチャネル領域となる部分が除去されるのを防止するため、液滴吐出法等で形成可能な絶縁膜で該部分を覆っておく。ここで、該絶縁膜はチャネル保護膜として機能する。さらに、ソース電極、ドレイン電極及び該絶縁膜をマスクとして、露出した半導体膜をエッチング等によって除去することによって島状半導体膜を形成する。以上の工程を経て、外見上はチャネル保護型を有する半導体素子を得ることができ、さらにソース電極又はドレイン電極に画素電極を接続し、液晶素子や有機ＥＬ等を用いた発光素子を設けることで、所望の液晶表示装置や、発光装置を得ることができる。
また、本発明の他の構成としては、上記発明において、基板上に第１の導電材料を含む組成物を吐出する前に、基板上の少なくともゲート電極層が形成される部分に対して、前処理を行うことを特徴としている。前処理としては、チタン、酸化チタン等を含む層の形成、ポリイミド、アクリル、又はシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料からなる膜の形成、プラズマ処理等が挙げられる。なお、プラズマ処理の場合には、大気圧下で行うことが望ましい。
また、本発明の他の構成としては、上記発明において、ソース領域及びドレイン領域を形成した後、前記ソース電極及びドレイン電極上に、第１の絶縁膜をＣＶＤ法又はスパッタ法によって形成し、前記半導体膜のうちチャネル領域となる部分の上方で、かつ第１の絶縁膜上に、第２の絶縁膜を液滴吐出法によって形成し、チャネル保護膜として機能する絶縁膜を２層構造とすることを特徴としている。ここで、第２の絶縁膜は、チャネル保護膜として機能するのみならず、ＣＶＤ法等によって基板全面に形成された第１の保護膜を除去する際のマスクとしても機能する。なお、第１の絶縁膜としては、珪素を含む絶縁膜を用いることができるが、好ましくは、窒化珪素膜を用いるのがよい。また、第２の絶縁膜としては、液滴吐出法で選択的に形成可能な絶縁膜であれば種類は問わないが、ポリイミド、アクリル、又はシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料からなる膜を用いることが望ましい。なお、該絶縁膜は２層構造に限らず、３層以上に積層させてもよい。
ここで、シリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料は、シロキサン系樹脂と呼ばれ、耐熱性平坦化膜又は耐熱性層間膜（ＨＲＩＬ；Heat Resistant Interlayer）の一種である。以後、耐熱性平坦化膜、耐熱性層間膜、耐熱性樹脂又はＨＲＩＬと言うときは、シロキサン系樹脂を含むものとする。
なお、上記導電材料や絶縁膜を形成する際に用いる液滴吐出法としては、インクジェット法のみならず、形成する膜の性質に応じて、オフセット印刷法や、スクリーン印刷法を採用しても構わない。
また、本発明に係る半導体素子は、基板上に形成されたチタン又は酸化チタンを含む層と、前記層上に形成されたゲート電極層と、前記ゲート電極層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成された半導体膜と、前記半導体膜上に形成された一対のｎ型不純物領域と、前記一対のｎ型不純物領域の間に形成され、かつ前記半導体膜上に形成された絶縁膜と、前記一対のｎ型不純物領域上に形成された導電層と、を有することを特徴としている。
好ましくは、前記絶縁膜は、チャネル保護膜としての機能を果たすため、１００ｎｍ以上の膜厚を有しているのがよい。また、該絶縁膜は積層構造としてもよい。例えば、下層を窒化珪素膜のようなＣＶＤ法やスパッタ法で形成可能な膜とし、上層をポリイミド、アクリルや、シロキサン等の耐熱性樹脂のような液滴吐出法で形成可能な膜とすることができる。また、上下層とも、液滴吐出法で形成可能な膜としてもよい。また、前記絶縁膜が形成された部分の半導体膜の膜厚は、好ましくは、１０ｎｍ以上を有しているのが望ましい。
従来は、島状半導体膜を形成してから一導電型半導体膜をエッチング除去し、ソース領域及びドレイン領域を形成していたため、島状半導体膜を形成する際に、レジストマスクを設けることが必須であった。それに対し本発明は、上記方法を用いて、ソース領域及びドレイン領域を形成した後に、チャネル領域となる部分をチャネル保護膜として機能する絶縁膜で覆い、島状半導体膜を形成しているため、レジストマスクを設ける必要がなく、工程を簡略化することができる。このように、本発明は、ソース電極及びドレイン電極のメタルマスクを用いて一導電型半導体膜を除去し、ソース領域及びドレイン領域を形成するというチャネルエッチ型特有の方法と、その後、チャネル領域が除去されるのを防ぐためにチャネル保護膜を形成するというチャネル保護型特有の方法とを混合させた、新たなタイプの半導体素子の形成手段を有することを特徴としている。そして、本発明は、上記構成を備えていることにより、レジストマスクを全く用いることなく、ソース電極及びドレイン電極のメタルマスクのみで半導体素子を作製することができる。
また、基板上に第１の導電材料を含む組成物を吐出する前に、基板上の少なくともゲート電極層が形成される部分に対して、酸化チタン（ＴｉＯｘ）形成等の前処理を行うことによって、基板と液滴吐出法によって吐出形成されたゲート電極層等の導電膜との密着性を高めることができる。
また、前記絶縁膜が形成された部分の半導体膜の膜厚が、他の半導体膜の膜厚よりも薄くすることにより、チャネルエッチ工程において、ｎ型不純物領域をソース領域と、ドレイン領域に確実に分離することができ、また、前記絶縁膜が形成された部分の半導体膜の膜厚を、１０ｎｍ以上とすることにより、十分に大きなチャネル移動度を確保することができる。
また、前記絶縁膜の膜厚を１００ｎｍ以上とすることにより、チャネル保護膜としての機能を高め、チャネル領域の損傷を確実に防止することができ、移動度の高い安定した半導体素子を提供することができる。また、前記絶縁膜を、第１の絶縁膜と第２の絶縁膜の２層構造、あるいはそれ以上の多層構造とすることも、上記効果を確保する上で有効である。
本発明を用いた半導体素子、及びその作製方法について、図１を参照して説明する。
まず、基板１００上の少なくともゲート電極層が形成される部分に、チタン、酸化チタン等の所謂光触媒物質や、ポリイミド、アクリルや、シロキサン等の耐熱性樹脂を形成する。ここでは、酸化チタン膜１３２を形成した。又は、プラズマ処理を施してもよい。これらの前処理によって、後に導電材料を含む組成物を吐出することによって形成される導電膜と基板１００との密着性を高めることができる。また、酸化チタンを形成した場合には、光の透過率を向上させることができる。酸化チタンは直接形成してもよいし、チタンを成膜した後に、導電膜を焼成する際に同時に焼成することによっても得ることができる。なお、チタン、酸化チタンの他にも、チタン酸ストロンチウム（ＳｒＴｉＯ3）、セレン化カドミウム（ＣｄＳｅ）、タンタル酸カリウム（ＫＴａＯ3）、硫化カドミウム（ＣｄＳ）、酸化ジルコニウム（ＺｒＯ2）、酸化ニオブ（Ｎｂ2Ｏ5）、酸化亜鉛（ＺｎＯ）、酸化鉄（Ｆｅ2Ｏ3）、酸化タングステン（ＷＯ3）等の光触媒物質を形成してもよい。上記前処理は、基板と導電膜との密着性を向上させるため、できるだけ行うことが望ましい。
次に、基板１００上に、前記前処理を行った場合には、該処理が施された部分の上方に、第１の導電材料を含む組成物を吐出することによりゲート電極層１０２を形成する。ここで、ゲート電極層とは、少なくともＴＦＴのゲート電極部を含む一層又は多層の導電体からなる層を指す。ゲート電極層は、該組成物を吐出した後、該組成物に対し１００℃、３分間の乾燥を行い、さらに窒素又は酸素雰囲気下において、２００〜３５０℃で１５分間〜３０分間の焼成を行うことにより形成するが、この条件に限定されるものではない。
また、第１の導電材料としては、導電膜の機能に応じて種々の材料を選択することができるが、代表的なものとして、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、クロム（Ｃｒ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、レニウム（Ｒｅ）、タングステン（Ｗ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、インジウム（Ｉｎ）、テルル（Ｔｅ）、モリブデン（Ｍｏ）、カドミウム（Ｃｄ、亜鉛（Ｚｎ）、鉄（Ｆｅ）、チタン（Ｔｉ）、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、バリウム（Ｂａ）、アンチモン鉛、酸化スズ・アンチモン、フッ素ドープ酸化亜鉛、炭素、グラファイト、グラッシーカーボン、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、マグネシウム／銅混合物、マグネシウム／銀混合物、マグネシウム／アルミニウム混合物、マグネシウム／インジウム混合物、アルミニウム／酸化アルミニウム混合物、リチウム／アルミニウム混合物等、ハロゲン化銀の微粒子等、又は分散性ナノ粒子、あるいは、透明導電膜として用いられる酸化インジウムスズ（ＩＴＯ：Indium Tin Oxide）、酸化亜鉛（ＺｎＯ：Zinc Oxide）、ガリウムを添加した酸化亜鉛（ＧＺＯ）、酸化インジウムに２〜２０％の酸化亜鉛を混合した酸化インジウム亜鉛（ＩＺＯ：Indium Zinc Oxide）、有機インジウム、有機スズ、窒化チタン等を用いることができる。
また、特に透明導電膜として用いられる材料に対しては、珪素又は酸化珪素を、上記導電材料に含有させて用いてもよい。例えば、ＩＴＯに酸化珪素を含有させた導電材料（以下、便宜的に「ＩＴＳＯ」と呼ぶ。）を用いることができる。また、これらの導電材料からなる層を積層させて所望の導電膜を形成してもよい。
また、液滴吐出手段に用いるノズルの径は、０．１〜５０μｍ（好適には０．６〜２６μｍ）に設定し、ノズルから吐出される組成物の吐出量は０．００００１ｐｌ〜５０ｐｌ（好適には０．０００１〜１０ｐｌ）に設定する。この吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズル吐出口との距離は、所望の箇所に滴下するために、できる限り近づけておくことが好ましく、好適には０．１〜２ｍｍ程度に設定する。
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗な銀又は銅を用いるとよい。但し、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いればよい。ここで、銅を配線として用いる場合のバリア膜としては、窒化シリコン、酸化窒化シリコン、窒化アルミニウム、窒化チタン、窒化タンタル（ＴａＮ：Tantalum Nitride）など窒素を含む絶縁性又は導電性の物質を用いると良く、これらを液滴吐出法で形成しても良い。
なお、液滴吐出法に用いる組成物の粘度は３００ｍＰａ・ｓ以下が好適であり、これは、乾燥を防止し、吐出口から組成物を円滑に吐出できるようにするためである。なお、用いる溶媒や用途に合わせて、組成物の粘度、表面張力等は適宜調整するとよい。一例として、ＩＴＯ、ＩＴＳＯ、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・ｓである。
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電材料の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．５〜１０μｍである。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることが好ましい。
また、一導電材料の周囲を他の導電材料で覆った粒子を含む組成物を吐出形成して、ゲート電極層を形成してもよい。この際、両導電材料の間にバッファ層を設けておくのが望ましい。例えば、Ｃｕの周りをＡｇで覆った粒子において、ＣｕとＡｇの間にＮｉ又はＮｉＢからなるバッファ層を設けた粒子構造が挙げられる。
なお、導電材料を含む組成物の焼成工程において、分圧比で１０〜３０％の酸素を混合させたガスを積極的に用いることにより、ゲート電極層を構成する導電膜の抵抗率を下げ、かつ、該導電膜の薄膜化、平滑化を図ることができる。ここで、上記焼成の前後における導電膜の変化の様子を、図８を用いて概説する。まず、図８（Ａ）は、Ａｇのような導電材料を含むナノペースト５０２を、ノズル５０１からガラス基板５００上に吐出形成した状態を示している。ナノペーストは、導電材料を有機溶剤に分散又は溶解させたものであるが、他にも分散剤や、バインダーと呼ばれる熱硬化性樹脂が含まれている。特にバインダーに関しては、焼成時にクラックや不均一な焼きムラが発生するのを防止する働きを持つ。そして、乾燥又は焼成工程により、有機溶剤の蒸発、分散剤の分解除去及びバインダーによる硬化収縮が同時に進行することにより、ナノ粒子同士が融合し、ナノペーストが硬化する。この際、ナノ粒子は、数十〜百数十ｎｍまで成長し、近接する成長粒子同士で融着、及び互いに連鎖することにより、金属連鎖体を形成する。一方、残った有機成分の殆ど（約８０〜９０％）は、金属連鎖体の外部に押し出され、結果として、金属連鎖体を含む導電膜５０３と、その外側を覆う有機成分からなる膜５０４が形成される（図８（Ｂ））。そして、有機成分からなる膜５０４は、ナノペースト５０２を窒素及び酸素を含む雰囲気下で焼成する際に、気体中に含まれる酸素と、有機成分からなる膜５０４中に含まれる炭素や水素などとが反応することにより、除去することができる。また、焼成雰囲気下に酸素が含まれていない場合には、別途、酸素プラズマ処理等によって有機成分からなる膜５０４を除去することができる（図８（Ｃ））。このように、ナノペーストを窒素及び酸素を含む雰囲気下で焼成、又は乾燥後酸素プラズマで処理することによって、有機成分からなる膜５０４は除去されるため、残存した金属連鎖体を含む導電膜５０３の平滑化、薄膜化、低抵抗化を図ることができる。
なお、導電材料を含む組成物を減圧下で吐出することにより組成物中の溶媒が揮発するため、後の加熱処理（乾燥又は焼成）時間を短縮することもできる。
また、上記乾燥及び焼成工程に加えて、さらに表面を平滑化、平坦化するための処理を行ってもよい。該処理としては、ＣＭＰ（化学的機械的研磨）法や、該導電膜上に平坦性を有する絶縁膜を形成した後に、エッチングすることによって該導電膜を平坦化する方法（エッチバック法と呼ばれる。）等を用いることができる。
なお、基板としては、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板、後工程の処理温度に耐え得る耐熱性を有するプラスチック基板等を用いることができる。この場合、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）など（ｘ、ｙ＝１、２・・・）、基板側から不純物などの拡散を防止するための下地絶縁膜を形成しておいてもよい。また、ステンレスなどの金属または半導体基板などの表面に酸化シリコンや窒化シリコンなどの絶縁膜を形成した基板なども用いることができる。
次に、ゲート電極層上にゲート絶縁膜１０３を形成する。ゲート絶縁膜はプラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することが好ましい。ここでは、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造としたが、この構造、材料、方法に限定されるものではない。
次に、ゲート絶縁膜１０３上に、半導体膜１０４を形成する。半導体膜としては、アモルファス半導体、結晶性半導体、又はセミアモルファス半導体で形成する。いずれも、シリコン、シリコン・ゲルマニウム（ＳｉＧｅ）等を主成分とする半導体膜を用いることができる。また、半導体膜は、プラズマＣＶＤ法等によって形成することができる。なお、半導体膜の膜厚は、１０〜１００ｎｍとするのが望ましい。
ここで、上記セミアモルファス半導体のうち、ＳＡＳ（セミアモルファスシリコン）について簡単に説明する。ＳＡＳは、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。希釈率は１０倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行えば良い。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すれば良い。基板加熱温度は３００度以下が好ましく、１００〜２００度の基板加熱温度が推奨される。
また、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いｎ型の電気伝導性を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行うため酸素が半導体膜中に混入しやすいためである。そこで、ＴＦＴのチャネル形成領域を設ける第１の半導体膜に対しては、ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ2Ｈ6、ＢＦ3などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。例えば、ｐ型を付与する不純物元素としてボロンを用いる場合、該ボロンの濃度を１×１０14〜６×１０16ａｔｏｍｓ／ｃｍ3とすると良い。なお、上記ＳＡＳでチャネル形成領域を構成することにより１〜１０ｃｍ2／Ｖ・ｓｅｃの電界効果移動度を得ることができる。
また、結晶性半導体膜は、アモルファス半導体膜をニッケル等の触媒を含む溶液で処理した後、５００〜７５０℃の熱結晶化工程によって結晶質シリコン半導体膜を得、さらにレーザー結晶化を行って結晶性の改善を施すことによって得ることができる。
また、ジシラン（Ｓｉ2Ｈ6）とフッ化ゲルマニウム（ＧｅＦ4）の原料ガスとして、ＬＰＣＶＤ（減圧ＣＶＤ）法によって、多結晶半導体膜を直接形成することによっても、結晶性半導体膜を得ることができる。ガス流量比は、Ｓｉ2Ｈ6／ＧｅＦ4＝２０／０．９、成膜温度は４００〜５００℃、キャリアガスとしてＨｅ又はＡｒを用いたが、これに限定されるものではない。
次に、半導体膜１０４上に、ｎ型半導体膜１０５を形成する。ここで、ｎ型の不純物元素としては、砒素（Ａｓ）、燐（Ｐ）を用いることができる。例えば、ｎ型の半導体膜を形成する場合、ＳｉＨ4、Ｈ2、ＰＨ3（フォスフィン）の混合ガスを、プラズマＣＶＤ法を用いてグロー放電分解することによって、ｎ型（ｎ＋）のシリコン膜を形成することができる。また、ｎ型半導体膜１０５の代わりに、硼素（Ｂ）のようなｐ型不純物元素を含む半導体膜を用いてもよい。
次に、ｎ型半導体膜１０５上に、第２の導電材料を含む組成物を吐出することにより、ソース電極１０８及びドレイン電極１０９を形成する。第２の導電材料、導電粒子構造、吐出条件、乾燥、焼成条件等としては、上記第１の導電材料において示したものの中から適宜採用することができる。なお、第１及び第２の導電材料や粒子構造は同じでもよいし、異なっていてもよい（以上、図１（Ａ））。
なお、図示しないが、ｎ型半導体膜１０５上に、第２の導電材料を含む組成物を吐出する前に、ｎ型半導体膜１０５と、ソース電極１０８及びドレイン電極１０９との密着性を向上させるための前処理を行ってもよい。これは、ゲート電極層１０２を形成する際の前処理と同様に行えばよい。
次に、ソース電極１０８及びドレイン電極１０９をマスクとして、ｎ型半導体膜１０５をエッチングし、ソース領域１１２、ドレイン領域１１３を形成する。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ4とＯ2の混合ガスを用いるのがよい。なお、ｎ型半導体膜１０５と、半導体膜１０４が、同じ半導体を用いている場合には、ｎ型半導体膜１０５をエッチングする際に半導体膜１０４もエッチング除去されてしまうので、エッチレートや時間には注意する必要がある。ただし、図１（Ｂ）に示すように、半導体膜１０４の一部がエッチングされていても、チャネル領域の半導体膜の厚さが５ｎｍ以上、好ましくは１０ｎｍ以上、さらに好ましくは５０ｎｍ以上であれば、ＴＦＴとして十分な移動度を確保することができる。
次に、半導体膜１０４のチャネル領域となる部分の上方に、絶縁膜１１５を液滴吐出法によって形成する。絶縁膜１１５は、チャネル保護膜として機能するため、吐出する組成物としては、シロキサン等の耐熱性樹脂、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコール等の耐エッチング性、絶縁性を有するものを選択する。好適には、シロキサン、ポリイミドを用いると良い。また、チャネル領域をオーバーエッチングから保護するために、絶縁膜１１５の厚さは１００ｎｍ以上、好ましくは２００ｎｍ以上の厚さとするのが望ましい（以上、図１（Ｂ））。したがって、図１のように、絶縁膜１１５は、ソース電極１０８、ドレイン電極１０９上に盛り上がるように形成しても良い。
次に、ソース電極１０８、ドレイン電極１０９及び絶縁膜１１５をマスクとして半導体膜１０４をエッチングし、島状半導体膜１１８を形成する。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用して行うこともできる。この際、エッチングガスとしては、ＣＦ4とＯ2の混合ガスを用いるのがよい。なお、島状半導体膜１１８のうちチャネル領域１１９の上方には、チャネル保護膜として機能する絶縁膜１１５が形成されているため、上記エッチング工程において、オーバーエッチングによる損傷を受けることがない。これによって、安定した特性と高移動度を有するチャネル保護型（チャネルストッパ型）ＴＦＴを、レジストマスクを一切用いることなく作製することができる（以上、図１（Ｃ））。
なお、さらに、ソース電極１０８、ドレイン電極１０９に接して、第３の導電材料を含む組成物を吐出しソース配線１２３、ドレイン配線１２４を形成し、さらに、ソース配線１２３又はドレイン配線１２４と画素電極１２６とを接続し、液晶素子や、有機化合物又は無機化合物を含む層からなる発光素子（代表的にはエレクトロルミネセンス（ＥＬ：Electro Luminescence）を利用した発光素子）を設けることにより、上記工程により作製された半導体素子によって制御可能となるアクティブマトリクス型の液晶表示装置や、ＥＬ発光装置のような薄型ディスプレイを得ることができる。ここで、第３の導電材料、導電粒子構造、吐出条件、乾燥、焼成条件等としては、上記第１の導電材料において示したものの中から適宜採用することができる。なお、第２及び第３の導電材料や粒子構造は同じでもよいし、異なっていてもよい。また、画素電極は、液滴吐出法によって形成するのが望ましく、材料としては、ＩＴＯ、ＩＴＳＯ、ＺｎＯ、ＧＺＯ、ＩＺＯ、有機インジウム、有機スズ等の透光性導電膜を採用するのが望ましい（以上、図１（Ｄ））。
なお、図示しないが、ソース配線１２３、ドレイン配線１２４、画素電極１２６を形成する際にも、下層との密着性を向上させるための前処理を行ってもよい。これは、ゲート電極層１０２を形成する際の前処理と同様に行えばよい。
上述したとおり、本発明は、ソース領域１１２及びドレイン領域１１３を形成した後に、チャネル領域となる部分をチャネル保護膜として機能する絶縁膜１１５で覆い、島状半導体膜を形成しているため、レジストマスクを設ける必要がなく、工程を簡略化することができる。このように、本発明は、ソース電極及びドレイン電極のメタルマスクを用いて一導電型半導体膜を除去し、ソース領域及びドレイン領域を形成するというチャネルエッチ型特有の方法と、その後、チャネル領域が除去されるのを防ぐためにチャネル保護膜を形成するというチャネル保護型特有の方法とを混合させた、新たなタイプの半導体素子の形成手段を有することを特徴としている。そして、本発明は、上記構成を備えていることにより、レジストマスクを全く用いることなく、ソース電極及びドレイン電極のメタルマスクのみで半導体素子を作製することができる。その結果、工程の簡略化、材料の節約によるコストの大幅な低減を図ることができ、特に、一辺が数ｍ以上の大面積の基板を用いて半導体素子を作製する場合にも、低いコスト、高スループット、高歩留まり、短縮されたタクトタイムで、安定性の高い半導体素子を作製することができる。
また、本発明に係る半導体素子は、基板上の少なくともゲート電極層が形成される部分に対して、酸化チタン形成等の処理が施されているため、基板と液滴吐出法によって吐出形成されたゲート電極層等の導電膜との密着性を高めることができる。
また、前記絶縁膜が形成された部分の半導体膜の膜厚が、他の半導体膜の膜厚よりも薄くすることにより、チャネルエッチ工程において、ｎ型不純物領域をソース領域と、ドレイン領域に確実に分離することができ、また、前記絶縁膜が形成された部分の半導体膜の膜厚が、５ｎｍ以上、好ましくは１０ｎｍ以上とすることにより、十分に大きなチャネル移動度を確保することができる。
また、本発明に係る半導体素子は、チャネル領域１１９上にチャネル保護膜として機能する絶縁膜１１５が形成されていることにより、半導体膜１０４をエッチングする際にチャネル領域１１９がオーバーエッチングによる損傷を受けることがないため、安定した特性と高移動度を有する半導体素子として機能する。また、前記絶縁膜の膜厚を１００ｎｍ以上とすることにより、チャネル保護膜としての機能を高め、チャネル領域の損傷を確実に防止することができ、移動度の高い安定した半導体素子を提供することができる。また、前記絶縁膜を、第１の絶縁膜と第２の絶縁膜の２層構造、あるいはそれ以上の多層構造とすることも、上記効果を確保する上で有効である。
本実施例では、ゲート電極層を形成する前に、基板上に前処理を施す場合について説明する。
第１の方法として、図１に示すように、酸化チタン膜１３２を直接形成することができる。酸化チタン膜１３２は、スピン塗布法、液滴吐出法、スプレー法、スパッタ法、ＣＶＤ法等によって、基板全面に形成すればよい。その後、酸化チタン膜１３２上に、液滴吐出法によってゲート電極層１０２を形成するが、酸化チタン膜１３２が介在することによって、基板１００とゲート電極層１０２の密着性を向上させることができる。なお、ゲート電極層１０２形成後、ゲート電極層の周囲に存在する酸化チタン膜は残存させてもよいし、エッチング等によって除去してもよい。エッチングする際は、大気圧下において行うのが望ましい。なお、酸化チタン膜の代わりに、チタン膜としてもよい。ゲート電極層１０２としては、ここでは、酸化チタン膜上にＡｇ／Ｃｕを積層形成したが、Ｃｕのみ単層で形成してもよい。
第２の方法として、酸化チタン膜を、液滴吐出法によって選択的に形成することができる。液滴吐出法としては、インクジェット法のほか、スクリーン印刷法や、オフセット印刷法を用いてもよい。また、ゾルゲル法を用いてもよい。その後、酸化チタン膜が形成された領域上、又はその内側に、液滴吐出法によってゲート電極層を選択的に形成する。なお、酸化チタン膜の代わりに、チタン膜としてもよい。
第３の方法として、チタン膜をスピン塗布法、液滴吐出法、スプレー法、スパッタ法、ＣＶＤ法等によって基板全面に形成した後、液滴吐出法によってゲート電極層を構成する導電材料を含む組成物を選択的に形成する（図８（Ａ））。そして、該組成物を乾燥、焼成する際に、チタン膜５０５も同時に酸化させることにより、該組成物の周囲には酸化チタン膜５０６を形成することができる。酸化チタン膜は透光性に優れており、例えば、図６（Ｃ）、図７（Ｂ）に示すようなボトムエミッション型の発光装置を作製する場合には、基板側に光を取り出すことになるため、酸化チタン膜を形成しておくことは有効な手段である。なお、チタン膜をスピン塗布法、液滴吐出法、スプレー法、スパッタ法、ＣＶＤ法等によって基板全面に形成した後、ゲート電極層を構成する導電材料を含む組成物を選択的に吐出形成する前に、加熱処理を行い、酸化チタン膜を形成しておいてもよい。
上記第１乃至第３の方法においては、チタン膜、酸化チタン膜の代わりにチタン酸ストロンチウム（ＳｒＴｉＯ3）、セレン化カドミウム（ＣｄＳｅ）、タンタル酸カリウム（ＫＴａＯ3）、硫化カドミウム（ＣｄＳ）、酸化ジルコニウム（ＺｒＯ2）、酸化ニオブ（Ｎｂ2Ｏ5）、酸化亜鉛（ＺｎＯ）、酸化鉄（Ｆｅ2Ｏ3）、酸化タングステン（ＷＯ3）等の所謂光触媒物質、あるいは、酸化物にあっては酸化される前の物質（Ｚｒ、Ｎｂ、Ｚｎ、Ｆｅ、Ｗ等）を形成してもよい。
第４の方法として、ポリイミド、アクリルや、シロキサン等の耐熱性樹脂を形成することによっても、基板とゲート電極層間の密着性を向上させることができる。これらは、スピン塗布法、液滴吐出法、スプレー法等によって基板の全面又はゲート電極層が形成される部分に形成すればよい。全面に形成した場合には、ゲート電極層の周囲に存在する膜をエッチング、又はアッシング除去してもよい。
第５の方法として、基板の全面又はゲート電極層が形成される部分にプラズマ処理を施すことによっても、密着性を向上させることができる。大気圧下におけるプラズマ処理を行うのが望ましいが、これに限定されるものではない。
本実施例では、チャネル保護膜として機能する絶縁膜を２層構造とした場合について説明する。
図１（Ｂ）で、ソース電極１０８及びドレイン電極１０９をマスクとして、ｎ型半導体膜１０５をエッチングし、ソース領域１１２、ドレイン領域１１３を形成した状態（図２（Ａ））において、窒化珪素膜１３３を、ＣＶＤ法、スパッタ法等により全面に成膜する。
次に、半導体膜１０４のチャネル領域となる部分の上方で、かつ、窒化珪素膜１３３上に、絶縁膜１１５を液滴吐出法によって形成する。絶縁膜１１５は、チャネル保護膜としてでなく、窒化珪素膜１３３を除去する際のマスクとして機能するため、吐出する組成物としては、シロキサン等の耐熱性樹脂、アクリル、ベンゾシクロブテン、ポリアミド、ポリイミド、ベンゾイミダゾール又はポリビニルアルコール等の耐エッチング性、絶縁性を有するものを選択する。好適には、シロキサン、ポリイミドを用いると良い。また、チャネル領域をオーバーエッチングから保護するために、窒化珪素膜１３３と絶縁膜１１５の膜厚は、合計で１００ｎｍ以上、好ましくは２００ｎｍ以上の厚さとするのが望ましい（以上、図２（Ｂ））。
次に、絶縁膜１１５をマスクとして、窒化珪素膜１３３をエッチング除去し、チャネル保護膜として機能する絶縁膜１１５、１３４を残す。絶縁膜１３４は当然ながら、窒化珪素膜からなる。ここでは、プラズマエッチングを採用し、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4もしくはＣＣｌ4などを代表とする塩素系ガス、ＣＦ4、ＳＦ6、ＮＦ3、ＣＨＦ3などを代表とするフッ素系ガス、あるいはＯ2を用いたが、これらに限定されるものではない。なお、該エッチングは、大気圧プラズマを利用してもよい。
チャネル保護膜を２層とすることにより、チャネル保護膜としての機能を高め、チャネル領域の損傷を確実に防止することができ、移動度の高い安定した半導体素子を提供することができる。また、３層以上の構成としてもよい。また、下層は窒化珪素膜に限らず、他の珪素を含む絶縁膜を用いてもよい。また、絶縁膜１１５のように、液滴吐出法で形成可能な膜を選択的に積層させて形成してもよい。
次に、ソース電極１０８、ドレイン電極１０９及び絶縁膜１１５、１３４をマスクとして半導体膜１０４をエッチングし、島状半導体膜１１８を形成する。なお、島状半導体膜１１８のうちチャネル領域１１９の上方には、チャネル保護膜として機能する絶縁膜１１５が形成されているため、上記エッチング工程において、オーバーエッチングによる損傷を受けることがない。これによって、安定した特性と高移動度を有するチャネル保護型（チャネルストッパ型）ＴＦＴを、レジストマスクを一切用いることなく作製することができる（以上、図２（Ｃ））。
さらに、実施の形態に示したような方法によって、ソース電極１０８、ドレイン電極１０９に接して、第３の導電材料を含む組成物を吐出しソース配線１２３、ドレイン配線１２４を形成し、さらに、ソース配線１２３又はドレイン配線１２４と画素電極１２６とを接続し、液晶素子や、有機化合物又は無機化合物を含む層からなる発光素子を設けることにより、上記工程により作製された半導体素子によって制御可能となるアクティブマトリクス型の液晶表示装置や、ＥＬ発光装置のような薄型ディスプレイを得ることができる。（以上、図２（Ｄ））。
本実施例では、液滴吐出法とメッキ法を組み合わせて、導電膜を形成する方法について説明する。
まず、Ａｇを含む組成物を液滴吐出法で吐出形成する。この際、線幅が数μｍ〜十数μｍと比較的細い場合に、太い配線を形成したい場合には、重ねて吐出形成する必要がある。しかし、Ａｇを形成した後、Ｃｕを含むメッキ液にＡｇが形成された基板を浸す、又は基板上にメッキ液を直接流すことによって、線幅を太くすることができる。特に、吐出形成後の組成物は凹凸が多いため、メッキしやすい。また、Ａｇは高価であるので、Ｃｕメッキを行うことにより、コスト削減にもつながる。なお、本実施例の方法で配線を形成する際の導電材料は、この種類に限定されるものではない。
なお、Ｃｕメッキを行った後、導電膜の表面は凹凸が多いため、ＮｉＢ等のバッファ層を設け平滑化を行い、その後ゲート絶縁膜を形成するのが望ましい。
本実施例では、図３〜５を参照して、本発明を用いたアクティブマトリクス型ＬＣＤパネルの作製方法について説明する。
第１の方法は、図３（Ａ）に示すように、本発明を用いて作製したＴＦＴ上に、平坦化膜１５１を液滴吐出法によって選択的に形成し、平坦化膜１５１が形成されていない領域に、ソース電極、ドレイン電極と接続されるソース配線、ドレイン配線１５２を液滴吐出法によって形成する方法である。なお、画素ＴＦＴ６５４に接続されるソース又はドレイン配線は、図３（Ａ）に示すように、画素電極を兼ねることもできる。勿論、画素電極を別途形成し、ソース又はドレイン配線と接続してもよい。なお、ソース、ドレイン電極、ソース、ドレイン配線は、すべて同じ導電材料を用いて形成してもよいし、異なる導電材料を用いて形成してもよい。
この方法は、平坦化膜中にコンタクトホールを形成するという概念を用いていないが、外見上コンタクトホールが形成されているように見える。なお、平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨX結晶手を含む絶縁膜で形成することが好ましい。
その後、ＴＦＴ基板と対向基板１５５との間に液晶層１５４を挟持させ、シール材１５９で貼り合わせた状態を示している。ＴＦＴ基板上には柱状スペーサ１５８を形成する。柱状スペーサ１５８は画素電極上に形成されるコンタクト部のくぼみに合わせて形成するとよい。柱状スペーサ１５８は用いる液晶材料にも依存するが、３〜１０μｍの高さで形成するのが望ましい。コンタクト部では、コンタクトホールに対応した凹部が形成されるので、この部分に合わせてスペーサを形成することにより液晶の配向の乱れを防ぐことができる。
ＴＦＴ基板上には、配向膜１５３を形成しラビング処理を行う。対向基板１５５には透明導電膜１５６、配向膜１５７を形成する。その後、ＴＦＴ基板および対向基板１５５をシール材により貼り合わせて液晶を注入し、液晶層１５４を形成する。以上のようにして、アクティブマトリクス駆動の液晶表示装置を完成させることができる。なお、液晶層１５４は、液晶を滴下することによって形成してもよい。特に１ｍを超える大面積のアクティブマトリクス基板を用いて液晶表示装置を作製する場合には、有効な手段である。
なお、配向膜１５３、１５７や、柱状スペーサ１５８は、液滴吐出法を用いて選択的に形成してもよい。特に１ｍを超える大面積のアクティブマトリクス基板を用いて液晶表示装置を作製する場合には、有効な手段である。
次に、端子部６５２について説明する。図１等からも分かるように、ＴＦＴ素子部以外の領域には、ゲート絶縁膜が残存している。したがって、ゲート電極層と同時に形成された配線１７１とＦＰＣ６２８（Flexible Print Circuit）とを接続するためのコンタクトホールを開孔する必要がある。ここでは、コンタクトホールを開孔したい箇所の周囲を液滴吐出法で吐出形成された導電体１７２で覆い、該導電体をマスクとして、コンタクトホールを形成する。さらに、該コンタクトホール中に導電体１７２と同一又は異なる導電体１７３を液滴吐出法によって吐出し、導電体を埋め込むことにより、ゲート絶縁膜上に導電体１７２、１７３を形成することができる。さらに、導電体１７２、１７３と、ＦＰＣ６２８とを、異方性導電膜６２７により公知の手法で端子電極６２６と貼り付けることにより、配線１７１とＦＰＣ６２８とを接続することができる。なお、端子電極６２６は、透明導電膜を用いて形成するのが望ましい。
なお、ＦＰＣ部のコンタクトホール開孔は、ＴＦＴ作製時に行ってもよいし、ソース、ドレイン配線を形成すると同時に、導電体１７２又は１７３を形成することによって行ってもよい。液滴吐出法の利点の一つとして、所望の箇所に選択的に組成物を吐出できるという点があるため、一工程で従来の複数の工程を兼ねることができるようにするのが望ましい。
以上の工程を経て、本発明によって作製されたＴＦＴを用いたアクティブマトリクス型ＬＣＤパネルが完成する。該ＴＦＴは、上記実施の形態や実施例の方法を用いて作製することができる。また、ここでは、一画素につき１トランジスタの構成としたが、２以上のトランジスタを用いてもよい。また、ＴＦＴの極性は、ｎ型でもｐ型でも採用することができる。また、ｎ型ＴＦＴとｐ型ＴＦＴからなるＣＭＯＳ構造としてもよい。これは、駆動回路ＴＦＴ６５３においても同様である。ＣＭＯＳ構造とする場合、各ＴＦＴを接続する配線は、上記平坦化膜を選択的に形成した後、開孔部に導電材料を含む組成物を液滴吐出法で吐出することで形成することができる。
第２の方法は、図３（Ｂ）に示すように、本発明を用いて作製したＴＦＴのソース、ドレイン電極上に、柱状の導電体１６０（ピラー、プラグ等とも呼ばれる。）を、液滴吐出法によって形成する方法である。ピラーの導電材料は、上述したゲート電極層等と同様のものを用いることができる。さらに、柱状の導電体１６０上に、平坦化膜１５０を液滴吐出法等によって形成する。平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨX結晶手を含む絶縁膜を、液滴吐出法で選択的に形成することが好ましい。
なお、ピラー上に平坦化膜が形成されている場合には、エッチバック法により、平坦化膜、ピラーの表面をエッチングし、図３（Ｃ）のように、表面が平坦なピラーを得ることができる。さらに、平坦化膜上に、ソース電極、ドレイン電極と接続されるソース配線、ドレイン配線１５２を液滴吐出法によって形成する。なお、画素ＴＦＴ６５４に接続されるソース又はドレイン配線は、図３（Ｃ）に示すように、画素電極を兼ねることもできる。勿論、画素電極を別途形成し、ソース又はドレイン配線と接続してもよい。なお、ソース、ドレイン電極、ピラー、ソース、ドレイン配線は、すべて同じ導電材料を用いて形成してもよいし、異なる導電材料を用いて形成してもよい。
その後、液晶素子を形成する工程は、第１の方法と同様である。なお、ＦＰＣ部のコンタクトホール開孔は、ＴＦＴ作製時に行ってもよいし、ピラーや、ソース、ドレイン配線を形成すると同時に、導電体１７２又は１７３を形成することによって行ってもよい。
第３の方法は、図４（Ａ）に示すように、本発明を用いて作製したＴＦＴのソース、ドレイン電極上に、平坦化膜１５１の材質に対して撥液性を有する柱状の絶縁体（以下「ピラー絶縁体１６１」という。）を液滴吐出法によって形成し、その周囲に平坦化膜１５１を形成する方法である。ピラー絶縁体の材料は、ＰＶＡ（ポリビニルアルコール）等の水溶性有機樹脂にＣＦ4プラズマ等を施し、撥液性を持たせたものを用いることができる。平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨX結晶手を含む絶縁膜を、液滴吐出法で選択的に形成することが好ましい。ピラー絶縁体１６１の周囲に平坦化膜１５１を形成した後、ピラー絶縁体１６１は水洗処理や、エッチング等によって簡単に除去することができる。この際、エッチングによって除去する際には、コンタクトホール形状が逆テーパー状となるのを防ぐために、異方性エッチングとするのが望ましい。ここで、ＰＶＡ等のピラー絶縁体は絶縁性を有しているため、コンタクトホールの側壁にその一部が残存しても、特に問題は生じない。
その後、さらに、平坦化膜上に、コンタクトホールを介してソース電極、ドレイン電極と接続されるソース配線、ドレイン配線１５２を液滴吐出法によって形成する。なお、画素ＴＦＴ６５４に接続されるソース又はドレイン配線は、図４（Ｂ）に示すように、画素電極を兼ねることもできる。勿論、画素電極を別途形成し、ソース又はドレイン配線と接続してもよい。なお、ソース、ドレイン電極、ソース、ドレイン配線は、すべて同じ導電材料を用いて形成してもよいし、異なる導電材料を用いて形成してもよい。なお、上記ピラー絶縁体の除去工程によって、コンタクトホール形状が逆テーパー状となってしまった場合には、ソース、ドレイン配線を形成するにあたり、導電材料を含む組成物をピラー上に液滴吐出法で積層させることによって、コンタクトホールを埋めるように形成すればよい。
その後、液晶素子を形成する工程は、第１の方法と同様である。なお、ＦＰＣ部のコンタクトホール開孔は、ＴＦＴ作製時に行ってもよいし、ソース、ドレイン配線を形成すると同時に、導電体１７２又は１７３を形成することによって行ってもよい。
第４の方法は、図５（Ａ）に示すように、本発明を用いて作製したＴＦＴのソース、ドレイン電極上に、平坦化膜１５１の材質に対して撥液性材料１６２を液滴吐出法、スピン塗布法、スプレー法等によって形成し、コンタクトホールを形成したい箇所に、ＰＶＡやポリイミド等からなるマスク１６３を形成し、ＰＶＡ等をマスクとして撥液性材料１６２を除去し、残存した撥液性材料の周囲に平坦化膜１５１を形成するという方法である。撥液性材料１６２の材料としては、ＦＡＳ（フルオロアルキルシラン）等のフッ素系シランカップリング剤を用いることができる。ＰＶＡやポリイミド等のマスク１６３は液滴吐出法で選択的に吐出すればよい。また、撥液性材料１６２は、Ｏ2アッシングや大気圧プラズマによって除去することができる。また、マスク１６３は、ＰＶＡの場合は水洗処理によって、ポリイミドの場合には、Ｎ３００剥離液によって簡単に除去することができる。
コンタクトホールが形成される箇所に撥液性材料１６２を残した状態で（図５（Ｂ））、平坦化膜１５１を液滴吐出法やスピン塗布法等によって形成する。この際、コンタクトホールが形成される箇所には、撥液性材料１６２が存在するので、その上方に平坦化膜が形成されることはない。また、コンタクトホール形状が逆テーパーとなる虞も生じない。平坦化膜としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨX結晶手を含む絶縁膜を、液滴吐出法で選択的に形成することが好ましい。平坦化膜１５１を形成した後、撥液性材料１６２は、Ｏ2アッシングや大気圧プラズマによって除去する。
その後、さらに、平坦化膜上に、コンタクトホールを介してソース電極、ドレイン電極と接続されるソース配線、ドレイン配線１５２を液滴吐出法によって形成する。なお、画素ＴＦＴ６５４に接続されるソース又はドレイン配線は、図５（Ｃ）に示すように、画素電極を兼ねることもできる。勿論、画素電極を別途形成し、ソース又はドレイン配線と接続してもよい。なお、ソース、ドレイン電極、ソース、ドレイン配線は、すべて同じ導電材料を用いて形成してもよいし、異なる導電材料を用いて形成してもよい。
その後、液晶素子を形成する工程は、第１の方法と同様である。なお、ＦＰＣ部のコンタクトホール開孔は、ＴＦＴ作製時に行ってもよいし、ソース、ドレイン配線を形成すると同時に、導電体１７２又は１７３を形成することによって行ってもよい。
なお、上記第１乃至第４の方法について、図３〜５では図示しないが、基板とゲート電極層との間に、前処理によってＴｉＯｘ膜等を設け、密着性を高めてもよい。これは、ソース、ドレイン配線、ピラー、画素電極、導電体１７２、１７３等を形成する場合にも採用できる。前処理は、上記実施の形態、実施例に示したものを採用すればよい。
また、図示しないが、ソース、ドレイン電極上に、ＴＦＴ上方からの不純物の拡散等を防止するためのパッシベーション膜を形成しておくのが望ましい。パッシベーション膜は、プラズマＣＶＤ法又はスパッタリング法などの薄膜形成法を用い、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、酸化窒化アルミニウム、または酸化アルミニウム、ダイヤモンドライクカーボン（ＤＬＣ）、窒素含有炭素（ＣＮ）、その他の絶縁性材料を用いて形成することができる。また、チャネル保護膜と同様の材料を用いてもよいし、さらに、これらの材料を積層させて形成してもよい。なお、該パッシベーション膜は、絶縁体材料の微粒子を含む組成物を液滴吐出法によって吐出することによっても形成することができる。
なお、図示しないが、平坦化膜を設けずに、図１（Ｄ）のように画素電極を基板上に間接的に形成し、その上に配向膜を設けた構造としてもよい。この際、ＴＦＴはキャップ絶縁膜やパッシベーション膜で覆っておくのが望ましい。
本実施例では、図６を参照して、本発明を用いたアクティブマトリクス型ＥＬパネルの作製方法について説明する。
まず、図６（Ａ）に示すように、上記実施の形態、実施例の方法によってＴＦＴを作製し、少なくとも島状半導体膜の側面にステップカバレッジを向上させるための、絶縁体１４０（「エッジカバー」等と呼ばれる。）を形成する。さらに、ＴＦＴのソース電極１０８、ドレイン電極１０９に接してソース配線１２３、ドレイン配線１２４を形成し、ソース又はドレイン電極と画素電極１２６（通常、正孔注入電極（陽極））とを接続する。この際、配線下にはエッジカバーが存在するため、配線を良好なカバレッジで滑らかに形成することができるので、断線等を防止することができる（図６（Ｂ））。
なお、画素電極１２６は積層構造としても良い。例えば、ＩＴＳＯの積層構造を採用し、ＴＦＴ側ＩＴＳＯの酸化珪素濃度を低濃度（１〜６原子％）に、発光素子側ＩＴＳＯの酸化珪素濃度を高濃度（７〜１５原子％）にするのが良い。画素電極１２６は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、画素電極１２６の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
なお、画素電極１２６をエッチング形成した後の、レジスト剥離工程、ヒドロ洗浄（水洗）工程、紫外線照射工程等によって、画素電極１２６を構成する導電層の内部からインジウム、スズ又はそれらの酸化物を放出させることにより、該導電層の表面又は表面近傍の層内部に、珪素、酸化珪素、窒化珪素等と析出させ、それらを主成分とするバリア層を形成することができる。また、このバリア層は、珪素、酸化珪素、窒化珪素等を意図的に蒸着法、スパッタリング法等によって形成しても良い。これらのバリア層の存在によって、正孔注入電極の仕事関数が増加し、正孔注入性をより向上させることができる。
さらに、ＴＦＴ、配線、画素電極の一部の上方を、液滴吐出法によって選択的に形成された隔壁（バンク、土手等とも呼ばれる。）で覆う。隔壁１４１としては、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたＳｉ−Ｏ結合とＳｉ−ＣＨX結晶手を含む絶縁膜で形成することが好ましい。
次に、隔壁１４１の開口部において画素電極１２６と接するように、有機化合物を含む層（電界発光層ともいう。以下「有機化合物層１４２」という。）を形成する。有機化合物層１４２は、単数の層で構成しても良いし、複数の層を積層させて構成しても良い。例えば、（１）陽極＼ホール注入層＼ホール輸送層＼発光層＼電子輸送層＼陰極、（２）陽極＼ホール注入層＼発光層＼電子輸送層＼陰極、（３）陽極＼ホール注入層＼ホール輸送層＼発光層＼電子輸送層＼電子注入層＼陰極、（４）陽極＼ホール注入層＼ホール輸送層＼発光層＼ホールブロッキング層＼電子輸送層＼陰極、（５）陽極＼ホール注入層＼ホール輸送層＼発光層＼ホールブロッキング層＼電子輸送層＼電子注入層＼陰極、等の素子構成とすることができる。
次に、有機化合物層１４２を覆うように、電子注入電極１４３（陰極）を形成する。電子注入電極１４３は、仕事関数が小さい公知の材料、例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等を用いることができる。隔壁１４１の開口部において、画素電極１２６と有機化合物層１４２と電子注入電極１４３が重なり合うことで、発光素子１４６が形成される。電子注入電極１４３上には、パッシベーション膜１４４が設けられている（以上、図６（Ｃ））。
なお、上記発光素子は、一対の電極間にキャリア輸送特性の異なる有機化合物又は無機化合物を含む発光層を積層し、一方の電極からは正孔を注入し、他方の電極からは電子を注入できるように形成され、一方の電極から注入された正孔と、他方の電極から注入された電子とが再結合して発光中心を励起して、それが基底状態に戻るときに光を放出する現象を利用した素子である。発光層への正孔及び電子の注入性は、電極を形成する材料の仕事関数（金属や半導体の表面から、一個の電子をその表面のすぐ外側に取り出すのに必要な最小のエネルギー）の大小をもって一つの指標とされ、正孔を注入する側の電極には仕事関数が高いことが好ましく、電子を注入する側の電極には仕事関数が低い材料が望まれている。
対向基板１４５上に、波長板、偏光板、反射防止膜を形成するのがよい。波長板としては、λ／４、λ／２の順に形成し、遅相軸を設定する。
なお、図６（Ｃ）の状態まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
実施例５では、図６に示すボトムエミッション型発光装置において、本発明を適用した場合について説明したが、本実施例では、図７（Ａ）に示すトップエミッション型発光装置、図７（Ｃ）に示すデュアルエミッション型発光装置において、本発明を適用した場合について説明する。
まず、デュアルエミッション型発光装置の場合から説明する。この場合、正孔注入電極の材料としては、実施例５と同様に、ＩＴＯ、ＩＴＳＯ、ＺｎＯ、ＩＺＯ、ＧＺＯ等の透明導電膜を用いることもできる。また、画素電極１２６としてＩＴＳＯを用いる場合には、濃度の異なる酸化珪素を含むＩＴＳＯを積層させることによって形成してもよい。好ましくは、下部ＩＴＳＯ層（ソース又はドレイン配線側）の酸化珪素濃度を低濃度に、上部ＩＴＳＯ層（発光層側）の酸化珪素濃度を高濃度にするのがよい。これにより、ＴＦＴとの接続間の低抵抗を維持しつつ、ＥＬ層への正孔注入効率を高めることができる。勿論、他の材料とＩＴＳＯの積層構造（例えば、下部ＩＴＯ層と上部ＩＴＳＯ層の積層構造）としてもよいし、他の材料同士を積層させてもよい。
一方、電子注入電極１４３としては、発光層からの光を透過させるべく、１〜１０ｎｍの薄アルミニウム膜、もしくはＬｉを微量に含むアルミニウム膜等を用いることにより、上下に発光素子からの光を取り出すことのできるデュアルエミッション型発光装置が得られる（図７（Ｃ））。
なお、図７において、１４１は隔壁、１４２は有機化合物層、１４４はパッシベーション膜、１４５は対向基板、１４６は発光素子である。
次に、トップエミッション型発光装置の場合について、図７（Ａ）を参照して説明する。一般的には、図７（Ｂ）のボトムエミッション型における正孔注入電極として機能する画素電極１２６と電子注入電極１４３を入れ替え、さらに有機化合物を含む層を逆積みとし、電流制御用ＴＦＴの極性を反転させることにより（ここでは、ｎチャネル型ＴＦＴを用いる。）、基板と反対側（上側）に発光素子からの光を取り出すことのできるトップエミッション型発光装置が得られる。また図７（Ａ）のように、電極及び有機化合物を含む層を逆積みとした場合、画素電極１２６として、酸化珪素濃度の含有量に高低の差を設けた透光性酸化物導電層の積層構造を採用することにより、発光効率の向上、低消費電力化等の効果により、安定性の高い発光装置を得ることができる。ここで、電子注入電極１４３としては、光反射性のある金属電極等を用いればよい。
実施例４の液晶表示パネル又は実施例５、６のＥＬパネルを用いた電子機器の一例として、図９に示すテレビ受像器、携帯書籍（電子書籍）、携帯電話を完成させることができる。
図９（Ａ）のテレビ受像器は、筐体２００１に液晶又はＥＬ素子を利用した表示用モジュール２００２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビ受像器の操作は、筐体に組みこまれたスイッチ又は別体のリモコン装置２００６により行うことが可能であり、このリモコン装置２００６にも出力する情報を表示する表示部２００７が設けられていても良い。
また、テレビ受像器にも、主画面２００３の他にサブ画面２００８を第２の表示用モジュールで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構成において、主画面２００３を視野角の優れたＥＬ表示用モジュールで形成し、サブ画面を低消費電力で表示可能な液晶表示用モジュールで形成しても良い。また、低消費電力化を優先させるためには、主画面２００３を液晶表示用モジュールで形成し、サブ画面をＥＬ表示用モジュールで形成し、サブ画面は点滅可能とする構成としても良い。
図９（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。
図９（Ｃ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８、アンテナ３００９を有している。
本発明に係る半導体素子は、図１０に示す液滴吐出システムによって形成するのがよい。まず、ＣＡＤ、ＣＡＭ、ＣＡＥ等の回路設計ツール８００によって、回路設計が行われ、所望の薄膜及びアライメントマーカーの配置箇所を決定する。
次に、設計された薄膜及びアライメントマーカーの配置箇所を含む薄膜パターンのデータ８０１は、記録媒体又はＬＡＮ（Local Area Network）等の情報網を介して、液滴吐出装置を制御するコンピュータ８０２に入力される。そして、薄膜パターンのデータ８０１に基づいて、液滴吐出手段８０３が有するノズル（筒状の、先の細い穴から液体や気体を噴出させる装置）のうち、該薄膜を構成する材料を含む組成物を貯蔵し、又は該組成物を貯蔵するタンクと接続されている最適な吐出口径を有するノズルが決定され、続いて、液滴吐出手段８０３の走査経路（移動経路）が決定される。なお、予め最適なノズルが決まっている場合いは、該ノズルの移動経路のみを設定すればよい。
次に、該薄膜が形成される基板８０４上にフォトリソグラフィー技術やレーザー光を用いて、アライメントマーカー８１７を形成する。そして、アライメントマーカーが形成された基板を液滴吐出装置内のステージ８１６に設置し、該装置に具備された撮像手段８０５によりアライメントマーカーの位置を検出し、画像処理装置８０６を介して、コンピュータ８０２に位置情報８０７として入力される。コンピュータ８０２では、ＣＡＤ等により設計された薄膜パターンのデータ８０１と、撮像手段８０５によって得られるアライメントマーカーの位置情報８０７とを照らし合わせて、基板８０４と液滴吐出手段８０３との位置合わせを行う。
その後、コントローラ８０８によって制御された液滴吐出手段８０３が、決定された走査経路に従って、組成物８１８を吐出することにより、所望の薄膜パターン８０９が形成される。なお、組成物の吐出量は、吐出口の径を選択することにより、適宜調整することができるが、吐出口の移動速度、吐出口と基板との間隔、組成物の吐出速度、吐出空間の雰囲気、該空間の温度、湿度等のあらゆる条件によって微妙に異なってくるため、これらの条件も制御できるようにすることが望ましい。これらは、予め実験、評価によって最適な条件を求めておき、組成物の材料毎にデータベース化しておくのがよい。
ここで、薄膜パターンデータとしては、例えば、液晶表示装置、ＥＬ表示装置等に用いられるアクティブマトリクス型ＴＦＴ基板の回路図等が挙げられる。図１０中の円内の回路図は、このようなアクティブマトリクス型ＴＦＴ基板に用いられる導電膜を模式的に示したものである。８２１は所謂ゲート配線、８２２はソース信号線（２ｎｄ配線）、８２３は画素電極又は正孔注入電極若しくは電子注入電極を指す。また、８２０は基板、８２４はアライメントマーカーを示している。当然、薄膜パターン８０９は、薄膜パターン情報におけるゲート配線８２１に対応するものである。
また、液滴吐出手段８０３は、ここでは、ノズル８１０、８１１、８１２が一体化された構成となっているが、これに限定されるものではない。また、各ノズルは、それぞれ複数の吐出口８１３、８１４、８１５を有している。上記薄膜パターン８０９は、ノズル８１０のうち、所定の吐出口８１３を選択することによって形成されたものである。
なお、液滴吐出手段８０３は、あらゆる線幅の薄膜パターンの作製に対応できるように、また、タクトタイムを向上させるため、吐出口径、吐出量、又はノズルピッチの異なる複数のノズルを備えておくのが望ましい。また、吐出口の間隔はできる限り狭い方が望ましい。また、一辺が数ｍ以上の大面積の基板に対して、スループットの高い吐出を行うために、１ｍ以上の長さを有するノズルを備えておくことが望ましい。また、伸縮機能を備え、吐出口の間隔を自由に制御することができるようにしてもよい。また、高解像度、即ち、滑らかなパターンを描画するために、ノズル又はヘッドが斜めに傾くようにしておくのが望ましい。これによって、矩形状など、大面積の描画が可能となる。
また、ヘッドのノズルピッチを変えたものを一つのヘッドに平行に備え付けてもよい。この場合、吐出口径は同じでもよいし、異ならせてもよい。また、上記のように、複数のノズルを用いた液滴吐出装置となる場合には、私用していないノズルを収納するための、待機場所を設けておく必要がある。この待機場所には、またガス供給手段とシャワーヘッドを設けることにより、組成物の溶媒と同じ気体の雰囲気下に置換することができるため、乾燥をある程度防止することができる。さらに、清浄な空気を供給し、作業領域の埃を低減するクリーンユニット等を備え付けてもよい。
ただし、ノズル８０３の仕様上、吐出口の間隔が狭くできないときには、ノズルピッチが表示装置における画素の整数倍となるように設計するとよい。これによって、図１１（Ａ）、（Ｂ）のように、基板８０４をずらして組成物を基板８０４上に吐出することができる。また、撮像手段８０５としては、ＣＣＤ（電荷結合素子）のような光の強弱を電気信号に変換する半導体素子を用いたカメラを用いればよい。
上述した方法は、基板８０４を載せたステージ８１６を固定し、液滴吐出手段８０３を決定された経路に従って走査させることによって、薄膜パターン８０９を形成するものである。それに対して、液滴吐出手段８０３を固定し、薄膜パターンのデータ８０１に基づいて決定された経路に従って、ステージ８１６をＸＹθ方向に搬送させることによって、薄膜パターン８０９を形成してもよい。この際、液滴吐出手段８０３が複数のノズルを有している場合には、該薄膜を構成する材料を含む組成物を貯蔵し、又は該組成物を貯蔵するタンクと接続されている最適な吐出口径を有するノズルを決定する必要がある。
なお、複数のノズルを用い、冗長機能を持たせてもよい。例えば、最初にノズル８１２（又は８１１）から組成物が吐出されるが、ノズル８１０からも、同一の組成物が吐出されるよう吐出条件を制御することにより、前方のノズル８１２において吐出口詰まり等の支障を来しても、後方のノズル８１０から組成物を吐出することができるため、少なくとも配線の断線等を防止することが可能となる。
また、上述した方法は、ノズル８１０の所定の一つの吐出口のみを用いて薄膜パターン８０９を吐出形成するものであるが、形成する薄膜の線幅や膜厚に応じて、図１２〜図１５に示すように、複数のノズルを用いて組成物を吐出してもよい。
図１２（Ａ）〜（Ｄ）、図１３（Ａ）〜（Ｃ）は、基板２４０上に、例えば画素電極パターン２４４を形成する様子を示す。ここでは、Ｒ1、Ｒ2、Ｒ3（Ｒ1＞Ｒ2＞Ｒ3）の３種類のサイズのノズル２５１〜２５３からなる液滴吐出手段２４１を用いる。まず、最大径のノズル２５１を用いて組成物２４５を吐出する。次に、該最大径ノズルでは描画できなかった箇所、又は特に凸凹が生じてしまった箇所に、該最大径ノズルよりも小さい径の吐出口を有するノズル２５２により、組成物２４６を選択的に吐出する。その後、必要に応じて、最小径のノズル２５３により、組成物２４７を選択的に吐出して、パターンの表面を平坦化する。この方法は、例えば画素電極等の比較的大きな導電体のパターンの作製に有効であり、表面に凸凹が生じることなく、平坦化が実現されたパターンを作製することができる。
図１４は、基板２４０上に配線のパターン２４８を形成する様子を示したものである。液滴吐出手段としては、前述したノズル２５１〜２５３を用いた。これらのノズルから吐出される液滴２６１〜２６３は、その吐出量が異なっているため、図示するように、線幅を変えたパターンを簡単に形成することができる。
図１５（Ａ）〜（Ｃ）は、開口部２１３に組成物を順次吐出、充填し、例えば導電膜を形成する方法を示したものである。２１０は基板、２１１は半導体又は導体、２１２は絶縁体であり、絶縁体２１２には開口部２１３が設けられている。組成物は、前述した各行で吐出口を一軸方向に配列した複数のノズル２５１〜２５３が、複数行配列された液滴吐出手段を用いて吐出する。開口部は、下から上に向かって径が大きくなる。したがって、まず、径がＲ3の吐出口を有するノズル２５３を用いて、開口部２１３の下層部分を組成物により充填する。次に、径がＲ2の吐出口を有するノズル２５２を用いて、開口部２１３を中央部分まで組成
物により充填する。最後に、径がＲ1の吐出口を有するノズル２５１を用いて、開口部１
３の上層部分を組成物により充填する。本方法によれば、開口部に組成物が充填され、平坦化された導電層を形成することができる。従って、アスペクト比が高い開口部が設けられた絶縁体１２にも、ボイドが生じることなく、平坦化された配線を形成することができる。
薄膜や配線の形成に用いられる液滴吐出システムにおいて、上記のごとく、薄膜パターンを示すデータを入力する入力手段と、前記データに基づいて、前記薄膜を構成する材料を含む組成物を吐出するためのノズルの移動経路を設定する設定手段と、基板上に形成されたアライメントマーカーを検出するための撮像手段と、前記ノズルの移動経路を制御する制御手段とを有する構成とすることにより、液滴吐出時におけるノズル又は基板の移動経路を的確に制御する必要がある。液滴吐出システムを制御するコンピュータに組成物吐出条件制御プログラムを読み込ませることにより、吐出する組成物やそのパターンに応じて、ノズル又は基板移動速度、組成物の吐出量・噴射距離・噴射速度、吐出環境の雰囲気・温度・湿度、基板加熱温度などの諸条件も的確に制御することができる。
これによって、所望の太さ、厚さ、形状を有する薄膜や配線を、短いタクトタイム、高スループットの下で、所望の箇所に精度良く作製することができ、ひいては、それらの薄膜や配線を用いて作製したＴＦＴのような半導体素子、該半導体素子を用いて作製した液晶ディスプレイ、有機ＥＬディスプレイのような発光装置、ＬＳＩ等の製造歩留まりを向上させることができる。特に、本発明を用いることにより、任意の場所に薄膜や配線のパターンを形成でき、形成するパターンの太さ、厚さ、形状も調整できるので、一辺が数ｍ以上にも及ぶ大面積の半導体素子基板等も、低コストで歩留まり良く製造することができる。
本発明は、上記方法を用いて、ソース領域及びドレイン領域を形成した後に、チャネル領域となる部分をチャネル保護膜として機能する絶縁膜で覆い、島状半導体膜を形成しているため、レジストマスクを設ける必要がなく、工程を簡略化することができる。このように、本発明は、ソース電極及びドレイン電極のメタルマスクを用いて一導電型半導体膜を除去し、ソース領域及びドレイン領域を形成するというチャネルエッチ型特有の方法と、その後、チャネル領域が除去されるのを防ぐためにチャネル保護膜を形成するというチャネル保護型特有の方法とを混合させた、新たなタイプの半導体素子の形成手段を有することを特徴としている。そして、本発明は、上記構成を備えていることにより、レジストマスクを全く用いることなく、ソース電極及びドレイン電極のメタルマスクのみで半導体素子を作製することができる。したがって、本発明に係る半導体素子、及びその作製方法は、液滴吐出法を積極的に利用しうる最適の構造、プロセスを提供するものとして有意である。
本発明を用いたＴＦＴの工程概略図 本発明を用いたＴＦＴの工程概略図 本発明を用いた液晶表示パネルの工程概略図 本発明を用いた液晶表示パネルの工程概略図 本発明を用いた液晶表示パネルの工程概略図 本発明を用いたＥＬパネルの工程概略図 本発明を利用したトップエミッション型、ボトムエミッション型、デュアル エミッション型発光装置についての説明図 酸化チタン膜の作製方法を説明する図 本発明を用いた電子機器の一例を説明する図 液滴吐出システムの構成を示す図 画素ピッチのｎ倍のピッチのノズルを用い、偶数、奇数番目の配線を分け て吐出形成する実施形態の説明図 異なる口径を有する複数のノズルで画素電極を吐出形成する実施形態の説 明図 異なる口径を有する複数のノズルで平坦な配線を吐出形成する実施形態の 説明図 異なる口径を有する複数のノズルで異なる線幅の配線を吐出形成する実施 形態の説明図 異なる口径を有する複数のノズルで開孔部に導電材料を吐出充填する実施 形態の説明図
符号の説明
１００ 基板
１０２ ゲート電極層
１０３ ゲート絶縁膜
１０４ 半導体膜
１０５ ｎ型半導体膜
１０８ ソース電極
１０９ ドレイン電極
１１２ ソース領域
１１３ ドレイン領域
１１５ 絶縁膜
１１８ 島状半導体領域
１１９ チャネル領域
１２３ ソース配線
１２４ ドレイン配線
１２６ 画素電極
１３２ 酸化チタン膜
１３４ 絶縁膜
１４０ 絶縁体
１４１ 隔壁
１４２ 有機化合物層
１４３ 電子注入電極
１４４ パッシベーション膜
１４５ 対向基板
１４６ 発光素子
１５１ 平坦化膜
１５２ ドレイン配線
１５３ 配向膜
１５４ 液晶層
１５５ 対向基板
１５６ 透明導電膜
１５７ 配向膜
１５８ 柱状スペーサ
１５９ シール剤
１６０ 柱状の導電体
１６１ ピラー絶縁体
１６２ 撥液性材料
１６３ マスク
１７１ 配線
１７２ 導電体
１７３ 導電体

Claims (10)

  1. 基板上に第１の導電材料を含む組成物を吐出することによりゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体膜を形成し、
    前記半導体膜上に一導電型の不純物元素を含む半導体膜を形成し、
    前記一導電型の不純物元素を含む半導体膜上に、第２の導電材料を含む組成物を吐出することにより、ソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極をマスクとして、前記一導電型の不純物元素を含む半導体膜を除去することにより、ソース領域及びドレイン領域を形成し、
    前記半導体膜のうちチャネル領域となる部分の上方に、絶縁膜を形成し、
    前記ソース電極、前記ドレイン電極及び前記絶縁膜をマスクとして、前記半導体膜を除去することにより、島状半導体膜を形成することを特徴とする半導体素子の作製方法。
  2. 基板上の少なくともゲート電極層が形成される部分に対して、チタン又は酸化チタンを形成し、
    前記チタン又は酸化チタンが形成された基板上に、第１の導電材料を含む組成物を吐出することによりゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体膜を形成し、
    前記半導体膜上に一導電型の不純物元素を含む半導体膜を形成し、
    前記一導電型の不純物元素を含む半導体膜上に、第２の導電材料を含む組成物を吐出することにより、ソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極をマスクとして、前記一導電型の不純物元素を含む半導体膜を除去することにより、ソース領域及びドレイン領域を形成し、
    前記半導体膜のうちチャネル領域となる部分の上方に、絶縁膜を形成し、
    前記ソース電極、前記ドレイン電極及び前記絶縁膜をマスクとして、前記半導体膜を除去することにより、島状半導体膜を形成することを特徴とする半導体素子の作製方法。
  3. 請求項１又は２において、
    前記絶縁膜は、ポリイミド、アクリル、又はシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料からなることを特徴とする半導体素子の作製方法。
  4. 請求項１乃至３のいずれか一項において、
    前記絶縁膜を液滴吐出法により形成することを特徴とする半導体素子の作製方法。
  5. 請求項１乃至４のいずれか一項において、
    前記半導体膜はセミアモルファスシリコンであることを特徴とする半導体素子の作製方法。
  6. 基板上に第１の導電材料を含む組成物を吐出することによりゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体膜を形成し、
    前記半導体膜上に一導電型の不純物元素を含む半導体膜を形成し、
    前記一導電型の不純物元素を含む半導体膜上に、第２の導電材料を含む組成物を吐出することにより、ソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極をマスクとして、前記一導電型の不純物元素を含む半導体膜を除去することにより、ソース領域及びドレイン領域を形成し、
    前記半導体膜のうちチャネル領域となる部分の上方に、絶縁膜を形成し、
    前記ソース電極、前記ドレイン電極及び前記絶縁膜をマスクとして、前記半導体膜を除去することにより、島状半導体膜を形成し、
    前記ソース電極又は前記ドレイン電極と電気的に接続される画素電極を形成することを特徴とする液晶表示装置の作製方法。
  7. 基板上の少なくともゲート電極層が形成される部分に対して、チタン又は酸化チタンを形成し、
    前記チタン又は酸化チタンが形成された基板上に、第１の導電材料を含む組成物を吐出することによりゲート電極層を形成し、
    前記ゲート電極層上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に半導体膜を形成し、
    前記半導体膜上に一導電型の不純物元素を含む半導体膜を形成し、
    前記一導電型の不純物元素を含む半導体膜上に、第２の導電材料を含む組成物を吐出することにより、ソース電極及びドレイン電極を形成し、
    前記ソース電極及びドレイン電極をマスクとして、前記一導電型の不純物元素を含む半導体膜を除去することにより、ソース領域及びドレイン領域を形成し、
    前記半導体膜のうちチャネル領域となる部分の上方に、絶縁膜を形成し、
    前記ソース電極、前記ドレイン電極及び前記絶縁膜をマスクとして、前記半導体膜を除去することにより、島状半導体膜を形成し、
    前記ソース電極又は前記ドレイン電極と電気的に接続される画素電極を形成することを特徴とする液晶表示装置の作製方法。
  8. 請求項６又は７において、
    前記絶縁膜は、ポリイミド、アクリル、又はシリコンと酸素との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、若しくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも一種を有する材料からなることを特徴とする液晶表示装置の作製方法。
  9. 請求項６乃至８のいずれか一項において、
    前記絶縁膜を液滴吐出法により形成することを特徴とする液晶表示装置の作製方法。
  10. 請求項６乃至９のいずれか一項において、
    前記半導体膜はセミアモルファスシリコンであることを特徴とする液晶表示装置の作製方法。
JP2004328382A 2003-11-14 2004-11-12 半導体素子及び液晶表示装置の作製方法 Expired - Fee Related JP4667012B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004328382A JP4667012B2 (ja) 2003-11-14 2004-11-12 半導体素子及び液晶表示装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003386021 2003-11-14
JP2004328382A JP4667012B2 (ja) 2003-11-14 2004-11-12 半導体素子及び液晶表示装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005167228A JP2005167228A (ja) 2005-06-23
JP2005167228A5 JP2005167228A5 (ja) 2007-12-13
JP4667012B2 true JP4667012B2 (ja) 2011-04-06

Family

ID=34587388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004328382A Expired - Fee Related JP4667012B2 (ja) 2003-11-14 2004-11-12 半導体素子及び液晶表示装置の作製方法

Country Status (6)

Country Link
US (2) US8053780B2 (ja)
JP (1) JP4667012B2 (ja)
KR (2) KR101152201B1 (ja)
CN (2) CN1914737B (ja)
TW (1) TWI356496B (ja)
WO (1) WO2005048354A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8884845B2 (en) * 2003-10-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device and telecommunication system
US7598129B2 (en) * 2003-11-14 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN1914737B (zh) 2003-11-14 2010-06-16 株式会社半导体能源研究所 半导体元件及其制造方法和液晶显示器及其制造方法
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
KR20060064264A (ko) * 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4438685B2 (ja) * 2005-05-23 2010-03-24 セイコーエプソン株式会社 透明導電膜とその形成方法、電気光学装置、及び電子機器
JP2006330418A (ja) * 2005-05-27 2006-12-07 Seiko Epson Corp 画素電極とその形成方法、電気光学装置、及び電子機器
US7745989B2 (en) 2005-06-30 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Light emitting element, light emitting device, and electronic apparatus
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4670596B2 (ja) 2005-11-04 2011-04-13 セイコーエプソン株式会社 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
JP4907155B2 (ja) * 2005-11-17 2012-03-28 株式会社 日立ディスプレイズ 表示装置の製造方法
US8937013B2 (en) * 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR101457837B1 (ko) * 2009-06-30 2014-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR20130026404A (ko) 2009-09-24 2013-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102142450B1 (ko) 2009-10-30 2020-08-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2012117439A1 (ja) 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
CN102736764B (zh) * 2011-04-04 2015-08-12 宸鸿科技(厦门)有限公司 触控面板及其制造方法
JP2012248743A (ja) * 2011-05-30 2012-12-13 Japan Display West Co Ltd 半導体装置およびその製造方法、表示装置ならびに電子機器
KR101968664B1 (ko) * 2012-08-06 2019-08-14 삼성디스플레이 주식회사 박막 형성 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
KR20140090019A (ko) * 2013-01-08 2014-07-16 삼성디스플레이 주식회사 표시 장치
US9376332B2 (en) * 2013-03-15 2016-06-28 Nitto Denko Corporation Multivalence photocatalytic semiconductor elements
KR102386362B1 (ko) * 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105304639B (zh) * 2015-09-22 2018-09-18 昆山龙腾光电有限公司 薄膜晶体管阵列基板的制作方法
JP6734934B2 (ja) * 2016-12-08 2020-08-05 シャープ株式会社 Ｔｆｔ基板、ｔｆｔ基板を備えた走査アンテナ、およびｔｆｔ基板の製造方法
CN111129037B (zh) * 2019-12-25 2022-09-09 Tcl华星光电技术有限公司 Tft阵列基板及其制作方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910009039B1 (ko) 1987-12-18 1991-10-28 가부시끼가이샤 세이꼬오샤 비정질 실리콘 박막 트랜지스터의 제조방법
JPH0225A (ja) 1989-04-28 1990-01-05 Canon Inc 駆動装置
US5243202A (en) * 1990-04-25 1993-09-07 Casio Computer Co., Ltd. Thin-film transistor and a liquid crystal matrix display device using thin-film transistors of this type
US5156986A (en) * 1990-10-05 1992-10-20 General Electric Company Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration
JPH06275645A (ja) 1993-03-24 1994-09-30 Sharp Corp 半導体装置の製造方法
JP2701738B2 (ja) * 1994-05-17 1998-01-21 日本電気株式会社 有機薄膜ｅｌ素子
JPH09102727A (ja) 1995-10-05 1997-04-15 Matsushita Electric Ind Co Ltd 振動子とその製造方法
JP3963974B2 (ja) * 1995-12-20 2007-08-22 株式会社半導体エネルギー研究所 液晶電気光学装置
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
JP3403949B2 (ja) * 1998-09-03 2003-05-06 シャープ株式会社 薄膜トランジスタ及び液晶表示装置、ならびに薄膜トランジスタの製造方法
TW452860B (en) 1998-12-14 2001-09-01 Lg Philips Lcd Co Ltd Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
JP2000206509A (ja) 1999-01-19 2000-07-28 Alps Electric Co Ltd Ｔｆｔ型液晶表示装置
US6441401B1 (en) * 1999-03-19 2002-08-27 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for repairing the same
TW495809B (en) * 2000-02-28 2002-07-21 Semiconductor Energy Lab Thin film forming device, thin film forming method, and self-light emitting device
JP4118485B2 (ja) * 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4920140B2 (ja) 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003058077A (ja) 2001-08-08 2003-02-28 Fuji Photo Film Co Ltd ミクロファブリケーション用基板、その製造方法および像状薄膜形成方法
JP4192456B2 (ja) 2001-10-22 2008-12-10 セイコーエプソン株式会社 薄膜形成方法ならびにこれを用いた薄膜構造体の製造装置、半導体装置の製造方法、および電気光学装置の製造方法
JP3925283B2 (ja) 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
JP3965562B2 (ja) * 2002-04-22 2007-08-29 セイコーエプソン株式会社 デバイスの製造方法、デバイス、電気光学装置及び電子機器
JP4042099B2 (ja) * 2002-04-22 2008-02-06 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP4118706B2 (ja) 2003-02-25 2008-07-16 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US7211454B2 (en) * 2003-07-25 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of a light emitting device including moving the source of the vapor deposition parallel to the substrate
CN100568457C (zh) * 2003-10-02 2009-12-09 株式会社半导体能源研究所 半导体装置的制造方法
JP4689159B2 (ja) * 2003-10-28 2011-05-25 株式会社半導体エネルギー研究所 液滴吐出システム
US7598129B2 (en) * 2003-11-14 2009-10-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101195165B1 (ko) * 2003-11-14 2012-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
CN1914737B (zh) 2003-11-14 2010-06-16 株式会社半导体能源研究所 半导体元件及其制造方法和液晶显示器及其制造方法

Also Published As

Publication number Publication date
WO2005048354A1 (en) 2005-05-26
CN1914737B (zh) 2010-06-16
KR101152201B1 (ko) 2012-06-15
JP2005167228A (ja) 2005-06-23
KR101135063B1 (ko) 2012-04-13
CN101853809B (zh) 2013-01-02
CN1914737A (zh) 2007-02-14
TWI356496B (en) 2012-01-11
CN101853809A (zh) 2010-10-06
US20110097830A1 (en) 2011-04-28
US8053780B2 (en) 2011-11-08
US20070131976A1 (en) 2007-06-14
TW200522367A (en) 2005-07-01
KR20120003977A (ko) 2012-01-11
US8518728B2 (en) 2013-08-27
KR20070001891A (ko) 2007-01-04

Similar Documents

Publication Publication Date Title
JP4667012B2 (ja) 半導体素子及び液晶表示装置の作製方法
JP4689159B2 (ja) 液滴吐出システム
CN1906650B (zh) 显示装置及其制造方法
US7868957B2 (en) Thin film transistor, display device and liquid crystal display device and method for manufacturing the same
US7572718B2 (en) Semiconductor device and manufacturing method thereof
US20050170643A1 (en) Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
KR101072409B1 (ko) 발광 장치 및 그 제조 방법
JP4667051B2 (ja) 半導体装置の作製方法
JP4712361B2 (ja) 薄膜トランジスタの作製方法
JP4831954B2 (ja) 表示装置の作製方法
JP4712352B2 (ja) 発光装置の作製方法
JP4932150B2 (ja) 半導体素子の作製方法
JP4522904B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071031

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071031

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140121

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees