JP4700472B2 - 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法 - Google Patents

基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法 Download PDF

Info

Publication number
JP4700472B2
JP4700472B2 JP2005319746A JP2005319746A JP4700472B2 JP 4700472 B2 JP4700472 B2 JP 4700472B2 JP 2005319746 A JP2005319746 A JP 2005319746A JP 2005319746 A JP2005319746 A JP 2005319746A JP 4700472 B2 JP4700472 B2 JP 4700472B2
Authority
JP
Japan
Prior art keywords
layer
silicon
germanium
intermediate layer
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005319746A
Other languages
English (en)
Other versions
JP2006135329A (ja
Inventor
シュトルク ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2006135329A publication Critical patent/JP2006135329A/ja
Application granted granted Critical
Publication of JP4700472B2 publication Critical patent/JP4700472B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3254—Graded layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明の対象は基板および前記基板の上にヘテロエピタキシャル堆積した、基板の格子定数と異なる格子定数を有する、珪素とゲルマニウムからなる層（ＳｉＧｅ層）を有する多層構造体である。
前記ＳｉＧｅ層に堆積する珪素は二軸方向に張設する。張設された珪素中の電荷担体の移動性が張設されない珪素中の電荷担体の移動性より高いので、切り換え速度を高めるために張設された珪素を使用する電子部品がますます注目される。
張設された珪素を堆積するために、特にゲルマニウム割合２０〜５０％を有する珪素とゲルマニウムの混合物からなり、できるだけ完全に弛緩（緩和）されているＳｉＧｅ層が適している。ＳｉＧｅ層の格子定数が珪素の格子定数より大きいので、前記層に堆積する珪素格子が拡大し、張設された珪素の層を形成する。
珪素は一般に基板として用いられ、前記基板に弛緩したＳｉＧｅ層を堆積する。異なる格子定数のために、成長するヘテロエピタキシャル層がまずそれ自体張設する。臨界的層厚から張設がゆるみ、その際ずれが形成される。間違った適合のずれ（ｍｉｓｆｉｔ ｄｉｓｌｏｃａｔｉｏｎ）は成長する層の成長方向に沿った平面で継続する傾向がある。しかし間違った適合のずれの継続としてねじれのずれ（ｔｈｒｅａｄｉｎｇ ｄｉｓｌｏｃａｔｉｏｎ）が生じる。このずれはＳｉＧｅ層の成長方向に延び、その表面にまで達する。堆積したＳｉＧｅ層が簡単な熱処理（アニール）に伴って弛緩する場合に、これは高い程度で行われる。ねじれのずれは一般にＳｉＧｅ層に堆積され、前記層に組み込まれる電子部品の機能を妨害する層に継続するので、ねじれのずれをできるだけ回避することが問題である。ねじれのずれの蓄積（パイルアップ）が特に問題である。ＳｉＧｅ層の特性に関する他の重要なパラメーターは表面の粗さであり、これをできるだけ少なくすべきである。間違った適合のずれは電界を生じ、ＳｉＧｅ層が成長する際に成長速度の位置的相違を生じ、最終的に表面トポグラフィー、いわゆるクロスハッチを生じ、これがＳｉＧｅ層に堆積する層に同様に転移する。このクロスハッチの程度は例えばＡＦＭ（原子間力顕微鏡）で測定した表面のＲＭＳ粗さである。
ねじれのずれの密度を減少するためにすでに多くの方法が開発された。１つの可能性はＳｉＧｅ層でのゲルマニウムの濃度を徐々にまたは連続的に増加することである。他の試みは高い濃度の点欠陥を有する層にＳｉＧｅ層を堆積する目的を追求する。間違った適合のずれはＳｉＧｅ層の表面に配向されるねじれのずれに延長する代わりに、閉じたずれの環を形成し、この環が高い濃度の点欠陥を有する部分を通過する。それにもかかわらず基板の表面に到達するねじれのずれの密度は少なくとも１×１０７ねじれのずれ／ｃｍ２の程度の大きさであり、電子部品の製造の適合性を考慮して明らかになお高すぎる。ねじれのずれの密度を１×１０５ねじれのずれ／ｃｍ２未満に減少する方法は文献に記載されている（特許文献１参照）。これは実質的にＳｉＧｅ層の弛緩を生じる熱処理の間にＳｉＧｅ層の表面を同時にエッチングする（エッチアニール）ことにある。その際有利な二次的効果として表面の粗さが減少する。
米国特許２００４／００６７６４４Ａ１号明細書
本発明の課題は、構造体の表面が低い粗さおよび少ないねじれのずれおよびその蓄積の密度を有する多層構造体およびその簡単な製造方法を提供することである。
前記課題は本発明により、基板およびこの基板の上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する、珪素とゲルマニウムからなる層（ＳｉＧｅ層）を有する多層構造体により解決され、前記構造体はＳｉＧｅ層上に堆積した、ねじれのずれを結合する、組成Ｓｉ１−ｙＧｅｙを有する薄い中間層および前記中間層上に堆積した少なくとも１個の他の層を有することを特徴とする。
多層構造体の表面はねじれのずれおよびその蓄積の特に低い密度および低い粗さにより特徴付けられる。多層構造体の特別の特徴は珪素とゲルマニウムからなる中間層（境界層）であり、前記中間層はこの下に存在するＳｉＧｅ層に対する境界面でねじれのずれを結合する。これにより中間層およびこの上に堆積された少なくとも１個の他の層の表面が明らかに少ないねじれのずれを達成する。
本発明の対象は更に
基板上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する珪素とゲルマニウムからなる層（ＳｉＧｅ層）を準備し、
ＳｉＧｅ層上にねじれのずれを結合する組成Ｓｉ１−ｙＧｅｙを有する薄い中間層を堆積し、
前記中間層上に少なくとも１個の他の層を堆積する
ことからなる多層構造体の製造方法である。
ＳｉＧｅ層は張設（緊張）していても、弛緩（緩和）していてもよい。ＳｉＧｅ層は珪素とゲルマニウムの一定の濃度Ｓｉ１−ｘＧｅｘを有することができる。しかしゲルマニウムの濃度が層の厚さに沿って徐々にまたは連続的に増加し（勾配のある層）、層の表面ではじめて濃度Ｓｉ１−ｘＧｅｘを達成する層が有利である。指数ｘは有利に０.２〜０.５の値を有する。
ＳｉＧｅ層は有利に基板として珪素からなる表面に、特に有利に珪素からなる半導体ウェーハまたは珪素層とこの下に存在する酸化物層を有するＳＯＩ層構造体（ｓｉｌｉｏｎ ｏｎ ｉｎｓｕｌａｔｏｒ）に存在する。
本発明によりＳｉＧｅ層上に、ＳｉＧｅ層に対する境界面でねじれのずれを結合する薄い中間層を堆積し、多層構造体の表面上の中間層の密度がＳｉＧｅ層の表面上のねじれのずれの密度に比べて明らかに減少する。多層構造体の表面上のねじれのずれの密度（ＴＤＤ）は最高で１.５Ｅ＋４ねじれのずれ／ｃｍ２、有利に５Ｅ＋３ねじれのずれ／ｃｍ２未満である。ねじれのずれの蓄積の密度（ＰｕＤ）は有利に最高で１ｃｍ／ｃｍ２である。多層構造体の表面の粗さは有利に最高で２Åｒｍｓ（１μｍ×１μｍ測定窓）である。中間層の厚さは有利に２〜３０ｎｍである。有利な厚さ範囲の下限を下回るかまたは上限を上まわる場合は、このことが中間層の表面の粗さに、同時に多層構造体の表面に不利に作用する。中間層は一定の組成Ｓｉ１−ｙＧｅｙを有し、指数ｙは有利に指数ｘと同じ値を取ることができる。
中間層を堆積するために、ＳｉＧｅ層を、水素、ハロゲン化水素化合物、珪素化合物、およびゲルマニウム化合物を含有するガス状混合物にさらす。これは有利にエピタキシャル反応器中で行う。選択された温度条件および圧力条件下で組成Ｓｉ１−ｙＧｅｙの材料の純粋な堆積を行うように、ガス状化合物の濃度を調節する。堆積は有利に９００〜１１００℃の温度および気圧下または減圧下で行う。堆積速度は０ｎｍ／分より大きく、有利に最高で５０ｎｍ／分である。
適当な珪素化合物はＳｉＨ４およびクロロシランであり、その際ジクロロシランが有利である。適当なゲルマニウム化合物はクロロゲルマンおよびそのアルキル誘導体およびＧｅＨ４である。特に有利にＧｅＨ４、ＧｅＣｌ４およびＣＨ３ＧｅＣｌ３である。中間層を堆積する際のガス雰囲気中の珪素化合物とゲルマニウム化合物の比は成長する中間層が所望の組成Ｓｉ１−ｙＧｅｙを有するように調節する。ガス雰囲気中の有利なハロゲン化水素化合物はＨＣｌである。一方でハロゲン化水素化合物および他方で珪素化合物およびゲルマニウム化合物の比は有利に１００：１〜１：１の範囲内である。表面上のねじれのずれの少ない密度および中間層の表面の少ない粗さのために、他の層として張設された珪素の層を直接中間層の表面に堆積することが特に有利である。それにもかかわらず予め１個以上の他の層を堆積することも可能である。例えば緩衝層として一定の組成Ｓｉ１−ｚＧｅｚを有する弛緩したヘテロエピタキシャル層を張設した珪素からなる層の前に中間層に堆積することができ、その際指数ｚは有利に指数ｙと同じ値を取ることができる。緩衝層の弛緩の程度は有利に９０％より大きい。
比較例
珪素からなる基板ウェーハを単独ウェーハエピタキシャル反応器中で減圧下で処理した。以下の処理工程を実施した。
工程１：反応器を充填する
工程２：水素（Ｈ２ベーク）下１１２０℃の温度で基板ウェーハを熱処理する
工程３：８００〜９００℃の温度で成長するゲルマニウム部分（勾配のある層）（０〜２０％）を有するＳｉＧｅ層を堆積する
工程４：ゲルマニウム２０％の一定の割合を有する珪素とゲルマニウムからなる緩衝層（一定の組成の層）を堆積する
工程５：７００℃の温度で張設された珪素からなる厚さ１８ｎｍの層を堆積する
工程６：反応器から得られた多層構造体を取り出す。
実施例
比較例と同じ形式の他の基板ウェーハを比較例と同じ反応器中で処理したが、以下の点が相違した。
工程１〜３：比較例と同じ
工程４：１０５０℃の温度で塩化水素、ジクロロシランおよびゲルマンの混合物を導入することによりゲルマニウム２０％の一定の割合を有する珪素とゲルマニウムからなる中間層を堆積する
工程５〜７：比較例の工程４〜６と同じ。
得られた多層構造体の検査
中間層の検査を横断面ＴＥＭ（透過型電子顕微鏡、Ｘ−ＴＥＭ）で行った。図１は勾配のある層（ずれの網状組織を有する）と一定の組成の層の間の中間層（境界層）を明らかに示す。中間層の厚さは約２〜３ｎｍである。図２は中間層中の深いＳｉＧｅ層からのずれをどのように捕捉するかを示す。ずれはＳｉＧｅ層と中間層の間の境界面の内部に延びるが、緩衝層には更に成長しない。
中間層の堆積はねじれのずれの密度（ＴＤＤ）、特に前記ずれの蓄積の密度（ＰｕＤ）の減少およびクロスハッチ構造体の分解によるＲＭＳ粗さの減少を生じた。表面の形態は中間層の堆積の際の処理条件の変動により広い範囲に影響を与えることができる。
勾配のある層（ずれの網状組織を有する）と一定の組成の層の間の中間層（境界層）の微細構造を示す図である。 中間層中の深いＳｉＧｅ層からのずれをどのように捕捉するかを示す微細構造の図である。

Claims (8)

  1. 珪素からなる表面上にヘテロエピタキシャル堆積した、組成Ｓｉ１−ｘＧｅｘを有し、珪素の格子定数と異なる格子定数を有する珪素とゲルマニウムからなる層（ＳｉＧｅ層）を準備し、ＳｉＧｅ層上に、９００〜１１００℃の温度で最高で５０ｎｍ／分の堆積速度で、２〜３０ｎｍの厚さを有する、ねじれのずれを結合する組成Ｓｉ１−ｙＧｅｙを有する珪素とゲルマニウムからなる薄い中間層を堆積し、前記中間層上に少なくとも１個の他の層を堆積することからなり、前記他の層は一定の組成Ｓｉ 1-z Ｇｅ z を有する弛緩したヘテロエピタキシャル層であるか又は張設した珪素からなる層であり、かつ前記中間層を堆積するためにＳｉＧｅ層を水素、ハロゲン化水素化合物、珪素化合物およびゲルマニウム化合物を含有するガス状混合物にさらす、多層構造体の製造方法。
  2. 中間層を気圧または減圧下で堆積する請求項１記載の方法。
  3. 中間層を堆積する際にハロゲン化水素としてＨＣｌを使用する請求項１記載の方法。
  4. 中間層を堆積する際に珪素化合物としてジクロロシランを使用する請求項１記載の方法。
  5. 中間層を堆積する際にゲルマニウム化合物としてＧｅＨ４を使用する請求項１記載の方法。
  6. ガス状混合物が一方でハロゲン化水素および他方で珪素化合物およびゲルマニウム化合物を１００：１〜１：１の容積比で含有する請求項１記載の方法。
  7. ＳｉＧｅ層を層として準備し、前記層内でＳｉＧｅ層の厚さに沿ってゲルマニウム濃度が増加する請求項１から６までのいずれか１項記載の方法。
  8. 中間層に組成Ｓｉ１−ｚＧｅｚを有する弛緩した前記ヘテロエピタキシャル層を堆積し、組成Ｓｉ１−ｚＧｅｚを有する弛緩したヘテロエピタキシャル層に張設した珪素からなる層を堆積する請求項１から７までのいずれか１項記載の方法。
JP2005319746A 2004-11-04 2005-11-02 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法 Expired - Lifetime JP4700472B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004053307A DE102004053307B4 (de) 2004-11-04 2004-11-04 Mehrschichtenstruktur umfassend ein Substrat und eine darauf heteroepitaktisch abgeschiedene Schicht aus Silicium und Germanium und ein Verfahren zu deren Herstellung
DE102004053307.5 2004-11-04

Publications (2)

Publication Number Publication Date
JP2006135329A JP2006135329A (ja) 2006-05-25
JP4700472B2 true JP4700472B2 (ja) 2011-06-15

Family

ID=36217127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005319746A Expired - Lifetime JP4700472B2 (ja) 2004-11-04 2005-11-02 基板およびこの上にヘテロエピタキシャル堆積した珪素とゲルマニウムからなる層を有する多層構造体の製造方法

Country Status (6)

Country Link
US (2) US7723214B2 (ja)
JP (1) JP4700472B2 (ja)
KR (1) KR100797131B1 (ja)
CN (1) CN100580893C (ja)
DE (1) DE102004053307B4 (ja)
FR (1) FR2878072B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008062685A1 (de) * 2008-12-17 2010-06-24 Siltronic Ag Halbleiterscheibe mit einer SiGe-Schicht und Verfahren zur Herstellung der SiGe-Schicht
CN102117741B (zh) * 2010-01-06 2013-03-13 上海华虹Nec电子有限公司 改善锗硅或锗硅碳单晶与多晶交界面形貌的方法
US20150194307A1 (en) * 2014-01-06 2015-07-09 Globalfoundries Inc. Strained fin structures and methods of fabrication
US9752224B2 (en) * 2015-08-05 2017-09-05 Applied Materials, Inc. Structure for relaxed SiGe buffers including method and apparatus for forming
US9922941B1 (en) 2016-09-21 2018-03-20 International Business Machines Corporation Thin low defect relaxed silicon germanium layers on bulk silicon substrates
US10535516B2 (en) * 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
CN110265402B (zh) * 2019-06-27 2020-09-18 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN115832078B (zh) * 2022-11-25 2026-01-27 中国科学院微电子研究所 一种光电探测器及其制造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442205A (en) * 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
CA2062134C (en) * 1991-05-31 1997-03-25 Ibm Low Defect Densiry/Arbitrary Lattice Constant Heteroepitaxial Layers
DE69827824T3 (de) * 1997-06-24 2009-09-03 Massachusetts Institute Of Technology, Cambridge Kontrolle der verspannungsdichte durch verwendung von gradientenschichten und durch planarisierung
JP3324573B2 (ja) * 1999-07-19 2002-09-17 日本電気株式会社 半導体装置の製造方法および製造装置
US6524935B1 (en) * 2000-09-29 2003-02-25 International Business Machines Corporation Preparation of strained Si/SiGe on insulator by hydrogen induced layer transfer technique
JP4221928B2 (ja) 2001-12-28 2009-02-12 株式会社Ｓｕｍｃｏ 半導体基板及び電界効果型トランジスタ並びにこれらの製造方法
US6515335B1 (en) * 2002-01-04 2003-02-04 International Business Machines Corporation Method for fabrication of relaxed SiGe buffer layers on silicon-on-insulators and structures containing the same
US6562703B1 (en) * 2002-03-13 2003-05-13 Sharp Laboratories Of America, Inc. Molecular hydrogen implantation method for forming a relaxed silicon germanium layer with high germanium content
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7008857B2 (en) * 2002-08-26 2006-03-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Recycling a wafer comprising a buffer layer, after having separated a thin layer therefrom
US8187377B2 (en) 2002-10-04 2012-05-29 Silicon Genesis Corporation Non-contact etch annealing of strained layers
US7332417B2 (en) * 2003-01-27 2008-02-19 Amberwave Systems Corporation Semiconductor structures with structural homogeneity
JP4306266B2 (ja) * 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
US6960781B2 (en) * 2003-03-07 2005-11-01 Amberwave Systems Corporation Shallow trench isolation process
WO2004081986A2 (en) * 2003-03-12 2004-09-23 Asm America Inc. Method to planarize and reduce defect density of silicon germanium
US6882025B2 (en) * 2003-04-25 2005-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Strained-channel transistor and methods of manufacture
US6831350B1 (en) * 2003-10-02 2004-12-14 Freescale Semiconductor, Inc. Semiconductor structure with different lattice constant materials and method for forming the same
US6902965B2 (en) * 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
JP2006108365A (ja) * 2004-10-05 2006-04-20 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20100019278A1 (en) 2010-01-28
CN100580893C (zh) 2010-01-13
CN1773686A (zh) 2006-05-17
DE102004053307B4 (de) 2010-01-07
DE102004053307A1 (de) 2006-05-11
KR100797131B1 (ko) 2008-01-22
FR2878072B1 (fr) 2011-07-22
KR20060049306A (ko) 2006-05-18
US20060091502A1 (en) 2006-05-04
US7723214B2 (en) 2010-05-25
FR2878072A1 (fr) 2006-05-19
JP2006135329A (ja) 2006-05-25

Similar Documents

Publication Publication Date Title
EP1197992B1 (en) Production method for a semiconductor wafer
US7666799B2 (en) Epitaxial growth of relaxed silicon germanium layers
EP2016205B1 (en) SEMICONDUCTOR STRAIN RELAXED SiGe BUFFER STRUCTURES
US6982208B2 (en) Method for producing high throughput strained-Si channel MOSFETS
US20100019278A1 (en) Multilayer Structure Comprising A Substrate and A Layer Of Silicon and Germanium Deposited Heteroepitaxially Thereon, and A Process For Producing It
US7198997B2 (en) Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor
JP2006080278A (ja) 歪みシリコンウエハおよびその製造方法
JP4158607B2 (ja) 半導体基板の製造方法
JP7347350B2 (ja) エピタキシャル成長条件の設定方法及びエピタキシャルウェーハの製造方法
JP4120163B2 (ja) Ｓｉエピタキシャルウェーハの製造方法及びＳｉエピタキシャルウェーハ
Jang et al. Growth of epitaxial Si1-xGex layers at 750° C by VLPCVD
JP2004349522A (ja) 半導体基板の製造方法
JPH09306844A (ja) 半導体装置の製造方法および半導体装置
JP2004349374A (ja) 歪みシリコン基板ウエハの製造方法
WO2023143804A1 (en) Method for depositing a strain relaxed graded buffer layer of silicon germanium on a surface of a substrate
US20020189535A1 (en) Method for manufacturing semiconductor crystal film
JPH03270236A (ja) 半導体装置の製造方法
JP2006210697A (ja) 歪みシリコンウェーハ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090722

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091020

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091023

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20091222

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101105

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110304

R150 Certificate of patent or registration of utility model

Ref document number: 4700472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term