JP4748363B2 - 配線基板の種別特定方法 - Google Patents

Description

本発明は、配線基板の部品番号等の種別を特定する方法に関する。

プリント配線基板に回路部品としての素子を実装するとき、実装後の検査を行うとき、さらにはプログラムを書き込むときにも、基板の部品番号等の種別を確認して類似品の混入を防止する必要がある。従来から、このような基板の種別確認は一般の電気部品、機械部品等と同様に、管理票を添付したり、文字、数字、図形等の識別マークを印刷・刻印したり、バーコードやＱＲコード（株式会社デンソーウェーブ登録商標）を用いて管理したりする手法が採用されている。

しかしこれらのいずれの方法でも、管理対象となる部品や製品にはシール等を貼り付けたり、印刷したり、刻印したり、いずれにしても外部から導入した識別用の番号等を付与する必要がある。また、識別表示部に書き込まれたデータを外部から読み取るために表示窓等を要する場合もある（特許文献１参照）。

特開平５−１６０５７７号公報

しかしながら、最近では配線基板の高集積化、小型化がますます進展し、このような方式では種別や品番を表示するスペースが一層狭くなる傾向にある。したがって、誤認、混同等の管理ミスを防止するために、高精度かつ高価な識別装置等が新たに必要となる。

本発明の課題は、配線基板に実装配備される素子（部品）の配列から直接的に配線基板を識別することにより、配線基板の種別を表示するための専用表示スペースを要せず、簡便で安価な配線基板の種別特定方法を提供することにある。

課題を解決するための手段及び発明の効果

上記課題を解決するために、本発明の配線基板の種別特定方法は、
配線基板の主表面において、回路実装部品を構成する素子の配置スペースを複数桁含む種別特定領域が形成され、
その種別特定領域では、各桁での前記素子の有無が二進表示による基板種別識別用の情報ビットとして１対１で対応付けられてレイアウトされ、同種の配線基板では同一レイアウトとなるように配列されるとともに、
前記主表面の各桁毎の前記素子の有無を視覚情報として、前記配線基板の種別を識別し特定することを特徴とする。

このように、配線基板の主表面に、回路実装用素子の配置スペースを複数桁含む種別特定領域が形成されることによって、各桁毎の素子の有無を視覚情報として、配線基板の識別・特定に用いることができる。したがって、素子の配置そのものから直感的かつ立体的に識別・特定ができるので、目視の場合、撮像装置・識別装置等で読み取る場合を問わず、正確にかつ簡便で安価な配線基板の種別特定方法が実現できる。例えば、「○××○」のように４桁の配置スペースに２個の素子が配置された場合、２進表示で「１００１」、１０進表示では「９」を表わすことが容易に理解される。

なお、素子配置スペースの桁数（情報ビット数）は配線基板の種別・部品番号等の数によって定めればよい。また、各桁に回路実装する素子（部品）は、原則として、抵抗器、コンデンサ、コイル、ダイオード、トランジスタ等、配線基板に通常実装されている素子のうちから適宜選定することができる。

このような配線基板の種別特定方法において、主表面の種別特定領域では素子を実装しない空位ビットに対応付けられた桁に代わる素子の配置スペースが、種別特定領域以外の主表面に形成されている場合には、配線基板の種別表示のため空位ビットとなる桁に配置予定であった素子を種別特定領域以外の領域に移して実装できる。

また、上記課題を解決するために、本発明の配線基板の種別特定方法は、
配線基板の主表面において、回路実装部品を構成する素子の配置スペースを複数桁含む種別特定領域が形成され、
その種別特定領域では、各桁での前記素子の有無が二進表示による基板種別識別用の情報ビットとして１対１で対応付けられてレイアウトされ、同種の配線基板では同一レイアウトとなるように配列されるとともに、
前記主表面の種別特定領域では前記素子を実装しない空位ビットに対応付けられた桁に代わる素子の配置スペースが、前記主表面とは反対側の第二表面において、前記空位ビットの相当位置に素子実装スペースとして形成され、
前記主表面の各桁毎の前記素子の有無を視覚情報として、前記配線基板の種別を識別し特定することを特徴とする。

このような種別特定方法でも、配線基板の主表面に、回路実装用素子の配置スペースを複数桁含む種別特定領域が形成されることによって、各桁毎の素子の有無を視覚情報として、配線基板の識別・特定に用いることができる。したがって、素子の配置そのものから直感的かつ立体的に識別・特定ができるので、目視の場合、撮像装置・識別装置等で読み取る場合を問わず、正確にかつ簡便で安価な配線基板の種別特定方法が実現できる。また、配線基板の種別表示のため空位ビットとなる桁に配置予定であった素子を第二表面（すなわち裏面）に移して実装できるから、素子実装上の省スペース化も可能になる。

例えば、「○××○」（２進表示で「１００１」）のように４桁の配置スペース（種別特定領域）に２個の素子が配置された場合、残り２個（左から２番目と３番目）の素子は裏面の対応位置に実装配置することができる。したがって、回路実装の観点から見れば、種別特定領域の空位ビット（の裏面）を実質的な素子実装スペースとして有効活用できる。一方、種別表示の観点から見れば、設計変更の際種別（部品番号）の変更をせずに一部素子の取付位置のみ変更することが容易に行なえる。このように、第二表面の空位ビット相当位置を素子実装スペースとすることで、利用範囲を広げることができる。

このような配線基板の種別特定方法では、回路実装部品を構成する素子の各々は、その形状及び大きさが所定の範囲内に収まるように規格化されていることが望ましい。同様に、回路実装部品を構成する素子の各々は、その実装の向きが所定の範囲内に収まるように規格化されていることが望ましい。

このように、ある程度の規則性や統一性を備えることによって、配線基板の種別特定方法に汎用性を持たせて、システムとして共用化を図ることができるようになる。

具体的には、配置スペースに実装された部品の少なくとも一部が、ＩＣの信号端子のレベル調整用抵抗器であってもよい。同様に、配置スペースに実装された部品の少なくとも一部が、ＩＣの信号端子の電圧低下を防止するコンデンサであってもよい。

このように、ＩＣ回路において基本的構成要素であるこれらのレベル調整用抵抗器や電圧低下防止コンデンサ（通称パスコンともいう）を情報ビットとして対応付けて用いることによって一層汎用性が高まり、使用価値も高まる。

配置スペースに実装された部品は、素子の表面端子を配線基板上のパターン銅にはんだを介してリフローソルダリングにより面実装されていてもよい。リフローソルダリングとは、素子（部品）の表面実装において、予め端子又は電極にはんだをコーティングした素子（部品）を配線基板のパターン銅に密着させ、加熱炉ではんだを再溶融することにより、接触位置ではんだ付けする方法をいう。したがって、配線基板上のパターン銅に素子の配置スペース（種別特定領域）が設定され、その配置スペースに直接的に素子（部品）をはんだ付けすることになるので、目視の場合、撮像装置・識別装置等で読み取る場合を問わず、はんだ付けの痕跡やパターン銅を手掛かりに配線基板の種別を特定することができる。

（実施例）
以下、本発明の実施の形態につき図面に示す実施例を参照して説明する。図１は本発明に係る配線基板の種別特定方法の一例を概念的に示す説明図、図２はその際に用いる配線基板の斜視図である。図１には、配線基板１の製造工程中、回路実装部品（素子）の実装工程及び検品工程（検査工程）の一部を模式的に表わしている。図１では、配線基板１を例えばベルトコンベア１００等で順次矢印方向に搬送するとともに、その途中で配線基板１に抵抗器Ｒ、コンデンサＣ等の部品（素子）を実装する工程が組み込まれている。また、回路部品を実装後の製品又は半製品を検査する工程が設けられている。この検査工程において、例えばＣＣＤ（電荷撮像素子）カメラ２００等の撮像装置で撮影した画像２００ａの解析によって誤結線や損傷の有無を調べて合格品・不合格品の識別等を行う。

その際に、撮影画像２００ａの解析によって又は他の手段によって、対象となる配線基板１の種別（例えば部品番号）を特定する必要がある。そこで、文字・数字・図形・記号や符号化されたコード等の識別マークを配線基板１に印刷・貼付・刻印したり、添付したりしておいて、撮影画像２００ａからそれらのデータを読み取るのがこれまでの一般的な手法である。図１では、配線基板１の種別（部品番号）を特定するデータを読み取る代わりに、配線基板１の主表面２（基準となる面）において、回路実装部品を構成する素子（Ｒ，Ｃ等）の配置スペースを複数桁（例えば４桁）含む種別特定領域３を形成してある。そして、種別特定領域３では、各桁での素子（部品）の有無が二進表示による基板種別識別用の情報ビット３１，３２，３３，３４として１対１で対応付けられてレイアウトされ、同種の配線基板では同一レイアウトとなるように配列されている。したがって、主表面２の各桁毎の素子（部品）の有無を視覚情報として目視したり、撮像装置・識別装置等で読み取ったりすることによって、配線基板１の種別を識別し特定することができる。なお、符号５はコネクタを示す。

具体的には、図２に示すように、主表面２に形成した種別特定領域３の４桁の配置スペースにおいて、第一ビット３１に抵抗器Ｒが実装されるとともに、第四ビット３４にコンデンサＣが実装され、その間の第二ビット３２と第三ビット３３とには素子（部品）が配置されていない場合、２進表示での「１００１」を表わしている。そこで、種別特定領域３の表示により配線基板１の部品番号を特定する場合、図２の配線基板１は実装状態そのものによって「部品番号９」を表わしている。図１及び図２に示すように、各情報ビット３１，３２，３３，３４において、実線表示は素子（部品）が配置（実装）されている実装ビット（２進表示での「１」）、破線表示は素子が配置されていない空位ビット（２進表示での「０」）を表わしている。

ところで、図２において、主表面２の種別特定領域３では、素子Ｒ，Ｃを実装しない空位ビット３２，３３に対応付けられた桁には素子を配置することはできなくなる（「部品番号９」と認識されなくなるため）。そこで、図２では、それに代わる素子の配置スペースが、種別特定領域３以外の主表面２に非種別特定領域４として形成されている。具体的には、非種別特定領域４において、空位ビット３２に対応付けられた桁に代わる配置スペースに素子（例えば抵抗器４２）が配置（実装）され、空位ビット３３に対応付けられた桁に代わる配置スペースに素子（例えばコンデンサ４３）が配置（実装）されている。

図２に示すように、回路実装部品を構成する素子Ｒ，Ｃは、形状及び大きさが所定の範囲内に収まるように、かつ実装の向きが所定の範囲内に収まるように規格化（ルール化）されている。具体的には、種別特定領域３内に定められた各情報ビット３１，３２，３３，３４の配置スペースからはみ出ないように実装されている。このように、ある程度の規則性や統一性を備えることによって、配線基板１の種別特定方法に汎用性を持たせて、システムとしての共用化を図るとともに、各情報ビット３１，３２，３３，３４を読み取る際のエラーの発生を防止している。

なお、図４に示すように、配線基板１に搭載されるＩＣ１０の信号端子のレベル調整用抵抗器Ｒ１を、種別特定領域３の配置スペースに実装することができる。同様に、図５に示すように、配線基板１に搭載されるＩＣ１０の信号端子の電圧低下を防止するコンデンサＣ１を、種別特定領域３の配置スペースに実装することができる。このように、ＩＣ回路において基本的構成要素であるこれらのレベル調整用抵抗器Ｒ１や電圧低下防止コンデンサ（通称パスコンともいう）Ｃ１を情報ビットとして対応付けて用いることによって、一層汎用性が高まり、多用途に適用できるようになる。

また、図８に示すように、配置スペース（例えば第一ビット３１）に部品（例えば抵抗器Ｒ）を実装する際、素子の表面端子を配線基板１上のパターン銅ＰにはんだＳを介してリフローソルダリングにより面実装することができる。これによって、配線基板１上のパターン銅Ｐに素子の配置スペース３１（種別特定領域３）が設定され、その配置スペース３１に直接的に素子（部品Ｒ）をはんだ付けＳすることになる。したがって、目視の場合、撮像装置・識別装置等で読み取る場合を問わず、はんだ付けＳの痕跡やパターン銅Ｐを手掛かりに配線基板１の種別を特定することができる。

さらに、図３は、配線基板に対する回路部品の実装方法について、図１及び図２とは異なる方法を表わしている。ただし、図３（ａ）では、配線基板１の主表面２（基準となる面）に、回路実装部品を構成する素子の配置スペースを複数桁（例えば４桁）含む種別特定領域３を形成してある。そして、種別特定領域３では、各桁での素子（部品）の有無が二進表示による基板種別識別用の情報ビット３１，３２，３３，３４として１対１で対応付けられてレイアウトされ、同種の配線基板では同一レイアウトとなるように配列されている。したがって、図１及び図２と同様に、主表面２の各桁毎の素子（部品）の有無を視覚情報として目視したり、撮像装置・識別装置等で読み取ったりすることによって、配線基板１の種別を識別し特定することができる。

図３（ｂ）に示すように、主表面２とは反対側の裏面６（第二表面）において、主表面２の種別特定領域３では素子を実装しない空位ビット３２，３３に対応付けられた桁に代わる素子の配置スペースが、空位ビット３２，３３の相当位置に素子実装スペース７２，７３として形成されている。つまり、主表面２の種別特定領域３（情報ビット３１，３２，３３，３４）に対応して、裏面６には予備実装領域７（情報ビット７１，７２，７３，７４）が形成されている。したがって、主表面２の種別特定領域３のうち未実装の配置スペース（図３（ａ）では第二ビット３２と第三ビット３３）には、対応する裏面６の予備実装領域７を実装用配置スペース（図３（ｂ）では第二ビット７２と第三ビット７３）として使用できる。このように、主表面２の空位ビット３２，３３相当位置を裏面６の素子実装スペース７２，７３とすることで、省スペース化が図れ、利用範囲を広げることができる。

次に、図６は配線基板の種別特定システムの一例を概略的に示すブロック図である。図６に示すように、制御部３００は、演算装置であるＣＰＵ３０１と、制御プログラム等が予め記憶された読み取り専用記憶装置であるＲＯＭ３０２と、読み書き可能な主記憶装置でありワークエリアとして使用されるＲＡＭ３０３と、入出力ポート３０４とを備えており、これらはバス３０５を介して相互に接続されている。

制御部３００には、前述のＣＣＤカメラ２００（図１参照）からの画像信号が入力されている。一方、制御部３００からの信号により、表示モニタ２１０に配線基板１の画像２００ａやそれから読み取った部品番号等を表示する。また、制御部３００からの信号により、ベルトコンベア１００を作動させるためのモータ２２０がＯＮ・ＯＦＦする。

なお、制御部３００（ＣＰＵ３０１）は、配線基板１に関するデータファイル２３０と入出力ポート３０４を介して接続されている。したがって、データファイル２３０はＣＣＤカメラ２００の画像２００ａから読み取られたデータを保存（記憶）するとともに、制御部３００はデータの集計・管理を実行する。

次に、図７の基板種別特定処理を示すフローチャートについて説明する。まず、Ｓ１にて第１ビット３１に素子が実装されているかを確認する。いずれかの素子が実装されていれば（Ｓ１でＹＥＳ）Ｓ２にて第１フラグに「１」を入力（ＯＮ）した後、実装されていなければ（Ｓ１でＮＯ）何もせずに、Ｓ３に進む。Ｓ３にて第２ビット３２に素子が実装されているかを確認する。いずれかの素子が実装されていれば（Ｓ３でＹＥＳ）Ｓ４にて第２フラグに「１」を入力（ＯＮ）した後、実装されていなければ（Ｓ３でＮＯ）何もせずに、Ｓ５に進む。Ｓ５にて第３ビット３３に素子が実装されているかを確認する。いずれかの素子が実装されていれば（Ｓ５でＹＥＳ）Ｓ６にて第３フラグに「１」を入力（ＯＮ）した後、実装されていなければ（Ｓ５でＮＯ）何もせずに、Ｓ７に進む。Ｓ７にて第４ビット３４に素子が実装されているかを確認する。いずれかの素子が実装されていれば（Ｓ７でＹＥＳ）Ｓ８にて第４フラグに「１」を入力（ＯＮ）した後、実装されていなければ（Ｓ７でＮＯ）何もせずに、次のステップに進む。

以上のステップを情報ビット数分繰り返した後、Ｓ１１にて以上の各フラグデータを参照して配線基板１の品番（部品番号）を算出（特定）し、Ｓ１２にて算出データをＣＣＤカメラ２００の画像データとともにデータファイル２３０に記憶する。さらに、算出したデータ（部品番号）に基づき、Ｓ１３にて配線基板１の合否を識別し、モータ２２０のＯＮ・ＯＦＦによりベルトコンベア１００を作動させて合格品と不合格品とに仕分けしたり、表示モニタ２１０に画像２００ａや部品番号等を表示したりする（図１，図６参照）。

このように、配線基板１の主表面２に種別特定領域３を形成するだけで、各桁毎の素子の有無を視覚情報として、配線基板１の識別・特定に用いることができる。したがって、素子の配置そのものから直感的かつ立体的に識別・特定ができるので、目視の場合、撮像装置・識別装置等で読み取る場合を問わず、正確にかつ簡便で安価な配線基板１の種別特定方法が実現できる。

なお、配線基板１における情報ビット３１，３２，３３，３４のレイアウトや配置スペースの設定方法、素子（部品）の有無を視覚情報として把握する具体的方法等について、以上で説明した以外に種々の手段、方法を採用できる。

本発明に係る配線基板の種別特定方法の一例を概念的に示す説明図。 図１に用いる配線基板の斜視図。 配線基板の他の例を示す正面図及び背面図。 配線基板の第一変形例を示す正面図。 配線基板の第二変形例を示す正面図。 配線基板の種別特定システムの一例を示すブロック図。 基板種別特定処理を示すフローチャート。 配線基板の製造方法の一例を示す説明図。

符号の説明

１ 配線基板
２ 主表面
３ 種別特定領域
３１ 第一ビット
３２ 第二ビット
３３ 第三ビット
３４ 第四ビット
６ 裏面（第二表面）
７ 予備実装領域
７１ 第一ビット
７２ 第二ビット
７３ 第三ビット
７４ 第四ビット

Claims (8)

1. 配線基板の主表面において、回路実装部品を構成する素子の配置スペースを複数桁含む種別特定領域が形成され、
   その種別特定領域では、各桁での前記素子の有無が二進表示による基板種別識別用の情報ビットとして１対１で対応付けられてレイアウトされ、同種の配線基板では同一レイアウトとなるように配列されるとともに、
   前記主表面の各桁毎の前記素子の有無を視覚情報として、前記配線基板の種別を識別し特定することを特徴とする配線基板の種別特定方法。
2. 前記主表面の種別特定領域では前記素子を実装しない空位ビットに対応付けられた桁に代わる素子の配置スペースが、前記種別特定領域以外の主表面に形成されている請求項１に記載の配線基板の種別特定方法。
3. 配線基板の主表面において、回路実装部品を構成する素子の配置スペースを複数桁含む種別特定領域が形成され、
   その種別特定領域では、各桁での前記素子の有無が二進表示による基板種別識別用の情報ビットとして１対１で対応付けられてレイアウトされ、同種の配線基板では同一レイアウトとなるように配列されるとともに、
   前記主表面の種別特定領域では前記素子を実装しない空位ビットに対応付けられた桁に代わる素子の配置スペースが、前記主表面とは反対側の第二表面において、前記空位ビットの相当位置に素子実装スペースとして形成され、
   前記主表面の各桁毎の前記素子の有無を視覚情報として、前記配線基板の種別を識別し特定することを特徴とする配線基板の種別特定方法。
4. 前記回路実装部品を構成する素子の各々は、その形状及び大きさが所定の範囲内に収まるように規格化されている請求項１ないし３のいずれか１項に記載の配線基板の種別特定方法。
5. 前記回路実装部品を構成する素子の各々は、その実装の向きが所定の範囲内に収まるように規格化されている請求項１ないし４のいずれか１項に記載の配線基板の種別特定方法。
6. 前記配置スペースに実装された部品の少なくとも一部が、ＩＣの信号端子のレベル調整用抵抗器である請求項１ないし５のいずれか１項に記載の配線基板の種別特定方法。
7. 前記配置スペースに実装された部品の少なくとも一部が、ＩＣの信号端子の電圧低下を防止するコンデンサである請求項１ないし６のいずれか１項に記載の配線基板の種別特定方法。
8. 前記配置スペースに実装された部品は、前記素子の表面端子を前記配線基板上のパターン銅にはんだを介してリフローソルダリングにより面実装されている請求項１ないし７のいずれか１項に記載の配線基板の種別特定方法。

Images