JP4817533B2 - フラットパネル表示装置 - Google Patents
フラットパネル表示装置 Download PDFInfo
- Publication number
- JP4817533B2 JP4817533B2 JP2001160294A JP2001160294A JP4817533B2 JP 4817533 B2 JP4817533 B2 JP 4817533B2 JP 2001160294 A JP2001160294 A JP 2001160294A JP 2001160294 A JP2001160294 A JP 2001160294A JP 4817533 B2 JP4817533 B2 JP 4817533B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- driver
- display panel
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶ディスプレイ(LCD:Liquid Crystal Display)、プラズマディスプレイ、ＥＬ（Electroluminescence）ディスプレイ、ＦＥＤ(Field Emission Display）、などのフラット表示パネルを用いたフラットパネル表示装置に関する。
【０００２】
【従来の技術】
コンピュータのディスプレイ等として使用されているフラット表示パネルとして、ＴＦＴ液晶表示パネルが知られている。
図４は従来のＴＦＴ液晶表示パネルの構成である。複数のソース・ドライバＩＣに１表示ライン分の表示データを入力した後、それらソース・ドライバＩＣから同時に表示データを全てのソース電極線に出力することで表示が行われている。この従来のＴＦＴ液晶表示パネルは、表示コントローラからの表示データを、初段のソース・ドライバＩＣから後段のソース・ドライバＩＣの順で順次取り込むという構成を有していた。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の従来のＴＦＴ液晶表示パネルにおける、初段のソース・ドライバＩＣから表示データを次段に順次取り込むというデータ入力方式は、表示パネル全体を画像表示に使用する場合のみならず、表示パネルの一部を画像表示に使用する場合であっても同様であり、図５のように液晶表示パネルで表示可能な最大解像度よりも低い解像度で表示する場合であっても、表示パネル全体（表示に使用しない部分を含む全ての画素）に表示コントローラからデータを送らなければならなかった。このため、表示パネル全体よりも小さい一部の領域にのみ表示を行う場合であっても、画面全体を表示するタイミング動作が必要であり、表示画像データの前後には非表示領域として黒などのデータが付加されるため、画像データ読み込みの周波数を高くしなければならず表示用メモリなどに高価格な回路構成が必要であるという問題点を有していた。（図６）
表示コントローラを低速動作させる方法としては、特開平１０−１０５１０７号公報に開示されているように、非表示領域に対応する各列ドライバに対しては表示コントローラーからのデータではなく、表示データ設定手段によって予め決められた表示データを設定する方法がある。
【０００４】
本発明は上記従来の問題点を解決するものであり、また表示パネルの一部を画像表示に使用する場合にも特別な表示データ設定手段を用いなくとも画像データ読み込みの周波数を抑えることで、回路構成を安価に実現することのできるフラットパネル表示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本実施形態によれば、行および列のマトリクス状に配置された複数の画素を含む表示パネルと、前記表示パネルの列電極を駆動する複数の列ドライバと、前記表示パネルの複数の行電極を行単位で走査する行電極走査手段とを有し、ディスプレイコントローラから転送される１表示ライン分の表示データがドライバコントローラにより順次列ドライバ回路に入力され、前記行電極走査手段によって走査された行の表示ラインに表示されるフラットパネル表示装置であって、前記表示パネルに表示可能な最大解像度よりも低い解像度で表示を行う際に、前記表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、前記表示パネル上の表示領域である低解像画像に対しては前段の列ドライバから順に後段の列ドライバに向かい一方向にデータ書き込みを行う手段とを具備し、前記表示パネルに表示しようとする解像度が前記表示パネルで表示可能な最大解像度よりも低い解像度であるとき、非表示領域に対応する非表示データは初段列ドライバと最終段列ドライバに同時に入力され、初段列ドライバについては順にその後段方向に、最終段列ドライバについては順にその前段方向に同時に非表示データ書き込みが開始され、最終段列ドライバから前段方向に書き込まれる非表示データが、表示領域である前記低解像画像と前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界まで至ると、その境界を制御域として含む列ドライバのみデータ書き込み処理待ち状態に入り、引き続き初段列ドライバから後段に向かって低解像度画像の書き込みが行われ、そのデータ書き込みが前記境界を含む列ドライバの制御域に至ると、データ書き込み処理待ち状態にあった前記境界を含む列ドライバは再びデータ書き込み処理状態となり、前記境界を含む列ドライバの制御域の始まりから前記境界まで低解像画像書き込みを開始し前記１表示ライン分の表示データを完成するように構成されていることを特徴とするフラットパネル表示装置が提供される。
【０００６】
これにより、付加される非表示領域のデータを画像データの前部だけとし画像データ読み込みの周波数を抑えることで、表示パネルの一部を画像表示に使用する場合にも回路構成を安価に実現することのできるフラットパネル表示装置が得られる。
【０００７】
なお、非表示データとしては、低解像画像が表示される領域と低解像画像の表示に寄与しない領域（非表示領域）とを視覚的に区分できるような黒色、灰色、青色などの単色あるいはパターン表示データを用いる。
【０００８】
【発明の実施の形態】
本実施形態によれば、行および列のマトリクス状に配置された複数の画素を含む表示パネルと、前記表示パネルの列電極を駆動する複数の列ドライバと、前記表示パネルの複数の行電極を行単位で走査する行電極走査手段とを有し、ディスプレイコントローラから転送される１表示ライン分の表示データがドライバコントローラにより順次列ドライバ回路に入力され、前記行電極走査手段によって走査された行の表示ラインに表示されるフラットパネル表示装置であって、前記表示パネルに表示可能な最大解像度よりも低い解像度で表示を行う際に、前記表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、前記表示パネル上の表示領域である低解像画像に対しては前段の列ドライバから順に後段の列ドライバに向かい一方向にデータ書き込みを行う手段とを具備し、前記表示パネルに表示しようとする解像度が前記表示パネルで表示可能な最大解像度よりも低い解像度であるとき、非表示領域に対応する非表示データは初段列ドライバと最終段列ドライバに同時に入力され、初段列ドライバについては順にその後段方向に、最終段列ドライバについては順にその前段方向に同時に非表示データ書き込みが開始され、最終段列ドライバから前段方向に書き込まれる非表示データが、表示領域である前記低解像画像と前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界まで至ると、その境界を制御域として含む列ドライバのみデータ書き込み処理待ち状態に入り、引き続き初段列ドライバから後段に向かって低解像度画像の書き込みが行われ、そのデータ書き込みが前記境界を含む列ドライバの制御域に至ると、データ書き込み処理待ち状態にあった前記境界を含む列ドライバは再びデータ書き込み処理状態となり、前記境界を含む列ドライバの制御域の始まりから前記境界まで低解像画像書き込みを開始し前記１表示ライン分の表示データを完成するように構成されていることを特徴とするフラットパネル表示装置が提供される。
【００１２】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本発明の一実施形態に係るフラットパネル表示装置が示されている。このフラットパネル表示装置は、コンピュータ本体のディスプレイコントローラ１１と、そのコンピュータのディスプレイモニタとして使用される表示ユニット１２とから構成されている。
【００１３】
表示ユニット１２は、コネクタ１１１、バイアス電圧発生回路１１２、ドライバコントローラ１１３、ＴＦＴ液晶表示パネル部１１４、ｎ個のソース・ドライバＩＣ１１５、およびｍ個のゲート・ドライバＩＣ１１６から構成されている。ドライバコントローラ１１３は、ｎ個のソース・ドライバＩＣ１１５、およびｍ個のゲート・ドライバＩＣ１１６を制御するための各種タイミング信号を発生するためのものであり、このタイミング信号の発生は、液晶表示パネル部１１４の解像度と実際に表示しようとする解像度との関係に従って制御される。実際に表示しようとする解像度は、ディスプレイコントローラ１１からのＶsync、Ｈsync、ＳＨＦＣＬＫ等からタイミング制御回路２０１が計算によって求める。
【００１４】
各ソース・ドライバ１１５は、ＴＦＴ液晶表示パネル部１１４のソース電極を駆動するものであり、表示データを入力して保持するためのシフトレジスタを備えている。
【００１５】
また、各ソース・ドライバ１１５は、以下の制御信号を備えている。
「Ａ」は、タイミング制御回路２０１から入力されるアナログ出力制御信号である。
「ＲＬ」は、タイミング制御回路２０１から入力されるシフト方向選択信号である。
「ＣＫ」は、タイミング制御回路２０１から入力されるクロック信号である。
「ＳＰｉ」は、タイミング制御回路２０１及び隣接のソース・ドライバＩＣから入力されるスタートパルス信号である。
「ＳＰｏ」は、隣接のソース・ドライバＩＣへ出力するスタートパルス信号である。
「ＰＡＵＳＥ」は、タイミング制御回路２０１から入力される処理待ち制御信号である。
【００１６】
表示データＤａｔａ、および制御信号「Ａ」、「ＣＫ」については、すべてのソース・ドライバＩＣに共通に入力されている。また、制御信号「ＳＰｉ」および「ＳＰｏ」はソース・ドライバ１１５の数だけ用意されており、タイミング制御回路２０１からｎ個のソース・ドライバ１１５それぞれに独立に入力される。この場合、２段目以降のソース・ドライバ１１５については、タイミング制御回路２０１と隣接のソース・ドライバＩＣよりＡＮＤ回路を通して入力される。このような制御信号「ＳＰｉ」の接続構成は、タイミング制御回路２０１により任意のソース・ドライバＩＣから表示データ入力の開始が可能であり、データ転送方向を後段方向および前段方向に選択制御することができる。また、特定のドライバに対し「ＰＡＵＳＥ」信号を入力することによりデータ転送の処理待ち状態にすることが可能である。
【００１７】
各ソース・ドライバＩＣは、「ＳＰｉ」信号が入ると「ＣＫ」ごとにシフトレジスタの左端（「ＲＬ」信号がＯＦＦであれば右端）側から順次表示データ「ＤＡＴＡ」をそのシフトレジスタに入力する。
【００１８】
シフトレジスタの右端（「ＲＬ」信号がＯＦＦであれば左端）にまでデータが入力されると同時に、「ＳＰｏ」信号を出力する。任意のソース・ドライバＩＣの出力「ＳＰｏ」は、タイミング制御回路２０１からの制御信号とＡＮＤ回路を通して隣接のソース・ドライバＩＣの入力「ＳＰｉ」となっているので、タイミング制御回路２０１からの適切な制御信号により任意のソース・ドライバＩＣから任意のソース・ドライバＩＣへと連続してシフトレジスタに入力することができる。
【００１９】
「Ａ」信号が入るとシフトレジスタのすべての「ＤＡＴＡ」を液晶表示部に出力する。
次に、図２を参照して、具体的な動作を説明する。図２においては、ＴＦＴ液晶表示パネル部１１４が１０２４×７６８ドットの解像度を持ち、ここに６４０×４８０ドットの解像度で表示する場合の様子が示されている。この場合、表示領域は図中のＡ領域となる。他の領域は非表示領域となる。
【００２０】
また、ここでは、ソース・ドライバＩＣがＳＤ１〜ＳＤ８の８個であり、各ソース・ドライバＩＣが１２８画素に対応するソース電極線を駆動する場合を想定している。
【００２１】
Ｂ部は、初段のソース・ドライバＩＣがシフトレジスタにデータを書き込むのと同時に、最終段のソース・ドライバＩＣもシフトレジスタにデータを書き込むので、１ライン分のデータの書き込みにかかる時間は従来の(Ａ＋０．５×Ｂ)／（Ａ＋Ｂ）となる。
【００２２】
これにより、表示コントローラの水平方向のデータ出力動作速度を遅くすることができる。
図３には、図２で説明した表示、つまり１０２４ｘ７６８ドットのＸＧＡ仕様の解像度を持つパネルにＶＧＡの解像度（６４０ｘ４８０ドット）で表示する場合のタイミングが示されている。Ｈsync，Ｄata ，ＳＨＦＣＬＫはディスプレイコントローラ１１の出力信号である。
【００２３】
タイミング制御回路２０１は、Ｖsync，Ｈsync，Ｄata ，ＳＨＦＣＬＫから表示しようとしている解像度を調べ、図２で説明した表示領域Ａ，Ｂの位置を認識する。すなわち、ＳＤ１とＳＤ８が非表示領域Ｂに対応し、ＳＤ２〜ＳＤ７が表示領域Ａに対応すると判断される。また、この場合、ＳＤ７については、表示領域である低解像画像と表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界を制御域に含むことも同時に認識される。
【００２４】
初段ソース・ドライバであるＳＤ１と最終段ソース・ドライバであるＳＤ８に同時に「ＳＰｉ」が入力される。ＳＤ１〜ＳＤ６に対しては「ＲＬ」信号をＯＮに設定され、シフト方向は画面左から右方向であり、ＳＤ７〜ＳＤ８に対しては「ＲＬ」信号がＯＦＦに設定されシフト方向は画面右から左方向である。
これにより、初段側Ｂ領域を表示するソース・ドライバＩＣであるＳＤ１〜ＳＤ２のシフトレジスタに表示データを順次入力するのと並行して、最終段側Ｂ領域を表示するソース・ドライバＩＣであるＳＤ８〜ＳＤ７のシフトレジスタに黒などの非表示データを入力することができる。（図２、図３における１Ｗ）
【００２５】
表示領域と初段側非表示領域の両方を制御域にもつソース・ドライバＩＣであるＳＤ２については、シフトレジスタの非表示領域に対応する部分に非表示データが入力された後引き続き低解像度画像データが入力される。（図２、図３における２Ｗ）
【００２６】
表示領域と最終段側非表示領域の両方を制御域にもつソース・ドライバＩＣであるＳＤ７については、シフトレジスタの非表示領域に対応する部分に非表示データが入力された後に、「ＲＬ」信号をＯＦＦからＯＮに切り替え、「ＰＡＵＳＥ」信号をＯＮにすることによって、一時処理待ち状態（図２、図３における２Ｗ）となり、ＳＤ６に低解像度表示画像データが入力された後引き続いて、「ＰＡＵＳＥ」信号をＯＦＦにすることによって、シフトレジスタの表示領域に対応する部分に前記境界までの低解像度表示画像データが入力され、１表示ライン分の表示データ入力が完了する。（図２、図３における３Ｗ）
以上のように、この実施形態によれば、ＴＦＴ液晶表示パネル１１４に表示可能な最大解像度よりも低い解像度で表示を行うときは、その低解像度表示画面の１表示ライン分に対応する表示データは、ＴＦＴ液晶表示パネル１１４上の表示領域Ｂに対応する初段ソース・ドライバＳＤ１、および最終段ソース・ドライバＳＤ８に対して平行に入力が開始され、表示領域Ｂの入力の完了に引き続き表示領域Ａの表示データがＳＤ２からＳＤ７に、前段から後段に向かって一方向にデータ入力が行われる。
【００２７】
したがって、ディスプレイコントローラ１１は、非表示領域に対応する非表示データの転送については従来の１／２を転送するだけで済む。例えば、前述した例のように、表示パネル１１４に表示可能な最大解像度が１０２４×７６８ドットであり、そこに６４０×４８０ドットの表示を行う場合には、ディスプレイコントローラ１１は、各表示ラインに対して１０２４ドット中の８３２ドット分のデータ転送で済む。
【００２８】
このように、表示パネルに表示可能な最大解像度に対応する表示データを転送するのに従来必要とされていた動作タイミングよりも遅いタイミングで動作することが可能となるため、画像データ読み込みの周波数は低く抑えることができる。表示パネルの一部だけを画像表示に使用する場合にも、メモリなどの転送速度を従来よりも遅くできるため回路構成を安価に実現することができる。
【００２９】
なお、この実施形態では、１０２４×７６８パネルで６４０×４８０表示を行う例を挙げたが、原理的には他の解像度の組み合わせも可能である。また、ＴＦＴ液晶パネルだけでなくＳＴＮなどの他の液晶パネルや、プラズマディスプレイ、ＥＬ（Electroluminescence）ディスプレイ、ＦＥＤ（Field Emission Display）など、液晶以外のフラット表示パネルに対しても適用することができる。さらに、図１のドライバコントローラ１１３をコンピュータ本体側に設けるなど、様々な変形が可能である。
【００３０】
【発明の効果】
以上のように本発明は、表示パネルに表示可能な最大解像度よりも低い解像度で表示を行うとき、解像度の差により発生する表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、表示パネル上の表示領域である低解像画像に対しては前段から後段に向かい一方向にデータ書き込みを行う手段とをフラットパネル表示装置に設けることにより、付加される非表示領域の非表示データは画像データの前部だけとなるため画像データ読み込みの周波数を抑えることができ、表示パネルの一部を画像表示に使用する場合にも表示用メモリなど従来に比べ回路構成を安価に実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるフラットパネル表示装置の構成を示すブロック図
【図２】同実施形態のフラットパネル表示装置に表示可能な最大解像度よりも低い解像度で表示する場合の表示領域と非表示領域との関係を示す図
【図３】同実施形態のフラットパネル表示装置の表示動作タイミングを示すタイミングチャート
【図４】従来のフラットパネル表示装置の構成を示すブロック図
【図５】従来のフラットパネル表示装置の表示動作の原理を説明するための図
【図６】従来のフラットパネル表示装置の表示動作タイミングを示すタイミングチャート
【符号の説明】
１１ ディスプレイコントローラー
１２ 表示ユニット
１１３ ドライバコントローラー
１１４ ＴＦＴ液晶表示パネル
１１５ ソース・ドライバＩＣ
１１６ ゲート・ドライバＩＣ
２０１ タイミング制御回路
【発明の属する技術分野】
本発明は液晶ディスプレイ(LCD:Liquid Crystal Display)、プラズマディスプレイ、ＥＬ（Electroluminescence）ディスプレイ、ＦＥＤ(Field Emission Display）、などのフラット表示パネルを用いたフラットパネル表示装置に関する。
【０００２】
【従来の技術】
コンピュータのディスプレイ等として使用されているフラット表示パネルとして、ＴＦＴ液晶表示パネルが知られている。
図４は従来のＴＦＴ液晶表示パネルの構成である。複数のソース・ドライバＩＣに１表示ライン分の表示データを入力した後、それらソース・ドライバＩＣから同時に表示データを全てのソース電極線に出力することで表示が行われている。この従来のＴＦＴ液晶表示パネルは、表示コントローラからの表示データを、初段のソース・ドライバＩＣから後段のソース・ドライバＩＣの順で順次取り込むという構成を有していた。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記の従来のＴＦＴ液晶表示パネルにおける、初段のソース・ドライバＩＣから表示データを次段に順次取り込むというデータ入力方式は、表示パネル全体を画像表示に使用する場合のみならず、表示パネルの一部を画像表示に使用する場合であっても同様であり、図５のように液晶表示パネルで表示可能な最大解像度よりも低い解像度で表示する場合であっても、表示パネル全体（表示に使用しない部分を含む全ての画素）に表示コントローラからデータを送らなければならなかった。このため、表示パネル全体よりも小さい一部の領域にのみ表示を行う場合であっても、画面全体を表示するタイミング動作が必要であり、表示画像データの前後には非表示領域として黒などのデータが付加されるため、画像データ読み込みの周波数を高くしなければならず表示用メモリなどに高価格な回路構成が必要であるという問題点を有していた。（図６）
表示コントローラを低速動作させる方法としては、特開平１０−１０５１０７号公報に開示されているように、非表示領域に対応する各列ドライバに対しては表示コントローラーからのデータではなく、表示データ設定手段によって予め決められた表示データを設定する方法がある。
【０００４】
本発明は上記従来の問題点を解決するものであり、また表示パネルの一部を画像表示に使用する場合にも特別な表示データ設定手段を用いなくとも画像データ読み込みの周波数を抑えることで、回路構成を安価に実現することのできるフラットパネル表示装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本実施形態によれば、行および列のマトリクス状に配置された複数の画素を含む表示パネルと、前記表示パネルの列電極を駆動する複数の列ドライバと、前記表示パネルの複数の行電極を行単位で走査する行電極走査手段とを有し、ディスプレイコントローラから転送される１表示ライン分の表示データがドライバコントローラにより順次列ドライバ回路に入力され、前記行電極走査手段によって走査された行の表示ラインに表示されるフラットパネル表示装置であって、前記表示パネルに表示可能な最大解像度よりも低い解像度で表示を行う際に、前記表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、前記表示パネル上の表示領域である低解像画像に対しては前段の列ドライバから順に後段の列ドライバに向かい一方向にデータ書き込みを行う手段とを具備し、前記表示パネルに表示しようとする解像度が前記表示パネルで表示可能な最大解像度よりも低い解像度であるとき、非表示領域に対応する非表示データは初段列ドライバと最終段列ドライバに同時に入力され、初段列ドライバについては順にその後段方向に、最終段列ドライバについては順にその前段方向に同時に非表示データ書き込みが開始され、最終段列ドライバから前段方向に書き込まれる非表示データが、表示領域である前記低解像画像と前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界まで至ると、その境界を制御域として含む列ドライバのみデータ書き込み処理待ち状態に入り、引き続き初段列ドライバから後段に向かって低解像度画像の書き込みが行われ、そのデータ書き込みが前記境界を含む列ドライバの制御域に至ると、データ書き込み処理待ち状態にあった前記境界を含む列ドライバは再びデータ書き込み処理状態となり、前記境界を含む列ドライバの制御域の始まりから前記境界まで低解像画像書き込みを開始し前記１表示ライン分の表示データを完成するように構成されていることを特徴とするフラットパネル表示装置が提供される。
【０００６】
これにより、付加される非表示領域のデータを画像データの前部だけとし画像データ読み込みの周波数を抑えることで、表示パネルの一部を画像表示に使用する場合にも回路構成を安価に実現することのできるフラットパネル表示装置が得られる。
【０００７】
なお、非表示データとしては、低解像画像が表示される領域と低解像画像の表示に寄与しない領域（非表示領域）とを視覚的に区分できるような黒色、灰色、青色などの単色あるいはパターン表示データを用いる。
【０００８】
【発明の実施の形態】
本実施形態によれば、行および列のマトリクス状に配置された複数の画素を含む表示パネルと、前記表示パネルの列電極を駆動する複数の列ドライバと、前記表示パネルの複数の行電極を行単位で走査する行電極走査手段とを有し、ディスプレイコントローラから転送される１表示ライン分の表示データがドライバコントローラにより順次列ドライバ回路に入力され、前記行電極走査手段によって走査された行の表示ラインに表示されるフラットパネル表示装置であって、前記表示パネルに表示可能な最大解像度よりも低い解像度で表示を行う際に、前記表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、前記表示パネル上の表示領域である低解像画像に対しては前段の列ドライバから順に後段の列ドライバに向かい一方向にデータ書き込みを行う手段とを具備し、前記表示パネルに表示しようとする解像度が前記表示パネルで表示可能な最大解像度よりも低い解像度であるとき、非表示領域に対応する非表示データは初段列ドライバと最終段列ドライバに同時に入力され、初段列ドライバについては順にその後段方向に、最終段列ドライバについては順にその前段方向に同時に非表示データ書き込みが開始され、最終段列ドライバから前段方向に書き込まれる非表示データが、表示領域である前記低解像画像と前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界まで至ると、その境界を制御域として含む列ドライバのみデータ書き込み処理待ち状態に入り、引き続き初段列ドライバから後段に向かって低解像度画像の書き込みが行われ、そのデータ書き込みが前記境界を含む列ドライバの制御域に至ると、データ書き込み処理待ち状態にあった前記境界を含む列ドライバは再びデータ書き込み処理状態となり、前記境界を含む列ドライバの制御域の始まりから前記境界まで低解像画像書き込みを開始し前記１表示ライン分の表示データを完成するように構成されていることを特徴とするフラットパネル表示装置が提供される。
【００１２】
以下、本発明の実施の形態について図面を参照しながら説明する。
図１は、本発明の一実施形態に係るフラットパネル表示装置が示されている。このフラットパネル表示装置は、コンピュータ本体のディスプレイコントローラ１１と、そのコンピュータのディスプレイモニタとして使用される表示ユニット１２とから構成されている。
【００１３】
表示ユニット１２は、コネクタ１１１、バイアス電圧発生回路１１２、ドライバコントローラ１１３、ＴＦＴ液晶表示パネル部１１４、ｎ個のソース・ドライバＩＣ１１５、およびｍ個のゲート・ドライバＩＣ１１６から構成されている。ドライバコントローラ１１３は、ｎ個のソース・ドライバＩＣ１１５、およびｍ個のゲート・ドライバＩＣ１１６を制御するための各種タイミング信号を発生するためのものであり、このタイミング信号の発生は、液晶表示パネル部１１４の解像度と実際に表示しようとする解像度との関係に従って制御される。実際に表示しようとする解像度は、ディスプレイコントローラ１１からのＶsync、Ｈsync、ＳＨＦＣＬＫ等からタイミング制御回路２０１が計算によって求める。
【００１４】
各ソース・ドライバ１１５は、ＴＦＴ液晶表示パネル部１１４のソース電極を駆動するものであり、表示データを入力して保持するためのシフトレジスタを備えている。
【００１５】
また、各ソース・ドライバ１１５は、以下の制御信号を備えている。
「Ａ」は、タイミング制御回路２０１から入力されるアナログ出力制御信号である。
「ＲＬ」は、タイミング制御回路２０１から入力されるシフト方向選択信号である。
「ＣＫ」は、タイミング制御回路２０１から入力されるクロック信号である。
「ＳＰｉ」は、タイミング制御回路２０１及び隣接のソース・ドライバＩＣから入力されるスタートパルス信号である。
「ＳＰｏ」は、隣接のソース・ドライバＩＣへ出力するスタートパルス信号である。
「ＰＡＵＳＥ」は、タイミング制御回路２０１から入力される処理待ち制御信号である。
【００１６】
表示データＤａｔａ、および制御信号「Ａ」、「ＣＫ」については、すべてのソース・ドライバＩＣに共通に入力されている。また、制御信号「ＳＰｉ」および「ＳＰｏ」はソース・ドライバ１１５の数だけ用意されており、タイミング制御回路２０１からｎ個のソース・ドライバ１１５それぞれに独立に入力される。この場合、２段目以降のソース・ドライバ１１５については、タイミング制御回路２０１と隣接のソース・ドライバＩＣよりＡＮＤ回路を通して入力される。このような制御信号「ＳＰｉ」の接続構成は、タイミング制御回路２０１により任意のソース・ドライバＩＣから表示データ入力の開始が可能であり、データ転送方向を後段方向および前段方向に選択制御することができる。また、特定のドライバに対し「ＰＡＵＳＥ」信号を入力することによりデータ転送の処理待ち状態にすることが可能である。
【００１７】
各ソース・ドライバＩＣは、「ＳＰｉ」信号が入ると「ＣＫ」ごとにシフトレジスタの左端（「ＲＬ」信号がＯＦＦであれば右端）側から順次表示データ「ＤＡＴＡ」をそのシフトレジスタに入力する。
【００１８】
シフトレジスタの右端（「ＲＬ」信号がＯＦＦであれば左端）にまでデータが入力されると同時に、「ＳＰｏ」信号を出力する。任意のソース・ドライバＩＣの出力「ＳＰｏ」は、タイミング制御回路２０１からの制御信号とＡＮＤ回路を通して隣接のソース・ドライバＩＣの入力「ＳＰｉ」となっているので、タイミング制御回路２０１からの適切な制御信号により任意のソース・ドライバＩＣから任意のソース・ドライバＩＣへと連続してシフトレジスタに入力することができる。
【００１９】
「Ａ」信号が入るとシフトレジスタのすべての「ＤＡＴＡ」を液晶表示部に出力する。
次に、図２を参照して、具体的な動作を説明する。図２においては、ＴＦＴ液晶表示パネル部１１４が１０２４×７６８ドットの解像度を持ち、ここに６４０×４８０ドットの解像度で表示する場合の様子が示されている。この場合、表示領域は図中のＡ領域となる。他の領域は非表示領域となる。
【００２０】
また、ここでは、ソース・ドライバＩＣがＳＤ１〜ＳＤ８の８個であり、各ソース・ドライバＩＣが１２８画素に対応するソース電極線を駆動する場合を想定している。
【００２１】
Ｂ部は、初段のソース・ドライバＩＣがシフトレジスタにデータを書き込むのと同時に、最終段のソース・ドライバＩＣもシフトレジスタにデータを書き込むので、１ライン分のデータの書き込みにかかる時間は従来の(Ａ＋０．５×Ｂ)／（Ａ＋Ｂ）となる。
【００２２】
これにより、表示コントローラの水平方向のデータ出力動作速度を遅くすることができる。
図３には、図２で説明した表示、つまり１０２４ｘ７６８ドットのＸＧＡ仕様の解像度を持つパネルにＶＧＡの解像度（６４０ｘ４８０ドット）で表示する場合のタイミングが示されている。Ｈsync，Ｄata ，ＳＨＦＣＬＫはディスプレイコントローラ１１の出力信号である。
【００２３】
タイミング制御回路２０１は、Ｖsync，Ｈsync，Ｄata ，ＳＨＦＣＬＫから表示しようとしている解像度を調べ、図２で説明した表示領域Ａ，Ｂの位置を認識する。すなわち、ＳＤ１とＳＤ８が非表示領域Ｂに対応し、ＳＤ２〜ＳＤ７が表示領域Ａに対応すると判断される。また、この場合、ＳＤ７については、表示領域である低解像画像と表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界を制御域に含むことも同時に認識される。
【００２４】
初段ソース・ドライバであるＳＤ１と最終段ソース・ドライバであるＳＤ８に同時に「ＳＰｉ」が入力される。ＳＤ１〜ＳＤ６に対しては「ＲＬ」信号をＯＮに設定され、シフト方向は画面左から右方向であり、ＳＤ７〜ＳＤ８に対しては「ＲＬ」信号がＯＦＦに設定されシフト方向は画面右から左方向である。
これにより、初段側Ｂ領域を表示するソース・ドライバＩＣであるＳＤ１〜ＳＤ２のシフトレジスタに表示データを順次入力するのと並行して、最終段側Ｂ領域を表示するソース・ドライバＩＣであるＳＤ８〜ＳＤ７のシフトレジスタに黒などの非表示データを入力することができる。（図２、図３における１Ｗ）
【００２５】
表示領域と初段側非表示領域の両方を制御域にもつソース・ドライバＩＣであるＳＤ２については、シフトレジスタの非表示領域に対応する部分に非表示データが入力された後引き続き低解像度画像データが入力される。（図２、図３における２Ｗ）
【００２６】
表示領域と最終段側非表示領域の両方を制御域にもつソース・ドライバＩＣであるＳＤ７については、シフトレジスタの非表示領域に対応する部分に非表示データが入力された後に、「ＲＬ」信号をＯＦＦからＯＮに切り替え、「ＰＡＵＳＥ」信号をＯＮにすることによって、一時処理待ち状態（図２、図３における２Ｗ）となり、ＳＤ６に低解像度表示画像データが入力された後引き続いて、「ＰＡＵＳＥ」信号をＯＦＦにすることによって、シフトレジスタの表示領域に対応する部分に前記境界までの低解像度表示画像データが入力され、１表示ライン分の表示データ入力が完了する。（図２、図３における３Ｗ）
以上のように、この実施形態によれば、ＴＦＴ液晶表示パネル１１４に表示可能な最大解像度よりも低い解像度で表示を行うときは、その低解像度表示画面の１表示ライン分に対応する表示データは、ＴＦＴ液晶表示パネル１１４上の表示領域Ｂに対応する初段ソース・ドライバＳＤ１、および最終段ソース・ドライバＳＤ８に対して平行に入力が開始され、表示領域Ｂの入力の完了に引き続き表示領域Ａの表示データがＳＤ２からＳＤ７に、前段から後段に向かって一方向にデータ入力が行われる。
【００２７】
したがって、ディスプレイコントローラ１１は、非表示領域に対応する非表示データの転送については従来の１／２を転送するだけで済む。例えば、前述した例のように、表示パネル１１４に表示可能な最大解像度が１０２４×７６８ドットであり、そこに６４０×４８０ドットの表示を行う場合には、ディスプレイコントローラ１１は、各表示ラインに対して１０２４ドット中の８３２ドット分のデータ転送で済む。
【００２８】
このように、表示パネルに表示可能な最大解像度に対応する表示データを転送するのに従来必要とされていた動作タイミングよりも遅いタイミングで動作することが可能となるため、画像データ読み込みの周波数は低く抑えることができる。表示パネルの一部だけを画像表示に使用する場合にも、メモリなどの転送速度を従来よりも遅くできるため回路構成を安価に実現することができる。
【００２９】
なお、この実施形態では、１０２４×７６８パネルで６４０×４８０表示を行う例を挙げたが、原理的には他の解像度の組み合わせも可能である。また、ＴＦＴ液晶パネルだけでなくＳＴＮなどの他の液晶パネルや、プラズマディスプレイ、ＥＬ（Electroluminescence）ディスプレイ、ＦＥＤ（Field Emission Display）など、液晶以外のフラット表示パネルに対しても適用することができる。さらに、図１のドライバコントローラ１１３をコンピュータ本体側に設けるなど、様々な変形が可能である。
【００３０】
【発明の効果】
以上のように本発明は、表示パネルに表示可能な最大解像度よりも低い解像度で表示を行うとき、解像度の差により発生する表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、表示パネル上の表示領域である低解像画像に対しては前段から後段に向かい一方向にデータ書き込みを行う手段とをフラットパネル表示装置に設けることにより、付加される非表示領域の非表示データは画像データの前部だけとなるため画像データ読み込みの周波数を抑えることができ、表示パネルの一部を画像表示に使用する場合にも表示用メモリなど従来に比べ回路構成を安価に実現できるものである。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるフラットパネル表示装置の構成を示すブロック図
【図２】同実施形態のフラットパネル表示装置に表示可能な最大解像度よりも低い解像度で表示する場合の表示領域と非表示領域との関係を示す図
【図３】同実施形態のフラットパネル表示装置の表示動作タイミングを示すタイミングチャート
【図４】従来のフラットパネル表示装置の構成を示すブロック図
【図５】従来のフラットパネル表示装置の表示動作の原理を説明するための図
【図６】従来のフラットパネル表示装置の表示動作タイミングを示すタイミングチャート
【符号の説明】
１１ ディスプレイコントローラー
１２ 表示ユニット
１１３ ドライバコントローラー
１１４ ＴＦＴ液晶表示パネル
１１５ ソース・ドライバＩＣ
１１６ ゲート・ドライバＩＣ
２０１ タイミング制御回路
Claims (1)
- 行および列のマトリクス状に配置された複数の画素を含む表示パネルと、前記表示パネルの列電極を駆動する複数の列ドライバと、前記表示パネルの複数の行電極を行単位で走査する行電極走査手段とを有し、ディスプレイコントローラから転送される１表示ライン分の表示データがドライバコントローラにより順次列ドライバ回路に入力され、前記行電極走査手段によって走査された行の表示ラインに表示されるフラットパネル表示装置であって、前記表示パネルに表示可能な最大解像度よりも低い解像度で表示を行う際に、前記表示パネルの列ドライバ初段側の端から低解像画像までの非表示領域と、前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域に対しては同時に非表示データ書き込みを行う手段と、前記表示パネル上の表示領域である低解像画像に対しては前段の列ドライバから順に後段の列ドライバに向かい一方向にデータ書き込みを行う手段とを具備し、
前記表示パネルに表示しようとする解像度が前記表示パネルで表示可能な最大解像度よりも低い解像度であるとき、非表示領域に対応する非表示データは初段列ドライバと最終段列ドライバに同時に入力され、初段列ドライバについては順にその後段方向に、最終段列ドライバについては順にその前段方向に同時に非表示データ書き込みが開始され、最終段列ドライバから前段方向に書き込まれる非表示データが、表示領域である前記低解像画像と前記表示パネルの列ドライバ最終段側の端から低解像画像までの非表示領域との境界まで至ると、その境界を制御域として含む列ドライバのみデータ書き込み処理待ち状態に入り、引き続き初段列ドライバから後段に向かって低解像度画像の書き込みが行われ、そのデータ書き込みが前記境界を含む列ドライバの制御域に至ると、データ書き込み処理待ち状態にあった前記境界を含む列ドライバは再びデータ書き込み処理状態となり、前記境界を含む列ドライバの制御域の始まりから前記境界まで低解像画像書き込みを開始し前記１表示ライン分の表示データを完成するように構成されていることを特徴とするフラットパネル表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160294A JP4817533B2 (ja) | 2001-05-29 | 2001-05-29 | フラットパネル表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001160294A JP4817533B2 (ja) | 2001-05-29 | 2001-05-29 | フラットパネル表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002351384A JP2002351384A (ja) | 2002-12-06 |
| JP4817533B2 true JP4817533B2 (ja) | 2011-11-16 |
Family
ID=19003731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001160294A Expired - Fee Related JP4817533B2 (ja) | 2001-05-29 | 2001-05-29 | フラットパネル表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4817533B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102211124B1 (ko) * | 2014-10-02 | 2021-02-02 | 삼성전자주식회사 | 저전력으로 동작하는 소스 드라이버 및 이를 포함하는 액정 디스플레이 장치 |
| US10114450B2 (en) | 2015-08-31 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Information processing device |
| FR3104795B1 (fr) * | 2019-12-12 | 2022-01-28 | Aledia | Dispositif comprenant un écran d'affichage à mode de fonctionnement à basse consommation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0413180A (ja) * | 1990-05-07 | 1992-01-17 | Toshiba Corp | Ｌｃｄ表示制御方式 |
| JP2585463B2 (ja) * | 1990-10-30 | 1997-02-26 | 株式会社東芝 | 液晶表示装置の駆動方法 |
| JPH0535219A (ja) * | 1991-07-31 | 1993-02-12 | Fuji Electric Co Ltd | 多ビツト駆動半導体装置およびデイスプレイ駆動用半導体装置 |
| JP2913612B2 (ja) * | 1992-03-11 | 1999-06-28 | シャープ株式会社 | 液晶表示装置 |
| JP3424320B2 (ja) * | 1994-04-22 | 2003-07-07 | ソニー株式会社 | アクティブマトリクス表示装置 |
| JPH0923399A (ja) * | 1995-07-10 | 1997-01-21 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型液晶表示パネルの信号線駆動装置 |
| JPH10105107A (ja) * | 1996-09-30 | 1998-04-24 | Toshiba Corp | フラットパネル表示装置 |
-
2001
- 2001-05-29 JP JP2001160294A patent/JP4817533B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002351384A (ja) | 2002-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724269B2 (en) | Device for driving a display apparatus | |
| US6922189B2 (en) | Image-signal driving circuit eliminating the need to change order of inputting image data to source driver | |
| JP4551712B2 (ja) | ゲート線駆動回路 | |
| KR100749876B1 (ko) | 표시 장치 및 그 구동 방법 | |
| JP5238230B2 (ja) | ドライバ及び表示装置 | |
| JP3882678B2 (ja) | 表示装置 | |
| JP4668202B2 (ja) | タイミング信号生成回路、電子デバイス、表示装置、受像装置、及び電子デバイスの駆動方法 | |
| JPH09325741A (ja) | 画像表示システム | |
| CN1664659B (zh) | 液晶显示装置及其驱动方法 | |
| US7532190B2 (en) | Multi-resolution driver device | |
| JP2005326461A (ja) | 表示装置及びその駆動制御方法 | |
| JP4152934B2 (ja) | 表示装置及びその駆動方法 | |
| KR101182270B1 (ko) | 백라이트 유닛, 디스플레이장치 및 그 제어방법 | |
| US8823626B2 (en) | Matrix display device with cascading pulses and method of driving the same | |
| JPH10105107A (ja) | フラットパネル表示装置 | |
| JP4817533B2 (ja) | フラットパネル表示装置 | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20070024433A (ko) | 화상표시방법, 시스템 및 유닛 | |
| KR19980067902A (ko) | 표시 장치 및 그 구동 방법 | |
| JPH0635420A (ja) | フラットパネルディスプレイ | |
| JPH10105131A (ja) | 液晶表示装置の駆動方法 | |
| JPH0980466A (ja) | アクティブマトリックス型表示装置 | |
| JP2003066917A (ja) | Ｔｆｔ液晶表示装置 | |
| JPH06348231A (ja) | 液晶表示装置 | |
| KR20070113567A (ko) | 컬럼-게이트 구동부를 구비한 액정 표시장치 및 그 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061109 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4817533 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |