JP4818499B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4818499B2 JP4818499B2 JP2000265567A JP2000265567A JP4818499B2 JP 4818499 B2 JP4818499 B2 JP 4818499B2 JP 2000265567 A JP2000265567 A JP 2000265567A JP 2000265567 A JP2000265567 A JP 2000265567A JP 4818499 B2 JP4818499 B2 JP 4818499B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- forming
- semiconductor substrate
- resist mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0181—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0184—Manufacturing their gate sidewall spacers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、レジスト除去に起因するエッチングダメージを低減した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳＦＥＴ（Metal Oxide Silicon Field Effect Transistor）の小型化が進むとチャネル抵抗が下がるため、高駆動能力のトランジスタを得るには、できるだけ寄生抵抗を低減する必要がある。ここで、問題となるのは写真製版プロセスで使用されるレジストの除去工程である。
【０００３】
レジストの除去はエッチングにより行うが、このエッチングにより僅かではあるが半導体基板もエッチングされる。そして、小型化により、昨今ではゲート長が０．１μｍ程度のＭＯＳＦＥＴも開発されつつあるが、このようなＭＯＳＦＥＴではソース・ドレイン層の深さも浅くなり、上述した半導体基板の僅かなエッチングも無視できなくなりつつある。
【０００４】
特に、ＮチャネルＭＯＳＦＥＴ（以後、ＮＭＯＳトランジスタと呼称）は、ＰチャネルＭＯＳＦＥＴ（以後、ＰＭＯＳトランジスタと呼称）よりもチャネル抵抗が小さいので、上述した半導体基板のエッチングによりソース・ドレイン層がさらに浅くなって寄生抵抗が僅かでも増加すると、トランジスタの動作特性には無視できない影響が現れる。
【０００５】
しかし、従来においては、レジスト除去に起因する半導体基板のエッチングについては特に課題として認識はされていなかった。例えば、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを組み合わせて用いるＣＭＯＳ（Complementary MOS）トランジスタにおいては、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを隣接して形成するが、ＮＭＯＳトランジスタに対する特段の配慮がなされていたわけではなかった。
【０００６】
以下、図４２〜図４９を用いて従来のＣＭＯＳトランジスタの製造方法について説明する。
【０００７】
まず、図４２に示す工程において、シリコン基板１の表面内に素子分離絶縁膜２を選択的に形成して、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを形成するＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲを規定する。そして、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲに対応して、シリコン基板１の表面内にＮ型不純物を含んだＮウエル領域ＮＷとＰ型不純物を含んだＰウエル領域ＰＷとを形成する。そして、シリコン基板１上にゲート絶縁膜３を形成し、その上にポリシリコン膜４を形成する。
【０００８】
次に、図４３に示す工程においてポリシリコン膜４上にレジスト（図示せず）を配設し、写真製版により当該レジストをパターニングしてレジストマスクを形成する。そして、レジストマスクを用いてポリシリコン膜４をパターニングし、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１および４２を形成する。
【０００９】
次に、図４４に示す工程において写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ１を形成し、ＮＭＯＳ領域ＮＲにおいてはゲート電極４１を注入マスクとしてシリコン基板１内にＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のエクステンション層５１を形成する。１対のエクステンション層５１はゲート電極４１の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４１の下部のシリコン基板１の領域がチャネル領域となる。
【００１０】
ここで、エクステンション層は、後に形成されるソース・ドレイン主要層よりも浅い接合となるように形成される不純物導入層であり、ソース・ドレイン主要層と同一導電型であり、ソース・ドレイン層として機能するのでソース・ドレインエクステンション層と呼称すべきであるが、便宜的にエクステンション層と呼称する。
【００１１】
レジストマスクＲ１を除去した後、図４５に示す工程において、写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ２を形成し、ＰＭＯＳ領域ＰＲにおいてはゲート電極４２を注入マスクとしてシリコン基板１内にＰ型不純物をイオン注入し、シリコン基板１の表面内に１対のエクステンション層５２を形成する。１対のエクステンション層５２はゲート電極４２の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４２の下部のシリコン基板１の領域がチャネル領域となる。
【００１２】
レジストマスクＲ２を除去した後、図４６に示す工程において、シリコン基板１の全面を覆うようにシリコン酸化膜（図示せず）を形成し、当該シリコン酸化膜をゲート電極４１および４２の側壁部のみに残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３とともに異方性エッチングにより除去して、側壁保護膜（サイドウォール絶縁膜）６を形成する。
【００１３】
なお、側壁保護膜６はゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３の上部にも形成され、当該ゲート絶縁膜３と側壁保護膜６とで２層構造となるが、簡略化のため図４６以後においては１層の側壁保護膜６として示している。
【００１４】
次に、図４７に示す工程において写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ３を形成し、ＮＭＯＳ領域ＮＲにおいてはゲート電極４１および側壁保護膜６を注入マスクとしてシリコン基板１内にＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン層７１を形成する。
【００１５】
レジストマスクＲ３を除去した後、図４８に示す工程において、写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ４を形成し、ＰＭＯＳ領域ＰＲにおいてはゲート電極４２および側壁保護膜６を注入マスクとしてシリコン基板１内にＰ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン層７２を形成する。
【００１６】
次に、図４９に示す工程において、シリコン基板１の全面を覆うようにタングステン、コバルトあるいはチタン等の高融点金属膜を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１および４２の露出面と高融点金属膜の接触している部分にシリサイド膜１０を形成する。その後、シリサイド化されずに残った高融点金属膜を除去することで、図４９に示すＣＭＯＳトランジスタ９０が得られる。
【００１７】
【発明が解決しようとする課題】
以上説明したように、従来の製造方法においては、ＮＭＯＳ領域ＮＲのエクステンション層５１は、レジストマスクＲ１およびＲ２の除去工程において２回のエッチングを被り、ゲート絶縁膜３はこれを阻止できない。なお、レジストマスクＲ３およびＲ４を除去する工程においてはエクステンション層５１ではなく、ソース・ドレイン層７１がエッチングを被る。
【００１８】
先に説明したようにエクステンション層は、ソース・ドレイン主要層よりも浅く形成されているので、シリコン基板１がエッチングされることによる影響はソース・ドレイン主要層よりも顕著に現れる。しかも、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとでは、使用するキャリアの移動度の違いから、ＮＭＯＳトランジスタの方がチャネル抵抗が低く、寄生抵抗である拡散層の抵抗の増大による影響はＰＭＯＳトランジスタよりも大きい。
【００１９】
このように、従来の半導体装置の製造方法においては、ＮＭＯＳトランジスタに対する半導体基板のエッチングによる影響を考慮していなかったので、寄生抵抗の増大に伴う電流駆動能力の低下、ひいては半導体集積回路の動作速度の低下を招くという問題を有していた。
【００２０】
本発明は上記のような問題点を解消するためになされたもので、ＮＭＯＳトランジスタに対する半導体基板のエッチングによる影響を考慮して、寄生抵抗の増大を防止することで電流駆動能力の低下を防止し、半導体集積回路の動作速度の低下を防止した半導体装置の製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置の製造方法は、（ａ）第１領域および第２領域を有する半導体基板を準備する工程と、（ｂ）前記半導体基板の前記第１領域上に第１のゲート絶縁膜を形成し、前記半導体基板の前記第２領域上に第２のゲート絶縁膜を形成する工程と、（ｃ）前記第１のゲート絶縁膜上に第１のゲート電極を形成し、前記第２のゲート絶縁膜上に第２のゲート電極を形成する工程と、（ｄ）前記（ｃ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第１レジストマスクを形成する工程と、（ｅ）前記（ｄ）工程後、前記第１レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物をイオン注入し、前記第１のゲート絶縁膜の下方を挟むように第１のエクステンション層を形成する工程と、（ｆ）前記（ｅ）工程後、前記第１レジストマスクを除去する工程と、（ｇ）前記（ｆ）工程後、前記半導体基板、前記第１のゲート電極の上部、前記第１のゲート電極の側部、前記第２のゲート電極の上部および前記第２のゲート電極の側部を覆う絶縁膜であって、シリコン酸化膜またはシリコン窒化膜からなる絶縁膜を形成する工程と、（ｈ）前記（ｇ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第２レジストマスクを形成する工程と、（ｉ）前記（ｈ）工程後、前記第２レジストマスクの存在下で、且つ、前記絶縁膜が前記第２のゲート電極の側部を覆った状態で、前記半導体基板の前記第２領域中にＰ型不純物をイオン注入し、前記第２のゲート絶縁膜の下方を挟むように第２のエクステンション層を形成する工程と、（ｊ）前記（ｉ）工程後、前記第２レジストマスクを除去する工程と、（ｋ）前記（ｊ）工程後、前記第１のゲート電極の側部に第１のサイドウォールを形成し、前記第２のゲート電極の側部に第２のサイドウォールを形成する工程と、（ｌ）前記（ｋ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第３レジストマスクを形成する工程と、（ｍ）前記（ｌ）工程後、前記第３レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物を注入し、前記第１のゲート絶縁膜の下方を挟むように第１のソースおよび第１のドレインを形成する工程と、（ｎ）前記（ｍ）工程後、前記第３レジストマスクを除去する工程と、（ｏ）前記（ｋ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第４レジストマスクを形成する工程と、（ｐ）前記（ｏ）工程後、前記第４レジストマスクの存在下で、前記半導体基板の前記第２領域中にＰ型不純物を注入し、前記第２のゲート絶縁膜の下方を挟むように第２のソースおよび第２のドレインを形成する工程と、（ｑ）前記（ｐ）工程後、前記第４レジストマスクを除去する工程とを備えている。
【００２２】
本発明に係る請求項２記載の半導体装置の製造方法は、（ａ）第１領域および第２領域を有する半導体基板を準備する工程と、（ｂ）前記半導体基板の前記第１領域上に第１のゲート絶縁膜を形成し、前記半導体基板の前記第２領域上に第２のゲート絶縁膜を形成する工程と、（ｃ）前記第１のゲート絶縁膜上に第１のゲート電極を形成し、前記第２のゲート絶縁膜上に第２のゲート電極を形成する工程と、（ｄ）前記（ｃ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第１レジストマスクを形成する工程と、（ｅ）前記（ｄ）工程後、前記第１レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物をイオン注入し、前記第１のゲート絶縁膜の下方を挟むように第１のエクステンション層を形成する工程と、（ｆ）前記（ｅ）工程後、前記第１レジストマスクを除去する工程と、（ｇ）前記（ｆ）工程後、前記半導体基板、前記第１のゲート電極の上部、前記第１のゲート電極の側部、前記第２のゲート電極の上部および前記第２のゲート電極の側部を覆う絶縁膜であって、シリコン酸化膜またはシリコン窒化膜からなる絶縁膜を形成する工程と、（ｈ）前記（ｇ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第２レジストマスクを形成する工程と、（ｉ）前記（ｈ）工程後、前記第２レジストマスクの存在下で、且つ、前記絶縁膜が前記第２のゲート電極の側部を覆った状態で、前記半導体基板の前記第２領域中にＰ型不純物をイオン注入し、前記第２のゲート絶縁膜の下方を挟むように第２のエクステンション層を形成する工程と、（ｊ）前記（ｉ）工程後、前記第２レジストマスクを除去する工程と、（ｋ）前記（ｊ）工程後、前記第１のゲート電極の側部に第１のサイドウォールを形成し、前記第２のゲート電極の側部に第２のサイドウォールを形成する工程と、（ｌ）前記（ｋ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第３レジストマスクを形成する工程と、（ｍ）前記（ｌ）工程後、前記第３レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物を注入し、前記第１のゲート絶縁膜の下方を挟むように第１のソースおよび第１のドレインを形成する工程と、（ｎ）前記（ｍ）工程後、前記第３レジストマスクを除去する工程と、（ｏ）前記（ｋ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第４レジストマスクを形成する工程と、（ｐ）前記（ｏ）工程後、前記第４レジストマスクの存在下で、前記半導体基板の前記第２領域中にＰ型不純物を注入し、前記第２のゲート絶縁膜の下方を挟むように第２のソースおよび第２のドレインを形成する工程と、（ｑ）前記（ｐ）工程後、前記第４レジストマスクを除去する工程とを備えている。
【００２３】
本発明に係る請求項３記載の半導体装置の製造方法は、（ａ）第１領域および第２領域を有する半導体基板を準備する工程と、（ｂ）前記半導体基板の前記第１領域上に第１のゲート絶縁膜を形成し、前記半導体基板の前記第２領域上に第２のゲート絶縁膜を形成する工程と、（ｃ）前記第１のゲート絶縁膜上に第１のゲート電極を形成し、前記第２のゲート絶縁膜上に第２のゲート電極を形成する工程と、（ｄ）前記（ｃ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第１レジストマスクを形成する工程と、（ｅ）前記（ｄ）工程後、前記第１レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物をイオン注入し、前記第１のゲート絶縁膜の下方を挟むように第１のエクステンション層を形成する工程と、（ｆ）前記（ｅ）工程後、前記第１レジストマスクを除去する工程と、（ｇ）前記（ｆ）工程後、前記半導体基板を覆う絶縁膜であって、シリコン酸化膜またはシリコン窒化膜からなる絶縁膜を形成する工程と、（ｈ）前記（ｇ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第２レジストマスクを形成する工程と、（ｉ）前記（ｈ）工程後、前記第２レジストマスクの存在下で、且つ、前記絶縁膜が前記第２のゲート電極の側部を覆った状態で、前記半導体基板の前記第２領域中にＰ型不純物をイオン注入し、前記第２のゲート絶縁膜の下方を挟むように第２のエクステンション層を形成する工程と、（ｊ）前記（ｉ）工程後、前記第２レジストマスクを除去する工程と、（ｋ）前記（ｊ）工程後、前記第１のゲート電極の側部に第１のサイドウォールを形成し、前記第２のゲート電極の側部に第２のサイドウォールを形成する工程と、前記第１のサイドウォールおよび前記第２のサイドウォールを形成後、（ｌ）前記（ｋ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第３レジストマスクを形成する工程と、（ｍ）前記（ｌ）工程後、前記第３レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物を注入し、前記第１のゲート絶縁膜の下方を挟むように第１のソースおよび第１のドレインを形成する工程と、（ｎ）前記（ｍ）工程後、前記第３レジストマスクを除去する工程と、（ｏ）前記（ｋ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第４レジストマスクを形成する工程と、（ｐ）前記（ｏ）工程後、前記第４レジストマスクの存在下で、前記半導体基板の前記第２領域中にＰ型不純物を注入し、前記第２のゲート絶縁膜の下方を挟むように第２のソースおよび第２のドレインを形成する工程と、（ｑ）前記（ｐ）工程後、前記第４レジストマスクを除去する工程とを備えている。
【００２５】
本発明に係る請求項４記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜を１ｎｍ〜２０ｎｍの厚さに形成する工程を含んでいる。
【００２６】
本発明に係る請求項５記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜をＣＶＤ法によりシリコン酸化膜として形成する工程を含んでいる。
【００２７】
本発明に係る請求項６記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜を熱酸化法によりシリコン酸化膜として形成する工程を含んでいる。
【００２８】
本発明に係る請求項７記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜をＣＶＤ法によりシリコン窒化膜として形成する工程を含んでいる。
【００２９】
本発明に係る請求項８記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜を熱窒化法によりシリコン窒化膜として形成する工程を含んでいる。
【００３０】
【発明の実施の形態】
＜Ａ．実施の形態１＞
ＣＭＯＳトランジスタの製造において、ＮＭＯＳ領域のエクステンション層が浅くなることを防止するための最も単純な方法としては、ＮＭＯＳ領域のエクステンション層をＰＭＯＳ領域よりも後に形成すれば良い。
【００３１】
すなわち、ＣＭＯＳトランジスタにおいてエクステンション層およびソース・ドレイン主要層を形成するには、ＮＭＯＳ領域およびＰＭＯＳ領域のそれぞれにおいて、レジストマスクの形成のための写真製版工程が少なくとも２回は必要であるが、ＰＭＯＳ領域におけるエクステンション層の形成を、ＮＭＯＳ領域よりも先に行うことで、ＮＭＯＳ領域のエクステンション層がエッチングを被る回数を低減することができ、エクステンション層が浅くなることを防止することができる。
【００３２】
＜Ａ−１．製造方法＞
以下、図１〜図１０を用いて本発明に係る実施の形態１として、ＣＭＯＳトランジスタ１００の製造方法について説明する。なお、ＣＭＯＳトランジスタ１００の構成は、最終工程を説明する図１０において示される。
【００３３】
まず、図１に示す工程において、シリコン基板１の表面内に素子分離絶縁膜２を選択的に形成して、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを形成するＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲを規定する。そして、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲに対応して、シリコン基板１の表面内にＮ型不純物を含んだＮウエル領域ＮＷとＰ型不純物を含んだＰウエル領域ＰＷとを形成する。
【００３４】
さらに、シリコン基板１上全面にシリコン酸化膜、シリコン窒化膜、金属酸化膜あるいはこれらの組み合わせで構成される多層膜によってゲート絶縁膜３を形成する。ゲート絶縁膜３の厚さはシリコン酸化膜の誘電率で換算した膜厚（以下、換算膜厚と呼称）が１ｎｍ〜２０ｎｍ程度となるように設定される。
【００３５】
そして、ゲート絶縁膜３の上部全面にＣＶＤ法により厚さ５０〜３００ｎｍのポリシリコン膜４を形成する。なお、ポリシリコン膜４は、リン（Ｐ）やボロン（Ｂ）などの不純物を有したドープトポリシリコン膜であっても良いし、ノンドープポリシリコン膜であっても良い。ドープトポリシリコンの形成においては、ＣＶＤ法による堆積中に不純物を導入するようにしても良いし、ノンドープポリシリコン膜を形成した後にイオン注入により不純物を導入するようにしても良い。また、リンやボロンなどの不純物だけでなく、フッ素（Ｆ）や窒素（Ｎ）などの不純物を有していても良い。
【００３６】
また、ポリシリコン膜の代わりに、アモルファスシリコン膜を形成するようにしても良い。
【００３７】
次に、図２に示す工程においてポリシリコン膜４上全面にレジスト（図示せず）を配設し、写真製版により当該レジストをパターニングしてレジストマスクを形成する。そして、レジストマスクを用いてポリシリコン膜４をパターニングし、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１および４２を形成する。
【００３８】
次に、図３に示す工程において写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ１１を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＰＭＯＳ領域ＰＲにおいてシリコン基板１内にヒ素（Ａｓ）あるいはリンのＮ型不純物をイオン注入してポケット層９２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【００３９】
この注入に際しては、所定方向からの注入が終了すると、次に、シリコン基板１を所定角度で面内回転させて再び注入を行うというように、シリコン基板１を断続的に回転させることで、ゲート電極４２の側面外方のシリコン基板１内に斜め方向からＮ型不純物を注入することができる。
【００４０】
ポケット層９２はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部はゲート電極４２の下部の領域まで延在している。なお、ポケット層９２はゲート電極４２の下部の領域にできるだけ入り込むようにすることが望ましいが、シリコン基板１の傾斜角度は半導体装置のレイアウトによって決まり、図３のように比較的大きな角度で注入せざるを得ず、ゲート電極４２の下部の領域にはあまり入り込めない場合もある。
【００４１】
ポケット層９２はソース・ドレイン層とは反対の導電型の不純物を含み、ドレイン層からの空乏層の水平方向の広がりを抑制してパンチスルーを防止する目的で設けられている。なお、ポケット層９２はゲート電極４２の下部において局所的に不純物濃度を高めているだけなので、しきい値電圧を上昇させることはない。
【００４２】
次に、図４に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４２を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層５２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【００４３】
１対のエクステンション層５２はゲート電極４２の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４２の下部のシリコン基板１の領域がチャネル領域となる。
【００４４】
ここで、エクステンション層は、後に形成されるソース・ドレイン主要層よりも浅い接合となるように形成される不純物導入層であり、ソース・ドレイン主要層と同一導電型であり、ソース・ドレイン層として機能するのでソース・ドレインエクステンション層と呼称すべきであるが、便宜的にエクステンション層と呼称する。
【００４５】
なお、エクステンション層５２の形成によりポケット層９２はその大部分がエクステンション層５２に覆われるが、エクステンション層５２の先端部の先のチャネル領域においてはポケット層９２が残っている。
【００４６】
次に、レジストマスクＲ１１を除去した後、図５に示す工程において、写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ１２を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＮＭＯＳ領域ＮＲにおいてシリコン基板１内にボロン等のＰ型不純物をイオン注入してポケット層９１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【００４７】
ポケット層９１はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は ゲート電極４１の下部の領域まで延在している。
【００４８】
ポケット層９１はソース・ドレイン層とは反対の導電型の不純物を含み、パンチスルーを防止する目的で設けられていることは、ポケット層９２と同様である。
【００４９】
次に、図６に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【００５０】
１対のエクステンション層５１はゲート電極４１の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４１の下部のシリコン基板１の領域がチャネル領域となる。
【００５１】
なお、エクステンション層５１の形成によりポケット層９１はその大部分がエクステンション層５１に覆われるが、エクステンション層５１の先端部の先のチャネル領域においてはポケット層９１が残っている。
【００５２】
レジストマスクＲ１２を除去した後、図７に示す工程において、シリコン基板１の全面を覆うように厚さ１０〜２００ｎｍのシリコン酸化膜（図示せず）をＣＶＤ法により形成し、当該シリコン酸化膜をゲート電極４１および４２の側壁部のみに残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３とともに異方性エッチングにより除去して側壁保護膜（サイドウォール絶縁膜）６を形成する。なお、側壁保護膜はシリコン酸化膜に限定されず、シリコン窒化膜でも良いし、シリコン酸化膜とシリコン窒化膜との積層膜であっても良い。
【００５３】
また、側壁保護膜６はゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３の上部にも形成され、当該ゲート絶縁膜３と側壁保護膜６とで２層構造となるが、簡略化のため図７以後においては１層の側壁保護膜６として示している。
【００５４】
次に、図８に示す工程において、写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ１３を形成し、ＰＭＯＳ領域ＰＲにおいてはゲート電極４２および側壁保護膜６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層７２を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【００５５】
レジストマスクＲ１３を除去した後、図９に示す工程において、写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ１４を形成し、ＮＭＯＳ領域ＮＲにおいてはゲート電極４１および側壁保護膜６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層７１を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【００５６】
その後、８００〜１１００℃の温度条件下で、１秒〜３６０分の熱処理を行うことでソース・ドレイン主要層７１および７２を活性化する。
【００５７】
なお、ソース・ドレイン主要層７１および７２はエクステンション層５１および５２よりも接合深さが深くなるように形成される。
【００５８】
次に、図１０に示す工程において、シリコン基板１の全面を覆うように厚さ１〜１６ｎｍの高融点金属膜、例えばコバルト膜（図示せず）を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１および４２の露出面とコバルト膜との接触部分にコバルトシリサイド膜８Ａおよび１０Ａを形成する。その後、シリサイド化されずに残ったコバルト膜を除去することで、ＣＭＯＳトランジスタ１００が得られる。
【００５９】
＜Ａ−２．作用効果＞
以上説明したように、ＣＭＯＳトランジスタにおいてエクステンション層およびソース・ドレイン主要層を形成するには、ＮＭＯＳ領域およびＰＭＯＳ領域のそれぞれにおいて、レジストマスクの形成のために２回の写真製版工程を行う。
【００６０】
そして、レジストマスクの除去においてはアンモニア過水（アンモニア、過酸化水素水、水の混合液）をエッチング液として使用するのでシリコン基板１が僅かながらもエッチングされる。ＮＭＯＳ領域ＮＲのエクステンション層５１は、図６に示す工程でエクステンション層５１を形成した後に、側壁保護膜６の形成前までは、図７に示す工程でＰＭＯＳ領域ＰＲのレジストマスクＲ１２を除去する際にエッチングを被るだけである。従って、側壁保護膜６の形成までにエクステンション層５１が２回のエッチングを被っていた従来の製造方法に比べてエッチング量は少なくなる。
【００６１】
この結果、ＣＭＯＳトランジスタ１００において最終的に残るエクステンション層５１の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止されて、半導体集積回路の動作速度の低下が防止されることになる。
【００６２】
なお、ＰＭＯＳ領域ＰＲのエクステンション層５２は、レジストマスクＲ１１およびＲ１２の除去によって２回のエッチングを被ることになるが、Ｐ型不純物は、Ｎ型不純物に比べて拡散量が大きく、Ｐ型不純物拡散層であるエクステンション層５２はＮ型不純物拡散層であるエクステンション層５１よりも深く形成されている。従って、エッチングにより除去される量がエクステンション層５２よりも多くても、それによってエクステンション層５１の抵抗がエクステンション層５２よりも大きくなるということはない。すなわち、エッチングに対する余裕度は、エクステンション層５２の方が大きい。
【００６３】
なお、エクステンション層５１および５２の接合深さは、設計ルールやゲート長等で定義される半導体装置の集積度によって異なるが、本発明はエクステンション層の接合深さが０．１μｍ以下、その最大不純物濃度が１×１０19〜１×１０21／ｃｍ3の半導体装置への適用を想定している。
【００６４】
図１１にエクステンション層５１および５２における不純物濃度分布を示す。図１１において、横軸に基板表面からの深さを、縦軸に不純物濃度を示し、この例では基板表面近傍で最大不純物濃度が１×１０21／ｃｍ3、深さ０．１μｍの位置での不純物濃度が１×１０15／ｃｍ3となっている。
【００６５】
図１１に示されるようにエクステンション層５１および５２においては、基板表面近傍において不純物濃度が最大となり、基板内深くになるにつれて濃度が下がるような分布となっている。なお、このような構成のエクステンション層を使用することで、抵抗値を低くでき、また短チャネル効果の抑制を効果的に行うことができる。
【００６６】
また、先に説明したようにＮＭＯＳトランジスタとＰＭＯＳトランジスタとでは、使用するキャリアの移動度の違いから、ＮＭＯＳトランジスタの方がチャネル抵抗が低く、寄生抵抗である拡散層の抵抗の増大による影響はＰＭＯＳトランジスタよりも大きいので、エクステンション層５１の抵抗値の増大を優先的に防止することは、半導体集積回路の動作速度の低下を防止するという点でより有効である。
【００６７】
なお、ＮＭＯＳ領域ＮＲのソース・ドレイン主要層７１はレジストマスクＲ１４の除去に際して、またＰＭＯＳ領域ＰＲのソース・ドレイン主要層７２はレジストマスクＲ１３およびＲ１４の除去に際してエッチングを被るが、ソース・ドレイン主要層７１および７２の表面には、図１０を用いて説明したようにコバルトシリサイド膜８Ａが形成され、抵抗値は低く保たれるので、エッチングにより接合深さが浅くなることによる影響は小さくなる。
【００６８】
＜Ｂ．実施の形態２＞
以上説明した本発明に係る実施の形態１においては、ＮＭＯＳ領域のエクステンション層５１をＰＭＯＳ領域のエクステンション層５２よりも後に形成することで、ＮＭＯＳ領域のエクステンション層５１がエッチングを被る回数を低減して、エクステンション層が浅くなることを防止する方法について説明したが、以下に説明する本発明に係る実施の形態２においては、エクステンション層を保護絶縁膜で覆うことでエクステンション層のエッチングを防止する方法について説明する。
【００６９】
＜Ｂ−１．製造方法＞
以下、図１２〜図１９を用いて本発明に係る実施の形態２として、ＣＭＯＳトランジスタ２００の製造方法について説明する。なお、ＣＭＯＳトランジスタ２００の構成は、最終工程を説明する図１９において示される。なお、実施の形態１と同一の構成については同一の符号を付し、重複する説明は省略する。
【００７０】
まず、図１および図２を用いて説明した工程を経て、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１および４２をパターニングする。
【００７１】
次に、図１２に示す工程において、写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ１５を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＮＭＯＳ領域ＮＲにおいてシリコン基板１内にボロン等のＰ型不純物をイオン注入してポケット層９１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【００７２】
ポケット層９１はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は ゲート電極４１の下部の領域まで延在している。
【００７３】
次に、図１３に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【００７４】
次に、レジストマスクＲ１５を除去した後、図１４に示す工程において、シリコン基板１の全面に、ＣＶＤ法によりシリコン酸化膜で厚さ１〜２０ｎｍの保護絶縁膜１４を形成する。なお、ＣＶＤ法により形成したシリコン酸化膜はステップカバレッジの良好な保護絶縁膜１４となる。
【００７５】
次に、図１５に示す工程において、写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ１６を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＰＭＯＳ領域ＰＲにおいてシリコン基板１内にヒ素（Ａｓ）あるいはリン等のＮ型不純物をイオン注入してポケット層９２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。ポケット層９２はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は、ゲート電極４２の下部の領域まで延在している。
【００７６】
次に、図１６に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４２を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層５２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【００７７】
レジストマスクＲ１６を除去した後、図１７に示す工程において、保護絶縁膜１４の上部全面を覆うように厚さ１０〜２００ｎｍのシリコン酸化膜６をＣＶＤ法により形成する。
【００７８】
次に、図１８に示す工程において、保護絶縁膜１４およびシリコン酸化膜６がゲート電極４１および４２の側壁部に残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３とともに保護絶縁膜１４およびシリコン酸化膜６を異方性エッチングにより除去して、側壁保護膜（サイドウォール絶縁膜）１６を形成する。
【００７９】
側壁保護膜１６は保護絶縁膜１４とシリコン酸化膜６とで２層構造となり、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３の上部にも形成される。
【００８０】
以後は、図８を用いて説明した工程と同様の工程を経て、ＰＭＯＳ領域ＰＲにおいてゲート電極４２および側壁保護膜１６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層７２を形成し、また、図９を用いて説明した工程と同様の工程を経て、ＮＭＯＳ領域ＮＲにおいてゲート電極４１および側壁保護膜１６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層７１を形成する。なお、ソース・ドレイン主要層７１および７２の形成順序は、上記に限定されるものではない。
【００８１】
その後、８００〜１１００℃の温度条件下で、１秒〜３６０分の熱処理を行うことでソース・ドレイン主要層７１および７２を活性化する。
【００８２】
そして、図１９に示す工程において、シリコン基板１の全面を覆うように厚さ１〜１６ｎｍの高融点金属膜、例えばコバルト膜（図示せず）を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１および４２の露出面とコバルト膜との接触部分にコバルトシリサイド膜８Ａおよび１０Ａを形成する。その後、シリサイド化されずに残ったコバルト膜を除去することで、ＣＭＯＳトランジスタ２００が得られる。
【００８３】
＜Ｂ−２．作用効果＞
以上説明したように、本実施の形態においては、ＮＭＯＳ領域ＮＲのエクステンション層５１はＰＭＯＳ領域ＰＲのエクステンション層５２よりも先に形成することになるが、図１３に示す工程でエクステンション層５１を形成した後に、ＰＭＯＳ領域ＰＲのレジストマスクＲ１５を除去する際にエッチングを被るだけであり、その後は保護絶縁膜１４で覆われて保護されるのでエッチングを被ることはなく、エクステンション層５１が２回のエッチングを被っていた従来の製造方法に比べてエッチング量は少なくなる。
【００８４】
この結果、エクステンション層５１の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止されて、半導体集積回路の動作速度の低下が防止されることになる。
【００８５】
また、エクステンション層５１を構成するヒ素やリンは、エクステンション層５２を構成するボロンに比べて拡散係数が小さく、エクステンション層５２を形成後にエクステンション層５１を形成する場合には、エクステンション層５１の活性化のための熱処理を行うと、その条件ではエクステンション層５２のボロンが拡散し過ぎるので、エクステンション層５２の活性化に十分な熱処理（高温、長時間）ができないが、本実施の形態においては、エクステンション層５１を先に形成できるので、エクステンション層５１形成直後に、エクステンション層５１の活性化のための熱処理を行うことができ、イオン注入による基板の損傷回復や不純物の拡散を確実に行うことができる。
【００８６】
なお、熱処理は、エクステンション層５２の形成後にも行うので、その際にもエクステンション層５１の活性化が促進されることを考慮して、エクステンション層５１形成直後の熱処理条件が設定される。
【００８７】
なお、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１および４２をパターニングした直後に保護絶縁膜１４を形成し、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲに、エクステンション層５１および５２を形成するようにしても良い。この場合、エクステンション層５１を構成するヒ素あるいはリンは、エクステンション層５２を構成するボロンやＢＦ2と同様に保護絶縁膜１４およびゲート絶縁膜３中に注入され、熱処理により拡散してシリコン基板１中に浅い拡散層であるエクステンション層５１および５２を形成することになる。但し、特にヒ素はシリコン酸化膜中を拡散しにくいので、よりシリコン基板１に近い位置に注入する、エクステンション層５１を先に形成して熱処理を行い、エクステンション層５２の形成後に、エクステンション層５２の拡散のための熱処理を利用して再度熱処理を行うなどの工夫が望ましい。
【００８８】
＜Ｂ−３．変形例＞
以上の説明においては、保護絶縁膜１４をＣＶＤ法により形成するとしたが、ＣＶＤ法に限定されるものではなく、熱酸化法により形成しても良い。基板表面の保護絶縁膜である保護絶縁膜１４を膜厚制御の容易な熱酸化により形成することで、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【００８９】
また、基板表面の保護絶縁膜としてはシリコン酸化膜に限定されるものではなく、シリコン酸化膜の代わりにＣＶＤ法により形成したシリコン窒化膜を用いても良い。
【００９０】
シリコン窒化膜はシリコン酸化膜に比べて、アンモニア過水に対してエッチングされにくいので、シリコン酸化膜を使用する場合よりも薄く、厚さ１〜１５ｎｍに設定され、デバイス特性への影響を軽減することができる。
【００９１】
また、上記シリコン窒化膜は熱窒化法により形成しても良い。膜厚制御の容易な熱窒化法により形成することで、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【００９２】
＜Ｃ．実施の形態３＞
以上説明した実施の形態１および２においては、１種類のＣＭＯＳトランジスタを例に採り、特にＮＭＯＳ領域での半導体基板のエッチングを防止する方法について説明したが、本発明に係る実施の形態３においては、異なる電源電圧で動作する２種類のＣＭＯＳトランジスタを例に採り、ＮＭＯＳ領域での半導体基板のエッチングを防止する方法について説明する。
【００９３】
＜Ｃ−１．製造方法＞
以下、図２０〜図３３を用いて本発明に係る実施の形態３として、低電圧ＣＭＯＳトランジスタ１００Ａおよび高電圧ＣＭＯＳトランジスタ１００Ｂを有する半導体装置の製造方法について説明する。なお、低電圧ＣＭＯＳトランジスタ１００Ａおよび高電圧ＣＭＯＳトランジスタ１００Ｂの構成は、最終工程を説明する図３３において示される。なお、実施の形態１と同一の構成については同一の符号を付し、重複する説明は省略する。
【００９４】
まず、図２０に示す工程において、シリコン基板１の表面内に素子分離絶縁膜２を選択的に形成して、低電圧ＮＭＯＳトランジスタおよび低電圧ＰＭＯＳトランジスタを形成する低電圧ＮＭＯＳ領域ＬＮＲおよび低電圧ＰＭＯＳ領域ＬＰＲを規定するとともに、高電圧ＮＭＯＳトランジスタおよび高電圧ＰＭＯＳトランジスタを形成する高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲを規定する。
【００９５】
そして、低電圧ＮＭＯＳ領域ＬＮＲおよび高電圧ＮＭＯＳ領域ＨＮＲ、低電圧ＰＭＯＳ領域ＬＰＲおよび高電圧ＰＭＯＳ領域ＨＰＲに対応して、シリコン基板１の表面内にＰ型不純物を含んだＰウエル領域ＰＷ、Ｎ型不純物を含んだＮウエル領域ＮＷとを形成する。
【００９６】
さらに、シリコン基板１の低電圧ＮＭＯＳ領域ＬＮＲおよび低電圧ＰＭＯＳ領域ＬＰＲ上全面に、シリコン酸化膜、シリコン窒化膜、金属酸化膜あるいはこれらの組み合わせで構成される多層膜によってゲート絶縁膜３Ａを形成する。また、シリコン基板１の高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上全面にはシリコン酸化膜、シリコン窒化膜、金属酸化膜あるいはこれらの組み合わせで構成される多層膜でゲート絶縁膜３Ｂを形成する。
【００９７】
ここで、ゲート絶縁膜３Ａの厚さはシリコン酸化膜への換算膜厚が１ｎｍ〜４ｎｍ程度となるように設定され、ゲート絶縁膜３Ｂの厚さはシリコン酸化膜への換算膜厚が５ｎｍ〜１０ｎｍ程度となるように設定される。
【００９８】
そして、ゲート絶縁膜３Ａおよび３Ｂの上部全面にＣＶＤ法により厚さ５０〜３００ｎｍのポリシリコン膜４を形成する。
【００９９】
次に、図２１に示す工程においてポリシリコン膜４上全面にレジスト（図示せず）を配設し、写真製版により当該レジストをパターニングしてレジストマスクを形成する。そして、レジストマスクを用いてポリシリコン膜４をパターニングし、低電圧ＮＭＯＳ領域ＬＮＲおよび低電圧ＰＭＯＳ領域ＬＰＲ上にはゲート電極４１および４２を形成し、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上にはゲート電極４３および４４を形成する。
【０１００】
次に、図２２に示す工程において写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、低電圧ＰＭＯＳ領域ＰＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２１を形成する。そして、高電圧ＮＭＯＳ領域ＨＮＲにおいては、ゲート電極４３を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層２５を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０15／ｃｍ2である。
【０１０１】
１対のエクステンション層２５はゲート電極４３の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４３の下部のシリコン基板１の領域がチャネル領域となる。
【０１０２】
レジストマスクＲ２１を除去した後、図２３に示す工程において写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、低電圧ＰＭＯＳ領域ＬＰＲおよび高電圧ＮＭＯＳ領域ＨＮＲ上を覆うようにレジストマスクＲ２２を形成する。そして、高電圧ＰＭＯＳ領域ＨＰＲにおいては、ゲート電極４４を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層２６を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０15／ｃｍ2である。
【０１０３】
１対のエクステンション層２６はゲート電極４４の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４４の下部のシリコン基板１の領域がチャネル領域となる。
【０１０４】
ここで、高電圧ＣＭＯＳトランジスタのエクステンション層２５および２６は、深さ約０．１μｍにおいて不純物のピークを有し、そのピーク濃度が１×１０18／ｃｍ3程度となるように設定される。これは、高い電源電圧に起因するホットキャリアの発生を抑制するための設定であり、ＬＤＤ（Lightly Doped Drain）層と呼称することもできる。
【０１０５】
レジストマスクＲ２２を除去した後、図２４に示す工程において、写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２３を形成する。
【０１０６】
そして、シリコン基板１を最大で６０°程度傾け、低電圧ＰＭＯＳ領域ＬＰＲにおいてシリコン基板１内にヒ素あるいはリンのＮ型不純物をイオン注入してポケット層９２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【０１０７】
ポケット層９２はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部はゲート電極４２の下部の領域まで延在している。
【０１０８】
次に、図２５に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４２を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層５２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【０１０９】
１対のエクステンション層５２はゲート電極４２の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４２の下部のシリコン基板１の領域がチャネル領域となる。
【０１１０】
次に、レジストマスクＲ２３を除去した後、図２６に示す工程において、写真製版により、低電圧ＰＭＯＳ領域ＬＰＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２４を形成する。そして、シリコン基板１を最大で６０°程度傾け、低電圧ＮＭＯＳ領域ＬＮＲにおいてシリコン基板１内にボロン等のＰ型不純物をイオン注入してポケット層９１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【０１１１】
ポケット層９１はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は、ゲート電極４１の下部の領域まで延在している。
【０１１２】
次に、図２７に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【０１１３】
１対のエクステンション層５１はゲート電極４１の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４１の下部のシリコン基板１の領域がチャネル領域となる。
【０１１４】
レジストマスクＲ２４を除去した後、図２８に示す工程において、シリコン基板１の全面を覆うように厚さ１０〜２００ｎｍのシリコン酸化膜（図示せず）をＣＶＤ法により形成し、当該シリコン酸化膜がゲート電極４１〜４４の側壁部のみに残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３Ａ、およびゲート電極４３および４４の側面外方のシリコン基板１上のゲート絶縁膜３Ｂとともに異方性エッチングにより除去して側壁保護膜（サイドウォール絶縁膜）６を形成する。なお、側壁保護膜はシリコン酸化膜に限定されず、シリコン窒化膜でも良いし、シリコン酸化膜とシリコン窒化膜との積層膜であっても良い。
【０１１５】
また、側壁保護膜６はゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３Ａの上部およびゲート電極４３および４４の側面外方のシリコン基板１上のゲート絶縁膜３Ｂの上部にも形成され、当該ゲート絶縁膜３Ａおよび３Ｂと側壁保護膜６とで２層構造となるが、簡略化のため図２８以後においては１層の側壁保護膜６として示している。
【０１１６】
次に、図２９に示す工程において、低電圧ＮＭＯＳ領域ＬＮＲ、低電圧ＰＭＯＳ領域ＬＰＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２５を形成する。そして、ゲート電極４３および側壁保護膜６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層２７を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【０１１７】
レジストマスクＲ２５を除去した後、図３０に示す工程において写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、低電圧ＰＭＯＳ領域ＬＰＲおよび高電圧ＮＭＯＳ領域ＨＮＲ上を覆うようにレジストマスクＲ２６を形成する。そしてゲート電極４４および側壁保護膜６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層２８を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【０１１８】
次に、レジストマスクＲ２６を除去した後、図３１に示す工程において、写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２７を形成する。そして、低電圧ＰＭＯＳ領域ＬＰＲにおいてはゲート電極４２および側壁保護膜６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層７２を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【０１１９】
レジストマスクＲ２７を除去した後、図３２に示す工程において、写真製版により、低電圧ＰＭＯＳ領域ＬＰＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２８を形成する。そして、低電圧ＮＭＯＳ領域ＬＮＲにおいてはゲート電極４１および側壁保護膜６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層７１を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【０１２０】
その後、８００〜１１００℃の温度条件下で、１秒〜３６０分の熱処理を行うことでソース・ドレイン主要層７１、７２および２７および２８を活性化する。
【０１２１】
次に、図３３に示す工程において、シリコン基板１の全面を覆うように厚さ１〜１６ｎｍの高融点金属膜、例えばコバルト膜（図示せず）を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１〜４４の露出面とコバルト膜との接触部分にコバルトシリサイド膜８Ａおよび１０Ａを形成する。その後、シリサイド化されずに残ったコバルト膜を除去することで、低電圧ＣＭＯＳトランジスタ１００Ａおよび高電圧ＣＭＯＳトランジスタ１００Ｂが得られる。
【０１２２】
＜Ｃ−２．作用効果＞
以上説明したように、異なる電源電圧で動作する２種類のＣＭＯＳトランジスタにおいてエクステンション層およびソース・ドレイン主要層を形成するには、低電圧ＣＭＯＳトランジスタおよび高電圧ＣＭＯＳトランジスタのそれぞれにおいて、レジストマスクの形成のために４回の写真製版工程が必要となる。
【０１２３】
しかし、低電圧ＮＭＯＳ領域ＬＮＲのエクステンション層５１の形成を、最後に行うようにすることで、ＣＭＯＳトランジスタ１００Ａにおいて最終的に残るエクステンション層５１は、レジストマスクＲ２４を除去する際にエッチングを被るだけとなり、エッチング量は少なくなる。
【０１２４】
この結果、エクステンション層５１の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止されて、半導体集積回路の動作速度の低下が防止されることになる。
【０１２５】
なお、低電圧ＰＭＯＳ領域ＬＰＲのエクステンション層５２は、レジストマスクＲ２３およびＲ２４の除去によって２回のエッチングを被ることになるが、Ｐ型不純物は、Ｎ型不純物に比べて拡散量が大きく、Ｐ型不純物拡散層であるエクステンション層５２はＮ型不純物拡散層であるエクステンション層５１よりも深く形成されている。従って、エッチングにより除去される量がエクステンション層５２よりも多くても、それによってエクステンション層５１の抵抗がエクステンション層５２よりも大きくなるということはない。すなわち、エッチングに対する余裕度は、エクステンション層５２の方が大きい。
【０１２６】
また、低電圧ＣＭＯＳトランジスタのエクステンション層５１および５２は、高電圧ＣＭＯＳトランジスタ２５および２６よりも浅いのでエッチングによる影響を受けやすいので、高電圧ＣＭＯＳトランジスタ２５および２６よりも後に低電圧ＣＭＯＳトランジスタのエクステンション層５１および５２を形成することで、エクステンション層５１および５２がエッチングを被る回数を低減して、寄生抵抗が増大することを防止できる。また、低電圧ＣＭＯＳトランジスタのチャネル抵抗は、高電圧ＣＭＯＳトランジスタのチャネル抵抗よりも低く、寄生抵抗である拡散層の抵抗の増大による影響は高電圧ＣＭＯＳトランジスタよりも大きいので、低電圧ＣＭＯＳトランジスタのエクステンション層５１および５２の抵抗値の増大を優先的に防止することは、半導体集積回路の動作速度の低下を防止するという点でより有効である。
【０１２７】
なお、本実施の形態では異なる電源電圧で動作する２種類のＣＭＯＳトランジスタを例に採って説明したが、電源電圧が３種類あるいはそれ以上であっても本発明の適用は可能である。すなわち、電源電圧が最低のＣＭＯＳトランジスタおよび、それに次ぐＣＭＯＳトランジスタを、低電圧ＣＭＯＳトランジスタ１００Ａおよび高電圧ＣＭＯＳトランジスタ１００Ｂとして想定し、上述した製造方法を採用すれば、電源電圧が最低のＣＭＯＳトランジスタのエクステンション層が被るエッチングの回数を削減できることは言うまでもない。
【０１２８】
＜Ｄ．実施の形態４＞
以上説明した本発明に係る実施の形態１においては、低電圧ＮＭＯＳ領域のエクステンション層５１を最後に形成することで、低電圧ＮＭＯＳ領域のエクステンション層５１がエッチングを被る回数を低減して、エクステンション層が浅くなることを防止する方法について説明したが、以下に説明する本発明に係る実施の形態４においては、エクステンション層を保護絶縁膜で覆うことでエクステンション層のエッチングを防止する方法について説明する。
【０１２９】
＜Ｄ−１．製造方法＞
以下、図３４〜図４１を用いて本発明に係る実施の形態４として、低電圧ＣＭＯＳトランジスタ２００Ａおよび高電圧ＣＭＯＳトランジスタ２００Ｂを有する半導体装置の製造方法について説明する。なお、低電圧ＣＭＯＳトランジスタ２００Ａおよび高電圧ＣＭＯＳトランジスタ２００Ｂの構成は、最終工程を説明する図４１において示される。なお、実施の形態３と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１３０】
まず、図２０〜図２３を用いて説明した工程を経て、高電圧ＮＭＯＳ領域ＨＮＲのシリコン基板１の表面内に１対のエクステンション層２５を形成し、また、高電圧ＰＭＯＳ領域ＨＰＲにおいては、シリコン基板１の表面内に１対のエクステンション層２６を形成する。
【０１３１】
そして、図３４に示す工程において、写真製版により低電圧ＰＭＯＳ領域ＬＰＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ３１を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＮＭＯＳ領域ＮＲにおいてシリコン基板１内にボロン等のＰ型不純物をイオン注入してポケット層９１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【０１３２】
ポケット層９１はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は、ゲート電極４１の下部の領域まで延在している。
【０１３３】
次に、図３５に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【０１３４】
１対のエクステンション層５１はゲート電極４１の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４１の下部のシリコン基板１の領域がチャネル領域となる。
【０１３５】
次に、レジストマスクＲ３１を除去した後、図３６に示す工程において、シリコン基板１の全面に、ＣＶＤ法により厚さ１〜２０ｎｍの保護絶縁膜１４を形成する。
【０１３６】
次に、図３７に示す工程において、写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ３２を形成する。
【０１３７】
そして、シリコン基板１を最大で６０°程度傾け、低電圧ＰＭＯＳ領域ＬＰＲにおいてシリコン基板１内にヒ素あるいはリンのＮ型不純物をイオン注入してポケット層９２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【０１３８】
ポケット層９２はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は、ゲート電極４２の下部の領域まで延在している。
【０１３９】
次に、図３８に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４２を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層５２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【０１４０】
１対のエクステンション層５２はゲート電極４２の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４２の下部のシリコン基板１の領域がチャネル領域となる。
【０１４１】
レジストマスクＲ３２を除去した後、図３９に示す工程において、保護絶縁膜１４の上部全面を覆うように厚さ１０〜２００ｎｍのシリコン酸化膜６をＣＶＤ法により形成する。
【０１４２】
次に、図４０に示す工程において、保護絶縁膜１４およびシリコン酸化膜６がゲート電極４１〜４４の側壁部に残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３Ａとともに保護絶縁膜１４およびシリコン酸化膜６を異方性エッチングにより除去し、また、ゲート電極４３および４４の側面外方のシリコン基板１上のゲート絶縁膜３Ｂとともに保護絶縁膜１４およびシリコン酸化膜６を異方性エッチングにより除去して側壁保護膜１６を形成する。
【０１４３】
側壁保護膜１６は保護絶縁膜１４とシリコン酸化膜６とで２層構造となり、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３Ａの上部、およびゲート電極４３および４４の側面外方のシリコン基板１上のゲート絶縁膜３Ｂの上部にも形成される。
【０１４４】
以後は、図２９を用いて説明した工程と同様の工程を経て、高電圧ＮＭＯＳ領域ＨＮＲにおいてゲート電極４３および側壁保護膜１６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層２７を形成し、また、図３０を用いて説明した工程と同様の工程を経て、高電圧ＰＭＯＳ領域ＨＰＲにおいてゲート電極４４および側壁保護膜１６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層２８を形成し、また、図３１を用いて説明した工程と同様の工程を経て、低電圧ＰＭＯＳ領域ＬＰＲにおいてゲート電極４２および側壁保護膜１６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層７２を形成し、また、図３２を用いて説明した工程と同様の工程を経て、低電圧ＮＭＯＳ領域ＬＮＲにおいてゲート電極４１および側壁保護膜１６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層７１を形成する。なお、ソース・ドレイン主要層７１、７２、２７および２８の形成順序は上記に限定されるものではない。
【０１４５】
その後、８００〜１１００℃の温度条件下で、１秒〜３６０分の熱処理を行うことでソース・ドレイン主要層７１、７２、２７および２８を活性化する。
【０１４６】
そして、図４１に示す工程において、シリコン基板１の全面を覆うように厚さ１〜１６ｎｍの高融点金属膜、例えばコバルト膜（図示せず）を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１および４２の露出面とコバルト膜との接触部分にコバルトシリサイド膜８Ａおよび１０Ａを形成する。その後、シリサイド化されずに残ったコバルト膜を除去することで、低電圧ＣＭＯＳトランジスタ２００Ａおよび高電圧ＣＭＯＳトランジスタ２００Ｂが得られる。
【０１４７】
＜Ｄ−２．作用効果＞
以上説明したように、本実施の形態においては、低電圧ＮＭＯＳ領域ＬＮＲのエクステンション層５１は低電圧ＰＭＯＳ領域ＬＰＲのエクステンション層５２よりも先に形成することになるが、図３５に示す工程でエクステンション層５１を形成した後に、レジストマスクＲ３１を除去する際にエッチングを被るだけであり、その後は保護絶縁膜１４で覆われて保護されるのでエッチングを被ることはなく、エッチング量は少なくなる。
【０１４８】
この結果、エクステンション層５１の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止されて、半導体集積回路の動作速度の低下が防止されることになる。
【０１４９】
なお、本実施の形態においても、実施の形態２と同様にＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１〜４４をパターニングした直後に保護絶縁膜１４を形成し、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲに、エクステンション層５１、５２、２５および２６を形成するようにしても良いが、エクステンション層５１および２６の形成においては注入条件および熱処理に工夫が望ましいことは言うまでもない。
【０１５０】
なお、本実施の形態では異なる電源電圧で動作する２種類のＣＭＯＳトランジスタを例に採って説明したが、電源電圧が３種類あるいはそれ以上であっても本発明の適用は可能である。すなわち、電源電圧が最低のＣＭＯＳトランジスタおよび、それに次ぐＣＭＯＳトランジスタを、低電圧ＣＭＯＳトランジスタ２００Ａおよび高電圧ＣＭＯＳトランジスタ２００Ｂとして想定し、上述した製造方法を採用すれば、電源電圧が最低のＣＭＯＳトランジスタのエクステンション層が被るエッチングの回数を削減できることは言うまでもない。
【０１５１】
＜Ｄ−３．変形例＞
以上の説明においては、保護絶縁膜１４をＣＶＤ法により形成するとしたが、ＣＶＤ法に限定されるものではなく、熱酸化法により形成しても良い。基板表面の保護絶縁膜である保護絶縁膜１４を膜厚制御の容易な熱酸化により形成することで、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【０１５２】
また、基板表面の保護絶縁膜としてはシリコン酸化膜に限定されるものではなく、シリコン酸化膜の代わりにＣＶＤ法により形成したシリコン窒化膜を用いても良い。
【０１５３】
シリコン窒化膜はシリコン酸化膜に比べて、アンモニア過水に対してエッチングされにくいので、シリコン酸化膜を使用する場合よりも薄く、厚さ１〜１５ｎｍに設定され、デバイス特性への影響を軽減することができる。
【０１５４】
また、上記シリコン窒化膜は熱窒化法により形成しても良い。膜厚制御の容易な熱窒化法により形成することで、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【０１５５】
【発明の効果】
本発明に係る請求項１ないし請求項３記載の半導体装置の製造方法によれば、Ｎ型不純物をイオン注入して形成された第１のエクステンション層の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止され、動作速度の低下を防止した半導体装置を得ることができる。また、Ｎ型不純物であるヒ素やリンは、Ｐ型不純物であるボロンに比べて拡散係数が小さいので、Ｐ型不純物をイオン注入して形成された第２のエクステンション層形成後に第１のエクステンション層を形成する場合には、第２のエクステンション層への影響を及ぼすので第１のエクステンション層の活性化のための熱処理を十分に行えないが、本発明においては第１のエクステンション層形成後に第２のエクステンション層を形成するので、第１のエクステンション層の活性化のための熱処理を十分に行うことができ、イオン注入による基板の損傷回復や不純物の拡散を確実に行うことができる。
【０１５９】
本発明に係る請求項４記載の半導体装置の製造方法によれば、絶縁膜を１ｎｍ〜２０ｎｍの厚さに形成するので、絶縁膜が部分的に残る場合でも、デバイス特性への影響を軽減することができる。
【０１６０】
本発明に係る請求項５記載の半導体装置の製造方法によれば、絶縁膜をＣＶＤ法によりシリコン酸化膜として形成するので、ステップカバレッジの良好な絶縁膜を得ることができる。
【０１６１】
本発明に係る請求項６記載の半導体装置の製造方法によれば、絶縁膜を熱酸化法によりシリコン酸化膜として形成するので、膜厚制御が容易にでき、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【０１６２】
本発明に係る請求項７記載の半導体装置の製造方法によれば、絶縁膜をＣＶＤ法によりシリコン窒化膜として形成するのでステップカバレッジの良好な絶縁膜を得ることができるとともに、シリコン窒化膜はアンモニア過水に対してエッチングされにくいので、シリコン酸化膜を使用する場合よりも薄くでき、デバイス特性への影響を軽減することができる。
【０１６３】
本発明に係る請求項８記載の半導体装置の製造方法によれば、絶縁膜を熱窒化法によりシリコン窒化膜として形成するので、膜厚制御が容易にでき、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図２】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図３】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図４】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図５】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図６】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図７】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図８】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図９】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図１０】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図１１】 エクステンション層の不純物濃度分布を示す図である。
【図１２】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１３】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１４】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１５】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１６】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１７】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１８】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１９】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図２０】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２１】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２２】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２３】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２４】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２５】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２６】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２７】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２８】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２９】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３０】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３１】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３２】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３３】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３４】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３５】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３６】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３７】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３８】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３９】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図４０】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図４１】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図４２】 従来の半導体装置の製造工程を示す断面図である。
【図４３】 従来の半導体装置の製造工程を示す断面図である。
【図４４】 従来の半導体装置の製造工程を示す断面図である。
【図４５】 従来の半導体装置の製造工程を示す断面図である。
【図４６】 従来の半導体装置の製造工程を示す断面図である。
【図４７】 従来の半導体装置の製造工程を示す断面図である。
【図４８】 従来の半導体装置の製造工程を示す断面図である。
【図４９】 従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
３，３Ａ，３Ｂ ゲート絶縁膜、１４ 保護絶縁膜、２５，２６，５１，５２エクステンション層、４１，４２ ゲート電極。
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、特に、レジスト除去に起因するエッチングダメージを低減した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳＦＥＴ（Metal Oxide Silicon Field Effect Transistor）の小型化が進むとチャネル抵抗が下がるため、高駆動能力のトランジスタを得るには、できるだけ寄生抵抗を低減する必要がある。ここで、問題となるのは写真製版プロセスで使用されるレジストの除去工程である。
【０００３】
レジストの除去はエッチングにより行うが、このエッチングにより僅かではあるが半導体基板もエッチングされる。そして、小型化により、昨今ではゲート長が０．１μｍ程度のＭＯＳＦＥＴも開発されつつあるが、このようなＭＯＳＦＥＴではソース・ドレイン層の深さも浅くなり、上述した半導体基板の僅かなエッチングも無視できなくなりつつある。
【０００４】
特に、ＮチャネルＭＯＳＦＥＴ（以後、ＮＭＯＳトランジスタと呼称）は、ＰチャネルＭＯＳＦＥＴ（以後、ＰＭＯＳトランジスタと呼称）よりもチャネル抵抗が小さいので、上述した半導体基板のエッチングによりソース・ドレイン層がさらに浅くなって寄生抵抗が僅かでも増加すると、トランジスタの動作特性には無視できない影響が現れる。
【０００５】
しかし、従来においては、レジスト除去に起因する半導体基板のエッチングについては特に課題として認識はされていなかった。例えば、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを組み合わせて用いるＣＭＯＳ（Complementary MOS）トランジスタにおいては、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとを隣接して形成するが、ＮＭＯＳトランジスタに対する特段の配慮がなされていたわけではなかった。
【０００６】
以下、図４２〜図４９を用いて従来のＣＭＯＳトランジスタの製造方法について説明する。
【０００７】
まず、図４２に示す工程において、シリコン基板１の表面内に素子分離絶縁膜２を選択的に形成して、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを形成するＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲを規定する。そして、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲに対応して、シリコン基板１の表面内にＮ型不純物を含んだＮウエル領域ＮＷとＰ型不純物を含んだＰウエル領域ＰＷとを形成する。そして、シリコン基板１上にゲート絶縁膜３を形成し、その上にポリシリコン膜４を形成する。
【０００８】
次に、図４３に示す工程においてポリシリコン膜４上にレジスト（図示せず）を配設し、写真製版により当該レジストをパターニングしてレジストマスクを形成する。そして、レジストマスクを用いてポリシリコン膜４をパターニングし、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１および４２を形成する。
【０００９】
次に、図４４に示す工程において写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ１を形成し、ＮＭＯＳ領域ＮＲにおいてはゲート電極４１を注入マスクとしてシリコン基板１内にＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のエクステンション層５１を形成する。１対のエクステンション層５１はゲート電極４１の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４１の下部のシリコン基板１の領域がチャネル領域となる。
【００１０】
ここで、エクステンション層は、後に形成されるソース・ドレイン主要層よりも浅い接合となるように形成される不純物導入層であり、ソース・ドレイン主要層と同一導電型であり、ソース・ドレイン層として機能するのでソース・ドレインエクステンション層と呼称すべきであるが、便宜的にエクステンション層と呼称する。
【００１１】
レジストマスクＲ１を除去した後、図４５に示す工程において、写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ２を形成し、ＰＭＯＳ領域ＰＲにおいてはゲート電極４２を注入マスクとしてシリコン基板１内にＰ型不純物をイオン注入し、シリコン基板１の表面内に１対のエクステンション層５２を形成する。１対のエクステンション層５２はゲート電極４２の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４２の下部のシリコン基板１の領域がチャネル領域となる。
【００１２】
レジストマスクＲ２を除去した後、図４６に示す工程において、シリコン基板１の全面を覆うようにシリコン酸化膜（図示せず）を形成し、当該シリコン酸化膜をゲート電極４１および４２の側壁部のみに残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３とともに異方性エッチングにより除去して、側壁保護膜（サイドウォール絶縁膜）６を形成する。
【００１３】
なお、側壁保護膜６はゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３の上部にも形成され、当該ゲート絶縁膜３と側壁保護膜６とで２層構造となるが、簡略化のため図４６以後においては１層の側壁保護膜６として示している。
【００１４】
次に、図４７に示す工程において写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ３を形成し、ＮＭＯＳ領域ＮＲにおいてはゲート電極４１および側壁保護膜６を注入マスクとしてシリコン基板１内にＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン層７１を形成する。
【００１５】
レジストマスクＲ３を除去した後、図４８に示す工程において、写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ４を形成し、ＰＭＯＳ領域ＰＲにおいてはゲート電極４２および側壁保護膜６を注入マスクとしてシリコン基板１内にＰ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン層７２を形成する。
【００１６】
次に、図４９に示す工程において、シリコン基板１の全面を覆うようにタングステン、コバルトあるいはチタン等の高融点金属膜を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１および４２の露出面と高融点金属膜の接触している部分にシリサイド膜１０を形成する。その後、シリサイド化されずに残った高融点金属膜を除去することで、図４９に示すＣＭＯＳトランジスタ９０が得られる。
【００１７】
【発明が解決しようとする課題】
以上説明したように、従来の製造方法においては、ＮＭＯＳ領域ＮＲのエクステンション層５１は、レジストマスクＲ１およびＲ２の除去工程において２回のエッチングを被り、ゲート絶縁膜３はこれを阻止できない。なお、レジストマスクＲ３およびＲ４を除去する工程においてはエクステンション層５１ではなく、ソース・ドレイン層７１がエッチングを被る。
【００１８】
先に説明したようにエクステンション層は、ソース・ドレイン主要層よりも浅く形成されているので、シリコン基板１がエッチングされることによる影響はソース・ドレイン主要層よりも顕著に現れる。しかも、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとでは、使用するキャリアの移動度の違いから、ＮＭＯＳトランジスタの方がチャネル抵抗が低く、寄生抵抗である拡散層の抵抗の増大による影響はＰＭＯＳトランジスタよりも大きい。
【００１９】
このように、従来の半導体装置の製造方法においては、ＮＭＯＳトランジスタに対する半導体基板のエッチングによる影響を考慮していなかったので、寄生抵抗の増大に伴う電流駆動能力の低下、ひいては半導体集積回路の動作速度の低下を招くという問題を有していた。
【００２０】
本発明は上記のような問題点を解消するためになされたもので、ＮＭＯＳトランジスタに対する半導体基板のエッチングによる影響を考慮して、寄生抵抗の増大を防止することで電流駆動能力の低下を防止し、半導体集積回路の動作速度の低下を防止した半導体装置の製造方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本発明に係る請求項１記載の半導体装置の製造方法は、（ａ）第１領域および第２領域を有する半導体基板を準備する工程と、（ｂ）前記半導体基板の前記第１領域上に第１のゲート絶縁膜を形成し、前記半導体基板の前記第２領域上に第２のゲート絶縁膜を形成する工程と、（ｃ）前記第１のゲート絶縁膜上に第１のゲート電極を形成し、前記第２のゲート絶縁膜上に第２のゲート電極を形成する工程と、（ｄ）前記（ｃ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第１レジストマスクを形成する工程と、（ｅ）前記（ｄ）工程後、前記第１レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物をイオン注入し、前記第１のゲート絶縁膜の下方を挟むように第１のエクステンション層を形成する工程と、（ｆ）前記（ｅ）工程後、前記第１レジストマスクを除去する工程と、（ｇ）前記（ｆ）工程後、前記半導体基板、前記第１のゲート電極の上部、前記第１のゲート電極の側部、前記第２のゲート電極の上部および前記第２のゲート電極の側部を覆う絶縁膜であって、シリコン酸化膜またはシリコン窒化膜からなる絶縁膜を形成する工程と、（ｈ）前記（ｇ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第２レジストマスクを形成する工程と、（ｉ）前記（ｈ）工程後、前記第２レジストマスクの存在下で、且つ、前記絶縁膜が前記第２のゲート電極の側部を覆った状態で、前記半導体基板の前記第２領域中にＰ型不純物をイオン注入し、前記第２のゲート絶縁膜の下方を挟むように第２のエクステンション層を形成する工程と、（ｊ）前記（ｉ）工程後、前記第２レジストマスクを除去する工程と、（ｋ）前記（ｊ）工程後、前記第１のゲート電極の側部に第１のサイドウォールを形成し、前記第２のゲート電極の側部に第２のサイドウォールを形成する工程と、（ｌ）前記（ｋ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第３レジストマスクを形成する工程と、（ｍ）前記（ｌ）工程後、前記第３レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物を注入し、前記第１のゲート絶縁膜の下方を挟むように第１のソースおよび第１のドレインを形成する工程と、（ｎ）前記（ｍ）工程後、前記第３レジストマスクを除去する工程と、（ｏ）前記（ｋ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第４レジストマスクを形成する工程と、（ｐ）前記（ｏ）工程後、前記第４レジストマスクの存在下で、前記半導体基板の前記第２領域中にＰ型不純物を注入し、前記第２のゲート絶縁膜の下方を挟むように第２のソースおよび第２のドレインを形成する工程と、（ｑ）前記（ｐ）工程後、前記第４レジストマスクを除去する工程とを備えている。
【００２２】
本発明に係る請求項２記載の半導体装置の製造方法は、（ａ）第１領域および第２領域を有する半導体基板を準備する工程と、（ｂ）前記半導体基板の前記第１領域上に第１のゲート絶縁膜を形成し、前記半導体基板の前記第２領域上に第２のゲート絶縁膜を形成する工程と、（ｃ）前記第１のゲート絶縁膜上に第１のゲート電極を形成し、前記第２のゲート絶縁膜上に第２のゲート電極を形成する工程と、（ｄ）前記（ｃ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第１レジストマスクを形成する工程と、（ｅ）前記（ｄ）工程後、前記第１レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物をイオン注入し、前記第１のゲート絶縁膜の下方を挟むように第１のエクステンション層を形成する工程と、（ｆ）前記（ｅ）工程後、前記第１レジストマスクを除去する工程と、（ｇ）前記（ｆ）工程後、前記半導体基板、前記第１のゲート電極の上部、前記第１のゲート電極の側部、前記第２のゲート電極の上部および前記第２のゲート電極の側部を覆う絶縁膜であって、シリコン酸化膜またはシリコン窒化膜からなる絶縁膜を形成する工程と、（ｈ）前記（ｇ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第２レジストマスクを形成する工程と、（ｉ）前記（ｈ）工程後、前記第２レジストマスクの存在下で、且つ、前記絶縁膜が前記第２のゲート電極の側部を覆った状態で、前記半導体基板の前記第２領域中にＰ型不純物をイオン注入し、前記第２のゲート絶縁膜の下方を挟むように第２のエクステンション層を形成する工程と、（ｊ）前記（ｉ）工程後、前記第２レジストマスクを除去する工程と、（ｋ）前記（ｊ）工程後、前記第１のゲート電極の側部に第１のサイドウォールを形成し、前記第２のゲート電極の側部に第２のサイドウォールを形成する工程と、（ｌ）前記（ｋ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第３レジストマスクを形成する工程と、（ｍ）前記（ｌ）工程後、前記第３レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物を注入し、前記第１のゲート絶縁膜の下方を挟むように第１のソースおよび第１のドレインを形成する工程と、（ｎ）前記（ｍ）工程後、前記第３レジストマスクを除去する工程と、（ｏ）前記（ｋ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第４レジストマスクを形成する工程と、（ｐ）前記（ｏ）工程後、前記第４レジストマスクの存在下で、前記半導体基板の前記第２領域中にＰ型不純物を注入し、前記第２のゲート絶縁膜の下方を挟むように第２のソースおよび第２のドレインを形成する工程と、（ｑ）前記（ｐ）工程後、前記第４レジストマスクを除去する工程とを備えている。
【００２３】
本発明に係る請求項３記載の半導体装置の製造方法は、（ａ）第１領域および第２領域を有する半導体基板を準備する工程と、（ｂ）前記半導体基板の前記第１領域上に第１のゲート絶縁膜を形成し、前記半導体基板の前記第２領域上に第２のゲート絶縁膜を形成する工程と、（ｃ）前記第１のゲート絶縁膜上に第１のゲート電極を形成し、前記第２のゲート絶縁膜上に第２のゲート電極を形成する工程と、（ｄ）前記（ｃ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第１レジストマスクを形成する工程と、（ｅ）前記（ｄ）工程後、前記第１レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物をイオン注入し、前記第１のゲート絶縁膜の下方を挟むように第１のエクステンション層を形成する工程と、（ｆ）前記（ｅ）工程後、前記第１レジストマスクを除去する工程と、（ｇ）前記（ｆ）工程後、前記半導体基板を覆う絶縁膜であって、シリコン酸化膜またはシリコン窒化膜からなる絶縁膜を形成する工程と、（ｈ）前記（ｇ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第２レジストマスクを形成する工程と、（ｉ）前記（ｈ）工程後、前記第２レジストマスクの存在下で、且つ、前記絶縁膜が前記第２のゲート電極の側部を覆った状態で、前記半導体基板の前記第２領域中にＰ型不純物をイオン注入し、前記第２のゲート絶縁膜の下方を挟むように第２のエクステンション層を形成する工程と、（ｊ）前記（ｉ）工程後、前記第２レジストマスクを除去する工程と、（ｋ）前記（ｊ）工程後、前記第１のゲート電極の側部に第１のサイドウォールを形成し、前記第２のゲート電極の側部に第２のサイドウォールを形成する工程と、前記第１のサイドウォールおよび前記第２のサイドウォールを形成後、（ｌ）前記（ｋ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第３レジストマスクを形成する工程と、（ｍ）前記（ｌ）工程後、前記第３レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物を注入し、前記第１のゲート絶縁膜の下方を挟むように第１のソースおよび第１のドレインを形成する工程と、（ｎ）前記（ｍ）工程後、前記第３レジストマスクを除去する工程と、（ｏ）前記（ｋ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第４レジストマスクを形成する工程と、（ｐ）前記（ｏ）工程後、前記第４レジストマスクの存在下で、前記半導体基板の前記第２領域中にＰ型不純物を注入し、前記第２のゲート絶縁膜の下方を挟むように第２のソースおよび第２のドレインを形成する工程と、（ｑ）前記（ｐ）工程後、前記第４レジストマスクを除去する工程とを備えている。
【００２５】
本発明に係る請求項４記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜を１ｎｍ〜２０ｎｍの厚さに形成する工程を含んでいる。
【００２６】
本発明に係る請求項５記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜をＣＶＤ法によりシリコン酸化膜として形成する工程を含んでいる。
【００２７】
本発明に係る請求項６記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜を熱酸化法によりシリコン酸化膜として形成する工程を含んでいる。
【００２８】
本発明に係る請求項７記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜をＣＶＤ法によりシリコン窒化膜として形成する工程を含んでいる。
【００２９】
本発明に係る請求項８記載の半導体装置の製造方法は、前記絶縁膜を形成する工程が、前記絶縁膜を熱窒化法によりシリコン窒化膜として形成する工程を含んでいる。
【００３０】
【発明の実施の形態】
＜Ａ．実施の形態１＞
ＣＭＯＳトランジスタの製造において、ＮＭＯＳ領域のエクステンション層が浅くなることを防止するための最も単純な方法としては、ＮＭＯＳ領域のエクステンション層をＰＭＯＳ領域よりも後に形成すれば良い。
【００３１】
すなわち、ＣＭＯＳトランジスタにおいてエクステンション層およびソース・ドレイン主要層を形成するには、ＮＭＯＳ領域およびＰＭＯＳ領域のそれぞれにおいて、レジストマスクの形成のための写真製版工程が少なくとも２回は必要であるが、ＰＭＯＳ領域におけるエクステンション層の形成を、ＮＭＯＳ領域よりも先に行うことで、ＮＭＯＳ領域のエクステンション層がエッチングを被る回数を低減することができ、エクステンション層が浅くなることを防止することができる。
【００３２】
＜Ａ−１．製造方法＞
以下、図１〜図１０を用いて本発明に係る実施の形態１として、ＣＭＯＳトランジスタ１００の製造方法について説明する。なお、ＣＭＯＳトランジスタ１００の構成は、最終工程を説明する図１０において示される。
【００３３】
まず、図１に示す工程において、シリコン基板１の表面内に素子分離絶縁膜２を選択的に形成して、ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを形成するＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲを規定する。そして、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲに対応して、シリコン基板１の表面内にＮ型不純物を含んだＮウエル領域ＮＷとＰ型不純物を含んだＰウエル領域ＰＷとを形成する。
【００３４】
さらに、シリコン基板１上全面にシリコン酸化膜、シリコン窒化膜、金属酸化膜あるいはこれらの組み合わせで構成される多層膜によってゲート絶縁膜３を形成する。ゲート絶縁膜３の厚さはシリコン酸化膜の誘電率で換算した膜厚（以下、換算膜厚と呼称）が１ｎｍ〜２０ｎｍ程度となるように設定される。
【００３５】
そして、ゲート絶縁膜３の上部全面にＣＶＤ法により厚さ５０〜３００ｎｍのポリシリコン膜４を形成する。なお、ポリシリコン膜４は、リン（Ｐ）やボロン（Ｂ）などの不純物を有したドープトポリシリコン膜であっても良いし、ノンドープポリシリコン膜であっても良い。ドープトポリシリコンの形成においては、ＣＶＤ法による堆積中に不純物を導入するようにしても良いし、ノンドープポリシリコン膜を形成した後にイオン注入により不純物を導入するようにしても良い。また、リンやボロンなどの不純物だけでなく、フッ素（Ｆ）や窒素（Ｎ）などの不純物を有していても良い。
【００３６】
また、ポリシリコン膜の代わりに、アモルファスシリコン膜を形成するようにしても良い。
【００３７】
次に、図２に示す工程においてポリシリコン膜４上全面にレジスト（図示せず）を配設し、写真製版により当該レジストをパターニングしてレジストマスクを形成する。そして、レジストマスクを用いてポリシリコン膜４をパターニングし、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１および４２を形成する。
【００３８】
次に、図３に示す工程において写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ１１を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＰＭＯＳ領域ＰＲにおいてシリコン基板１内にヒ素（Ａｓ）あるいはリンのＮ型不純物をイオン注入してポケット層９２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【００３９】
この注入に際しては、所定方向からの注入が終了すると、次に、シリコン基板１を所定角度で面内回転させて再び注入を行うというように、シリコン基板１を断続的に回転させることで、ゲート電極４２の側面外方のシリコン基板１内に斜め方向からＮ型不純物を注入することができる。
【００４０】
ポケット層９２はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部はゲート電極４２の下部の領域まで延在している。なお、ポケット層９２はゲート電極４２の下部の領域にできるだけ入り込むようにすることが望ましいが、シリコン基板１の傾斜角度は半導体装置のレイアウトによって決まり、図３のように比較的大きな角度で注入せざるを得ず、ゲート電極４２の下部の領域にはあまり入り込めない場合もある。
【００４１】
ポケット層９２はソース・ドレイン層とは反対の導電型の不純物を含み、ドレイン層からの空乏層の水平方向の広がりを抑制してパンチスルーを防止する目的で設けられている。なお、ポケット層９２はゲート電極４２の下部において局所的に不純物濃度を高めているだけなので、しきい値電圧を上昇させることはない。
【００４２】
次に、図４に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４２を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層５２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【００４３】
１対のエクステンション層５２はゲート電極４２の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４２の下部のシリコン基板１の領域がチャネル領域となる。
【００４４】
ここで、エクステンション層は、後に形成されるソース・ドレイン主要層よりも浅い接合となるように形成される不純物導入層であり、ソース・ドレイン主要層と同一導電型であり、ソース・ドレイン層として機能するのでソース・ドレインエクステンション層と呼称すべきであるが、便宜的にエクステンション層と呼称する。
【００４５】
なお、エクステンション層５２の形成によりポケット層９２はその大部分がエクステンション層５２に覆われるが、エクステンション層５２の先端部の先のチャネル領域においてはポケット層９２が残っている。
【００４６】
次に、レジストマスクＲ１１を除去した後、図５に示す工程において、写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ１２を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＮＭＯＳ領域ＮＲにおいてシリコン基板１内にボロン等のＰ型不純物をイオン注入してポケット層９１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【００４７】
ポケット層９１はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は ゲート電極４１の下部の領域まで延在している。
【００４８】
ポケット層９１はソース・ドレイン層とは反対の導電型の不純物を含み、パンチスルーを防止する目的で設けられていることは、ポケット層９２と同様である。
【００４９】
次に、図６に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【００５０】
１対のエクステンション層５１はゲート電極４１の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４１の下部のシリコン基板１の領域がチャネル領域となる。
【００５１】
なお、エクステンション層５１の形成によりポケット層９１はその大部分がエクステンション層５１に覆われるが、エクステンション層５１の先端部の先のチャネル領域においてはポケット層９１が残っている。
【００５２】
レジストマスクＲ１２を除去した後、図７に示す工程において、シリコン基板１の全面を覆うように厚さ１０〜２００ｎｍのシリコン酸化膜（図示せず）をＣＶＤ法により形成し、当該シリコン酸化膜をゲート電極４１および４２の側壁部のみに残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３とともに異方性エッチングにより除去して側壁保護膜（サイドウォール絶縁膜）６を形成する。なお、側壁保護膜はシリコン酸化膜に限定されず、シリコン窒化膜でも良いし、シリコン酸化膜とシリコン窒化膜との積層膜であっても良い。
【００５３】
また、側壁保護膜６はゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３の上部にも形成され、当該ゲート絶縁膜３と側壁保護膜６とで２層構造となるが、簡略化のため図７以後においては１層の側壁保護膜６として示している。
【００５４】
次に、図８に示す工程において、写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ１３を形成し、ＰＭＯＳ領域ＰＲにおいてはゲート電極４２および側壁保護膜６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層７２を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【００５５】
レジストマスクＲ１３を除去した後、図９に示す工程において、写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ１４を形成し、ＮＭＯＳ領域ＮＲにおいてはゲート電極４１および側壁保護膜６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層７１を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【００５６】
その後、８００〜１１００℃の温度条件下で、１秒〜３６０分の熱処理を行うことでソース・ドレイン主要層７１および７２を活性化する。
【００５７】
なお、ソース・ドレイン主要層７１および７２はエクステンション層５１および５２よりも接合深さが深くなるように形成される。
【００５８】
次に、図１０に示す工程において、シリコン基板１の全面を覆うように厚さ１〜１６ｎｍの高融点金属膜、例えばコバルト膜（図示せず）を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１および４２の露出面とコバルト膜との接触部分にコバルトシリサイド膜８Ａおよび１０Ａを形成する。その後、シリサイド化されずに残ったコバルト膜を除去することで、ＣＭＯＳトランジスタ１００が得られる。
【００５９】
＜Ａ−２．作用効果＞
以上説明したように、ＣＭＯＳトランジスタにおいてエクステンション層およびソース・ドレイン主要層を形成するには、ＮＭＯＳ領域およびＰＭＯＳ領域のそれぞれにおいて、レジストマスクの形成のために２回の写真製版工程を行う。
【００６０】
そして、レジストマスクの除去においてはアンモニア過水（アンモニア、過酸化水素水、水の混合液）をエッチング液として使用するのでシリコン基板１が僅かながらもエッチングされる。ＮＭＯＳ領域ＮＲのエクステンション層５１は、図６に示す工程でエクステンション層５１を形成した後に、側壁保護膜６の形成前までは、図７に示す工程でＰＭＯＳ領域ＰＲのレジストマスクＲ１２を除去する際にエッチングを被るだけである。従って、側壁保護膜６の形成までにエクステンション層５１が２回のエッチングを被っていた従来の製造方法に比べてエッチング量は少なくなる。
【００６１】
この結果、ＣＭＯＳトランジスタ１００において最終的に残るエクステンション層５１の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止されて、半導体集積回路の動作速度の低下が防止されることになる。
【００６２】
なお、ＰＭＯＳ領域ＰＲのエクステンション層５２は、レジストマスクＲ１１およびＲ１２の除去によって２回のエッチングを被ることになるが、Ｐ型不純物は、Ｎ型不純物に比べて拡散量が大きく、Ｐ型不純物拡散層であるエクステンション層５２はＮ型不純物拡散層であるエクステンション層５１よりも深く形成されている。従って、エッチングにより除去される量がエクステンション層５２よりも多くても、それによってエクステンション層５１の抵抗がエクステンション層５２よりも大きくなるということはない。すなわち、エッチングに対する余裕度は、エクステンション層５２の方が大きい。
【００６３】
なお、エクステンション層５１および５２の接合深さは、設計ルールやゲート長等で定義される半導体装置の集積度によって異なるが、本発明はエクステンション層の接合深さが０．１μｍ以下、その最大不純物濃度が１×１０19〜１×１０21／ｃｍ3の半導体装置への適用を想定している。
【００６４】
図１１にエクステンション層５１および５２における不純物濃度分布を示す。図１１において、横軸に基板表面からの深さを、縦軸に不純物濃度を示し、この例では基板表面近傍で最大不純物濃度が１×１０21／ｃｍ3、深さ０．１μｍの位置での不純物濃度が１×１０15／ｃｍ3となっている。
【００６５】
図１１に示されるようにエクステンション層５１および５２においては、基板表面近傍において不純物濃度が最大となり、基板内深くになるにつれて濃度が下がるような分布となっている。なお、このような構成のエクステンション層を使用することで、抵抗値を低くでき、また短チャネル効果の抑制を効果的に行うことができる。
【００６６】
また、先に説明したようにＮＭＯＳトランジスタとＰＭＯＳトランジスタとでは、使用するキャリアの移動度の違いから、ＮＭＯＳトランジスタの方がチャネル抵抗が低く、寄生抵抗である拡散層の抵抗の増大による影響はＰＭＯＳトランジスタよりも大きいので、エクステンション層５１の抵抗値の増大を優先的に防止することは、半導体集積回路の動作速度の低下を防止するという点でより有効である。
【００６７】
なお、ＮＭＯＳ領域ＮＲのソース・ドレイン主要層７１はレジストマスクＲ１４の除去に際して、またＰＭＯＳ領域ＰＲのソース・ドレイン主要層７２はレジストマスクＲ１３およびＲ１４の除去に際してエッチングを被るが、ソース・ドレイン主要層７１および７２の表面には、図１０を用いて説明したようにコバルトシリサイド膜８Ａが形成され、抵抗値は低く保たれるので、エッチングにより接合深さが浅くなることによる影響は小さくなる。
【００６８】
＜Ｂ．実施の形態２＞
以上説明した本発明に係る実施の形態１においては、ＮＭＯＳ領域のエクステンション層５１をＰＭＯＳ領域のエクステンション層５２よりも後に形成することで、ＮＭＯＳ領域のエクステンション層５１がエッチングを被る回数を低減して、エクステンション層が浅くなることを防止する方法について説明したが、以下に説明する本発明に係る実施の形態２においては、エクステンション層を保護絶縁膜で覆うことでエクステンション層のエッチングを防止する方法について説明する。
【００６９】
＜Ｂ−１．製造方法＞
以下、図１２〜図１９を用いて本発明に係る実施の形態２として、ＣＭＯＳトランジスタ２００の製造方法について説明する。なお、ＣＭＯＳトランジスタ２００の構成は、最終工程を説明する図１９において示される。なお、実施の形態１と同一の構成については同一の符号を付し、重複する説明は省略する。
【００７０】
まず、図１および図２を用いて説明した工程を経て、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１および４２をパターニングする。
【００７１】
次に、図１２に示す工程において、写真製版によりＰＭＯＳ領域ＰＲ上を覆うようにレジストマスクＲ１５を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＮＭＯＳ領域ＮＲにおいてシリコン基板１内にボロン等のＰ型不純物をイオン注入してポケット層９１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【００７２】
ポケット層９１はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は ゲート電極４１の下部の領域まで延在している。
【００７３】
次に、図１３に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【００７４】
次に、レジストマスクＲ１５を除去した後、図１４に示す工程において、シリコン基板１の全面に、ＣＶＤ法によりシリコン酸化膜で厚さ１〜２０ｎｍの保護絶縁膜１４を形成する。なお、ＣＶＤ法により形成したシリコン酸化膜はステップカバレッジの良好な保護絶縁膜１４となる。
【００７５】
次に、図１５に示す工程において、写真製版によりＮＭＯＳ領域ＮＲ上を覆うようにレジストマスクＲ１６を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＰＭＯＳ領域ＰＲにおいてシリコン基板１内にヒ素（Ａｓ）あるいはリン等のＮ型不純物をイオン注入してポケット層９２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。ポケット層９２はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は、ゲート電極４２の下部の領域まで延在している。
【００７６】
次に、図１６に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４２を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層５２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【００７７】
レジストマスクＲ１６を除去した後、図１７に示す工程において、保護絶縁膜１４の上部全面を覆うように厚さ１０〜２００ｎｍのシリコン酸化膜６をＣＶＤ法により形成する。
【００７８】
次に、図１８に示す工程において、保護絶縁膜１４およびシリコン酸化膜６がゲート電極４１および４２の側壁部に残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３とともに保護絶縁膜１４およびシリコン酸化膜６を異方性エッチングにより除去して、側壁保護膜（サイドウォール絶縁膜）１６を形成する。
【００７９】
側壁保護膜１６は保護絶縁膜１４とシリコン酸化膜６とで２層構造となり、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３の上部にも形成される。
【００８０】
以後は、図８を用いて説明した工程と同様の工程を経て、ＰＭＯＳ領域ＰＲにおいてゲート電極４２および側壁保護膜１６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層７２を形成し、また、図９を用いて説明した工程と同様の工程を経て、ＮＭＯＳ領域ＮＲにおいてゲート電極４１および側壁保護膜１６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層７１を形成する。なお、ソース・ドレイン主要層７１および７２の形成順序は、上記に限定されるものではない。
【００８１】
その後、８００〜１１００℃の温度条件下で、１秒〜３６０分の熱処理を行うことでソース・ドレイン主要層７１および７２を活性化する。
【００８２】
そして、図１９に示す工程において、シリコン基板１の全面を覆うように厚さ１〜１６ｎｍの高融点金属膜、例えばコバルト膜（図示せず）を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１および４２の露出面とコバルト膜との接触部分にコバルトシリサイド膜８Ａおよび１０Ａを形成する。その後、シリサイド化されずに残ったコバルト膜を除去することで、ＣＭＯＳトランジスタ２００が得られる。
【００８３】
＜Ｂ−２．作用効果＞
以上説明したように、本実施の形態においては、ＮＭＯＳ領域ＮＲのエクステンション層５１はＰＭＯＳ領域ＰＲのエクステンション層５２よりも先に形成することになるが、図１３に示す工程でエクステンション層５１を形成した後に、ＰＭＯＳ領域ＰＲのレジストマスクＲ１５を除去する際にエッチングを被るだけであり、その後は保護絶縁膜１４で覆われて保護されるのでエッチングを被ることはなく、エクステンション層５１が２回のエッチングを被っていた従来の製造方法に比べてエッチング量は少なくなる。
【００８４】
この結果、エクステンション層５１の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止されて、半導体集積回路の動作速度の低下が防止されることになる。
【００８５】
また、エクステンション層５１を構成するヒ素やリンは、エクステンション層５２を構成するボロンに比べて拡散係数が小さく、エクステンション層５２を形成後にエクステンション層５１を形成する場合には、エクステンション層５１の活性化のための熱処理を行うと、その条件ではエクステンション層５２のボロンが拡散し過ぎるので、エクステンション層５２の活性化に十分な熱処理（高温、長時間）ができないが、本実施の形態においては、エクステンション層５１を先に形成できるので、エクステンション層５１形成直後に、エクステンション層５１の活性化のための熱処理を行うことができ、イオン注入による基板の損傷回復や不純物の拡散を確実に行うことができる。
【００８６】
なお、熱処理は、エクステンション層５２の形成後にも行うので、その際にもエクステンション層５１の活性化が促進されることを考慮して、エクステンション層５１形成直後の熱処理条件が設定される。
【００８７】
なお、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１および４２をパターニングした直後に保護絶縁膜１４を形成し、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲに、エクステンション層５１および５２を形成するようにしても良い。この場合、エクステンション層５１を構成するヒ素あるいはリンは、エクステンション層５２を構成するボロンやＢＦ2と同様に保護絶縁膜１４およびゲート絶縁膜３中に注入され、熱処理により拡散してシリコン基板１中に浅い拡散層であるエクステンション層５１および５２を形成することになる。但し、特にヒ素はシリコン酸化膜中を拡散しにくいので、よりシリコン基板１に近い位置に注入する、エクステンション層５１を先に形成して熱処理を行い、エクステンション層５２の形成後に、エクステンション層５２の拡散のための熱処理を利用して再度熱処理を行うなどの工夫が望ましい。
【００８８】
＜Ｂ−３．変形例＞
以上の説明においては、保護絶縁膜１４をＣＶＤ法により形成するとしたが、ＣＶＤ法に限定されるものではなく、熱酸化法により形成しても良い。基板表面の保護絶縁膜である保護絶縁膜１４を膜厚制御の容易な熱酸化により形成することで、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【００８９】
また、基板表面の保護絶縁膜としてはシリコン酸化膜に限定されるものではなく、シリコン酸化膜の代わりにＣＶＤ法により形成したシリコン窒化膜を用いても良い。
【００９０】
シリコン窒化膜はシリコン酸化膜に比べて、アンモニア過水に対してエッチングされにくいので、シリコン酸化膜を使用する場合よりも薄く、厚さ１〜１５ｎｍに設定され、デバイス特性への影響を軽減することができる。
【００９１】
また、上記シリコン窒化膜は熱窒化法により形成しても良い。膜厚制御の容易な熱窒化法により形成することで、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【００９２】
＜Ｃ．実施の形態３＞
以上説明した実施の形態１および２においては、１種類のＣＭＯＳトランジスタを例に採り、特にＮＭＯＳ領域での半導体基板のエッチングを防止する方法について説明したが、本発明に係る実施の形態３においては、異なる電源電圧で動作する２種類のＣＭＯＳトランジスタを例に採り、ＮＭＯＳ領域での半導体基板のエッチングを防止する方法について説明する。
【００９３】
＜Ｃ−１．製造方法＞
以下、図２０〜図３３を用いて本発明に係る実施の形態３として、低電圧ＣＭＯＳトランジスタ１００Ａおよび高電圧ＣＭＯＳトランジスタ１００Ｂを有する半導体装置の製造方法について説明する。なお、低電圧ＣＭＯＳトランジスタ１００Ａおよび高電圧ＣＭＯＳトランジスタ１００Ｂの構成は、最終工程を説明する図３３において示される。なお、実施の形態１と同一の構成については同一の符号を付し、重複する説明は省略する。
【００９４】
まず、図２０に示す工程において、シリコン基板１の表面内に素子分離絶縁膜２を選択的に形成して、低電圧ＮＭＯＳトランジスタおよび低電圧ＰＭＯＳトランジスタを形成する低電圧ＮＭＯＳ領域ＬＮＲおよび低電圧ＰＭＯＳ領域ＬＰＲを規定するとともに、高電圧ＮＭＯＳトランジスタおよび高電圧ＰＭＯＳトランジスタを形成する高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲを規定する。
【００９５】
そして、低電圧ＮＭＯＳ領域ＬＮＲおよび高電圧ＮＭＯＳ領域ＨＮＲ、低電圧ＰＭＯＳ領域ＬＰＲおよび高電圧ＰＭＯＳ領域ＨＰＲに対応して、シリコン基板１の表面内にＰ型不純物を含んだＰウエル領域ＰＷ、Ｎ型不純物を含んだＮウエル領域ＮＷとを形成する。
【００９６】
さらに、シリコン基板１の低電圧ＮＭＯＳ領域ＬＮＲおよび低電圧ＰＭＯＳ領域ＬＰＲ上全面に、シリコン酸化膜、シリコン窒化膜、金属酸化膜あるいはこれらの組み合わせで構成される多層膜によってゲート絶縁膜３Ａを形成する。また、シリコン基板１の高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上全面にはシリコン酸化膜、シリコン窒化膜、金属酸化膜あるいはこれらの組み合わせで構成される多層膜でゲート絶縁膜３Ｂを形成する。
【００９７】
ここで、ゲート絶縁膜３Ａの厚さはシリコン酸化膜への換算膜厚が１ｎｍ〜４ｎｍ程度となるように設定され、ゲート絶縁膜３Ｂの厚さはシリコン酸化膜への換算膜厚が５ｎｍ〜１０ｎｍ程度となるように設定される。
【００９８】
そして、ゲート絶縁膜３Ａおよび３Ｂの上部全面にＣＶＤ法により厚さ５０〜３００ｎｍのポリシリコン膜４を形成する。
【００９９】
次に、図２１に示す工程においてポリシリコン膜４上全面にレジスト（図示せず）を配設し、写真製版により当該レジストをパターニングしてレジストマスクを形成する。そして、レジストマスクを用いてポリシリコン膜４をパターニングし、低電圧ＮＭＯＳ領域ＬＮＲおよび低電圧ＰＭＯＳ領域ＬＰＲ上にはゲート電極４１および４２を形成し、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上にはゲート電極４３および４４を形成する。
【０１００】
次に、図２２に示す工程において写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、低電圧ＰＭＯＳ領域ＰＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２１を形成する。そして、高電圧ＮＭＯＳ領域ＨＮＲにおいては、ゲート電極４３を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層２５を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０15／ｃｍ2である。
【０１０１】
１対のエクステンション層２５はゲート電極４３の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４３の下部のシリコン基板１の領域がチャネル領域となる。
【０１０２】
レジストマスクＲ２１を除去した後、図２３に示す工程において写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、低電圧ＰＭＯＳ領域ＬＰＲおよび高電圧ＮＭＯＳ領域ＨＮＲ上を覆うようにレジストマスクＲ２２を形成する。そして、高電圧ＰＭＯＳ領域ＨＰＲにおいては、ゲート電極４４を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層２６を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０15／ｃｍ2である。
【０１０３】
１対のエクステンション層２６はゲート電極４４の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４４の下部のシリコン基板１の領域がチャネル領域となる。
【０１０４】
ここで、高電圧ＣＭＯＳトランジスタのエクステンション層２５および２６は、深さ約０．１μｍにおいて不純物のピークを有し、そのピーク濃度が１×１０18／ｃｍ3程度となるように設定される。これは、高い電源電圧に起因するホットキャリアの発生を抑制するための設定であり、ＬＤＤ（Lightly Doped Drain）層と呼称することもできる。
【０１０５】
レジストマスクＲ２２を除去した後、図２４に示す工程において、写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２３を形成する。
【０１０６】
そして、シリコン基板１を最大で６０°程度傾け、低電圧ＰＭＯＳ領域ＬＰＲにおいてシリコン基板１内にヒ素あるいはリンのＮ型不純物をイオン注入してポケット層９２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【０１０７】
ポケット層９２はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部はゲート電極４２の下部の領域まで延在している。
【０１０８】
次に、図２５に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４２を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層５２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【０１０９】
１対のエクステンション層５２はゲート電極４２の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４２の下部のシリコン基板１の領域がチャネル領域となる。
【０１１０】
次に、レジストマスクＲ２３を除去した後、図２６に示す工程において、写真製版により、低電圧ＰＭＯＳ領域ＬＰＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２４を形成する。そして、シリコン基板１を最大で６０°程度傾け、低電圧ＮＭＯＳ領域ＬＮＲにおいてシリコン基板１内にボロン等のＰ型不純物をイオン注入してポケット層９１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【０１１１】
ポケット層９１はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は、ゲート電極４１の下部の領域まで延在している。
【０１１２】
次に、図２７に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【０１１３】
１対のエクステンション層５１はゲート電極４１の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４１の下部のシリコン基板１の領域がチャネル領域となる。
【０１１４】
レジストマスクＲ２４を除去した後、図２８に示す工程において、シリコン基板１の全面を覆うように厚さ１０〜２００ｎｍのシリコン酸化膜（図示せず）をＣＶＤ法により形成し、当該シリコン酸化膜がゲート電極４１〜４４の側壁部のみに残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３Ａ、およびゲート電極４３および４４の側面外方のシリコン基板１上のゲート絶縁膜３Ｂとともに異方性エッチングにより除去して側壁保護膜（サイドウォール絶縁膜）６を形成する。なお、側壁保護膜はシリコン酸化膜に限定されず、シリコン窒化膜でも良いし、シリコン酸化膜とシリコン窒化膜との積層膜であっても良い。
【０１１５】
また、側壁保護膜６はゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３Ａの上部およびゲート電極４３および４４の側面外方のシリコン基板１上のゲート絶縁膜３Ｂの上部にも形成され、当該ゲート絶縁膜３Ａおよび３Ｂと側壁保護膜６とで２層構造となるが、簡略化のため図２８以後においては１層の側壁保護膜６として示している。
【０１１６】
次に、図２９に示す工程において、低電圧ＮＭＯＳ領域ＬＮＲ、低電圧ＰＭＯＳ領域ＬＰＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２５を形成する。そして、ゲート電極４３および側壁保護膜６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層２７を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【０１１７】
レジストマスクＲ２５を除去した後、図３０に示す工程において写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、低電圧ＰＭＯＳ領域ＬＰＲおよび高電圧ＮＭＯＳ領域ＨＮＲ上を覆うようにレジストマスクＲ２６を形成する。そしてゲート電極４４および側壁保護膜６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層２８を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【０１１８】
次に、レジストマスクＲ２６を除去した後、図３１に示す工程において、写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２７を形成する。そして、低電圧ＰＭＯＳ領域ＬＰＲにおいてはゲート電極４２および側壁保護膜６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層７２を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【０１１９】
レジストマスクＲ２７を除去した後、図３２に示す工程において、写真製版により、低電圧ＰＭＯＳ領域ＬＰＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ２８を形成する。そして、低電圧ＮＭＯＳ領域ＬＮＲにおいてはゲート電極４１および側壁保護膜６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層７１を形成する。この注入条件は、注入エネルギー１０ｋｅＶ〜１００ｋｅＶ、ドーズ量１×１０14〜１×１０16／ｃｍ2である。
【０１２０】
その後、８００〜１１００℃の温度条件下で、１秒〜３６０分の熱処理を行うことでソース・ドレイン主要層７１、７２および２７および２８を活性化する。
【０１２１】
次に、図３３に示す工程において、シリコン基板１の全面を覆うように厚さ１〜１６ｎｍの高融点金属膜、例えばコバルト膜（図示せず）を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１〜４４の露出面とコバルト膜との接触部分にコバルトシリサイド膜８Ａおよび１０Ａを形成する。その後、シリサイド化されずに残ったコバルト膜を除去することで、低電圧ＣＭＯＳトランジスタ１００Ａおよび高電圧ＣＭＯＳトランジスタ１００Ｂが得られる。
【０１２２】
＜Ｃ−２．作用効果＞
以上説明したように、異なる電源電圧で動作する２種類のＣＭＯＳトランジスタにおいてエクステンション層およびソース・ドレイン主要層を形成するには、低電圧ＣＭＯＳトランジスタおよび高電圧ＣＭＯＳトランジスタのそれぞれにおいて、レジストマスクの形成のために４回の写真製版工程が必要となる。
【０１２３】
しかし、低電圧ＮＭＯＳ領域ＬＮＲのエクステンション層５１の形成を、最後に行うようにすることで、ＣＭＯＳトランジスタ１００Ａにおいて最終的に残るエクステンション層５１は、レジストマスクＲ２４を除去する際にエッチングを被るだけとなり、エッチング量は少なくなる。
【０１２４】
この結果、エクステンション層５１の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止されて、半導体集積回路の動作速度の低下が防止されることになる。
【０１２５】
なお、低電圧ＰＭＯＳ領域ＬＰＲのエクステンション層５２は、レジストマスクＲ２３およびＲ２４の除去によって２回のエッチングを被ることになるが、Ｐ型不純物は、Ｎ型不純物に比べて拡散量が大きく、Ｐ型不純物拡散層であるエクステンション層５２はＮ型不純物拡散層であるエクステンション層５１よりも深く形成されている。従って、エッチングにより除去される量がエクステンション層５２よりも多くても、それによってエクステンション層５１の抵抗がエクステンション層５２よりも大きくなるということはない。すなわち、エッチングに対する余裕度は、エクステンション層５２の方が大きい。
【０１２６】
また、低電圧ＣＭＯＳトランジスタのエクステンション層５１および５２は、高電圧ＣＭＯＳトランジスタ２５および２６よりも浅いのでエッチングによる影響を受けやすいので、高電圧ＣＭＯＳトランジスタ２５および２６よりも後に低電圧ＣＭＯＳトランジスタのエクステンション層５１および５２を形成することで、エクステンション層５１および５２がエッチングを被る回数を低減して、寄生抵抗が増大することを防止できる。また、低電圧ＣＭＯＳトランジスタのチャネル抵抗は、高電圧ＣＭＯＳトランジスタのチャネル抵抗よりも低く、寄生抵抗である拡散層の抵抗の増大による影響は高電圧ＣＭＯＳトランジスタよりも大きいので、低電圧ＣＭＯＳトランジスタのエクステンション層５１および５２の抵抗値の増大を優先的に防止することは、半導体集積回路の動作速度の低下を防止するという点でより有効である。
【０１２７】
なお、本実施の形態では異なる電源電圧で動作する２種類のＣＭＯＳトランジスタを例に採って説明したが、電源電圧が３種類あるいはそれ以上であっても本発明の適用は可能である。すなわち、電源電圧が最低のＣＭＯＳトランジスタおよび、それに次ぐＣＭＯＳトランジスタを、低電圧ＣＭＯＳトランジスタ１００Ａおよび高電圧ＣＭＯＳトランジスタ１００Ｂとして想定し、上述した製造方法を採用すれば、電源電圧が最低のＣＭＯＳトランジスタのエクステンション層が被るエッチングの回数を削減できることは言うまでもない。
【０１２８】
＜Ｄ．実施の形態４＞
以上説明した本発明に係る実施の形態１においては、低電圧ＮＭＯＳ領域のエクステンション層５１を最後に形成することで、低電圧ＮＭＯＳ領域のエクステンション層５１がエッチングを被る回数を低減して、エクステンション層が浅くなることを防止する方法について説明したが、以下に説明する本発明に係る実施の形態４においては、エクステンション層を保護絶縁膜で覆うことでエクステンション層のエッチングを防止する方法について説明する。
【０１２９】
＜Ｄ−１．製造方法＞
以下、図３４〜図４１を用いて本発明に係る実施の形態４として、低電圧ＣＭＯＳトランジスタ２００Ａおよび高電圧ＣＭＯＳトランジスタ２００Ｂを有する半導体装置の製造方法について説明する。なお、低電圧ＣＭＯＳトランジスタ２００Ａおよび高電圧ＣＭＯＳトランジスタ２００Ｂの構成は、最終工程を説明する図４１において示される。なお、実施の形態３と同一の構成については同一の符号を付し、重複する説明は省略する。
【０１３０】
まず、図２０〜図２３を用いて説明した工程を経て、高電圧ＮＭＯＳ領域ＨＮＲのシリコン基板１の表面内に１対のエクステンション層２５を形成し、また、高電圧ＰＭＯＳ領域ＨＰＲにおいては、シリコン基板１の表面内に１対のエクステンション層２６を形成する。
【０１３１】
そして、図３４に示す工程において、写真製版により低電圧ＰＭＯＳ領域ＬＰＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ３１を形成する。そして、シリコン基板１を最大で６０°程度傾け、ＮＭＯＳ領域ＮＲにおいてシリコン基板１内にボロン等のＰ型不純物をイオン注入してポケット層９１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【０１３２】
ポケット層９１はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は、ゲート電極４１の下部の領域まで延在している。
【０１３３】
次に、図３５に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【０１３４】
１対のエクステンション層５１はゲート電極４１の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４１の下部のシリコン基板１の領域がチャネル領域となる。
【０１３５】
次に、レジストマスクＲ３１を除去した後、図３６に示す工程において、シリコン基板１の全面に、ＣＶＤ法により厚さ１〜２０ｎｍの保護絶縁膜１４を形成する。
【０１３６】
次に、図３７に示す工程において、写真製版により、低電圧ＮＭＯＳ領域ＬＮＲ、高電圧ＮＭＯＳ領域ＨＮＲおよび高電圧ＰＭＯＳ領域ＨＰＲ上を覆うようにレジストマスクＲ３２を形成する。
【０１３７】
そして、シリコン基板１を最大で６０°程度傾け、低電圧ＰＭＯＳ領域ＬＰＲにおいてシリコン基板１内にヒ素あるいはリンのＮ型不純物をイオン注入してポケット層９２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜１×１０14／ｃｍ2である。
【０１３８】
ポケット層９２はシリコン基板１の主面に対して斜め方向に延在するように形成され、その先端部は、ゲート電極４２の下部の領域まで延在している。
【０１３９】
次に、図３８に示す工程において、シリコン基板１の傾きを元に戻し、ゲート電極４２を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2をイオン注入して、シリコン基板１の表面内に１対のエクステンション層５２を形成する。この注入条件は、注入エネルギー１ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０13〜４×１０15／ｃｍ2である。
【０１４０】
１対のエクステンション層５２はゲート電極４２の下部のシリコン基板１の領域を間に挟んで、対向するように配設されている。なお、ゲート電極４２の下部のシリコン基板１の領域がチャネル領域となる。
【０１４１】
レジストマスクＲ３２を除去した後、図３９に示す工程において、保護絶縁膜１４の上部全面を覆うように厚さ１０〜２００ｎｍのシリコン酸化膜６をＣＶＤ法により形成する。
【０１４２】
次に、図４０に示す工程において、保護絶縁膜１４およびシリコン酸化膜６がゲート電極４１〜４４の側壁部に残るように、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３Ａとともに保護絶縁膜１４およびシリコン酸化膜６を異方性エッチングにより除去し、また、ゲート電極４３および４４の側面外方のシリコン基板１上のゲート絶縁膜３Ｂとともに保護絶縁膜１４およびシリコン酸化膜６を異方性エッチングにより除去して側壁保護膜１６を形成する。
【０１４３】
側壁保護膜１６は保護絶縁膜１４とシリコン酸化膜６とで２層構造となり、ゲート電極４１および４２の側面外方のシリコン基板１上のゲート絶縁膜３Ａの上部、およびゲート電極４３および４４の側面外方のシリコン基板１上のゲート絶縁膜３Ｂの上部にも形成される。
【０１４４】
以後は、図２９を用いて説明した工程と同様の工程を経て、高電圧ＮＭＯＳ領域ＨＮＲにおいてゲート電極４３および側壁保護膜１６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層２７を形成し、また、図３０を用いて説明した工程と同様の工程を経て、高電圧ＰＭＯＳ領域ＨＰＲにおいてゲート電極４４および側壁保護膜１６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層２８を形成し、また、図３１を用いて説明した工程と同様の工程を経て、低電圧ＰＭＯＳ領域ＬＰＲにおいてゲート電極４２および側壁保護膜１６を注入マスクとしてシリコン基板１内にボロンあるいはＢＦ2等のＰ型不純物をイオン注入して、シリコン基板１の表面内に１対のソース・ドレイン主要層７２を形成し、また、図３２を用いて説明した工程と同様の工程を経て、低電圧ＮＭＯＳ領域ＬＮＲにおいてゲート電極４１および側壁保護膜１６を注入マスクとしてシリコン基板１内にヒ素等のＮ型不純物をイオン注入し、シリコン基板１の表面内に１対のソース・ドレイン主要層７１を形成する。なお、ソース・ドレイン主要層７１、７２、２７および２８の形成順序は上記に限定されるものではない。
【０１４５】
その後、８００〜１１００℃の温度条件下で、１秒〜３６０分の熱処理を行うことでソース・ドレイン主要層７１、７２、２７および２８を活性化する。
【０１４６】
そして、図４１に示す工程において、シリコン基板１の全面を覆うように厚さ１〜１６ｎｍの高融点金属膜、例えばコバルト膜（図示せず）を形成し、高温処理によりシリサイド化して、シリコン基板１、ゲート電極４１および４２の露出面とコバルト膜との接触部分にコバルトシリサイド膜８Ａおよび１０Ａを形成する。その後、シリサイド化されずに残ったコバルト膜を除去することで、低電圧ＣＭＯＳトランジスタ２００Ａおよび高電圧ＣＭＯＳトランジスタ２００Ｂが得られる。
【０１４７】
＜Ｄ−２．作用効果＞
以上説明したように、本実施の形態においては、低電圧ＮＭＯＳ領域ＬＮＲのエクステンション層５１は低電圧ＰＭＯＳ領域ＬＰＲのエクステンション層５２よりも先に形成することになるが、図３５に示す工程でエクステンション層５１を形成した後に、レジストマスクＲ３１を除去する際にエッチングを被るだけであり、その後は保護絶縁膜１４で覆われて保護されるのでエッチングを被ることはなく、エッチング量は少なくなる。
【０１４８】
この結果、エクステンション層５１の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止されて、半導体集積回路の動作速度の低下が防止されることになる。
【０１４９】
なお、本実施の形態においても、実施の形態２と同様にＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲ上にゲート電極４１〜４４をパターニングした直後に保護絶縁膜１４を形成し、ＮＭＯＳ領域ＮＲおよびＰＭＯＳ領域ＰＲに、エクステンション層５１、５２、２５および２６を形成するようにしても良いが、エクステンション層５１および２６の形成においては注入条件および熱処理に工夫が望ましいことは言うまでもない。
【０１５０】
なお、本実施の形態では異なる電源電圧で動作する２種類のＣＭＯＳトランジスタを例に採って説明したが、電源電圧が３種類あるいはそれ以上であっても本発明の適用は可能である。すなわち、電源電圧が最低のＣＭＯＳトランジスタおよび、それに次ぐＣＭＯＳトランジスタを、低電圧ＣＭＯＳトランジスタ２００Ａおよび高電圧ＣＭＯＳトランジスタ２００Ｂとして想定し、上述した製造方法を採用すれば、電源電圧が最低のＣＭＯＳトランジスタのエクステンション層が被るエッチングの回数を削減できることは言うまでもない。
【０１５１】
＜Ｄ−３．変形例＞
以上の説明においては、保護絶縁膜１４をＣＶＤ法により形成するとしたが、ＣＶＤ法に限定されるものではなく、熱酸化法により形成しても良い。基板表面の保護絶縁膜である保護絶縁膜１４を膜厚制御の容易な熱酸化により形成することで、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【０１５２】
また、基板表面の保護絶縁膜としてはシリコン酸化膜に限定されるものではなく、シリコン酸化膜の代わりにＣＶＤ法により形成したシリコン窒化膜を用いても良い。
【０１５３】
シリコン窒化膜はシリコン酸化膜に比べて、アンモニア過水に対してエッチングされにくいので、シリコン酸化膜を使用する場合よりも薄く、厚さ１〜１５ｎｍに設定され、デバイス特性への影響を軽減することができる。
【０１５４】
また、上記シリコン窒化膜は熱窒化法により形成しても良い。膜厚制御の容易な熱窒化法により形成することで、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【０１５５】
【発明の効果】
本発明に係る請求項１ないし請求項３記載の半導体装置の製造方法によれば、Ｎ型不純物をイオン注入して形成された第１のエクステンション層の接合深さが浅くなって、抵抗値すなわち、寄生抵抗値が増大することが防止され、電流駆動能力の低下が防止され、動作速度の低下を防止した半導体装置を得ることができる。また、Ｎ型不純物であるヒ素やリンは、Ｐ型不純物であるボロンに比べて拡散係数が小さいので、Ｐ型不純物をイオン注入して形成された第２のエクステンション層形成後に第１のエクステンション層を形成する場合には、第２のエクステンション層への影響を及ぼすので第１のエクステンション層の活性化のための熱処理を十分に行えないが、本発明においては第１のエクステンション層形成後に第２のエクステンション層を形成するので、第１のエクステンション層の活性化のための熱処理を十分に行うことができ、イオン注入による基板の損傷回復や不純物の拡散を確実に行うことができる。
【０１５９】
本発明に係る請求項４記載の半導体装置の製造方法によれば、絶縁膜を１ｎｍ〜２０ｎｍの厚さに形成するので、絶縁膜が部分的に残る場合でも、デバイス特性への影響を軽減することができる。
【０１６０】
本発明に係る請求項５記載の半導体装置の製造方法によれば、絶縁膜をＣＶＤ法によりシリコン酸化膜として形成するので、ステップカバレッジの良好な絶縁膜を得ることができる。
【０１６１】
本発明に係る請求項６記載の半導体装置の製造方法によれば、絶縁膜を熱酸化法によりシリコン酸化膜として形成するので、膜厚制御が容易にでき、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【０１６２】
本発明に係る請求項７記載の半導体装置の製造方法によれば、絶縁膜をＣＶＤ法によりシリコン窒化膜として形成するのでステップカバレッジの良好な絶縁膜を得ることができるとともに、シリコン窒化膜はアンモニア過水に対してエッチングされにくいので、シリコン酸化膜を使用する場合よりも薄くでき、デバイス特性への影響を軽減することができる。
【０１６３】
本発明に係る請求項８記載の半導体装置の製造方法によれば、絶縁膜を熱窒化法によりシリコン窒化膜として形成するので、膜厚制御が容易にでき、膜厚のばらつきによるデバイス特性のばらつきを低減できる。
【図面の簡単な説明】
【図１】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図２】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図３】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図４】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図５】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図６】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図７】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図８】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図９】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図１０】 本発明に係る実施の形態１の半導体装置の製造工程を示す断面図である。
【図１１】 エクステンション層の不純物濃度分布を示す図である。
【図１２】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１３】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１４】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１５】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１６】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１７】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１８】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図１９】 本発明に係る実施の形態２の半導体装置の製造工程を示す断面図である。
【図２０】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２１】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２２】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２３】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２４】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２５】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２６】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２７】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２８】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図２９】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３０】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３１】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３２】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３３】 本発明に係る実施の形態３の半導体装置の製造工程を示す断面図である。
【図３４】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３５】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３６】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３７】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３８】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図３９】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図４０】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図４１】 本発明に係る実施の形態４の半導体装置の製造工程を示す断面図である。
【図４２】 従来の半導体装置の製造工程を示す断面図である。
【図４３】 従来の半導体装置の製造工程を示す断面図である。
【図４４】 従来の半導体装置の製造工程を示す断面図である。
【図４５】 従来の半導体装置の製造工程を示す断面図である。
【図４６】 従来の半導体装置の製造工程を示す断面図である。
【図４７】 従来の半導体装置の製造工程を示す断面図である。
【図４８】 従来の半導体装置の製造工程を示す断面図である。
【図４９】 従来の半導体装置の製造工程を示す断面図である。
【符号の説明】
３，３Ａ，３Ｂ ゲート絶縁膜、１４ 保護絶縁膜、２５，２６，５１，５２エクステンション層、４１，４２ ゲート電極。
Claims (8)
- （ａ）第１領域および第２領域を有する半導体基板を準備する工程と、
（ｂ）前記半導体基板の前記第１領域上に第１のゲート絶縁膜を形成し、前記半導体基板の前記第２領域上に第２のゲート絶縁膜を形成する工程と、
（ｃ）前記第１のゲート絶縁膜上に第１のゲート電極を形成し、前記第２のゲート絶縁膜上に第２のゲート電極を形成する工程と、
（ｄ）前記（ｃ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第１レジストマスクを形成する工程と、
（ｅ）前記（ｄ）工程後、前記第１レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物をイオン注入し、前記第１のゲート絶縁膜の下方を挟むように第１のエクステンション層を形成する工程と、
（ｆ）前記（ｅ）工程後、前記第１レジストマスクを除去する工程と、
（ｇ）前記（ｆ）工程後、前記半導体基板、前記第１のゲート電極の上部、前記第１のゲート電極の側部、前記第２のゲート電極の上部および前記第２のゲート電極の側部を覆う絶縁膜であって、シリコン酸化膜またはシリコン窒化膜からなる絶縁膜を形成する工程と、
（ｈ）前記（ｇ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第２レジストマスクを形成する工程と、
（ｉ）前記（ｈ）工程後、前記第２レジストマスクの存在下で、且つ、前記絶縁膜が前記第２のゲート電極の側部を覆った状態で、前記半導体基板の前記第２領域中にＰ型不純物をイオン注入し、前記第２のゲート絶縁膜の下方を挟むように第２のエクステンション層を形成する工程と、
（ｊ）前記（ｉ）工程後、前記第２レジストマスクを除去する工程と、
を備える半導体装置の製造方法。 - （ａ）第１領域および第２領域を有する半導体基板を準備する工程と、
（ｂ）前記半導体基板の前記第１領域上に第１のゲート絶縁膜を形成し、前記半導体基板の前記第２領域上に第２のゲート絶縁膜を形成する工程と、
（ｃ）前記第１のゲート絶縁膜上に第１のゲート電極を形成し、前記第２のゲート絶縁膜上に第２のゲート電極を形成する工程と、
（ｄ）前記（ｃ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第１レジストマスクを形成する工程と、
（ｅ）前記（ｄ）工程後、前記第１レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物をイオン注入し、前記第１のゲート絶縁膜の下方を挟むように第１のエクステンション層を形成する工程と、
（ｆ）前記（ｅ）工程後、前記第１レジストマスクを除去する工程と、
（ｇ）前記（ｆ）工程後、前記半導体基板、前記第１のゲート電極の上部、前記第１のゲート電極の側部、前記第２のゲート電極の上部および前記第２のゲート電極の側部を覆う絶縁膜であって、シリコン酸化膜またはシリコン窒化膜からなる絶縁膜を形成する工程と、
（ｈ）前記（ｇ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第２レジストマスクを形成する工程と、
（ｉ）前記（ｈ）工程後、前記第２レジストマスクの存在下で、且つ、前記絶縁膜が前記第２のゲート電極の側部を覆った状態で、前記半導体基板の前記第２領域中にＰ型不純物をイオン注入し、前記第２のゲート絶縁膜の下方を挟むように第２のエクステンション層を形成する工程と、
（ｊ）前記（ｉ）工程後、前記第２レジストマスクを除去する工程と、
（ｋ）前記（ｊ）工程後、前記第１のゲート電極の側部に第１のサイドウォールを形成し、前記第２のゲート電極の側部に第２のサイドウォールを形成する工程と、
（ｌ）前記（ｋ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第３レジストマスクを形成する工程と、
（ｍ）前記（ｌ）工程後、前記第３レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物を注入し、前記第１のゲート絶縁膜の下方を挟むように第１のソースおよび第１のドレインを形成する工程と、
（ｎ）前記（ｍ）工程後、前記第３レジストマスクを除去する工程と、
（ｏ）前記（ｋ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第４レジストマスクを形成する工程と、
（ｐ）前記（ｏ）工程後、前記第４レジストマスクの存在下で、前記半導体基板の前記第２領域中にＰ型不純物を注入し、前記第２のゲート絶縁膜の下方を挟むように第２のソースおよび第２のドレインを形成する工程と、
（ｑ）前記（ｐ）工程後、前記第４レジストマスクを除去する工程と、
を備える半導体装置の製造方法。 - （ａ）第１領域および第２領域を有する半導体基板を準備する工程と、
（ｂ）前記半導体基板の前記第１領域上に第１のゲート絶縁膜を形成し、前記半導体基板の前記第２領域上に第２のゲート絶縁膜を形成する工程と、
（ｃ）前記第１のゲート絶縁膜上に第１のゲート電極を形成し、前記第２のゲート絶縁膜上に第２のゲート電極を形成する工程と、
（ｄ）前記（ｃ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第１レジストマスクを形成する工程と、
（ｅ）前記（ｄ）工程後、前記第１レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物をイオン注入し、前記第１のゲート絶縁膜の下方を挟むように第１のエクステンション層を形成する工程と、
（ｆ）前記（ｅ）工程後、前記第１レジストマスクを除去する工程と、
（ｇ）前記（ｆ）工程後、前記半導体基板を覆う絶縁膜であって、シリコン酸化膜またはシリコン窒化膜からなる絶縁膜を形成する工程と、
（ｈ）前記（ｇ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第２レジストマスクを形成する工程と、
（ｉ）前記（ｈ）工程後、前記第２レジストマスクの存在下で、且つ、前記絶縁膜が前記第２のゲート電極の側部を覆った状態で、前記半導体基板の前記第２領域中にＰ型不純物をイオン注入し、前記第２のゲート絶縁膜の下方を挟むように第２のエクステンション層を形成する工程と、
（ｊ）前記（ｉ）工程後、前記第２レジストマスクを除去する工程と、
（ｋ）前記（ｊ）工程後、前記第１のゲート電極の側部に第１のサイドウォールを形成し、前記第２のゲート電極の側部に第２のサイドウォールを形成する工程と、
前記第１のサイドウォールおよび前記第２のサイドウォールを形成後、
（ｌ）前記（ｋ）工程後、前記半導体基板の前記第１領域が露出するように、前記半導体基板の前記第２領域を選択的に覆う第３レジストマスクを形成する工程と、
（ｍ）前記（ｌ）工程後、前記第３レジストマスクの存在下で、前記半導体基板の前記第１領域中にＮ型不純物を注入し、前記第１のゲート絶縁膜の下方を挟むように第１のソースおよび第１のドレインを形成する工程と、
（ｎ）前記（ｍ）工程後、前記第３レジストマスクを除去する工程と、
（ｏ）前記（ｋ）工程後、前記半導体基板の前記第２領域が露出するように、前記半導体基板の前記第１領域を選択的に覆う第４レジストマスクを形成する工程と、
（ｐ）前記（ｏ）工程後、前記第４レジストマスクの存在下で、前記半導体基板の前記第２領域中にＰ型不純物を注入し、前記第２のゲート絶縁膜の下方を挟むように第２のソースおよび第２のドレインを形成する工程と、
（ｑ）前記（ｐ）工程後、前記第４レジストマスクを除去する工程と、
を備える半導体装置の製造方法。 - 前記絶縁膜を形成する工程は、
前記絶縁膜を１ｎｍ〜２０ｎｍの厚さに形成する工程を含む、請求項１ないし請求項３の何れかに記載の半導体装置の製造方法。 - 前記絶縁膜を形成する工程は、
前記絶縁膜をＣＶＤ法によりシリコン酸化膜として形成する工程を含む、請求項４記載の半導体装置の製造方法。 - 前記絶縁膜を形成する工程は、
前記絶縁膜を熱酸化法によりシリコン酸化膜として形成する工程を含む、請求項４記載の半導体装置の製造方法。 - 前記絶縁膜を形成する工程は、
前記絶縁膜をＣＶＤ法によりシリコン窒化膜として形成する工程を含む、請求項４記載の半導体装置の製造方法。 - 前記絶縁膜を形成する工程は、
前記絶縁膜を熱窒化法によりシリコン窒化膜として形成する工程を含む、請求項４記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265567A JP4818499B2 (ja) | 2000-09-01 | 2000-09-01 | 半導体装置の製造方法 |
| US09/796,597 US6667206B2 (en) | 2000-09-01 | 2001-03-02 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000265567A JP4818499B2 (ja) | 2000-09-01 | 2000-09-01 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010099097A Division JP2010187013A (ja) | 2010-04-22 | 2010-04-22 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002076136A JP2002076136A (ja) | 2002-03-15 |
| JP2002076136A5 JP2002076136A5 (ja) | 2007-10-18 |
| JP4818499B2 true JP4818499B2 (ja) | 2011-11-16 |
Family
ID=18752812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000265567A Expired - Fee Related JP4818499B2 (ja) | 2000-09-01 | 2000-09-01 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6667206B2 (ja) |
| JP (1) | JP4818499B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1253929C (zh) | 2003-03-04 | 2006-04-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| US7135373B2 (en) * | 2003-09-23 | 2006-11-14 | Texas Instruments Incorporated | Reduction of channel hot carrier effects in transistor devices |
| US6927137B2 (en) * | 2003-12-01 | 2005-08-09 | Texas Instruments Incorporated | Forming a retrograde well in a transistor to enhance performance of the transistor |
| JP2005209836A (ja) * | 2004-01-22 | 2005-08-04 | Toshiba Corp | 半導体装置の製造方法 |
| TW200746311A (en) * | 2005-10-18 | 2007-12-16 | St Microelectronics Crolles 2 | Selective removal of a silicon oxide layer |
| JP5283827B2 (ja) * | 2006-03-30 | 2013-09-04 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2006339670A (ja) * | 2006-08-21 | 2006-12-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US7629655B2 (en) * | 2007-03-20 | 2009-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with multiple silicide regions |
| KR101095679B1 (ko) * | 2008-12-26 | 2011-12-19 | 주식회사 하이닉스반도체 | Ｐｍｏｓ 트랜지스터의 제조방법 |
| US8592264B2 (en) * | 2011-12-21 | 2013-11-26 | International Business Machines Corporation | Source-drain extension formation in replacement metal gate transistor device |
| CN103151388B (zh) | 2013-03-05 | 2015-11-11 | 京东方科技集团股份有限公司 | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712548A (en) | 1980-06-27 | 1982-01-22 | Oki Electric Ind Co Ltd | Manufacture of complementary type mos semiconductor device |
| US5153144A (en) * | 1988-05-10 | 1992-10-06 | Hitachi, Ltd. | Method of making tunnel EEPROM |
| JPH04170067A (ja) | 1990-11-01 | 1992-06-17 | Nippon Sheet Glass Co Ltd | Ｃｍｏｓトランジスタの製造方法 |
| US5532176A (en) * | 1992-04-17 | 1996-07-02 | Nippondenso Co., Ltd. | Process for fabricating a complementary MIS transistor |
| JPH0669231A (ja) | 1992-08-12 | 1994-03-11 | Yamaha Corp | Ｍｏｓ型トランジスタの製法 |
| JPH07307467A (ja) * | 1994-05-13 | 1995-11-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH0855914A (ja) * | 1994-08-10 | 1996-02-27 | Ricoh Co Ltd | Ｃｍｏｓ半導体装置とその製造方法 |
| US5405791A (en) * | 1994-10-04 | 1995-04-11 | Micron Semiconductor, Inc. | Process for fabricating ULSI CMOS circuits using a single polysilicon gate layer and disposable spacers |
| JP3381110B2 (ja) * | 1995-01-20 | 2003-02-24 | ソニー株式会社 | 半導体装置の製造方法 |
| JPH08241984A (ja) * | 1995-03-03 | 1996-09-17 | Hitachi Ltd | 半導体装置の製造方法 |
| JPH08321557A (ja) | 1995-05-24 | 1996-12-03 | Nec Corp | Ｃｍｏｓ半導体装置の製造方法 |
| JPH09205151A (ja) * | 1996-01-26 | 1997-08-05 | Sony Corp | 相補型半導体装置の製造方法 |
| JPH10261792A (ja) * | 1997-03-18 | 1998-09-29 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US6221709B1 (en) * | 1997-06-30 | 2001-04-24 | Stmicroelectronics, Inc. | Method of fabricating a CMOS integrated circuit device with LDD N-channel transistor and non-LDD P-channel transistor |
| US6137144A (en) * | 1998-04-08 | 2000-10-24 | Texas Instruments Incorporated | On-chip ESD protection in dual voltage CMOS |
| JP3293567B2 (ja) * | 1998-09-30 | 2002-06-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6235568B1 (en) * | 1999-01-22 | 2001-05-22 | Intel Corporation | Semiconductor device having deposited silicon regions and a method of fabrication |
-
2000
- 2000-09-01 JP JP2000265567A patent/JP4818499B2/ja not_active Expired - Fee Related
-
2001
- 2001-03-02 US US09/796,597 patent/US6667206B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6667206B2 (en) | 2003-12-23 |
| JP2002076136A (ja) | 2002-03-15 |
| US20020031883A1 (en) | 2002-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7041549B2 (en) | Method for manufacturing semiconductor device | |
| JP4811895B2 (ja) | 半導体装置およびその製造方法 | |
| US8415213B2 (en) | Method of manufacturing semiconductor device with offset sidewall structure | |
| JP4818499B2 (ja) | 半導体装置の製造方法 | |
| JP5627165B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| TWI229374B (en) | Method for fabricating semiconductor device | |
| JP2004072073A (ja) | 半導体デバイスの製造方法および半導体デバイス | |
| KR101762080B1 (ko) | 반도체 장치 | |
| JP2009016824A (ja) | 半導体素子の製造方法 | |
| JP2845186B2 (ja) | 半導体装置とその製造方法 | |
| KR100560819B1 (ko) | 피모스를 구비하는 반도체 소자의 형성 방법 | |
| JP2004186359A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2953915B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2010187013A (ja) | 半導体装置の製造方法 | |
| JPH06140590A (ja) | 半導体装置の製造方法 | |
| JP2008235567A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH05291573A (ja) | 半導体装置およびその製造方法 | |
| JP2980084B2 (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JP5228355B2 (ja) | 半導体装置及びその製造方法 | |
| KR100898257B1 (ko) | 반도체 소자의 제조방법 | |
| JPH10303422A (ja) | 半導体装置の製造方法 | |
| JP2005294549A (ja) | Ｍｏｓ型トランジスタ | |
| JP2004103838A (ja) | 半導体装置の製造方法 | |
| JP2008218726A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005064395A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070831 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070831 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070831 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100422 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110722 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110830 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |