JP4884609B2 - 表示装置及びその駆動方法、並びに電子機器 - Google Patents
表示装置及びその駆動方法、並びに電子機器 Download PDFInfo
- Publication number
- JP4884609B2 JP4884609B2 JP2001239058A JP2001239058A JP4884609B2 JP 4884609 B2 JP4884609 B2 JP 4884609B2 JP 2001239058 A JP2001239058 A JP 2001239058A JP 2001239058 A JP2001239058 A JP 2001239058A JP 4884609 B2 JP4884609 B2 JP 4884609B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- electrically connected
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子表示装置及びその駆動方法に関する。特に半導体素子（半導体薄膜を用いた素子）を用いたＥＬ表示装置及びその駆動方法に関する。またＥＬ表示装置を表示部に用いた電子機器に関する。
【０００２】
【従来の技術】
近年、自発光型素子としてＥＬ素子を有したＥＬ表示装置の開発が活発化している。ＥＬ表示装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００３】
ＥＬ表示装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置は殆どこの構造を採用している。
【０００４】
また他にも、陽極上に「正孔注入層／正孔輸送層／発光層／電子輸送層」、または「正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層」の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００５】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００６】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００７】
ここで本明細書中において、ＥＬ素子の陽極及び陰極を、ＥＬ素子の両電極と呼ぶ場合もある。
【０００８】
なお、本明細書中において、ＥＬ素子とは、一重項励起子からの発光（蛍光）を利用するものと、三重項励起子からの発光（燐光）を利用するものの両方を示すものとする。
【０００９】
ＥＬ表示装置の駆動方法として、アクティブマトリクス方式が挙げられる。
【００１０】
図６に、アクティブマトリクス方式の表示装置の例をブロック図で示す。画素部には、ソース信号線駆動回路から信号が入力されるソース信号線と、ゲート信号線駆動回路から信号が入力されるゲート信号線が、マトリクス状に形成されている。また、ソース信号線と平行に電源供給線が形成されている。本明細書中では、電源供給線の電位を電源電位という。
【００１１】
図５に、アクティブマトリクス型ＥＬ表示装置の画素部の構成を示す。ゲート信号線駆動回路から選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチング用ＴＦＴ３０１のゲート電極に接続されている。また、各画素が有するスイッチング用ＴＦＴ３０１のソース領域とドレイン領域は、一方がソース信号線駆動回路から信号を入力するソース信号線（Ｓ１〜Ｓｘ）に、他方がＥＬ駆動用ＴＦＴ３０２のゲート電極及び各画素が有するコンデンサ３０３の一方の電極に接続されている。コンデンサ３０３のもう一方の電極は、電源供給線（Ｖ１〜Ｖｘ）に接続されている。各画素の有するＥＬ駆動用ＴＦＴ３０２のソース領域とドレイン領域の一方は、電源供給線（Ｖ１〜Ｖｘ）に、他方は、各画素が有するＥＬ素子３０４に接続されている。
【００１２】
ＥＬ素子３０４は、陽極と、陰極と、陽極と陰極の間に設けられたＥＬ層とを有する。ＥＬ素子３０４の陽極がＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域と接続している場合、ＥＬ素子３０４の陽極が画素電極、陰極が対向電極となる。逆に、ＥＬ素子３０４の陰極がＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域と接続している場合、ＥＬ素子３０４の陰極が画素電極、陽極が対向電極となる。
【００１３】
なお、本明細書において、対向電極の電位を対向電位という。なお、対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧がＥＬ層に印加される。
【００１４】
上記ＥＬ表示装置の階調表示方法として、アナログ階調方式と、時間階調方式が挙げられる。
【００１５】
まず、ＥＬ表示装置のアナログ階調方式について説明する。図５で示した表示装置をアナログ階調方式で駆動した場合のタイミングチャートを図７に示す。１つのゲート信号線が選択されてから、その次のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。また、１つの画像が選択されてから、次の画像が選択されるまでの期間が、１フレーム期間に相当する。図５のＥＬ表示装置の場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【００１６】
解像度が高くなるにつれ、１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【００１７】
電源供給線（Ｖ１〜Ｖｘ）は、一定の電位に保たれている。また、対向電位も一定に保たれている。対向電位は、ＥＬ素子が発光する程度に電源電位との間に電位差を有している。
【００１８】
第１のライン期間（Ｌ１）においてゲート信号線Ｇ１にはゲート信号線駆動回路からの選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ３０１はオンの状態になるので、ソース信号線（Ｓ１〜Ｓｘ）に入力されたアナログのビデオ信号は、スイッチング用ＴＦＴ３０１を介してＥＬ駆動用ＴＦＴ３０２のゲート電極に入力される。
【００１９】
スイッチング用ＴＦＴ３０１がオンとなって画素内に入力されたアナログのビデオ信号はＥＬ駆動用ＴＦＴ３０２のゲート電圧となる。このときＥＬ駆動用ＴＦＴ３０２のＩｄ−Ｖｇ特性に従ってゲート電圧に対してドレイン電流が１対１で決まる。即ち、ＥＬ駆動用ＴＦＴ３０２のゲート電極に入力されるアナログのビデオ信号の電圧に対応して、ドレイン領域の電位（オンのＥＬ駆動電位）が定まり、所定のドレイン電流がＥＬ素子に流れ、その電流量に対応した発光量で前記ＥＬ素子が発光する。
【００２０】
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が入力される。そして第１のライン期間（Ｌ１）と同様にソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。
【００２１】
そして全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【００２２】
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光量の制御によって階調表示がなされる。このように、アナログ階調方式では、ソース信号線に入力されるアナログのビデオ信号の電位の変化で階調表示が行われる。
【００２３】
次に、時間階調方式について説明する。
【００２４】
時間階調方式では、画素にデジタル信号を入力し、このデジタル信号によって、画素のＥＬ素子の発光時間を制御して階調を表現する。
【００２５】
ここではｎ（ｎは、２以上の自然数）ビットのデジタル信号を入力し、２n階調表示をする場合を例に説明する。
【００２６】
図５で示した表示装置を、時間階調方式で駆動した場合のタイミングチャートを図８に示す。まず、１フレーム期間をｎ（ｎは、２以上の自然数）個のサブフレーム期間（ＳＦ1〜ＳＦn）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。１フレーム期間をさらに複数に分割した期間がサブフレーム期間である。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００２７】
１つのサブフレーム期間は書き込み期間（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み期間とは、１サブフレーム期間中、全画素にデジタル信号を入力する期間であり、表示期間（点灯期間とも呼ぶ）とは、ＥＬ素子の発光または非発光状態を選択し表示を行う期間を示している。
【００２８】
また、図８に示したＥＬ駆動電圧は、発光状態を選択されたＥＬ素子のＥＬ駆動電圧を表す。すなわち、発光状態を選択されたＥＬ素子のＥＬ駆動電圧は、書き込み期間中は０Ｖとなり、表示期間中はＥＬ素子が発光する程度の大きさを有する。
【００２９】
対向電位は外部スイッチ（図示せず）により制御され、対向電位は、書き込み期間において電源電位と同じ高さに保たれ、表示期間において電源電位との間にＥＬ素子が発光する程度の電位差を有する。
【００３０】
まず、それぞれのサブフレーム期間が有する書き込み期間と表示期間について、図５と図８の記号を用いて詳しく説明し、その後、時間階調表示について詳しく説明する。
【００３１】
まずゲート信号線Ｇ１に信号が入力され、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ３０１がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｘ）に順にデジタル信号が入力される。対向電位は電源供給線（Ｖ１〜Ｖｘ）の電源電位と同じ高さに保たれている。デジタル信号は「０」または「１」の情報を有している。「０」と「１」のデジタル信号はそれぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味する。
【００３２】
そしてソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッチング用ＴＦＴ３０１を介してＥＬ駆動用ＴＦＴ３０２のゲート電極に入力される。またコンデンサ３０３にデジタル信号が入力され保持される。
【００３３】
そして順にゲート信号線Ｇ２〜Ｇｙに信号を入力することで上述した動作を繰り返し、全ての画素にデジタル信号が入力され、各画素において入力されたデジタル信号が保持される。この様にして、全ての画素にデジタル信号が入力されるまでの期間を書き込み期間と呼ぶ。
【００３４】
全ての画素にデジタル信号が入力されると、全てのスイッチング用ＴＦＴ３０１はオフの状態となる。そして対向電極に接続されている外部スイッチ（図示せず）によって、対向電位は、電源電位との間にＥＬ素子３０４が発光する程度の電位差を有するよう変化する。
【００３５】
デジタル信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ３０２はオフの状態となりＥＬ素子３０４は発光しない。逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ３０２はオンの状態となる。その結果ＥＬ素子３０４の画素電極はほぼ電源電位に保たれ、ＥＬ素子３０４は発光する。このようにデジタル信号によって、ＥＬ素子の発光または非発光状態が選択され、全ての画素が一斉に表示を行う。全ての画素が表示を行うことによって、画像が形成される。
画素が表示を行う期間を表示期間と呼ぶ。
【００３６】
ここで、ｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）がそれぞれ有する書き込み期間（Ｔａ1〜Ｔａn）の長さは全て同じとし、ＳＦ1〜ＳＦnがそれぞれ有する表示期間（Ｔｓ）を、それぞれＴｓ1〜Ｔｓnとする。
【００３７】
例えば、表示期間Ｔｓ1〜Ｔｓnの長さを、Ｔｓ1：Ｔｓ2：Ｔｓ3：…：Ｔｓ(n-1)：Ｔｓn＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００３８】
表示期間はＴｓ1〜Ｔｓnのいずれかの期間である。ここではＴｓ1の期間、所定の画素を点灯させたとする。
【００３９】
次に、再び書き込み期間に入り、全画素にデジタル信号を入力したら表示期間に入る。このときはＴｓ2〜Ｔｓnのいずれかの期間が表示期間となる。ここではＴｓ2の期間、所定の画素を点灯させたとする。
【００４０】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ3、Ｔｓ4…Ｔｓnと表示期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００４１】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯していた表示期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ1とＴｓ2において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ3とＴｓ5とＴｓ8を選択した場合には１６％の輝度が表現できる。
【００４２】
なお本明細書中では、表示装置に入力したデジタル信号のうち上位ビットの信号によって、画素のＥＬ素子が発光状態または非発光状態となる表示期間を、上位ビットの表示期間とよぶ。また、表示装置に入力したデジタル信号のうち下位ビットの信号によって、画素のＥＬ素子が発光状態または非発光状態となる表示期間を、下位ビットの表示期間とよぶ。
【００４３】
【発明が解決しようとする課題】
従来のアナログ階調方式を用いた場合、次のような問題がある。
【００４４】
アナログ階調方式では、ＴＦＴの特性のバラツキが、階調表示に大きく影響するという問題点がある。例えばスイッチング用ＴＦＴのＩｄ−Ｖｇ特性が、同じ階調を表示する２つの画素で異なる場合（どちらかの画素の特性が、もう一方に対して全体的にプラス又はマイナス側へシフトした場合）を想定する。
【００４５】
その場合、各スイッチング用ＴＦＴのゲート電極に同じ電圧が印加されても、各スイッチング用ＴＦＴのドレイン電流は異なる値となり、各画素のＥＬ駆動用ＴＦＴには異なる値のゲート電圧が印加されることになる。即ち、各ＥＬ素子に対して異なる量の電流が流れ、結果として異なる発光量となり、同じ階調表示を行うことができなくなる。
【００４６】
また、仮に各画素のＥＬ駆動用ＴＦＴに等しいゲート電圧が印加されたとしても、ＥＬ駆動用ＴＦＴのＩｄ−Ｖｇ特性にバラツキがあれば、同じドレイン電流を出力することはできない。そのため、Ｉｄ−Ｖｇ特性が僅かでも異なれば、等しいゲート電圧がかかっても、出力される電流量は大きく異なるといった事態が生じうる。すると僅かなＩｄ−Ｖｇ特性のバラツキによって、同じ電圧の信号を入力してもＥＬ素子の発光量が隣接画素で大きく異なってしまう。
【００４７】
実際には、スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴとの、両者のバラツキの相乗効果となるので、さらに大きく階調表示がバラつくことになる。このように、アナログ階調表示はＴＦＴの特性バラツキに対して極めて敏感である。そのため、このＥＬ表示装置が、階調表示を行う場合、その表示にムラが多いことが問題となる。
【００４８】
一方、従来の時間階調方式を用いた場合、次のような問題点がある。
【００４９】
階調数が多くなってくると、１フレームの分割数も増える。すると、特に下位ビットの表示期間が短くなる。
【００５０】
この際、ＥＬ素子に印加される電圧の波形のなまりが問題となる。
【００５１】
書き込み期間後、表示期間において、ＥＬ素子に電圧を印加する際、全画素のＥＬ素子の対向電極の電圧を一斉に変化させるため、ＥＬ素子や配線に付く負荷の影響が非常に大きく、全画素のＥＬ素子に加わる電圧の波形がなまる。
【００５２】
このように、ＥＬ素子に印加される電圧の波形がなまる場合、特に表示期間が短くなる下位ビットに対応する表示期間では、表示期間の間、十分に所定の電圧をＥＬ素子に印加することができず、正確な階調表示が困難となる。
【００５３】
また、電源供給線より画素部のＥＬ素子に印加される電圧は、電源供給線の配線抵抗等によりバラつきを生じる。そのため、印加電圧の変動により画素部のＥＬ素子を流れる電流が変化し、輝度がバラつきをもってしまう。
【００５４】
また、ＥＬ素子に流れる電流の大きさは、温度によっても左右される。
【００５５】
ここで、ＥＬ素子の輝度は、ＥＬ素子を流れる電流に比例する。よって、ＥＬ素子を流れる電流が変化すると、ＥＬ素子の輝度も変化してしまう。
【００５６】
図４は、ＥＬ素子のＩ−Ｖ特性の温度による変化（温度特性）を示すグラフである。このグラフにより、ある温度下で、ＥＬ素子の両電極間に印加された電圧に対して、ＥＬ素子を流れる電流量を知ることができる。ここで、温度Ｔ1は、温度Ｔ2よりも高く、温度Ｔ2は温度Ｔ3よりも高い。このグラフより、画素部のＥＬ素子の電極間にかかる電圧が同じであっても、ＥＬ素子が有する温度特性によって、ＥＬ層の温度が高くなれば高くなるほど、ＥＬ素子を流れる電流は大きくなる。この様に、ＥＬ表示装置を使用する環境温度によって、画素部のＥＬ素子を流れる電流が変動し、画素部のＥＬ素子の輝度が変化してしまう。
【００５７】
これらの理由により、正確な階調表現ができなくなり、ＥＬ表示装置の信頼性を損なう原因の１つとなっている。
【００５８】
そこで、画素部のＴＦＴの特性のバラツキの影響を受けづらく、ＥＬ駆動電圧を高速で変化させる必要のない階調表示方法を用い、ＥＬ素子の環境温度による輝度の変動を抑えた表示装置を提供することを課題とする。
【００５９】
【課題を解決するための手段】
１フレーム期間を複数のサブフレーム期間に分割し、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極間に加えられる電圧を、サブフレーム期間毎に変化させる、時間階調方式を用い表示を行う。
【００６０】
下位ビットの表示期間において、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極間に加えられる電圧を、上位ビットの表示期間における、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極間に加えられる電圧に対して小さく設定する。こうして、下位ビットの表示期間を、従来の時間階調方式と比較して長くとることができる。
【００６１】
なお、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極間に印加される電圧は、第１のＥＬ素子を含む画素部が形成された基板と同じ基板上に形成されたモニター用ＥＬ素子（第２のＥＬ素子）の両電極間に、階調の基準となる複数の定電流源のうちの１つを選択し、一定の電流を流して、発生させる。
【００６２】
また、バッファアンプを用いて、画素のＥＬ素子（第１のＥＬ素子）の両電極間に印加する電圧を一定に保つ。
【００６３】
これにより、画素部のＴＦＴの特性バラツキの影響を受けづらく、ＥＬ駆動電圧の高速応答も必要としない階調表示方法で、ＥＬ素子の環境温度による輝度の変動を抑えた表示装置を提供することができる。
【００６４】
以下に、本発明の構成を示す。
【００６５】
本発明によって、
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とによりそれぞれ構成される、第１のＥＬ素子及び第２のＥＬ素子を有する表示装置の駆動方法であって、
１フレーム期間を複数のサブフレーム期間に分割し、前記複数の各サブフレーム期間毎に、前記第１のＥＬ素子が発光状態または非発光状態となり、
前記複数の各サブフレーム期間において、前記第２のＥＬ素子の第１の電極と第２の電極の間に一定の電流を流し、
前記発光状態となった前記第１のＥＬ素子の第１の電極と第２の電極の間の電圧は、前記一定の電流が流れる前記第２のＥＬ素子の第１の電極と第２の電極の間の電圧と等しく、
前記複数のサブフレーム期間のうち、２つのサブフレーム期間において、前記一定の電流の値が互いに異なることを特徴とする表示装置の駆動方法が提供される。
【００６６】
本発明によって、
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とによりそれぞれ構成される、第１のＥＬ素子及び第２のＥＬ素子を有する表示装置の駆動方法であって、
１フレーム期間を複数のサブフレーム期間に分割し、前記複数の各サブフレーム期間毎に前記第１のＥＬ素子が発光状態または非発光状態となり、
前記複数の各サブフレーム期間において、前記第２のＥＬ素子の第１の電極と第２の電極の間に一定の電流を流し、
前記発光状態となった前記第１のＥＬ素子の第１の電極と第２の電極の間の電圧は、前記一定の電流が流れる前記第２のＥＬ素子の第１の電極と第２の電極の間の電圧に等しく、
前記複数の各サブフレーム期間における、前記一定の電流の値が異なることを特徴とする表示装置の駆動方法が提供される。
【００６７】
前記複数の各サブフレーム期間の長さが同じであることを特徴とする表示装置の駆動方法であってもよい。
【００６８】
本発明によって、
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とによりそれぞれ構成される、第１のＥＬ素子及び第２のＥＬ素子を有する表示装置の駆動方法であって、
１フレーム期間をｎ（ｎは、２以上の自然数）個のサブフレーム期間に分割し、前記ｎ個の各サブフレーム期間毎に、前記第１のＥＬ素子が発光状態または非発光状態となり、
前記ｎ個の各サブフレーム期間において、前記第２のＥＬ素子の第１の電極と第２の電極の間に一定の電流を流し、
前記発光状態となった前記第１のＥＬ素子の第１の電極と第２の電極の間の電圧は、前記一定の電流が流れる前記第２のＥＬ素子の第１の電極と第２の電極の間の電圧に等しく、
前記ｎ個の各サブフレーム期間における、前記一定の電流の値の比が２0：２-1：２-2：・・・：２-(n-2)：２-(n-1)となることを特徴とする表示装置の駆動方法が提供される。
【００６９】
前記表示装置の駆動方法を用いることを特徴とするビデオカメラ、画像再生装置、ヘッドマウントディスプレイ、パーソナルコンピュータまたは情報端末機器であってもよい。
【００７０】
本発明によって、
ＴＦＴと、第１のＥＬ素子とをそれぞれ有する複数の画素と、電源供給線と、バッファアンプと、第２のＥＬ素子と、互いに異なる値の一定の電流を出力する第１の定電流源Ａ１と第２の定電流源Ａ２とを有する表示装置であって、
前記第１のＥＬ素子及び前記第２のＥＬ素子はそれぞれ、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とを有し、
前記第１の定電流源Ａ１の出力端子と、前記第２のＥＬ素子の第１の電極とを接続するか、前記第２の定電流源Ａ２の出力端子と、前記第２のＥＬ素子の第１の電極とを接続するかを選択するスイッチを有し、
前記第２のＥＬ素子の第１の電極は、前記バッファアンプの非反転入力端子と接続され、
前記バッファアンプの出力端子は、前記電源供給線と接続され、
前記電源供給線の電位は、前記ＴＦＴを介して前記第１のＥＬ素子の第１の電極に与えられていることを特徴とする表示装置が提供される。
【００７１】
本発明によって、
ＴＦＴと、第１のＥＬ素子とをそれぞれ有する複数の画素と、電源供給線と、バッファアンプと、第２のＥＬ素子と、それぞれ同じ値の一定の電流を出力するｎ（ｎは、２以上の自然数）個の定電流源とを有する表示装置であって、
前記第１のＥＬ素子及び前記第２のＥＬ素子はそれぞれ、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とを有し、
前記ｎ個の定電流源のうちｍ（ｍは、ｎ以下の自然数）個の出力端子と、前記第２のＥＬ素子の第１の電極とを接続するか、前記ｎ個の定電流源のうちｋ（ｋは、ｍと異なるｎ以下の自然数）個の出力端子と、前記第２のＥＬ素子の第１の電極とを接続するかを選択するスイッチを有し、
前記第２のＥＬ素子の第１の電極は、前記バッファアンプの非反転入力端子と接続され、
前記バッファアンプの出力端子は、前記電源供給線と接続され、
前記電源供給線の電位は、前記ＴＦＴを介して前記第１のＥＬ素子の第１の電極に与えられていることを特徴とする表示装置が提供される。
【００７２】
前記第１のＥＬ素子及び前記第２のＥＬ素子の、第１の電極は陽極であり、第２の電極は陰極であることを特徴とする表示装置であってもよい。
【００７３】
前記第１のＥＬ素子及び前記第２のＥＬ素子の、第１の電極は陰極であり、第２の電極は陽極であることを特徴とする表示装置であってもよい。
【００７４】
前記表示装置を用いることを特徴とするビデオカメラ、画像再生装置、ヘッドマウントディスプレイ、パーソナルコンピュータまたは情報端末機器であってもよい。
【００７５】
【発明の実施の形態】
本発明の構成について図１を用いて説明する。
【００７６】
ここでは、２n（ｎは、２以上の自然数）階調の表示装置について説明するが、本発明は、２n階調には限定されず、他の階調を用いる表示装置に対しても自由に応用することが可能である。
【００７７】
１０１はモニター用ＥＬ素子（第２のＥＬ素子）、１０２はバッファアンプ（緩衝増幅器）、Ａ1〜Ａnは、それぞれ一定の電流Ｉ1〜Ｉnを流す定電流源である。
【００７８】
ここで、本明細書中では定電流源とは、その出力端子から、常に一定の電流を出力する素子であるとする。
【００７９】
本発明の表示装置が有する定電流源としては、公知の構成のものを自由に用いることができる。
【００８０】
ここで、画素部の各画素が有するＥＬ素子（第１のＥＬ素子）と、モニター用ＥＬ素子（第２のＥＬ素子）１０１とは、それぞれ、第１の電極と、第２の電極と、前記第１の電極と第２の電極の間に設けられたＥＬ層とを有し、そのＩ−Ｖ特性が、同じ温度において、ほぼ同じとなるように作製されている。
【００８１】
また、１０３はスイッチであり、定電流源Ａ1〜Ａnのうちどれかを選択し、その出力端子と、モニター用ＥＬ素子（第２のＥＬ素子）１０１の一方の電極（第１の電極）と接続する。
【００８２】
モニター用ＥＬ素子（第２のＥＬ素子）１０１は、画素部が形成された基板と同じ基板上に形成されている。なお、本明細書中では、画素部が形成された基板を画素基板という。
【００８３】
ここで、モニター用ＥＬ素子（第２のＥＬ素子）と画素部のＥＬ素子（第１のＥＬ素子）とは、同時に作製することが可能である。
【００８４】
定電流源Ａ1〜Ａn及びバッファアンプ１０２をまとめて１００１で示した。１００１は、画素基板上に形成されていてもよいし、単結晶ＩＣチップ上に形成され画素基板上に貼り付けられていてもよいし、外部基板上に作製されていてもよい。
【００８５】
ここで今、モニター用ＥＬ素子（第２のＥＬ素子）１０１の一方の電極（第１の電極）は、スイッチ１０３により定電流源Ａ1の出力端子に接続されているとする。このときモニター用ＥＬ素子（第２のＥＬ素子）１０１の両電極（第１の電極と第２の電極）間には、一定の電流Ｉ1が入力されている。
【００８６】
定電流源Ａ1に接続されたモニター用ＥＬ素子（第２のＥＬ素子）１０１は、周りの環境の温度が変化すると、素子の両電極（第１の電極と第２の電極）間を流れる電流Ｉ1が変化しない代わりに、図４に示したＥＬ素子の温度特性によりモニター用ＥＬ素子（第２のＥＬ素子）の両電極（第１の電極と第２の電極）間の電圧が変化する。
【００８７】
ここで、モニター用ＥＬ素子（第２のＥＬ素子）の電極で、定電流源Ａ1と接続されていない側の電極（第２の電極）は、一定の電位が与えられている。この一定の電位は、表示期間中における画素部のＥＬ素子（第１のＥＬ素子）の対向電極（第２の電極）の電位とほぼ同じに設定されている。
【００８８】
ここで、バッファアンプ１０２は、非反転入力端子（＋）、反転入力端子（−）及び出力端子を有している。バッファアンプ１０２は、非反転入力端子（＋）に入力された電位が、出力端子に接続された負荷や配線抵抗などによって変化するのを抑える働きがある。
【００８９】
本発明の表示装置が有するバッファアンプとしては、公知の構成のものを自由に用いることができる。
【００９０】
バッファアンプの非反転入力端子（＋）は、モニター用ＥＬ素子（第２のＥＬ素子）の、定電流源Ａ１の出力端子に接続された側の電極（第１の電極）と接続され、モニター用ＥＬ素子（第２のＥＬ素子）の電極（第１の電極）の電位が入力されている。このモニター用ＥＬ素子（第２のＥＬ素子）の電極（第１の電極）の電位は、バッファアンプ１０２を介して、電源供給線１０４に入力される。ここで、電源供給線１０４に接続された画素のＥＬ駆動用ＴＦＴがオンになると、このモニター用ＥＬ素子（第２のＥＬ素子）１０１の電極（第１の電極）の電位が画素部のＥＬ素子（第１のＥＬ素子）の第１の電極に入力される。
【００９１】
モニター用ＥＬ素子（第２のＥＬ素子）の定電流源の出力端子に接続された側の電極（第１の電極）の電位は、接続された定電流源の設定された一定の電流を流すように、温度に応じて変化している。この電位を画素のＥＬ素子（第１のＥＬ素子）の画素電極（第１の電極）の電位とする。これによって、表示期間において、モニター用ＥＬ素子（第２のＥＬ素子）の両電極（第１の電極と第２の電極）間に印加された電圧と同じ電圧が、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極（第１の電極と第２の電極）間に印加される。こうして、画素のＥＬ素子（第１のＥＬ素子）の両電極（第１の電極と第２の電極）間に一定の電流が流れる。
【００９２】
この様に、画素部のＥＬ素子（第１のＥＬ素子）には、温度変化に対しても、その第１の電極と第２の電極間に、一定の電流を流すように変化した電圧が印加される。こうして、画素部ＥＬ素子（第１のＥＬ素子）を流れる電流を、温度変化に対して一定に保つことができる。
【００９３】
ここで、画素部のＥＬ素子とモニター用ＥＬ素子とは、同一基板上に形成されているので、そのＩ−Ｖ特性が、同じ温度においてほぼ同じものが得られる。そのため、モニター用ＥＬ素子（第２のＥＬ素子）の第１の電極と第２の電極の間を流れる電流を調節することで、画素部ＥＬ素子（第１のＥＬ素子）を必要な明るさで点灯させることができる。
【００９４】
また、スイッチ１０３を切り換えることで、残りの定電流源Ａ2〜Ａnを順次選択し、一定の電流Ｉ2〜Ｉnをモニター用ＥＬ素子（第２のＥＬ素子）に入力する。一定の電流Ｉ2〜ＩnによりモニターＥＬ素子（第２のＥＬ素子）の第１の電極と第２の電極の間に生じた電圧をバッファアンプを用いて、画素部のＥＬ素子（第１のＥＬ素子）の第１の電極と第２の電極の間に印加する。
【００９５】
ここで、本発明の駆動方法について、図２のタイミングチャートを用いて説明する。なお、一部、図１で用いた符号と同じ符号を用いて示す。
【００９６】
１フレーム期間は、複数のサブフレーム期間ＳＦ1〜ＳＦnに分割されている。このサブフレーム期間ＳＦ1〜ＳＦnごとに図１に示した定電流源Ａ1〜Ａnのうち１つが、スイッチ１０３によって、順次選択され、選択された定電流源の出力端子とモニター用ＥＬ素子（第２のＥＬ素子）の第１の電極とが接続される。このとき、電源供給線には、一定の電流Ｉ1〜Ｉnに対応した電圧Ｖ1〜Ｖnが、印加される。
【００９７】
サブフレーム期間は、全ての画素に信号が書き込まれそれぞれの画素が発光するかしないかを選択する書き込み期間Ｔａ1〜Ｔａnと、書き込み期間Ｔａ1〜Ｔａnに書き込まれた信号により全ての画素のＥＬ素子（第１のＥＬ素子）がそれぞれ発光するかしないかする表示期間Ｔｓ1〜Ｔｓnとを有する。
【００９８】
なお、書き込み期間Ｔａ1〜Ｔａnの長さは全て同じであり、表示期間Ｔｓ1〜Ｔｓnの長さも全て同じであるとする。
【００９９】
サブフレーム期間毎に定電流源Ａ1〜Ａnが順次選択され、それぞれが出力する一定の電流Ｉ1〜Ｉnによって、モニター用ＥＬ素子（第２のＥＬ素子）の第１の電極の電位が変化し、その電位に対応して、電源供給線の電位は、Ｖ1〜Ｖnに変化する。
【０１００】
各書き込み期間Ｔａ1〜Ｔａn中はそれぞれ、画素部ＥＬ素子（第１のＥＬ素子）の対向電極（第２の電極）の電位は、電源供給線の電位Ｖ1〜Ｖnそれぞれと同じに保たれている。そのため書き込み期間Ｔａ1〜Ｔａn中は、ＥＬ駆動電圧は０Ｖである。一方、表示期間Ｔｓ1〜Ｔｓn中は、画素部ＥＬ素子（第１のＥＬ素子）の対向電極（第２の電極）の電位は、電源供給線の電位との間に、ＥＬ素子が発光する程度の電位差が生じるように設定される。
【０１０１】
ここで、書き込み期間中の画素部ＥＬ素子（第１のＥＬ素子）の対向電極（第２の電極）の電位は、サブフレーム期間毎に異なる電源供給線の電位に対応して変化する。なお、表示期間中の対向電極の電位は、全てのサブフレーム期間において、同じで構わない。
【０１０２】
ここでは、表示期間Ｔｓ1〜Ｔｓn中の画素部ＥＬ素子（第１のＥＬ素子）の対向電極の電位を、０Ｖとする。すると、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極（第１の電極と第２の電極）間に、表示期間Ｔｓ1〜Ｔｓn中に印加されるＥＬ駆動電圧は、サブフレーム期間毎にＶ1〜Ｖnの値に変化する。
【０１０３】
このＥＬ駆動電圧Ｖ1〜Ｖnにより、画素部のＥＬ素子（第１のＥＬ素子）には、定電流源Ａ1〜Ａnの出力する一定の電流Ｉ1〜Ｉnに比例した一定の電流ＩEL1〜ＩELnが流れる。ここで、ＥＬ素子は、素子を流れる電流ＩEL1〜ＩELnに対して、発光輝度がほぼ正比例する性質がある。そのため、電流Ｉ1〜Ｉn、つまり定電流源Ａ1〜Ａnを流れる電流Ｉ1〜Ｉnの比Ｉ1：Ｉ2：・・・：Ｉn-1：Ｉnを、２0：２-1：・・・：２-(n-2)：２-(n-1)となるように設定すれば、画素部のＥＬ素子（第１のＥＬ素子）を各表示期間Ｔｓ1〜Ｔｓn発光させた場合の発光輝度Ｌｍ1〜Ｌｍnの比Ｌｍ1：Ｌｍ2：・・・：Ｌｍ(n-1)：Ｌｍnも、２0：２-1：・・・：２-(n-2)：２-(n-1)となる。
【０１０４】
このとき、１フレーム期間中に画素が点灯していた表示期間Ｔｓ1〜Ｔｓnの発光量を積算することにより、その画素の輝度が決まる。例えば、ｎ＝８のとき、全部の表示期間Ｔｓ1〜Ｔｓnで画素が発光した場合の輝度を１００％とすると、Ｔｓ1とＴｓ2において画素が発光した場合は、約７５％の輝度を表現することができる。一方、Ｔｓ3とＴｓ5とＴｓ8を選択した場合には、約１６％の輝度が表現できる。
【０１０５】
なお表示期間Ｔｓ1〜Ｔｓnは、どのような順序で出現させてもよい。例えば、１フレーム期間中において、Ｔｓ1の次に、Ｔｓ4、Ｔｓ3、Ｔｓ2・・・といった順序で表示期間を出現させることも可能である。
【０１０６】
また、上記の様に、それぞれ異なる値の電流を出力する定電流源が複数個存在する場合に、１フレーム期間のうち複数のサブフレーム期間で同じ定電流源を選択し、同じ定電流源を選択したそれぞれのサブフレーム期間の表示期間の長さを異ならせて、階調を表現することも可能である。
【０１０７】
例えば、図１９のタイミングチャートに示す様に、１フレーム期間中のｎ個のサブフレーム期間のうち複数のサブフレーム期間で同じ定電流源を選択し、同じ定電流源を選択したそれぞれのサブフレーム期間の表示期間の長さを変えて階調を表現することも可能である。
【０１０８】
図１９において、サブフレーム期間ＳＦ１とＳＦ２は、同じ定電流源Ａ１が選択されている。このとき、サブフレーム期間ＳＦ１とＳＦ２の表示期間Ｔｓ１とＴｓ２の長さを異ならせている。
【０１０９】
このように、異なるサブフレーム期間において、表示期間の長さを変化させる手法と、異なるサブフレーム期間において、モニター用ＥＬ素子（第２のＥＬ素子）の両電極（第１の電極と第２の電極）間を流れる電流を変化させる手法とを組み合わせることによって、下位ビットの表示期間を長くとり、且つ階調表示に必要な定電流源の数を減らすことが可能である。
【０１１０】
更に、ｎ（ｎは、２以上の自然数）個の定電流源の出力する電流値が同じ場合で、１フレーム期間中において、あるサブフレーム期間では、ｍ（ｍは、ｎ以下の自然数）個の定電流源の出力端子とモニター用ＥＬ素子（第２のＥＬ素子）の第１の電極とを接続し、別のサブフレーム期間では、ｋ（ｋは、ｍとは異なるｎ以下の自然数）個の定電流源の出力端子と、モニター用ＥＬ素子（第２のＥＬ素子）の第１の電極とを接続する。
【０１１１】
このように、選択した複数の定電流源の出力電流の和をもって、モニター用ＥＬ素子（第２のＥＬ素子）の第１の電極と第２の電極の間に流す電流としても良い。
【０１１２】
【実施例】
以下に、本発明の実施例について説明する。
【０１１３】
（実施例１）
本実施例では、本発明の表示装置が有するバッファアンプの構造について説明する。
【０１１４】
ＴＦＴを用いてバッファアンプを作製した例を、図３に示す。
【０１１５】
バッファアンプはＴＦＴ１９０１〜１９０９、コンデンサ１９１０、定電流源１９１１、１９１２等により構成される。ＴＦＴ１９０１、１９０２、１９０６、１９０９は、ｎチャネル型ＴＦＴであり、ＴＦＴ１９０３〜１９０５、１９０７、１９０８は、ｐチャネル型ＴＦＴである。
【０１１６】
また、１９３０は高電位側電源線であり、１９３１は低電位側電源線である。
【０１１７】
このバッファアンプの動作について以下に詳しく説明する。
【０１１８】
ＴＦＴ１９０１及び１９０２によって構成される差動増幅回路１９２１について説明する。バッファアンプの非反転入力端子に相当するＴＦＴ１９０１のゲート電極と、バッファアンプの反転入力端子に相当するＴＦＴ１９０２のゲート電極に入力された電圧の差により、それぞれのＴＦＴのドレイン・ソース間に流れる電流量が異なる。この電流をそれぞれｉ１とｉ２とする。
【０１１９】
ここで、カレントミラー回路１９２２は、ＴＦＴ１９０３及び１９０４によって構成される。ＴＦＴ１９０３のゲート電極とＴＦＴ１９０４のゲート電極は、接続されているため、この２つのＴＦＴのゲート電極の電位は等しい。そのため、ＴＦＴ１９０３とＴＦＴ１９０４のそれぞれのソース・ドレイン間を流れる電流量は、等しくなる。それ故、差動増幅回路１９２１のＴＦＴ１９０１とＴＦＴ１９０２を流れる電流ｉ１とｉ２の差分に相当する電流ｉ３が、差動増幅回路１９２１に入力されなくてはならない。
【０１２０】
電流ｉ３は、コンデンサ１９１０から供給される。これにより、コンデンサ１９１０の電極間の電位差Ｖが増大する。電位差Ｖは、ソース接地増幅回路１９２３に入力される。
【０１２１】
ソース接地増幅回路１９２３は、ＴＦＴ１９０５によって構成される。入力された電位差Ｖは、ＴＦＴ１９０５のソース・ドレイン間の電位差となる。この電位差Ｖに対応して、電流ｉ４が流れ込む。ここで、定電流源１９１２は、一定の電流ｉ０しか流さない。そのため、電流ｉ４とｉ０の差分ｉ５は、ソースフォロウバッファ回路１９２４に入力される。この電流ｉ５は、増幅された電位差Ｖに対応して増大している。
【０１２２】
ソースフォロウバッファ回路１９２４は、ＴＦＴ１９０６及び１９０７によって構成されている。ソース接地増幅回路１９２３からの入力ｉ５は、ＴＦＴ１９０６のゲート電極に入力される。この入力電流ｉ５により、ＴＦＴ１９０６のソース・ドレイン間を流れる電流ｉ６の量は大きくなる。すなわち、バッファアンプより、大きな電流が出力される。
【０１２３】
この様に、バッファアンプは、電流を増幅して出力する。
【０１２４】
なお、ここでは、ｎチャネル型ＴＦＴで差動回路を構成しているが、ｐチャネル型ＴＦＴで構成しても良い。
【０１２５】
（実施例２）
本実施例では、本発明の表示装置の画素部とその周辺に設けられる駆動回路部（ソース信号線側駆動回路、ゲート信号線側駆動回路）のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０１２６】
まず、図９（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０１２７】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３〜５００６の厚さは２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１２８】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０[kHz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm2](代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８[％]として行う。
【０１２９】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）、電力密度０．５〜０．８[W/cm2]で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【０１３０】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さに形成する。
【０１３１】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【０１３２】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することが出来る。
【０１３３】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられる。
【０１３４】
次に、レジストによりマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧力でコイル型の電極に５００[W]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１３５】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。（図９（Ｂ））
【０１３６】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１５がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２５が形成される。第１の不純物領域５０１７〜５０２５には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でｎ型を付与する不純物元素を添加する。（図９（Ｂ））
【０１３７】
次に、図９（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２６〜５０３１（第１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０３１で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１３８】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１３９】
そして、図１０（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]のドーズ量で行い、図９（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０３０を不純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０３０ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３２〜５０３６が形成される。この第３の不純物領域５０３２〜５０３６に添加されたリン（Ｐ）の濃度は、第１の導電層５０２６ａ〜５０３０ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２６ａ〜５０３０ａのテーパー部と重なる半導体層において、第１の導電層５０２６ａ〜５０３０ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１４０】
図１０（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２６ａ〜５０３１ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３７〜５０４２（第１の導電層５０３７ａ〜５０４２ａと第２の導電層５０３７ｂ〜５０４２ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３７〜５０４２で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１４１】
第３のエッチング処理によって、第３のエッチング前の第３の不純物領域５０３２〜５０３６においては、第１の導電層５０３７ａ〜５０４１ａと重なる第３の不純物領域５０３２ａ〜５０３６ａと、第１の不純物領域と第３の不純物領域の間の第２の不純物領域５０３２ｂ〜５０３６ｂとが形成される。
【０１４２】
そして、図１０（Ｃ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層５００４、５００６に第1の導電型とは逆の導電型の第４の不純物領域５０４３〜５０５４を形成する。第３の形状の導電層５０３８ｂ、５０４１ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層５００３、５００５および配線部５０４２はレジストマスク５２００で全面を被覆しておく。不純物領域５０４３〜５０５４には既にそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用い、イオンドープ法で、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21[atoms/cm3]となるように形成する。
【０１４３】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３７〜５０４１がゲート電極として機能する。また、５０４２は島状のソース信号線として機能する。
【０１４４】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１４５】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１４６】
次いで、図１１（Ａ）に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜から１００〜２００[nm]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、およびゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線（接続配線、信号線を含む）５０５７〜５０６２、５０６４をパターニング形成した後、接続配線５０６２に接する画素電極５０６３をパターニング形成する。
【０１４７】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μm]（さらに好ましくは２〜４[μm]）とすれば良い。
【０１４８】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、ｎ型の不純物領域５０１７、５０１８、５０２１、５０２３またはｐ型の不純物領域５０４３〜５０５４に達するコンタクトホール、配線５０４２に達するコンタクトホール、電源供給線に達するコンタクトホール（図示せず）、およびゲート電極に達するコンタクトホール（図示せず）をそれぞれ形成する。
【０１４９】
また、配線（接続配線）５０５７〜５０６２、５０６４として、Ｔｉ膜を１００[nm]、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１５０[nm]をスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【０１５０】
また、本実施例では、画素電極５０６３としてＩＴＯ膜を１１０[nm]の厚さに形成し、パターニングを行った。画素電極５０６３を接続配線５０６２と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０６３がＥＬ素子の陽極となる。（図１１（Ａ））
【０１５１】
次に、図１１（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形成し、画素電極５０６３に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１５２】
次に、ＥＬ層５０６６および陰極（ＭｇＡｇ電極）５０６７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５０６６の膜厚は８０〜２００[nm]（典型的には１００〜１２０[nm]）、陰極５０６７の厚さは１８０〜３００[nm]（典型的には２００〜２５０[nm]）とすれば良い。
【０１５３】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、ＥＬ層および陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層および陰極を形成するのが好ましい。
【０１５４】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。
【０１５５】
ここではＲＧＢに対応した３種類のＥＬ素子を形成する方式を用いたが、白色発光のＥＬ素子とカラーフィルタを組み合わせた方式、青色または青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＥＬ素子を重ねる方式などを用いても良い。
【０１５６】
なお、ＥＬ層５０６６としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造をＥＬ層とすれば良い。
【０１５７】
次に、同じゲート信号線にゲート電極が接続されたスイッチング用ＴＦＴを有する画素（同じラインの画素）上に、メタルマスクを用いて陰極５０６７を形成する。なお本実施例では陰極５０６７としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極５０６７として他の公知の材料を用いても良い。
【０１５８】
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００[nm]の厚さに形成する。パッシベーション膜５０６８を形成しておくことで、ＥＬ層５０６６を水分等から保護することができ、ＥＬ素子の信頼性をさらに高めることが出来る。
【０１５９】
なお上記工程にしたがって、モニター用ＥＬ素子（第２のＥＬ素子）は、画素のＥＬ素子（第１のＥＬ素子）を作製するのと同時に、同じ基板上に作製することができる。
【０１６０】
こうして図１１（Ｂ）に示すような構造のＥＬ表示装置が完成する。なお、本実施例におけるＥＬ表示装置の作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ドレイン・ソース電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０１６１】
ところで、本実施例のＥＬ表示装置は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を１０[MHz]以上にすることが可能である。
【０１６２】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【０１６３】
本実施例の場合、ｎチャネル型ＴＦＴの活性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領域（ＬOV領域）、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領域（ＬOFF領域）およびチャネル形成領域を含む。
【０１６４】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１６５】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するｎチャネル型ＴＦＴは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するｎチャネル型ＴＦＴは、ＬOV領域を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。
【０１６６】
なお、実際には図１１（Ｂ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＥＬ素子の信頼性が向上する。
【０１６７】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷出来る状態にまでした状態を本明細書中では表示装置という。
【０１６８】
また、本実施例で示す工程に従えば、表示装置の作製に必要なフォトマスクの数を抑えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが出来る。
【０１６９】
（実施例３）
本実施例では、本発明のＥＬ表示装置を作製した例について説明する。
【０１７０】
図１２（Ａ）は本発明のＥＬ表示装置の上面図である。図１２（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース信号側駆動回路、４０１３はゲート信号側駆動回路であり、画素部及びそれぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１７１】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１７２】
また、図１２（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１７３】
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１７４】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造としても良いし、単層構造としても良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１７５】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１７６】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１７７】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１７８】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１７９】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１８０】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の間にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１８１】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１８２】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１８３】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜６００３とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１８４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１８５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１８６】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１８７】
なお図１２では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１８８】
（実施例４）
次に、図１２（Ａ）、（Ｂ）とは異なる形態のＥＬ表示装置を作製した例について、図１３（Ａ）、（Ｂ）を用いて説明する。図１２（Ａ）、（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０１８９】
図１３（Ａ）は本実施例のＥＬ表示装置の上面図であり、図１３（Ａ）をＡ-Ａ'で切断した断面図を図１３（Ｂ）に示す。
【０１９０】
図１２に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０１９１】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１９２】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１９３】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１９４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１９５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１９６】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０１９７】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１９８】
なお図１３では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材６０００及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びフレーム材６００１で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１９９】
（実施例５）
本実施例では、本発明のＥＬ表示装置の画素部の構造の例を示す。
【０２００】
画素部の詳細な断面構造を図１４に示す。図１４において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は公知の方法を用いて作製される。４６はゲート絶縁膜である。本実施例ではダブルゲート構造としている。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。
【０２０１】
なお本実施例では、スイッチング用ＴＦＴのゲート電極３８は、第一の導電層３８ａと第二の導電層３８ｂの積層構造になっている。
【０２０２】
また、ＥＬ駆動用ＴＦＴ３５０３はｎチャネル型ＴＦＴであり、公知の方法を用いて作製される。このとき、スイッチング用ＴＦＴのソース配線４１は、ソース信号線３９に接続されている。なお、本実施例では、ソース信号線は、第一の導電層３９ａと第二の導電層３９ｂの積層構造となっている。スイッチング用ＴＦＴ３５０２のドレイン配線３５はＥＬ駆動用ＴＦＴ３５０３のゲート電極３７に電気的に接続されている。ＥＬ駆動用ＴＦＴ３５０３のドレイン配線４０をＥＬ素子の陰極４３に接続している。また、ＥＬ駆動用ＴＦＴ３５０３のソース配線３４は電源供給線（図示せず）に接続され、電圧が加えられている。
【０２０３】
本実施例ではＥＬ駆動用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０２０４】
なお本実施例では、ＥＬ駆動用ＴＦＴのゲート電極は、第一の導電層３７ａと第二の導電層３７ｂの積層構造となっている。
【０２０５】
スイッチング用ＴＦＴ３５０２及びＥＬ駆動用ＴＦＴ３５０３の上には、層間絶縁膜４９及び樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０２０６】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）である。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０２０７】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０２０８】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０２０９】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０２１０】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０２１１】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０２１２】
本実施例では発光層４５の上に、透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０２１３】
陽極４７まで形成された時点でＥＬ素子３５０４が完成する。なお、ここでいうＥＬ素子３５０４は、画素電極（陰極）４３、発光層４５及び陽極４７で形成されている。
【０２１４】
ところで、本実施例では、陽極４７の上にさらにパッシベーション膜４８を設けている。パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０２１５】
（実施例６）
本実施例では、実施例５に示した画素部において、ＥＬ素子３５０４の構造を反転させた構造について説明する。説明には図１５を用いる。なお、実施例５で示した、図１４の構造と異なる点はＥＬ素子の部分とＥＬ駆動用ＴＦＴだけであるので、その他の説明は省略することとする。
【０２１６】
図１５において、ＥＬ駆動用ＴＦＴ４５０３はｐチャネル型ＴＦＴであり、公知の方法を用いて作製することができる。本実施例では、ＥＬ駆動用ＴＦＴ４５０３のドレイン配線４４０をＥＬ素子の陽極４４７に接続し、ＥＬ駆動用ＴＦＴのソース配線４３４を電源供給線（図示せず）に接続する構造としている。
【０２１７】
本実施例では、画素電極（陽極）４４７として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０２１８】
そして、絶縁膜でなるバンク４４a、４４bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層４４５が形成される。その上には、アルミニウム合金でなる陰極４４３が形成される。この場合、陰極４４３がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０２１９】
本実施例の場合、発光層４４５で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０２２０】
（実施例７）
本発明のＥＬ表示装置において、ＥＬ素子が有するＥＬ層に用いられる材料は、有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０２２１】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用することは可能である。
【０２２２】
（実施例８）
本発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。低分子系有機物質はＡｌｑ3（トリス−８−キノリライト−アルミニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を中心とした材料が知られている。ポリマー系有機物質として、π共役ポリマー系の物質が挙げられる。代表的には、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
【０２２３】
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０２２４】
また本発明のＥＬ表示装置が有するＥＬ素子において、そのＥＬ素子が有するＥＬ層が、電子輸送層と正孔輸送層とを有している場合、電子輸送層と正孔輸送層とを無機の材料、例えば非晶質のＳｉまたは非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良い。
【０２２５】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界面において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させることができるとともに、高輝度化を図ることもできる。
【０２２６】
また有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させても良い。ドーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、キナクリドン等が挙げられる。
【０２２７】
（実施例９）
本実施例では、本発明を用いてＥＬ表示装置を作製した例について図１６（Ａ）、（Ｂ）を用いて説明する。図１６（Ａ）は、ＥＬ素子の形成されたアクティブマトリクス基板において、ＥＬ素子の封入まで行った状態を示す上面図である。点線で示された６８０１はソース信号線駆動回路、６８０２はゲート信号線駆動回路、６８０３は画素部である。また、６８０４はカバー材、６８０５は第１シール材、６８０６は第２シール材であり、第１シール材６８０５で囲まれた内側のカバー材とアクティブマトリクス基板の間には充填材６８０７（図１６（Ｂ）参照）が設けられる。
【０２２８】
なお、６８０８は、ソース信号線駆動回路６８０１、ゲート信号線駆動回路６８０２及び画素部６８０３に入力される信号を伝達するための接続配線であり、外部機器との接続端子となるＦＰＣ（フレキシブルプリントサーキット）６８０９からビデオ信号やクロック信号を受け取る。
【０２２９】
ここで、図１６（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図１６（Ｂ）に示す。なお、図１６（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０２３０】
図１６（Ｂ）に示すように、基板６８００上には画素部６８０３、ソース信号線駆動回路６８０１が形成されており、画素部６８０３はＥＬ素子に流れる電流を制御するためのＥＬ駆動用ＴＦＴ６８５１及びそのドレイン領域に電気的に接続された画素電極６８５２等を含む複数の画素により形成される。なお、本実施例ではＥＬ駆動用ＴＦＴ６８５１をｐチャネル型ＴＦＴとする。また、ソース信号線駆動回路６８０１はｎチャネル型ＴＦＴ６８５３とｐチャネル型ＴＦＴ６８５４とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
【０２３１】
各画素は画素電極の下にカラーフィルタ（Ｒ）６８５５、カラーフィルタ（Ｇ）６８５６及びカラーフィルタ（Ｂ）（図示せず）を有している。ここでカラーフィルタ（Ｒ）とは赤色光を抽出するカラーフィルタであり、カラーフィルタ（Ｇ）は緑色光を抽出するカラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出するカラーフィルタである。なお、カラーフィルタ（Ｒ）６８５５は赤色発光の画素に、カラーフィルタ（Ｇ）６８５６は緑色発光の画素に、カラーフィルタ（Ｂ）は青色発光の画素に設けられる。
【０２３２】
これらのカラーフィルタを設けた場合の効果としては、まず発光色の色純度が向上する点が挙げられる。例えば赤色発光の画素からはＥＬ素子から赤色光が放射される（本実施例では画素電極側に向かって放射される）が、この赤色光を、赤色光を抽出するカラーフィルタに通すことにより赤色の純度を向上させることができる。このことは、他の緑色光、青色光の場合においても同様である。
【０２３３】
また、従来のカラーフィルタを用いない構造ではＥＬ表示装置の外部から侵入した可視光がＥＬ素子の発光層を励起させてしまい、所望の発色が得られない問題が起こりうる。しかしながら、本実施例のようにカラーフィルタを設けることでＥＬ素子には特定の波長の光しか入らないようになる。即ち、外部からの光によりＥＬ素子が励起されてしまうような不具合を防ぐことが可能である。
【０２３４】
なお、カラーフィルタを設ける構造は従来提案されているが、ＥＬ素子は白色発光のものを用いていた。この場合、赤色光を抽出するには他の波長の光をカットしていたため、輝度の低下を招いていた。しかしながら、本実施例では、例えばＥＬ素子から発した赤色光を、赤色光を抽出するカラーフィルタに通すため、輝度の低下を招くようなことがない。
【０２３５】
次に、画素電極６８５２は透明導電膜で形成され、ＥＬ素子の陽極として機能する。また、画素電極６８５２の両端には絶縁膜６８５７が形成され、さらに赤色に発光する発光層６８５８、緑色に発光する発光層６８５９が形成される。なお、図示しないが隣接する画素には青色に発光する発光層が設けられ、赤、緑及び青に対応した画素によりカラー表示が行われる。勿論、青色の発光層が設けられた画素は青色を抽出するカラーフィルタが設けられている。
【０２３６】
なお、ＥＬ材料として有機材料だけでなく無機材料を用いることができる。また、発光層だけでなく電子注入層、電子輸送層、正孔輸送層または正孔注入層を組み合わせた積層構造としても良い。
【０２３７】
また、各発光層の上にはＥＬ素子の陰極６８６０が遮光性を有する導電膜でもって形成される。この陰極６８６０は全ての画素に共通であり、接続配線６８０８を経由してＦＰＣ６８０９に電気的に接続されている。
【０２３８】
次に、第１シール材６８０５をディスペンサー等で形成し、スペーサ（図示せず）を撒布してカバー材６８０４を貼り合わせる。そして、アクティブマトリクス基板６８００、カバー材６８０４及び第１シール材６８０５で囲まれた領域内に充填材６８０７を真空注入法により充填する。
【０２３９】
また、本実施例では充填材６８０７に予め吸湿性物質６８６１として酸化バリウムを添加しておく。なお、本実施例では吸湿性物質を充填材に添加して用いるが、塊状に分散させて充填材中に封入することもできる。また、図示されていないがスペーサの材料として吸湿性物質を用いることも可能である。
【０２４０】
次に、充填材６８０７を紫外線照射または加熱により硬化させた後、第１シール材６８０５に形成された開口部（図示せず）を塞ぐ。第１シール材６８０５の開口部を塞いだら、導電性材料６８６２を用いて接続配線６８０８及びＦＰＣ６８０９を電気的に接続させる。さらに、第１シール材６８０５の露呈部及びＦＰＣ６８０９の一部を覆うように第２シール材６８０６を設ける。第２シール材６８０６は第１シール材６８０５と同様の材料を用いても良い。
【０２４１】
以上のような方式を用いてＥＬ素子を充填材６８０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等の有機材料の酸化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製することができる。
【０２４２】
（実施例１０）
本実施例では、実施例９に示したＥＬ表示装置において、ＥＬ素子から発する光の放射方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図１７を用いるが、基本的な構造は図１６（Ｂ）と同様であるので変更部分に新しい符号を付して説明する。
【０２４３】
画素部６９０１はＥＬ駆動用ＴＦＴ６９０２及びそのドレイン領域に電気的に接続された画素電極６９０３等を含む複数の画素により形成される
【０２４４】
本実施例では画素部６９０１にはＥＬ駆動用ＴＦＴ６９０２としてｎチャネル型ＴＦＴが用いられている。また、ＥＬ駆動用ＴＦＴ６９０２のドレインには画素電極６９０３が電気的に接続され、この画素電極６９０３は遮光性を有する導電膜で形成されている。本実施例では画素電極６９０３がＥＬ素子の陰極となる。
【０２４５】
また、赤色に発光する発光層６８５８、緑色に発光する発光層６８５９の上には各画素に共通な透明導電膜６９０４が形成される。この透明導電膜６９０４はＥＬ素子の陽極となる。
【０２４６】
さらに、本実施例ではカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及びカラーフィルタ（Ｂ）（図示せず）がカバー材６８０４に形成されている点に特徴がある。本実施例のＥＬ素子の構造とした場合、発光層から発した光の放射方向がカバー材６８０４側に向かうため、図１７の構造とすればその光の経路にカラーフィルタを設置することができる。
【０２４７】
本実施例のようにカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及びカラーフィルタ（Ｂ）（図示せず）をカバー材６８０４に設けると、アクティブマトリクス基板の工程を少なくすることができ、歩留まり及びスループットの向上を図ることができるという利点がある。
【０２４８】
（実施例１１）
本実施例では、本発明を用いて形成されたＥＬ表示装置を表示媒体として組み込んだ電子機器について説明する。
【０２４９】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８に示す。
【０２５０】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部２００３、キーボード２００４等を含む。本発明のＥＬ表示装置はパーソナルコンピュータの表示部２００３に用いることができる。
【０２５１】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置はビデオカメラの表示部２１０２に用いることができる。
【０２５２】
図１８（Ｃ）は頭部取り付け型の表示装置の一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明のＥＬ表示装置は頭部取り付け型の表示装置の表示部２３０６に用いることができる。
【０２５３】
図１８（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）２４０４は主として画像情報を表示し、表示部（ｂ）２４０５は主として文字情報を表示するが、本発明のＥＬ表示装置は記録媒体を備えた画像再生装置の表示部（ａ）２４０４、（ｂ）２４０５に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０２５４】
図１８（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明のＥＬ表示装置は携帯型（モバイル）コンピュータの表示部２５０５に用いることができる。
【０２５５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０２５６】
【発明の効果】
従来のアナログ階調方式のＥＬ表示装置では、画素部のＴＦＴの特性のバラつきにより輝度がバラつく。また、従来の時間階調方式のＥＬ表示装置では、多階調を表現する際、下位ビットの信号に対応するサブフレーム期間の表示期間が短くなり、一定のＥＬ駆動電圧を印加し続けることが困難となる。また、使用する際の環境温度が変化すると、ＥＬ素子の温度特性によって、同じ電圧をＥＬ素子に印加していても、ＥＬ素子に流れる電流量が変化してしまい、輝度にバラつきが起こるという問題があった。
【０２５７】
しかし、本発明は、上記構成によって、ＥＬ素子の輝度のバラつきを抑えることができる。これにより、高画質なＥＬ表示装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明のＥＬ表示装置の構成を示す図。
【図２】 本発明のＥＬ表示装置の階調方式のタイミングチャートを示す図。
【図３】 本発明のＥＬ表示装置のバッファアンプの構成を示す図。
【図４】 ＥＬ素子の温度特性を示す図。
【図５】 ＥＬ表示装置の画素部の構成を示す図。
【図６】 ＥＬ表示装置の構成を示すブロック図。
【図７】 従来のアナログ階調方式のタイミングチャートを示す図。
【図８】 従来の時間階調方式のタイミングチャートを示す図。
【図９】 本発明のＥＬ表示装置の作製工程を示す図。
【図１０】 本発明のＥＬ表示装置の作製工程を示す図。
【図１１】 本発明のＥＬ表示装置の作製工程を示す図。
【図１２】 本発明のＥＬ表示装置の上面図及び断面図。
【図１３】 本発明のＥＬ表示装置の上面図及び断面図。
【図１４】 本発明のＥＬ表示装置の断面図。
【図１５】 本発明のＥＬ表示装置の断面図。
【図１６】 本発明のＥＬ表示装置の上面図及び断面図。
【図１７】 本発明のＥＬ表示装置の断面図。
【図１８】 本発明のＥＬ表示装置を用いた応用電子機器を示す図。
【図１９】 本発明のＥＬ表示装置の階調方式のタイミングチャートを示す図。
【発明の属する技術分野】
本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子表示装置及びその駆動方法に関する。特に半導体素子（半導体薄膜を用いた素子）を用いたＥＬ表示装置及びその駆動方法に関する。またＥＬ表示装置を表示部に用いた電子機器に関する。
【０００２】
【従来の技術】
近年、自発光型素子としてＥＬ素子を有したＥＬ表示装置の開発が活発化している。ＥＬ表示装置は有機ＥＬディスプレイ（ＯＥＬＤ：Organic EL Display）又は有機ライトエミッティングダイオード（ＯＬＥＤ：Organic Light Emitting Diode）とも呼ばれている。
【０００３】
ＥＬ表示装置は、液晶表示装置と異なり自発光型である。ＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーのTangらが提案した「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置は殆どこの構造を採用している。
【０００４】
また他にも、陽極上に「正孔注入層／正孔輸送層／発光層／電子輸送層」、または「正孔注入層／正孔輸送層／発光層／電子輸送層／電子注入層」の順に積層する構造でも良い。発光層に対して蛍光性色素等をドーピングしても良い。
【０００５】
本明細書において陰極と陽極の間に設けられる全ての層を総称してＥＬ層と呼ぶ。よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥＬ層に含まれる。
【０００６】
そして、上記構造でなるＥＬ層に一対の電極から所定の電圧をかけ、それにより発光層においてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光することを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成される発光素子をＥＬ素子と呼ぶ。
【０００７】
ここで本明細書中において、ＥＬ素子の陽極及び陰極を、ＥＬ素子の両電極と呼ぶ場合もある。
【０００８】
なお、本明細書中において、ＥＬ素子とは、一重項励起子からの発光（蛍光）を利用するものと、三重項励起子からの発光（燐光）を利用するものの両方を示すものとする。
【０００９】
ＥＬ表示装置の駆動方法として、アクティブマトリクス方式が挙げられる。
【００１０】
図６に、アクティブマトリクス方式の表示装置の例をブロック図で示す。画素部には、ソース信号線駆動回路から信号が入力されるソース信号線と、ゲート信号線駆動回路から信号が入力されるゲート信号線が、マトリクス状に形成されている。また、ソース信号線と平行に電源供給線が形成されている。本明細書中では、電源供給線の電位を電源電位という。
【００１１】
図５に、アクティブマトリクス型ＥＬ表示装置の画素部の構成を示す。ゲート信号線駆動回路から選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチング用ＴＦＴ３０１のゲート電極に接続されている。また、各画素が有するスイッチング用ＴＦＴ３０１のソース領域とドレイン領域は、一方がソース信号線駆動回路から信号を入力するソース信号線（Ｓ１〜Ｓｘ）に、他方がＥＬ駆動用ＴＦＴ３０２のゲート電極及び各画素が有するコンデンサ３０３の一方の電極に接続されている。コンデンサ３０３のもう一方の電極は、電源供給線（Ｖ１〜Ｖｘ）に接続されている。各画素の有するＥＬ駆動用ＴＦＴ３０２のソース領域とドレイン領域の一方は、電源供給線（Ｖ１〜Ｖｘ）に、他方は、各画素が有するＥＬ素子３０４に接続されている。
【００１２】
ＥＬ素子３０４は、陽極と、陰極と、陽極と陰極の間に設けられたＥＬ層とを有する。ＥＬ素子３０４の陽極がＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域と接続している場合、ＥＬ素子３０４の陽極が画素電極、陰極が対向電極となる。逆に、ＥＬ素子３０４の陰極がＥＬ駆動用ＴＦＴ３０２のソース領域またはドレイン領域と接続している場合、ＥＬ素子３０４の陰極が画素電極、陽極が対向電極となる。
【００１３】
なお、本明細書において、対向電極の電位を対向電位という。なお、対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動電圧であり、このＥＬ駆動電圧がＥＬ層に印加される。
【００１４】
上記ＥＬ表示装置の階調表示方法として、アナログ階調方式と、時間階調方式が挙げられる。
【００１５】
まず、ＥＬ表示装置のアナログ階調方式について説明する。図５で示した表示装置をアナログ階調方式で駆動した場合のタイミングチャートを図７に示す。１つのゲート信号線が選択されてから、その次のゲート信号線が選択されるまでの期間を１ライン期間（Ｌ）と呼ぶ。また、１つの画像が選択されてから、次の画像が選択されるまでの期間が、１フレーム期間に相当する。図５のＥＬ表示装置の場合、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が設けられている。
【００１６】
解像度が高くなるにつれ、１フレーム期間中のライン期間の数も増え、駆動回路を高い周波数で駆動しなければならなくなる。
【００１７】
電源供給線（Ｖ１〜Ｖｘ）は、一定の電位に保たれている。また、対向電位も一定に保たれている。対向電位は、ＥＬ素子が発光する程度に電源電位との間に電位差を有している。
【００１８】
第１のライン期間（Ｌ１）においてゲート信号線Ｇ１にはゲート信号線駆動回路からの選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴ３０１はオンの状態になるので、ソース信号線（Ｓ１〜Ｓｘ）に入力されたアナログのビデオ信号は、スイッチング用ＴＦＴ３０１を介してＥＬ駆動用ＴＦＴ３０２のゲート電極に入力される。
【００１９】
スイッチング用ＴＦＴ３０１がオンとなって画素内に入力されたアナログのビデオ信号はＥＬ駆動用ＴＦＴ３０２のゲート電圧となる。このときＥＬ駆動用ＴＦＴ３０２のＩｄ−Ｖｇ特性に従ってゲート電圧に対してドレイン電流が１対１で決まる。即ち、ＥＬ駆動用ＴＦＴ３０２のゲート電極に入力されるアナログのビデオ信号の電圧に対応して、ドレイン領域の電位（オンのＥＬ駆動電位）が定まり、所定のドレイン電流がＥＬ素子に流れ、その電流量に対応した発光量で前記ＥＬ素子が発光する。
【００２０】
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせて１つのライン期間としても良い。そして次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ２に選択信号が入力される。そして第１のライン期間（Ｌ１）と同様にソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデオ信号が入力される。
【００２１】
そして全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成される。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間としても良い。
【００２２】
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光量の制御によって階調表示がなされる。このように、アナログ階調方式では、ソース信号線に入力されるアナログのビデオ信号の電位の変化で階調表示が行われる。
【００２３】
次に、時間階調方式について説明する。
【００２４】
時間階調方式では、画素にデジタル信号を入力し、このデジタル信号によって、画素のＥＬ素子の発光時間を制御して階調を表現する。
【００２５】
ここではｎ（ｎは、２以上の自然数）ビットのデジタル信号を入力し、２n階調表示をする場合を例に説明する。
【００２６】
図５で示した表示装置を、時間階調方式で駆動した場合のタイミングチャートを図８に示す。まず、１フレーム期間をｎ（ｎは、２以上の自然数）個のサブフレーム期間（ＳＦ1〜ＳＦn）に分割する。なお、画素部の全ての画素が１つの画像を表示する期間を１フレーム期間（Ｆ）と呼ぶ。１フレーム期間をさらに複数に分割した期間がサブフレーム期間である。階調数が多くなるにつれて１フレーム期間の分割数も増え、駆動回路を高い周波数で駆動しなければならない。
【００２７】
１つのサブフレーム期間は書き込み期間（Ｔａ）と表示期間（Ｔｓ）とに分けられる。書き込み期間とは、１サブフレーム期間中、全画素にデジタル信号を入力する期間であり、表示期間（点灯期間とも呼ぶ）とは、ＥＬ素子の発光または非発光状態を選択し表示を行う期間を示している。
【００２８】
また、図８に示したＥＬ駆動電圧は、発光状態を選択されたＥＬ素子のＥＬ駆動電圧を表す。すなわち、発光状態を選択されたＥＬ素子のＥＬ駆動電圧は、書き込み期間中は０Ｖとなり、表示期間中はＥＬ素子が発光する程度の大きさを有する。
【００２９】
対向電位は外部スイッチ（図示せず）により制御され、対向電位は、書き込み期間において電源電位と同じ高さに保たれ、表示期間において電源電位との間にＥＬ素子が発光する程度の電位差を有する。
【００３０】
まず、それぞれのサブフレーム期間が有する書き込み期間と表示期間について、図５と図８の記号を用いて詳しく説明し、その後、時間階調表示について詳しく説明する。
【００３１】
まずゲート信号線Ｇ１に信号が入力され、ゲート信号線Ｇ１に接続されている全てのスイッチング用ＴＦＴ３０１がオンの状態になる。そしてソース信号線（Ｓ１〜Ｓｘ）に順にデジタル信号が入力される。対向電位は電源供給線（Ｖ１〜Ｖｘ）の電源電位と同じ高さに保たれている。デジタル信号は「０」または「１」の情報を有している。「０」と「１」のデジタル信号はそれぞれＨｉまたはＬｏのいずれかの電圧を有する信号を意味する。
【００３２】
そしてソース信号線（Ｓ１〜Ｓｘ）に入力されたデジタル信号は、オンの状態のスイッチング用ＴＦＴ３０１を介してＥＬ駆動用ＴＦＴ３０２のゲート電極に入力される。またコンデンサ３０３にデジタル信号が入力され保持される。
【００３３】
そして順にゲート信号線Ｇ２〜Ｇｙに信号を入力することで上述した動作を繰り返し、全ての画素にデジタル信号が入力され、各画素において入力されたデジタル信号が保持される。この様にして、全ての画素にデジタル信号が入力されるまでの期間を書き込み期間と呼ぶ。
【００３４】
全ての画素にデジタル信号が入力されると、全てのスイッチング用ＴＦＴ３０１はオフの状態となる。そして対向電極に接続されている外部スイッチ（図示せず）によって、対向電位は、電源電位との間にＥＬ素子３０４が発光する程度の電位差を有するよう変化する。
【００３５】
デジタル信号が「０」の情報を有していた場合、ＥＬ駆動用ＴＦＴ３０２はオフの状態となりＥＬ素子３０４は発光しない。逆に、「１」の情報を有していた場合、ＥＬ駆動用ＴＦＴ３０２はオンの状態となる。その結果ＥＬ素子３０４の画素電極はほぼ電源電位に保たれ、ＥＬ素子３０４は発光する。このようにデジタル信号によって、ＥＬ素子の発光または非発光状態が選択され、全ての画素が一斉に表示を行う。全ての画素が表示を行うことによって、画像が形成される。
画素が表示を行う期間を表示期間と呼ぶ。
【００３６】
ここで、ｎ個のサブフレーム期間（ＳＦ1〜ＳＦn）がそれぞれ有する書き込み期間（Ｔａ1〜Ｔａn）の長さは全て同じとし、ＳＦ1〜ＳＦnがそれぞれ有する表示期間（Ｔｓ）を、それぞれＴｓ1〜Ｔｓnとする。
【００３７】
例えば、表示期間Ｔｓ1〜Ｔｓnの長さを、Ｔｓ1：Ｔｓ2：Ｔｓ3：…：Ｔｓ(n-1)：Ｔｓn＝２0：２-1：２-2：…：２-(n-2)：２-(n-1)となるように設定する。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。
【００３８】
表示期間はＴｓ1〜Ｔｓnのいずれかの期間である。ここではＴｓ1の期間、所定の画素を点灯させたとする。
【００３９】
次に、再び書き込み期間に入り、全画素にデジタル信号を入力したら表示期間に入る。このときはＴｓ2〜Ｔｓnのいずれかの期間が表示期間となる。ここではＴｓ2の期間、所定の画素を点灯させたとする。
【００４０】
以下、残りのｎ−２個のサブフレームについて同様の動作を繰り返し、順次Ｔｓ3、Ｔｓ4…Ｔｓnと表示期間を設定し、それぞれのサブフレームで所定の画素を点灯させたとする。
【００４１】
ｎ個のサブフレーム期間が出現したら１フレーム期間を終えたことになる。このとき、画素が点灯していた表示期間の長さを積算することによって、その画素の階調がきまる。例えば、ｎ＝８のとき、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｓ1とＴｓ2において画素が発光した場合には７５％の輝度が表現でき、Ｔｓ3とＴｓ5とＴｓ8を選択した場合には１６％の輝度が表現できる。
【００４２】
なお本明細書中では、表示装置に入力したデジタル信号のうち上位ビットの信号によって、画素のＥＬ素子が発光状態または非発光状態となる表示期間を、上位ビットの表示期間とよぶ。また、表示装置に入力したデジタル信号のうち下位ビットの信号によって、画素のＥＬ素子が発光状態または非発光状態となる表示期間を、下位ビットの表示期間とよぶ。
【００４３】
【発明が解決しようとする課題】
従来のアナログ階調方式を用いた場合、次のような問題がある。
【００４４】
アナログ階調方式では、ＴＦＴの特性のバラツキが、階調表示に大きく影響するという問題点がある。例えばスイッチング用ＴＦＴのＩｄ−Ｖｇ特性が、同じ階調を表示する２つの画素で異なる場合（どちらかの画素の特性が、もう一方に対して全体的にプラス又はマイナス側へシフトした場合）を想定する。
【００４５】
その場合、各スイッチング用ＴＦＴのゲート電極に同じ電圧が印加されても、各スイッチング用ＴＦＴのドレイン電流は異なる値となり、各画素のＥＬ駆動用ＴＦＴには異なる値のゲート電圧が印加されることになる。即ち、各ＥＬ素子に対して異なる量の電流が流れ、結果として異なる発光量となり、同じ階調表示を行うことができなくなる。
【００４６】
また、仮に各画素のＥＬ駆動用ＴＦＴに等しいゲート電圧が印加されたとしても、ＥＬ駆動用ＴＦＴのＩｄ−Ｖｇ特性にバラツキがあれば、同じドレイン電流を出力することはできない。そのため、Ｉｄ−Ｖｇ特性が僅かでも異なれば、等しいゲート電圧がかかっても、出力される電流量は大きく異なるといった事態が生じうる。すると僅かなＩｄ−Ｖｇ特性のバラツキによって、同じ電圧の信号を入力してもＥＬ素子の発光量が隣接画素で大きく異なってしまう。
【００４７】
実際には、スイッチング用ＴＦＴとＥＬ駆動用ＴＦＴとの、両者のバラツキの相乗効果となるので、さらに大きく階調表示がバラつくことになる。このように、アナログ階調表示はＴＦＴの特性バラツキに対して極めて敏感である。そのため、このＥＬ表示装置が、階調表示を行う場合、その表示にムラが多いことが問題となる。
【００４８】
一方、従来の時間階調方式を用いた場合、次のような問題点がある。
【００４９】
階調数が多くなってくると、１フレームの分割数も増える。すると、特に下位ビットの表示期間が短くなる。
【００５０】
この際、ＥＬ素子に印加される電圧の波形のなまりが問題となる。
【００５１】
書き込み期間後、表示期間において、ＥＬ素子に電圧を印加する際、全画素のＥＬ素子の対向電極の電圧を一斉に変化させるため、ＥＬ素子や配線に付く負荷の影響が非常に大きく、全画素のＥＬ素子に加わる電圧の波形がなまる。
【００５２】
このように、ＥＬ素子に印加される電圧の波形がなまる場合、特に表示期間が短くなる下位ビットに対応する表示期間では、表示期間の間、十分に所定の電圧をＥＬ素子に印加することができず、正確な階調表示が困難となる。
【００５３】
また、電源供給線より画素部のＥＬ素子に印加される電圧は、電源供給線の配線抵抗等によりバラつきを生じる。そのため、印加電圧の変動により画素部のＥＬ素子を流れる電流が変化し、輝度がバラつきをもってしまう。
【００５４】
また、ＥＬ素子に流れる電流の大きさは、温度によっても左右される。
【００５５】
ここで、ＥＬ素子の輝度は、ＥＬ素子を流れる電流に比例する。よって、ＥＬ素子を流れる電流が変化すると、ＥＬ素子の輝度も変化してしまう。
【００５６】
図４は、ＥＬ素子のＩ−Ｖ特性の温度による変化（温度特性）を示すグラフである。このグラフにより、ある温度下で、ＥＬ素子の両電極間に印加された電圧に対して、ＥＬ素子を流れる電流量を知ることができる。ここで、温度Ｔ1は、温度Ｔ2よりも高く、温度Ｔ2は温度Ｔ3よりも高い。このグラフより、画素部のＥＬ素子の電極間にかかる電圧が同じであっても、ＥＬ素子が有する温度特性によって、ＥＬ層の温度が高くなれば高くなるほど、ＥＬ素子を流れる電流は大きくなる。この様に、ＥＬ表示装置を使用する環境温度によって、画素部のＥＬ素子を流れる電流が変動し、画素部のＥＬ素子の輝度が変化してしまう。
【００５７】
これらの理由により、正確な階調表現ができなくなり、ＥＬ表示装置の信頼性を損なう原因の１つとなっている。
【００５８】
そこで、画素部のＴＦＴの特性のバラツキの影響を受けづらく、ＥＬ駆動電圧を高速で変化させる必要のない階調表示方法を用い、ＥＬ素子の環境温度による輝度の変動を抑えた表示装置を提供することを課題とする。
【００５９】
【課題を解決するための手段】
１フレーム期間を複数のサブフレーム期間に分割し、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極間に加えられる電圧を、サブフレーム期間毎に変化させる、時間階調方式を用い表示を行う。
【００６０】
下位ビットの表示期間において、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極間に加えられる電圧を、上位ビットの表示期間における、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極間に加えられる電圧に対して小さく設定する。こうして、下位ビットの表示期間を、従来の時間階調方式と比較して長くとることができる。
【００６１】
なお、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極間に印加される電圧は、第１のＥＬ素子を含む画素部が形成された基板と同じ基板上に形成されたモニター用ＥＬ素子（第２のＥＬ素子）の両電極間に、階調の基準となる複数の定電流源のうちの１つを選択し、一定の電流を流して、発生させる。
【００６２】
また、バッファアンプを用いて、画素のＥＬ素子（第１のＥＬ素子）の両電極間に印加する電圧を一定に保つ。
【００６３】
これにより、画素部のＴＦＴの特性バラツキの影響を受けづらく、ＥＬ駆動電圧の高速応答も必要としない階調表示方法で、ＥＬ素子の環境温度による輝度の変動を抑えた表示装置を提供することができる。
【００６４】
以下に、本発明の構成を示す。
【００６５】
本発明によって、
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とによりそれぞれ構成される、第１のＥＬ素子及び第２のＥＬ素子を有する表示装置の駆動方法であって、
１フレーム期間を複数のサブフレーム期間に分割し、前記複数の各サブフレーム期間毎に、前記第１のＥＬ素子が発光状態または非発光状態となり、
前記複数の各サブフレーム期間において、前記第２のＥＬ素子の第１の電極と第２の電極の間に一定の電流を流し、
前記発光状態となった前記第１のＥＬ素子の第１の電極と第２の電極の間の電圧は、前記一定の電流が流れる前記第２のＥＬ素子の第１の電極と第２の電極の間の電圧と等しく、
前記複数のサブフレーム期間のうち、２つのサブフレーム期間において、前記一定の電流の値が互いに異なることを特徴とする表示装置の駆動方法が提供される。
【００６６】
本発明によって、
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とによりそれぞれ構成される、第１のＥＬ素子及び第２のＥＬ素子を有する表示装置の駆動方法であって、
１フレーム期間を複数のサブフレーム期間に分割し、前記複数の各サブフレーム期間毎に前記第１のＥＬ素子が発光状態または非発光状態となり、
前記複数の各サブフレーム期間において、前記第２のＥＬ素子の第１の電極と第２の電極の間に一定の電流を流し、
前記発光状態となった前記第１のＥＬ素子の第１の電極と第２の電極の間の電圧は、前記一定の電流が流れる前記第２のＥＬ素子の第１の電極と第２の電極の間の電圧に等しく、
前記複数の各サブフレーム期間における、前記一定の電流の値が異なることを特徴とする表示装置の駆動方法が提供される。
【００６７】
前記複数の各サブフレーム期間の長さが同じであることを特徴とする表示装置の駆動方法であってもよい。
【００６８】
本発明によって、
第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とによりそれぞれ構成される、第１のＥＬ素子及び第２のＥＬ素子を有する表示装置の駆動方法であって、
１フレーム期間をｎ（ｎは、２以上の自然数）個のサブフレーム期間に分割し、前記ｎ個の各サブフレーム期間毎に、前記第１のＥＬ素子が発光状態または非発光状態となり、
前記ｎ個の各サブフレーム期間において、前記第２のＥＬ素子の第１の電極と第２の電極の間に一定の電流を流し、
前記発光状態となった前記第１のＥＬ素子の第１の電極と第２の電極の間の電圧は、前記一定の電流が流れる前記第２のＥＬ素子の第１の電極と第２の電極の間の電圧に等しく、
前記ｎ個の各サブフレーム期間における、前記一定の電流の値の比が２0：２-1：２-2：・・・：２-(n-2)：２-(n-1)となることを特徴とする表示装置の駆動方法が提供される。
【００６９】
前記表示装置の駆動方法を用いることを特徴とするビデオカメラ、画像再生装置、ヘッドマウントディスプレイ、パーソナルコンピュータまたは情報端末機器であってもよい。
【００７０】
本発明によって、
ＴＦＴと、第１のＥＬ素子とをそれぞれ有する複数の画素と、電源供給線と、バッファアンプと、第２のＥＬ素子と、互いに異なる値の一定の電流を出力する第１の定電流源Ａ１と第２の定電流源Ａ２とを有する表示装置であって、
前記第１のＥＬ素子及び前記第２のＥＬ素子はそれぞれ、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とを有し、
前記第１の定電流源Ａ１の出力端子と、前記第２のＥＬ素子の第１の電極とを接続するか、前記第２の定電流源Ａ２の出力端子と、前記第２のＥＬ素子の第１の電極とを接続するかを選択するスイッチを有し、
前記第２のＥＬ素子の第１の電極は、前記バッファアンプの非反転入力端子と接続され、
前記バッファアンプの出力端子は、前記電源供給線と接続され、
前記電源供給線の電位は、前記ＴＦＴを介して前記第１のＥＬ素子の第１の電極に与えられていることを特徴とする表示装置が提供される。
【００７１】
本発明によって、
ＴＦＴと、第１のＥＬ素子とをそれぞれ有する複数の画素と、電源供給線と、バッファアンプと、第２のＥＬ素子と、それぞれ同じ値の一定の電流を出力するｎ（ｎは、２以上の自然数）個の定電流源とを有する表示装置であって、
前記第１のＥＬ素子及び前記第２のＥＬ素子はそれぞれ、第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に設けられたＥＬ層とを有し、
前記ｎ個の定電流源のうちｍ（ｍは、ｎ以下の自然数）個の出力端子と、前記第２のＥＬ素子の第１の電極とを接続するか、前記ｎ個の定電流源のうちｋ（ｋは、ｍと異なるｎ以下の自然数）個の出力端子と、前記第２のＥＬ素子の第１の電極とを接続するかを選択するスイッチを有し、
前記第２のＥＬ素子の第１の電極は、前記バッファアンプの非反転入力端子と接続され、
前記バッファアンプの出力端子は、前記電源供給線と接続され、
前記電源供給線の電位は、前記ＴＦＴを介して前記第１のＥＬ素子の第１の電極に与えられていることを特徴とする表示装置が提供される。
【００７２】
前記第１のＥＬ素子及び前記第２のＥＬ素子の、第１の電極は陽極であり、第２の電極は陰極であることを特徴とする表示装置であってもよい。
【００７３】
前記第１のＥＬ素子及び前記第２のＥＬ素子の、第１の電極は陰極であり、第２の電極は陽極であることを特徴とする表示装置であってもよい。
【００７４】
前記表示装置を用いることを特徴とするビデオカメラ、画像再生装置、ヘッドマウントディスプレイ、パーソナルコンピュータまたは情報端末機器であってもよい。
【００７５】
【発明の実施の形態】
本発明の構成について図１を用いて説明する。
【００７６】
ここでは、２n（ｎは、２以上の自然数）階調の表示装置について説明するが、本発明は、２n階調には限定されず、他の階調を用いる表示装置に対しても自由に応用することが可能である。
【００７７】
１０１はモニター用ＥＬ素子（第２のＥＬ素子）、１０２はバッファアンプ（緩衝増幅器）、Ａ1〜Ａnは、それぞれ一定の電流Ｉ1〜Ｉnを流す定電流源である。
【００７８】
ここで、本明細書中では定電流源とは、その出力端子から、常に一定の電流を出力する素子であるとする。
【００７９】
本発明の表示装置が有する定電流源としては、公知の構成のものを自由に用いることができる。
【００８０】
ここで、画素部の各画素が有するＥＬ素子（第１のＥＬ素子）と、モニター用ＥＬ素子（第２のＥＬ素子）１０１とは、それぞれ、第１の電極と、第２の電極と、前記第１の電極と第２の電極の間に設けられたＥＬ層とを有し、そのＩ−Ｖ特性が、同じ温度において、ほぼ同じとなるように作製されている。
【００８１】
また、１０３はスイッチであり、定電流源Ａ1〜Ａnのうちどれかを選択し、その出力端子と、モニター用ＥＬ素子（第２のＥＬ素子）１０１の一方の電極（第１の電極）と接続する。
【００８２】
モニター用ＥＬ素子（第２のＥＬ素子）１０１は、画素部が形成された基板と同じ基板上に形成されている。なお、本明細書中では、画素部が形成された基板を画素基板という。
【００８３】
ここで、モニター用ＥＬ素子（第２のＥＬ素子）と画素部のＥＬ素子（第１のＥＬ素子）とは、同時に作製することが可能である。
【００８４】
定電流源Ａ1〜Ａn及びバッファアンプ１０２をまとめて１００１で示した。１００１は、画素基板上に形成されていてもよいし、単結晶ＩＣチップ上に形成され画素基板上に貼り付けられていてもよいし、外部基板上に作製されていてもよい。
【００８５】
ここで今、モニター用ＥＬ素子（第２のＥＬ素子）１０１の一方の電極（第１の電極）は、スイッチ１０３により定電流源Ａ1の出力端子に接続されているとする。このときモニター用ＥＬ素子（第２のＥＬ素子）１０１の両電極（第１の電極と第２の電極）間には、一定の電流Ｉ1が入力されている。
【００８６】
定電流源Ａ1に接続されたモニター用ＥＬ素子（第２のＥＬ素子）１０１は、周りの環境の温度が変化すると、素子の両電極（第１の電極と第２の電極）間を流れる電流Ｉ1が変化しない代わりに、図４に示したＥＬ素子の温度特性によりモニター用ＥＬ素子（第２のＥＬ素子）の両電極（第１の電極と第２の電極）間の電圧が変化する。
【００８７】
ここで、モニター用ＥＬ素子（第２のＥＬ素子）の電極で、定電流源Ａ1と接続されていない側の電極（第２の電極）は、一定の電位が与えられている。この一定の電位は、表示期間中における画素部のＥＬ素子（第１のＥＬ素子）の対向電極（第２の電極）の電位とほぼ同じに設定されている。
【００８８】
ここで、バッファアンプ１０２は、非反転入力端子（＋）、反転入力端子（−）及び出力端子を有している。バッファアンプ１０２は、非反転入力端子（＋）に入力された電位が、出力端子に接続された負荷や配線抵抗などによって変化するのを抑える働きがある。
【００８９】
本発明の表示装置が有するバッファアンプとしては、公知の構成のものを自由に用いることができる。
【００９０】
バッファアンプの非反転入力端子（＋）は、モニター用ＥＬ素子（第２のＥＬ素子）の、定電流源Ａ１の出力端子に接続された側の電極（第１の電極）と接続され、モニター用ＥＬ素子（第２のＥＬ素子）の電極（第１の電極）の電位が入力されている。このモニター用ＥＬ素子（第２のＥＬ素子）の電極（第１の電極）の電位は、バッファアンプ１０２を介して、電源供給線１０４に入力される。ここで、電源供給線１０４に接続された画素のＥＬ駆動用ＴＦＴがオンになると、このモニター用ＥＬ素子（第２のＥＬ素子）１０１の電極（第１の電極）の電位が画素部のＥＬ素子（第１のＥＬ素子）の第１の電極に入力される。
【００９１】
モニター用ＥＬ素子（第２のＥＬ素子）の定電流源の出力端子に接続された側の電極（第１の電極）の電位は、接続された定電流源の設定された一定の電流を流すように、温度に応じて変化している。この電位を画素のＥＬ素子（第１のＥＬ素子）の画素電極（第１の電極）の電位とする。これによって、表示期間において、モニター用ＥＬ素子（第２のＥＬ素子）の両電極（第１の電極と第２の電極）間に印加された電圧と同じ電圧が、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極（第１の電極と第２の電極）間に印加される。こうして、画素のＥＬ素子（第１のＥＬ素子）の両電極（第１の電極と第２の電極）間に一定の電流が流れる。
【００９２】
この様に、画素部のＥＬ素子（第１のＥＬ素子）には、温度変化に対しても、その第１の電極と第２の電極間に、一定の電流を流すように変化した電圧が印加される。こうして、画素部ＥＬ素子（第１のＥＬ素子）を流れる電流を、温度変化に対して一定に保つことができる。
【００９３】
ここで、画素部のＥＬ素子とモニター用ＥＬ素子とは、同一基板上に形成されているので、そのＩ−Ｖ特性が、同じ温度においてほぼ同じものが得られる。そのため、モニター用ＥＬ素子（第２のＥＬ素子）の第１の電極と第２の電極の間を流れる電流を調節することで、画素部ＥＬ素子（第１のＥＬ素子）を必要な明るさで点灯させることができる。
【００９４】
また、スイッチ１０３を切り換えることで、残りの定電流源Ａ2〜Ａnを順次選択し、一定の電流Ｉ2〜Ｉnをモニター用ＥＬ素子（第２のＥＬ素子）に入力する。一定の電流Ｉ2〜ＩnによりモニターＥＬ素子（第２のＥＬ素子）の第１の電極と第２の電極の間に生じた電圧をバッファアンプを用いて、画素部のＥＬ素子（第１のＥＬ素子）の第１の電極と第２の電極の間に印加する。
【００９５】
ここで、本発明の駆動方法について、図２のタイミングチャートを用いて説明する。なお、一部、図１で用いた符号と同じ符号を用いて示す。
【００９６】
１フレーム期間は、複数のサブフレーム期間ＳＦ1〜ＳＦnに分割されている。このサブフレーム期間ＳＦ1〜ＳＦnごとに図１に示した定電流源Ａ1〜Ａnのうち１つが、スイッチ１０３によって、順次選択され、選択された定電流源の出力端子とモニター用ＥＬ素子（第２のＥＬ素子）の第１の電極とが接続される。このとき、電源供給線には、一定の電流Ｉ1〜Ｉnに対応した電圧Ｖ1〜Ｖnが、印加される。
【００９７】
サブフレーム期間は、全ての画素に信号が書き込まれそれぞれの画素が発光するかしないかを選択する書き込み期間Ｔａ1〜Ｔａnと、書き込み期間Ｔａ1〜Ｔａnに書き込まれた信号により全ての画素のＥＬ素子（第１のＥＬ素子）がそれぞれ発光するかしないかする表示期間Ｔｓ1〜Ｔｓnとを有する。
【００９８】
なお、書き込み期間Ｔａ1〜Ｔａnの長さは全て同じであり、表示期間Ｔｓ1〜Ｔｓnの長さも全て同じであるとする。
【００９９】
サブフレーム期間毎に定電流源Ａ1〜Ａnが順次選択され、それぞれが出力する一定の電流Ｉ1〜Ｉnによって、モニター用ＥＬ素子（第２のＥＬ素子）の第１の電極の電位が変化し、その電位に対応して、電源供給線の電位は、Ｖ1〜Ｖnに変化する。
【０１００】
各書き込み期間Ｔａ1〜Ｔａn中はそれぞれ、画素部ＥＬ素子（第１のＥＬ素子）の対向電極（第２の電極）の電位は、電源供給線の電位Ｖ1〜Ｖnそれぞれと同じに保たれている。そのため書き込み期間Ｔａ1〜Ｔａn中は、ＥＬ駆動電圧は０Ｖである。一方、表示期間Ｔｓ1〜Ｔｓn中は、画素部ＥＬ素子（第１のＥＬ素子）の対向電極（第２の電極）の電位は、電源供給線の電位との間に、ＥＬ素子が発光する程度の電位差が生じるように設定される。
【０１０１】
ここで、書き込み期間中の画素部ＥＬ素子（第１のＥＬ素子）の対向電極（第２の電極）の電位は、サブフレーム期間毎に異なる電源供給線の電位に対応して変化する。なお、表示期間中の対向電極の電位は、全てのサブフレーム期間において、同じで構わない。
【０１０２】
ここでは、表示期間Ｔｓ1〜Ｔｓn中の画素部ＥＬ素子（第１のＥＬ素子）の対向電極の電位を、０Ｖとする。すると、発光状態を選択された画素のＥＬ素子（第１のＥＬ素子）の両電極（第１の電極と第２の電極）間に、表示期間Ｔｓ1〜Ｔｓn中に印加されるＥＬ駆動電圧は、サブフレーム期間毎にＶ1〜Ｖnの値に変化する。
【０１０３】
このＥＬ駆動電圧Ｖ1〜Ｖnにより、画素部のＥＬ素子（第１のＥＬ素子）には、定電流源Ａ1〜Ａnの出力する一定の電流Ｉ1〜Ｉnに比例した一定の電流ＩEL1〜ＩELnが流れる。ここで、ＥＬ素子は、素子を流れる電流ＩEL1〜ＩELnに対して、発光輝度がほぼ正比例する性質がある。そのため、電流Ｉ1〜Ｉn、つまり定電流源Ａ1〜Ａnを流れる電流Ｉ1〜Ｉnの比Ｉ1：Ｉ2：・・・：Ｉn-1：Ｉnを、２0：２-1：・・・：２-(n-2)：２-(n-1)となるように設定すれば、画素部のＥＬ素子（第１のＥＬ素子）を各表示期間Ｔｓ1〜Ｔｓn発光させた場合の発光輝度Ｌｍ1〜Ｌｍnの比Ｌｍ1：Ｌｍ2：・・・：Ｌｍ(n-1)：Ｌｍnも、２0：２-1：・・・：２-(n-2)：２-(n-1)となる。
【０１０４】
このとき、１フレーム期間中に画素が点灯していた表示期間Ｔｓ1〜Ｔｓnの発光量を積算することにより、その画素の輝度が決まる。例えば、ｎ＝８のとき、全部の表示期間Ｔｓ1〜Ｔｓnで画素が発光した場合の輝度を１００％とすると、Ｔｓ1とＴｓ2において画素が発光した場合は、約７５％の輝度を表現することができる。一方、Ｔｓ3とＴｓ5とＴｓ8を選択した場合には、約１６％の輝度が表現できる。
【０１０５】
なお表示期間Ｔｓ1〜Ｔｓnは、どのような順序で出現させてもよい。例えば、１フレーム期間中において、Ｔｓ1の次に、Ｔｓ4、Ｔｓ3、Ｔｓ2・・・といった順序で表示期間を出現させることも可能である。
【０１０６】
また、上記の様に、それぞれ異なる値の電流を出力する定電流源が複数個存在する場合に、１フレーム期間のうち複数のサブフレーム期間で同じ定電流源を選択し、同じ定電流源を選択したそれぞれのサブフレーム期間の表示期間の長さを異ならせて、階調を表現することも可能である。
【０１０７】
例えば、図１９のタイミングチャートに示す様に、１フレーム期間中のｎ個のサブフレーム期間のうち複数のサブフレーム期間で同じ定電流源を選択し、同じ定電流源を選択したそれぞれのサブフレーム期間の表示期間の長さを変えて階調を表現することも可能である。
【０１０８】
図１９において、サブフレーム期間ＳＦ１とＳＦ２は、同じ定電流源Ａ１が選択されている。このとき、サブフレーム期間ＳＦ１とＳＦ２の表示期間Ｔｓ１とＴｓ２の長さを異ならせている。
【０１０９】
このように、異なるサブフレーム期間において、表示期間の長さを変化させる手法と、異なるサブフレーム期間において、モニター用ＥＬ素子（第２のＥＬ素子）の両電極（第１の電極と第２の電極）間を流れる電流を変化させる手法とを組み合わせることによって、下位ビットの表示期間を長くとり、且つ階調表示に必要な定電流源の数を減らすことが可能である。
【０１１０】
更に、ｎ（ｎは、２以上の自然数）個の定電流源の出力する電流値が同じ場合で、１フレーム期間中において、あるサブフレーム期間では、ｍ（ｍは、ｎ以下の自然数）個の定電流源の出力端子とモニター用ＥＬ素子（第２のＥＬ素子）の第１の電極とを接続し、別のサブフレーム期間では、ｋ（ｋは、ｍとは異なるｎ以下の自然数）個の定電流源の出力端子と、モニター用ＥＬ素子（第２のＥＬ素子）の第１の電極とを接続する。
【０１１１】
このように、選択した複数の定電流源の出力電流の和をもって、モニター用ＥＬ素子（第２のＥＬ素子）の第１の電極と第２の電極の間に流す電流としても良い。
【０１１２】
【実施例】
以下に、本発明の実施例について説明する。
【０１１３】
（実施例１）
本実施例では、本発明の表示装置が有するバッファアンプの構造について説明する。
【０１１４】
ＴＦＴを用いてバッファアンプを作製した例を、図３に示す。
【０１１５】
バッファアンプはＴＦＴ１９０１〜１９０９、コンデンサ１９１０、定電流源１９１１、１９１２等により構成される。ＴＦＴ１９０１、１９０２、１９０６、１９０９は、ｎチャネル型ＴＦＴであり、ＴＦＴ１９０３〜１９０５、１９０７、１９０８は、ｐチャネル型ＴＦＴである。
【０１１６】
また、１９３０は高電位側電源線であり、１９３１は低電位側電源線である。
【０１１７】
このバッファアンプの動作について以下に詳しく説明する。
【０１１８】
ＴＦＴ１９０１及び１９０２によって構成される差動増幅回路１９２１について説明する。バッファアンプの非反転入力端子に相当するＴＦＴ１９０１のゲート電極と、バッファアンプの反転入力端子に相当するＴＦＴ１９０２のゲート電極に入力された電圧の差により、それぞれのＴＦＴのドレイン・ソース間に流れる電流量が異なる。この電流をそれぞれｉ１とｉ２とする。
【０１１９】
ここで、カレントミラー回路１９２２は、ＴＦＴ１９０３及び１９０４によって構成される。ＴＦＴ１９０３のゲート電極とＴＦＴ１９０４のゲート電極は、接続されているため、この２つのＴＦＴのゲート電極の電位は等しい。そのため、ＴＦＴ１９０３とＴＦＴ１９０４のそれぞれのソース・ドレイン間を流れる電流量は、等しくなる。それ故、差動増幅回路１９２１のＴＦＴ１９０１とＴＦＴ１９０２を流れる電流ｉ１とｉ２の差分に相当する電流ｉ３が、差動増幅回路１９２１に入力されなくてはならない。
【０１２０】
電流ｉ３は、コンデンサ１９１０から供給される。これにより、コンデンサ１９１０の電極間の電位差Ｖが増大する。電位差Ｖは、ソース接地増幅回路１９２３に入力される。
【０１２１】
ソース接地増幅回路１９２３は、ＴＦＴ１９０５によって構成される。入力された電位差Ｖは、ＴＦＴ１９０５のソース・ドレイン間の電位差となる。この電位差Ｖに対応して、電流ｉ４が流れ込む。ここで、定電流源１９１２は、一定の電流ｉ０しか流さない。そのため、電流ｉ４とｉ０の差分ｉ５は、ソースフォロウバッファ回路１９２４に入力される。この電流ｉ５は、増幅された電位差Ｖに対応して増大している。
【０１２２】
ソースフォロウバッファ回路１９２４は、ＴＦＴ１９０６及び１９０７によって構成されている。ソース接地増幅回路１９２３からの入力ｉ５は、ＴＦＴ１９０６のゲート電極に入力される。この入力電流ｉ５により、ＴＦＴ１９０６のソース・ドレイン間を流れる電流ｉ６の量は大きくなる。すなわち、バッファアンプより、大きな電流が出力される。
【０１２３】
この様に、バッファアンプは、電流を増幅して出力する。
【０１２４】
なお、ここでは、ｎチャネル型ＴＦＴで差動回路を構成しているが、ｐチャネル型ＴＦＴで構成しても良い。
【０１２５】
（実施例２）
本実施例では、本発明の表示装置の画素部とその周辺に設けられる駆動回路部（ソース信号線側駆動回路、ゲート信号線側駆動回路）のＴＦＴを同時に作製する方法について説明する。但し、説明を簡単にするために、駆動回路部に関しては基本単位であるＣＭＯＳ回路を図示することとする。
【０１２６】
まず、図９（Ａ）に示すように、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラス、またはアルミノホウケイ酸ガラスなどのガラスから成る基板５００１上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜５００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜５００２ａを１０〜２００[nm]（好ましくは５０〜１００[nm]）形成し、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜５００２ｂを５０〜２００[nm]（好ましくは１００〜１５０[nm]）の厚さに積層形成する。本実施例では下地膜５００２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させた構造として形成しても良い。
【０１２７】
島状半導体層５００３〜５００６は、非晶質構造を有する半導体膜をレーザー結晶化法や公知の熱結晶化法を用いて作製した結晶質半導体膜で形成する。この島状半導体層５００３〜５００６の厚さは２５〜８０[nm]（好ましくは３０〜６０[nm]）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【０１２８】
レーザー結晶化法で結晶質半導体膜を作製するには、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０[Hz]とし、レーザーエネルギー密度を１００〜４００[mJ/cm2](代表的には２００〜３００[mJ/cm2])とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０[kHz]とし、レーザーエネルギー密度を３００〜６００[mJ/cm2](代表的には３５０〜５００[mJ/cm2])とすると良い。そして幅１００〜１０００[μm]、例えば４００[μm]で線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８[％]として行う。
【０１２９】
次いで、島状半導体層５００３〜５００６を覆うゲート絶縁膜５００７を形成する。ゲート絶縁膜５００７はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜１５０[nm]としてシリコンを含む絶縁膜で形成する。本実施例では、１２０[nm]の厚さで酸化窒化シリコン膜で形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０[Pa]、基板温度３００〜４００[℃]とし、高周波（１３．５６[MHz]）、電力密度０．５〜０．８[W/cm2]で放電させて形成することが出来る。このようにして作製される酸化シリコン膜は、その後４００〜５００[℃]の熱アニールによりゲート絶縁膜として良好な特性を得ることが出来る。
【０１３０】
そして、ゲート絶縁膜５００７上にゲート電極を形成するための第１の導電膜５００８と第２の導電膜５００９とを形成する。本実施例では、第１の導電膜５００８をＴａで５０〜１００[nm]の厚さに形成し、第２の導電膜５００９をＷで１００〜３００[nm]の厚さに形成する。
【０１３１】
Ｔａ膜はスパッタ法で、ＴａのターゲットをＡｒでスパッタすることにより形成する。この場合、Ａｒに適量のＸｅやＫｒを加えると、Ｔａ膜の内部応力を緩和して膜の剥離を防止することが出来る。また、α相のＴａ膜の抵抗率は２０[μΩcm]程度でありゲート電極に使用することが出来るが、β相のＴａ膜の抵抗率は１８０[μΩcm]程度でありゲート電極とするには不向きである。α相のＴａ膜を形成するために、Ｔａのα相に近い結晶構造をもつ窒化タンタルを１０〜５０[nm]程度の厚さでＴａの下地に形成しておくとα相のＴａ膜を容易に得ることが出来る。
【０１３２】
Ｗ膜を形成する場合には、Ｗをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することも出来る。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０[μΩcm]以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることが出来るが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９[％]のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０[μΩcm]を実現することが出来る。
【０１３３】
なお、本実施例では、第１の導電膜５００８をＴａ、第２の導電膜５００９をＷとしたが、特に限定されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕなどから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。本実施例以外の他の組み合わせの一例で望ましいものとしては、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＷとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＡｌとする組み合わせ、第１の導電膜５００８を窒化タンタル（ＴａＮ）で形成し、第２の導電膜５００９をＣｕとする組み合わせが挙げられる。
【０１３４】
次に、レジストによりマスク５０１０を形成し、電極及び配線を形成するための第１のエッチング処理を行う。本実施例ではＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用い、エッチング用ガスにＣＦ4とＣｌ2を混合し、１[Pa]の圧力でコイル型の電極に５００[W]のＲＦ（１３．５６[MHz]）電力を投入してプラズマを生成して行う。基板側（試料ステージ）にも１００[W]のＲＦ（１３．５６[MHz]）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度にエッチングされる。
【０１３５】
上記エッチング条件では、レジストによるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。テーパー部の角度は１５〜４５°となる。ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０[％]程度の割合でエッチング時間を増加させると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０[nm]程度エッチングされることになる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層５０１１〜５０１６（第１の導電層５０１１ａ〜５０１６ａと第２の導電層５０１１ｂ〜５０１６ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第１の形状の導電層５０１１〜５０１６で覆われない領域は２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。（図９（Ｂ））
【０１３６】
そして、第１のドーピング処理を行いｎ型を付与する不純物元素を添加する。ドーピングの方法はイオンドープ法もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１×１０13〜５×１０14[atoms/cm2]とし、加速電圧を６０〜１００[keV]として行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いる。この場合、導電層５０１１〜５０１５がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域５０１７〜５０２５が形成される。第１の不純物領域５０１７〜５０２５には１×１０20〜１×１０21[atoms/cm3]の濃度範囲でｎ型を付与する不純物元素を添加する。（図９（Ｂ））
【０１３７】
次に、図９（Ｃ）に示すように、レジストマスクは除去しないまま、第２のエッチング処理を行う。エッチングガスにＣＦ4とＣｌ2とＯ2とを用い、Ｗ膜を選択的にエッチングする。この時、第２のエッチング処理により第２の形状の導電層５０２６〜５０３１（第１の導電層５０２６ａ〜５０３１ａと第２の導電層５０２６ｂ〜５０３１ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第２の形状の導電層５０２６〜５０３１で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１３８】
Ｗ膜やＴａ膜のＣＦ4とＣｌ2の混合ガスによるエッチング反応は、生成されるラジカルまたはイオン種と反応生成物の蒸気圧から推測することが出来る。ＷとＴａのフッ化物と塩化物の蒸気圧を比較すると、Ｗのフッ化物であるＷＦ6が極端に高く、その他のＷＣｌ5、ＴａＦ5、ＴａＣｌ5は同程度である。従って、ＣＦ4とＣｌ2の混合ガスではＷ膜及びＴａ膜共にエッチングされる。しかし、この混合ガスに適量のＯ2を添加するとＣＦ4とＯ2が反応してＣＯとＦになり、ＦラジカルまたはＦイオンが多量に発生する。その結果、フッ化物の蒸気圧が高いＷ膜のエッチング速度が増大する。一方、ＴａはＦが増大しても相対的にエッチング速度の増加は少ない。また、ＴａはＷに比較して酸化されやすいので、Ｏ2を添加することでＴａの表面が酸化される。Ｔａの酸化物はフッ素や塩素と反応しないためさらにＴａ膜のエッチング速度は低下する。従って、Ｗ膜とＴａ膜とのエッチング速度に差を作ることが可能となりＷ膜のエッチング速度をＴａ膜よりも大きくすることが可能となる。
【０１３９】
そして、図１０（Ａ）に示すように第２のドーピング処理を行う。この場合、第１のドーピング処理よりもドーズ量を下げて高い加速電圧の条件としてｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０[keV]とし、１×１０13[atoms/cm2]のドーズ量で行い、図９（Ｂ）で島状半導体層に形成された第１の不純物領域の内側に新たな不純物領域を形成する。ドーピングは、第２の形状の導電層５０２６〜５０３０を不純物元素に対するマスクとして用い、第１の導電層５０２６ａ〜５０３０ａの下側の領域にも不純物元素が添加されるようにドーピングする。こうして、第３の不純物領域５０３２〜５０３６が形成される。この第３の不純物領域５０３２〜５０３６に添加されたリン（Ｐ）の濃度は、第１の導電層５０２６ａ〜５０３０ａのテーパー部の膜厚に従って緩やかな濃度勾配を有している。なお、第１の導電層５０２６ａ〜５０３０ａのテーパー部と重なる半導体層において、第１の導電層５０２６ａ〜５０３０ａのテーパー部の端部から内側に向かって若干、不純物濃度が低くなっているものの、ほぼ同程度の濃度である。
【０１４０】
図１０（Ｂ）に示すように第３のエッチング処理を行う。エッチングガスにＣＨＦ3を用い、反応性イオンエッチング法（ＲＩＥ法）を用いて行う。第３のエッチング処理により、第１の導電層５０２６ａ〜５０３１ａのテーパー部を部分的にエッチングして、第１の導電層が半導体層と重なる領域が縮小される。第３のエッチング処理によって、第３の形状の導電層５０３７〜５０４２（第１の導電層５０３７ａ〜５０４２ａと第２の導電層５０３７ｂ〜５０４２ｂ）を形成する。このとき、ゲート絶縁膜５００７においては、第３の形状の導電層５０３７〜５０４２で覆われない領域はさらに２０〜５０[nm]程度エッチングされ薄くなった領域が形成される。
【０１４１】
第３のエッチング処理によって、第３のエッチング前の第３の不純物領域５０３２〜５０３６においては、第１の導電層５０３７ａ〜５０４１ａと重なる第３の不純物領域５０３２ａ〜５０３６ａと、第１の不純物領域と第３の不純物領域の間の第２の不純物領域５０３２ｂ〜５０３６ｂとが形成される。
【０１４２】
そして、図１０（Ｃ）に示すように、ｐチャネル型ＴＦＴを形成する島状半導体層５００４、５００６に第1の導電型とは逆の導電型の第４の不純物領域５０４３〜５０５４を形成する。第３の形状の導電層５０３８ｂ、５０４１ｂを不純物元素に対するマスクとして用い、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層５００３、５００５および配線部５０４２はレジストマスク５２００で全面を被覆しておく。不純物領域５０４３〜５０５４には既にそれぞれ異なる濃度でリンが添加されているが、ジボラン（Ｂ2Ｈ6）を用い、イオンドープ法で、そのいずれの領域においても不純物濃度が２×１０20〜２×１０21[atoms/cm3]となるように形成する。
【０１４３】
以上までの工程でそれぞれの島状半導体層に不純物領域が形成される。島状半導体層と重なる第３の形状の導電層５０３７〜５０４１がゲート電極として機能する。また、５０４２は島状のソース信号線として機能する。
【０１４４】
レジストマスク５２００を除去した後、導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することが出来る。熱アニール法では酸素濃度が１[ppm]以下、好ましくは０．１[ppm]以下の窒素雰囲気中で４００〜７００[℃]、代表的には５００〜６００[℃]で行うものであり、本実施例では５００[℃]で４時間の熱処理を行う。ただし、第３の形状の導電層５０３７〜５０４２に用いた配線材料が熱に弱い場合には、配線等を保護するため層間絶縁膜（シリコンを主成分とする）を形成した後で活性化を行うことが好ましい。
【０１４５】
さらに、３〜１００[％]の水素を含む雰囲気中で、３００〜４５０[℃]で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【０１４６】
次いで、図１１（Ａ）に示すように、第１の層間絶縁膜５０５５を酸化窒化シリコン膜から１００〜２００[nm]の厚さで形成する。その上に有機絶縁物材料から成る第２の層間絶縁膜５０５６を形成した後、第１の層間絶縁膜５０５５、第２の層間絶縁膜５０５６、およびゲート絶縁膜５００７に対してコンタクトホールを形成し、各配線（接続配線、信号線を含む）５０５７〜５０６２、５０６４をパターニング形成した後、接続配線５０６２に接する画素電極５０６３をパターニング形成する。
【０１４７】
第２の層間絶縁膜５０５６としては、有機樹脂を材料とする膜を用い、その有機樹脂としてはポリイミド、ポリアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）等を使用することが出来る。特に、第２の層間絶縁膜５０５６は平坦化の意味合いが強いので、平坦性に優れたアクリルが好ましい。本実施例ではＴＦＴによって形成される段差を十分に平坦化しうる膜厚でアクリル膜を形成する。好ましくは１〜５[μm]（さらに好ましくは２〜４[μm]）とすれば良い。
【０１４８】
コンタクトホールの形成は、ドライエッチングまたはウエットエッチングを用い、ｎ型の不純物領域５０１７、５０１８、５０２１、５０２３またはｐ型の不純物領域５０４３〜５０５４に達するコンタクトホール、配線５０４２に達するコンタクトホール、電源供給線に達するコンタクトホール（図示せず）、およびゲート電極に達するコンタクトホール（図示せず）をそれぞれ形成する。
【０１４９】
また、配線（接続配線）５０５７〜５０６２、５０６４として、Ｔｉ膜を１００[nm]、Ｔｉを含むアルミニウム膜を３００[nm]、Ｔｉ膜１５０[nm]をスパッタ法で連続形成した３層構造の積層膜を所望の形状にパターニングしたものを用いる。勿論、他の導電膜を用いても良い。
【０１５０】
また、本実施例では、画素電極５０６３としてＩＴＯ膜を１１０[nm]の厚さに形成し、パターニングを行った。画素電極５０６３を接続配線５０６２と接して重なるように配置することでコンタクトを取っている。また、酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。この画素電極５０６３がＥＬ素子の陽極となる。（図１１（Ａ））
【０１５１】
次に、図１１（Ｂ）に示すように、珪素を含む絶縁膜（本実施例では酸化珪素膜）を５００[nm]の厚さに形成し、画素電極５０６３に対応する位置に開口部を形成して、バンクとして機能する第３の層間絶縁膜５０６５を形成する。開口部を形成する際、ウエットエッチング法を用いることで容易にテーパー形状の側壁とすることが出来る。開口部の側壁が十分になだらかでないと段差に起因するＥＬ層の劣化が顕著な問題となってしまうため、注意が必要である。
【０１５２】
次に、ＥＬ層５０６６および陰極（ＭｇＡｇ電極）５０６７を、真空蒸着法を用いて大気解放しないで連続形成する。なお、ＥＬ層５０６６の膜厚は８０〜２００[nm]（典型的には１００〜１２０[nm]）、陰極５０６７の厚さは１８０〜３００[nm]（典型的には２００〜２５０[nm]）とすれば良い。
【０１５３】
この工程では、赤色に対応する画素、緑色に対応する画素および青色に対応する画素に対して順次、ＥＬ層および陰極を形成する。但し、ＥＬ層は溶液に対する耐性に乏しいためフォトリソグラフィ技術を用いずに各色個別に形成しなくてはならない。そこでメタルマスクを用いて所望の画素以外を隠し、必要箇所だけ選択的にＥＬ層および陰極を形成するのが好ましい。
【０１５４】
即ち、まず赤色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて赤色発光のＥＬ層を選択的に形成する。次いで、緑色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて緑色発光のＥＬ層を選択的に形成する。次いで、同様に青色に対応する画素以外を全て隠すマスクをセットし、そのマスクを用いて青色発光のＥＬ層を選択的に形成する。なお、ここでは全て異なるマスクを用いるように記載しているが、同じマスクを使いまわしても構わない。
【０１５５】
ここではＲＧＢに対応した３種類のＥＬ素子を形成する方式を用いたが、白色発光のＥＬ素子とカラーフィルタを組み合わせた方式、青色または青緑発光のＥＬ素子と蛍光体（蛍光性の色変換層：ＣＣＭ）とを組み合わせた方式、陰極（対向電極）に透明電極を利用してＲＧＢに対応したＥＬ素子を重ねる方式などを用いても良い。
【０１５６】
なお、ＥＬ層５０６６としては公知の材料を用いることが出来る。公知の材料としては、駆動電圧を考慮すると有機材料を用いるのが好ましい。例えば正孔注入層、正孔輸送層、発光層および電子注入層でなる４層構造をＥＬ層とすれば良い。
【０１５７】
次に、同じゲート信号線にゲート電極が接続されたスイッチング用ＴＦＴを有する画素（同じラインの画素）上に、メタルマスクを用いて陰極５０６７を形成する。なお本実施例では陰極５０６７としてＭｇＡｇを用いたが、本発明はこれに限定されない。陰極５０６７として他の公知の材料を用いても良い。
【０１５８】
最後に、窒化珪素膜でなるパッシベーション膜５０６８を３００[nm]の厚さに形成する。パッシベーション膜５０６８を形成しておくことで、ＥＬ層５０６６を水分等から保護することができ、ＥＬ素子の信頼性をさらに高めることが出来る。
【０１５９】
なお上記工程にしたがって、モニター用ＥＬ素子（第２のＥＬ素子）は、画素のＥＬ素子（第１のＥＬ素子）を作製するのと同時に、同じ基板上に作製することができる。
【０１６０】
こうして図１１（Ｂ）に示すような構造のＥＬ表示装置が完成する。なお、本実施例におけるＥＬ表示装置の作製工程においては、回路の構成および工程の関係上、ゲート電極を形成している材料であるＴａ、Ｗによってソース信号線を形成し、ドレイン・ソース電極を形成している配線材料であるＡｌによってゲート信号線を形成しているが、異なる材料を用いても良い。
【０１６１】
ところで、本実施例のＥＬ表示装置は、画素部だけでなく駆動回路部にも最適な構造のＴＦＴを配置することにより、非常に高い信頼性を示し、動作特性も向上しうる。また結晶化工程においてＮｉ等の金属触媒を添加し、結晶性を高めることも可能である。それによって、ソース信号線駆動回路の駆動周波数を１０[MHz]以上にすることが可能である。
【０１６２】
まず、極力動作速度を落とさないようにホットキャリア注入を低減させる構造を有するＴＦＴを、駆動回路部を形成するＣＭＯＳ回路のｎチャネル型ＴＦＴとして用いる。なお、ここでいう駆動回路としては、シフトレジスタ、バッファ、レベルシフタ、線順次駆動におけるラッチ、点順次駆動におけるトランスミッションゲートなどが含まれる。
【０１６３】
本実施例の場合、ｎチャネル型ＴＦＴの活性層は、ソース領域、ドレイン領域、ゲート絶縁膜を間に挟んでゲート電極と重なるオーバーラップＬＤＤ領域（ＬOV領域）、ゲート絶縁膜を間に挟んでゲート電極と重ならないオフセットＬＤＤ領域（ＬOFF領域）およびチャネル形成領域を含む。
【０１６４】
また、ＣＭＯＳ回路のｐチャネル型ＴＦＴは、ホットキャリア注入による劣化が殆ど気にならないので、特にＬＤＤ領域を設けなくても良い。勿論、ｎチャネル型ＴＦＴと同様にＬＤＤ領域を設け、ホットキャリア対策を講じることも可能である。
【０１６５】
その他、駆動回路において、チャネル形成領域を双方向に電流が流れるようなＣＭＯＳ回路、即ち、ソース領域とドレイン領域の役割が入れ替わるようなＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するｎチャネル型ＴＦＴは、チャネル形成領域の両サイドにチャネル形成領域を挟む形でＬＤＤ領域を形成することが好ましい。このような例としては、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。また駆動回路において、オフ電流を極力低く抑える必要のあるＣＭＯＳ回路が用いられる場合、ＣＭＯＳ回路を形成するｎチャネル型ＴＦＴは、ＬOV領域を有していることが好ましい。このような例としては、やはり、点順次駆動に用いられるトランスミッションゲートなどが挙げられる。
【０１６６】
なお、実際には図１１（Ｂ）の状態まで完成したら、さらに外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のシーリング材でパッケージング（封入）することが好ましい。その際、シーリング材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＥＬ素子の信頼性が向上する。
【０１６７】
また、パッケージング等の処理により気密性を高めたら、基板上に形成された素子又は回路から引き回された端子と外部信号端子とを接続するためのコネクタ（フレキシブルプリントサーキット：ＦＰＣ）を取り付けて製品として完成する。このような出荷出来る状態にまでした状態を本明細書中では表示装置という。
【０１６８】
また、本実施例で示す工程に従えば、表示装置の作製に必要なフォトマスクの数を抑えることが出来る。その結果、工程を短縮し、製造コストの低減及び歩留まりの向上に寄与することが出来る。
【０１６９】
（実施例３）
本実施例では、本発明のＥＬ表示装置を作製した例について説明する。
【０１７０】
図１２（Ａ）は本発明のＥＬ表示装置の上面図である。図１２（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース信号側駆動回路、４０１３はゲート信号側駆動回路であり、画素部及びそれぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１７１】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１７２】
また、図１２（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１７３】
駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１７４】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造としても良いし、単層構造としても良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１７５】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１７６】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１７７】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１７８】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１７９】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１８０】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の間にシーリング材７０００が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１８１】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１８２】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１８３】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜６００３とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１８４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１８５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１８６】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１８７】
なお図１２では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにシーリング材７０００を取り付けているが、カバー材６０００及びシーリング材７０００を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びシーリング材７０００で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１８８】
（実施例４）
次に、図１２（Ａ）、（Ｂ）とは異なる形態のＥＬ表示装置を作製した例について、図１３（Ａ）、（Ｂ）を用いて説明する。図１２（Ａ）、（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０１８９】
図１３（Ａ）は本実施例のＥＬ表示装置の上面図であり、図１３（Ａ）をＡ-Ａ'で切断した断面図を図１３（Ｂ）に示す。
【０１９０】
図１２に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０１９１】
さらに、ＥＬ素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１９２】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１９３】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１９４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１９５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１９６】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０１９７】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１９８】
なお図１３では、充填材６００４を設けてからカバー材６０００を接着し、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付けているが、カバー材６０００及びフレーム材６００１を取り付けてから、充填材６００４を設けても良い。この場合、基板４０１０、カバー材６０００及びフレーム材６００１で形成されている空隙に通じる充填材の注入口を設ける。そして前記空隙を真空状態（１０-2Ｔｏｒｒ以下）にし、充填材の入っている水槽に注入口を浸してから、空隙の外の気圧を空隙の中の気圧よりも高くして、充填材を空隙の中に充填する。
【０１９９】
（実施例５）
本実施例では、本発明のＥＬ表示装置の画素部の構造の例を示す。
【０２００】
画素部の詳細な断面構造を図１４に示す。図１４において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は公知の方法を用いて作製される。４６はゲート絶縁膜である。本実施例ではダブルゲート構造としている。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。
【０２０１】
なお本実施例では、スイッチング用ＴＦＴのゲート電極３８は、第一の導電層３８ａと第二の導電層３８ｂの積層構造になっている。
【０２０２】
また、ＥＬ駆動用ＴＦＴ３５０３はｎチャネル型ＴＦＴであり、公知の方法を用いて作製される。このとき、スイッチング用ＴＦＴのソース配線４１は、ソース信号線３９に接続されている。なお、本実施例では、ソース信号線は、第一の導電層３９ａと第二の導電層３９ｂの積層構造となっている。スイッチング用ＴＦＴ３５０２のドレイン配線３５はＥＬ駆動用ＴＦＴ３５０３のゲート電極３７に電気的に接続されている。ＥＬ駆動用ＴＦＴ３５０３のドレイン配線４０をＥＬ素子の陰極４３に接続している。また、ＥＬ駆動用ＴＦＴ３５０３のソース配線３４は電源供給線（図示せず）に接続され、電圧が加えられている。
【０２０３】
本実施例ではＥＬ駆動用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０２０４】
なお本実施例では、ＥＬ駆動用ＴＦＴのゲート電極は、第一の導電層３７ａと第二の導電層３７ｂの積層構造となっている。
【０２０５】
スイッチング用ＴＦＴ３５０２及びＥＬ駆動用ＴＦＴ３５０３の上には、層間絶縁膜４９及び樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０２０６】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）である。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０２０７】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０２０８】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０２０９】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０２１０】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０２１１】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０２１２】
本実施例では発光層４５の上に、透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０２１３】
陽極４７まで形成された時点でＥＬ素子３５０４が完成する。なお、ここでいうＥＬ素子３５０４は、画素電極（陰極）４３、発光層４５及び陽極４７で形成されている。
【０２１４】
ところで、本実施例では、陽極４７の上にさらにパッシベーション膜４８を設けている。パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０２１５】
（実施例６）
本実施例では、実施例５に示した画素部において、ＥＬ素子３５０４の構造を反転させた構造について説明する。説明には図１５を用いる。なお、実施例５で示した、図１４の構造と異なる点はＥＬ素子の部分とＥＬ駆動用ＴＦＴだけであるので、その他の説明は省略することとする。
【０２１６】
図１５において、ＥＬ駆動用ＴＦＴ４５０３はｐチャネル型ＴＦＴであり、公知の方法を用いて作製することができる。本実施例では、ＥＬ駆動用ＴＦＴ４５０３のドレイン配線４４０をＥＬ素子の陽極４４７に接続し、ＥＬ駆動用ＴＦＴのソース配線４３４を電源供給線（図示せず）に接続する構造としている。
【０２１７】
本実施例では、画素電極（陽極）４４７として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０２１８】
そして、絶縁膜でなるバンク４４a、４４bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層４４５が形成される。その上には、アルミニウム合金でなる陰極４４３が形成される。この場合、陰極４４３がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０２１９】
本実施例の場合、発光層４４５で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０２２０】
（実施例７）
本発明のＥＬ表示装置において、ＥＬ素子が有するＥＬ層に用いられる材料は、有機ＥＬ材料に限定されず、無機ＥＬ材料を用いても実施できる。但し、現在の無機ＥＬ材料は非常に駆動電圧が高いため、そのような駆動電圧に耐えうる耐圧特性を有するＴＦＴを用いなければならない。
【０２２１】
または、将来的にさらに駆動電圧の低い無機ＥＬ材料が開発されれば、本発明に適用することは可能である。
【０２２２】
（実施例８）
本発明において、ＥＬ層として用いる有機物質は低分子系有機物質であってもポリマー系（高分子系）有機物質であっても良い。低分子系有機物質はＡｌｑ3（トリス−８−キノリライト−アルミニウム）、ＴＰＤ（トリフェニルアミン誘導体）等を中心とした材料が知られている。ポリマー系有機物質として、π共役ポリマー系の物質が挙げられる。代表的には、ＰＰＶ（ポリフェニレンビニレン）、ＰＶＫ（ポリビニルカルバゾール）、ポリカーボネート等が挙げられる。
【０２２３】
ポリマー系（高分子系）有機物質は、スピンコーティング法（溶液塗布法ともいう）、ディッピング法、ディスペンス法、印刷法またはインクジェット法など簡易な薄膜形成方法で形成でき、低分子系有機物質に比べて耐熱性が高い。
【０２２４】
また本発明のＥＬ表示装置が有するＥＬ素子において、そのＥＬ素子が有するＥＬ層が、電子輸送層と正孔輸送層とを有している場合、電子輸送層と正孔輸送層とを無機の材料、例えば非晶質のＳｉまたは非晶質のＳｉ1-xＣx等の非晶質半導体で構成しても良い。
【０２２５】
非晶質半導体には多量のトラップ準位が存在し、かつ非晶質半導体が他の層と接する界面において多量の界面準位を形成する。そのため、ＥＬ素子は低い電圧で発光させることができるとともに、高輝度化を図ることもできる。
【０２２６】
また有機ＥＬ層にドーパント（不純物）を添加し、有機ＥＬ層の発光の色を変化させても良い。ドーパントとして、ＤＣＭ１、ナイルレッド、ルブレン、クマリン６、ＴＰＢ、キナクリドン等が挙げられる。
【０２２７】
（実施例９）
本実施例では、本発明を用いてＥＬ表示装置を作製した例について図１６（Ａ）、（Ｂ）を用いて説明する。図１６（Ａ）は、ＥＬ素子の形成されたアクティブマトリクス基板において、ＥＬ素子の封入まで行った状態を示す上面図である。点線で示された６８０１はソース信号線駆動回路、６８０２はゲート信号線駆動回路、６８０３は画素部である。また、６８０４はカバー材、６８０５は第１シール材、６８０６は第２シール材であり、第１シール材６８０５で囲まれた内側のカバー材とアクティブマトリクス基板の間には充填材６８０７（図１６（Ｂ）参照）が設けられる。
【０２２８】
なお、６８０８は、ソース信号線駆動回路６８０１、ゲート信号線駆動回路６８０２及び画素部６８０３に入力される信号を伝達するための接続配線であり、外部機器との接続端子となるＦＰＣ（フレキシブルプリントサーキット）６８０９からビデオ信号やクロック信号を受け取る。
【０２２９】
ここで、図１６（Ａ）をＡ−Ａ’で切断した断面に相当する断面図を図１６（Ｂ）に示す。なお、図１６（Ａ）、（Ｂ）では同一の部位に同一の符号を用いている。
【０２３０】
図１６（Ｂ）に示すように、基板６８００上には画素部６８０３、ソース信号線駆動回路６８０１が形成されており、画素部６８０３はＥＬ素子に流れる電流を制御するためのＥＬ駆動用ＴＦＴ６８５１及びそのドレイン領域に電気的に接続された画素電極６８５２等を含む複数の画素により形成される。なお、本実施例ではＥＬ駆動用ＴＦＴ６８５１をｐチャネル型ＴＦＴとする。また、ソース信号線駆動回路６８０１はｎチャネル型ＴＦＴ６８５３とｐチャネル型ＴＦＴ６８５４とを相補的に組み合わせたＣＭＯＳ回路を用いて形成される。
【０２３１】
各画素は画素電極の下にカラーフィルタ（Ｒ）６８５５、カラーフィルタ（Ｇ）６８５６及びカラーフィルタ（Ｂ）（図示せず）を有している。ここでカラーフィルタ（Ｒ）とは赤色光を抽出するカラーフィルタであり、カラーフィルタ（Ｇ）は緑色光を抽出するカラーフィルタ、カラーフィルタ（Ｂ）は青色光を抽出するカラーフィルタである。なお、カラーフィルタ（Ｒ）６８５５は赤色発光の画素に、カラーフィルタ（Ｇ）６８５６は緑色発光の画素に、カラーフィルタ（Ｂ）は青色発光の画素に設けられる。
【０２３２】
これらのカラーフィルタを設けた場合の効果としては、まず発光色の色純度が向上する点が挙げられる。例えば赤色発光の画素からはＥＬ素子から赤色光が放射される（本実施例では画素電極側に向かって放射される）が、この赤色光を、赤色光を抽出するカラーフィルタに通すことにより赤色の純度を向上させることができる。このことは、他の緑色光、青色光の場合においても同様である。
【０２３３】
また、従来のカラーフィルタを用いない構造ではＥＬ表示装置の外部から侵入した可視光がＥＬ素子の発光層を励起させてしまい、所望の発色が得られない問題が起こりうる。しかしながら、本実施例のようにカラーフィルタを設けることでＥＬ素子には特定の波長の光しか入らないようになる。即ち、外部からの光によりＥＬ素子が励起されてしまうような不具合を防ぐことが可能である。
【０２３４】
なお、カラーフィルタを設ける構造は従来提案されているが、ＥＬ素子は白色発光のものを用いていた。この場合、赤色光を抽出するには他の波長の光をカットしていたため、輝度の低下を招いていた。しかしながら、本実施例では、例えばＥＬ素子から発した赤色光を、赤色光を抽出するカラーフィルタに通すため、輝度の低下を招くようなことがない。
【０２３５】
次に、画素電極６８５２は透明導電膜で形成され、ＥＬ素子の陽極として機能する。また、画素電極６８５２の両端には絶縁膜６８５７が形成され、さらに赤色に発光する発光層６８５８、緑色に発光する発光層６８５９が形成される。なお、図示しないが隣接する画素には青色に発光する発光層が設けられ、赤、緑及び青に対応した画素によりカラー表示が行われる。勿論、青色の発光層が設けられた画素は青色を抽出するカラーフィルタが設けられている。
【０２３６】
なお、ＥＬ材料として有機材料だけでなく無機材料を用いることができる。また、発光層だけでなく電子注入層、電子輸送層、正孔輸送層または正孔注入層を組み合わせた積層構造としても良い。
【０２３７】
また、各発光層の上にはＥＬ素子の陰極６８６０が遮光性を有する導電膜でもって形成される。この陰極６８６０は全ての画素に共通であり、接続配線６８０８を経由してＦＰＣ６８０９に電気的に接続されている。
【０２３８】
次に、第１シール材６８０５をディスペンサー等で形成し、スペーサ（図示せず）を撒布してカバー材６８０４を貼り合わせる。そして、アクティブマトリクス基板６８００、カバー材６８０４及び第１シール材６８０５で囲まれた領域内に充填材６８０７を真空注入法により充填する。
【０２３９】
また、本実施例では充填材６８０７に予め吸湿性物質６８６１として酸化バリウムを添加しておく。なお、本実施例では吸湿性物質を充填材に添加して用いるが、塊状に分散させて充填材中に封入することもできる。また、図示されていないがスペーサの材料として吸湿性物質を用いることも可能である。
【０２４０】
次に、充填材６８０７を紫外線照射または加熱により硬化させた後、第１シール材６８０５に形成された開口部（図示せず）を塞ぐ。第１シール材６８０５の開口部を塞いだら、導電性材料６８６２を用いて接続配線６８０８及びＦＰＣ６８０９を電気的に接続させる。さらに、第１シール材６８０５の露呈部及びＦＰＣ６８０９の一部を覆うように第２シール材６８０６を設ける。第２シール材６８０６は第１シール材６８０５と同様の材料を用いても良い。
【０２４１】
以上のような方式を用いてＥＬ素子を充填材６８０７に封入することにより、ＥＬ素子を外部から完全に遮断することができ、外部から水分や酸素等の有機材料の酸化を促す物質が侵入することを防ぐことができる。従って、信頼性の高いＥＬ表示装置を作製することができる。
【０２４２】
（実施例１０）
本実施例では、実施例９に示したＥＬ表示装置において、ＥＬ素子から発する光の放射方向とカラーフィルタの配置を異ならせた場合の例について示す。説明には図１７を用いるが、基本的な構造は図１６（Ｂ）と同様であるので変更部分に新しい符号を付して説明する。
【０２４３】
画素部６９０１はＥＬ駆動用ＴＦＴ６９０２及びそのドレイン領域に電気的に接続された画素電極６９０３等を含む複数の画素により形成される
【０２４４】
本実施例では画素部６９０１にはＥＬ駆動用ＴＦＴ６９０２としてｎチャネル型ＴＦＴが用いられている。また、ＥＬ駆動用ＴＦＴ６９０２のドレインには画素電極６９０３が電気的に接続され、この画素電極６９０３は遮光性を有する導電膜で形成されている。本実施例では画素電極６９０３がＥＬ素子の陰極となる。
【０２４５】
また、赤色に発光する発光層６８５８、緑色に発光する発光層６８５９の上には各画素に共通な透明導電膜６９０４が形成される。この透明導電膜６９０４はＥＬ素子の陽極となる。
【０２４６】
さらに、本実施例ではカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及びカラーフィルタ（Ｂ）（図示せず）がカバー材６８０４に形成されている点に特徴がある。本実施例のＥＬ素子の構造とした場合、発光層から発した光の放射方向がカバー材６８０４側に向かうため、図１７の構造とすればその光の経路にカラーフィルタを設置することができる。
【０２４７】
本実施例のようにカラーフィルタ（Ｒ）６９０５、カラーフィルタ（Ｇ）６９０６及びカラーフィルタ（Ｂ）（図示せず）をカバー材６８０４に設けると、アクティブマトリクス基板の工程を少なくすることができ、歩留まり及びスループットの向上を図ることができるという利点がある。
【０２４８】
（実施例１１）
本実施例では、本発明を用いて形成されたＥＬ表示装置を表示媒体として組み込んだ電子機器について説明する。
【０２４９】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８に示す。
【０２５０】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、筐体２００２、表示部２００３、キーボード２００４等を含む。本発明のＥＬ表示装置はパーソナルコンピュータの表示部２００３に用いることができる。
【０２５１】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明のＥＬ表示装置はビデオカメラの表示部２１０２に用いることができる。
【０２５２】
図１８（Ｃ）は頭部取り付け型の表示装置の一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示モニタ２３０４、光学系２３０５、表示部２３０６等を含む。本発明のＥＬ表示装置は頭部取り付け型の表示装置の表示部２３０６に用いることができる。
【０２５３】
図１８（Ｄ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、記録媒体（ＣＤ、ＬＤまたはＤＶＤ等）２４０２、操作スイッチ２４０３、表示部（ａ）２４０４、表示部（ｂ）２４０５等を含む。表示部（ａ）２４０４は主として画像情報を表示し、表示部（ｂ）２４０５は主として文字情報を表示するが、本発明のＥＬ表示装置は記録媒体を備えた画像再生装置の表示部（ａ）２４０４、（ｂ）２４０５に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることができる。
【０２５４】
図１８（Ｅ）は携帯型（モバイル）コンピュータであり、本体２５０１、カメラ部２５０２、受像部２５０３、操作スイッチ２５０４、表示部２５０５等を含む。本発明のＥＬ表示装置は携帯型（モバイル）コンピュータの表示部２５０５に用いることができる。
【０２５５】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。
【０２５６】
【発明の効果】
従来のアナログ階調方式のＥＬ表示装置では、画素部のＴＦＴの特性のバラつきにより輝度がバラつく。また、従来の時間階調方式のＥＬ表示装置では、多階調を表現する際、下位ビットの信号に対応するサブフレーム期間の表示期間が短くなり、一定のＥＬ駆動電圧を印加し続けることが困難となる。また、使用する際の環境温度が変化すると、ＥＬ素子の温度特性によって、同じ電圧をＥＬ素子に印加していても、ＥＬ素子に流れる電流量が変化してしまい、輝度にバラつきが起こるという問題があった。
【０２５７】
しかし、本発明は、上記構成によって、ＥＬ素子の輝度のバラつきを抑えることができる。これにより、高画質なＥＬ表示装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明のＥＬ表示装置の構成を示す図。
【図２】 本発明のＥＬ表示装置の階調方式のタイミングチャートを示す図。
【図３】 本発明のＥＬ表示装置のバッファアンプの構成を示す図。
【図４】 ＥＬ素子の温度特性を示す図。
【図５】 ＥＬ表示装置の画素部の構成を示す図。
【図６】 ＥＬ表示装置の構成を示すブロック図。
【図７】 従来のアナログ階調方式のタイミングチャートを示す図。
【図８】 従来の時間階調方式のタイミングチャートを示す図。
【図９】 本発明のＥＬ表示装置の作製工程を示す図。
【図１０】 本発明のＥＬ表示装置の作製工程を示す図。
【図１１】 本発明のＥＬ表示装置の作製工程を示す図。
【図１２】 本発明のＥＬ表示装置の上面図及び断面図。
【図１３】 本発明のＥＬ表示装置の上面図及び断面図。
【図１４】 本発明のＥＬ表示装置の断面図。
【図１５】 本発明のＥＬ表示装置の断面図。
【図１６】 本発明のＥＬ表示装置の上面図及び断面図。
【図１７】 本発明のＥＬ表示装置の断面図。
【図１８】 本発明のＥＬ表示装置を用いた応用電子機器を示す図。
【図１９】 本発明のＥＬ表示装置の階調方式のタイミングチャートを示す図。
Claims (12)
- 画素部に設けられた第１の薄膜トランジスタ、第２の薄膜トランジスタ、及び第１のＥＬ素子と、
前記画素部が設けられた基板と同じ基板上に設けられた第２のＥＬ素子と、
互いに異なる値の一定の電流を出力するｎ（ｎは、２以上の自然数）個の定電流源と、
前記ｎ個の定電流源のうちの１つを選択するスイッチと、
バッファアンプと、を有し、
前記第１のＥＬ素子及び前記第２のＥＬ素子それぞれは、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極の間に設けられたＥＬ層とを有し、
前記第２のＥＬ素子の第１の電極は、前記スイッチを介して前記ｎ個の定電流源のうちの１つと電気的に接続され、
前記第１の薄膜トランジスタのゲートは、ゲート信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの一方は、ソース信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの他方は、前記第２の薄膜トランジスタのゲートに電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの一方は、電源供給線に電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの他方は、前記第１のＥＬ素子の第１の電極に電気的に接続され、
前記第２のＥＬ素子の第１の電極の電位が、前記バッファアンプ及び前記第２の薄膜トランジスタを介して前記第１のＥＬ素子の第１の電極に与えられることを特徴とする表示装置。 - 画素部に設けられた第１の薄膜トランジスタ、第２の薄膜トランジスタ、及び第１のＥＬ素子と、
前記画素部が設けられた基板と同じ基板上に設けられた第２のＥＬ素子と、
互いに同じ値の一定の電流を出力するｎ（ｎは、２以上の自然数）個の定電流源と、
前記ｎ個の定電流源のうちの少なくとも１つを選択するスイッチと、
バッファアンプと、を有し、
前記第１のＥＬ素子及び前記第２のＥＬ素子それぞれは、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極の間に設けられたＥＬ層とを有し、
前記第２のＥＬ素子の第１の電極が、前記スイッチを介して前記ｎ個の定電流源のうちのｍ（ｍは、ｎ以下の自然数）個と電気的に接続される期間と、前記スイッチを介して前記ｎ個の定電流源のうちのｋ（ｋは、ｍとは異なるｎ以下の自然数）個と電気的に接続される期間とを有し、
前記第１の薄膜トランジスタのゲートは、ゲート信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの一方は、ソース信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの他方は、前記第２の薄膜トランジスタのゲートに電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの一方は、電源供給線に電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの他方は、前記第１のＥＬ素子の第１の電極に電気的に接続され、
前記第２のＥＬ素子の第１の電極の電位が、前記バッファアンプ及び前記第２の薄膜トランジスタを介して前記第１のＥＬ素子の第１の電極に与えられることを特徴とする表示装置。 - 請求項１において、
前記ｎ個の定電流源それぞれから出力される電流値の比は、２０：２−１：２−２：・・・：２−（ｎ−２）：２−（ｎ−１）を満たすことを特徴とする表示装置。 - 請求項１乃至３のいずれか一において、
前記第１のＥＬ素子の第２の電極と前記第２のＥＬ素子の第２の電極とは、互いに同じ電位が与えられていることを特徴とする表示装置。 - 請求項１乃至４のいずれか一に記載の表示装置を表示部に用いた電子機器。
- 請求項５において、
前記電子機器は、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ、ゲーム機、カーナビゲーション、パーソナルコンピュータ、携帯情報端末、モバイルコンピュータ、携帯電話、電子書籍、または画像再生装置であることを特徴とする電子機器。 - 画素部に設けられた第１の薄膜トランジスタ、第２の薄膜トランジスタ、及び第１のＥＬ素子と、
前記画素部が設けられた基板と同じ基板上に設けられた第２のＥＬ素子と、
互いに異なる値の一定の電流を出力するｎ（ｎは、２以上の自然数）個の定電流源と、
前記ｎ個の定電流源のうちの１つを選択するスイッチと、
バッファアンプと、を有し、
前記第１のＥＬ素子及び前記第２のＥＬ素子それぞれは、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極の間に設けられたＥＬ層とを有し、
前記第１の薄膜トランジスタのゲートは、ゲート信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの一方は、ソース信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの他方は、前記第２の薄膜トランジスタのゲートに電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの一方は、電源供給線に電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの他方は、前記第１のＥＬ素子の第１の電極に電気的に接続されている表示装置の駆動方法であって、
１フレーム期間を、書き込み期間及び表示期間を有するｎ個のサブフレーム期間に分割し、
前記ｎ個のサブフレーム期間それぞれの書き込み期間において、前記ｎ個の定電流源のうち互いに異なる１つと前記第２のＥＬ素子の第１の電極とを前記スイッチを介して電気的に接続し、
前記第２のＥＬ素子の第１の電極の電位を、前記バッファアンプ及び前記第２の薄膜トランジスタを介して前記第１のＥＬ素子の第１の電極に与えることを特徴とする表示装置の駆動方法。 - 画素部に設けられた第１の薄膜トランジスタ、第２の薄膜トランジスタ、及び第１のＥＬ素子と、
前記画素部が設けられた基板と同じ基板上に設けられた第２のＥＬ素子と、
互いに同じ値の一定の電流を出力するｎ（ｎは、２以上の自然数）個の定電流源と、
前記ｎ個の定電流源のうちの少なくとも１つを選択するスイッチと、
バッファアンプと、を有し、
前記第１のＥＬ素子及び前記第２のＥＬ素子それぞれは、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極の間に設けられたＥＬ層とを有し、
前記第１の薄膜トランジスタのゲートは、ゲート信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの一方は、ソース信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの他方は、前記第２の薄膜トランジスタのゲートに電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの一方は、電源供給線に電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの他方は、前記第１のＥＬ素子の第１の電極に電気的に接続されている表示装置の駆動方法であって、
１フレーム期間を、書き込み期間及び表示期間を有するｎ個のサブフレーム期間に分割し、
前記ｎ個のサブフレーム期間それぞれの書き込み期間において、前記ｎ個の定電流源のうち互いに異なるｘ（ｘは、ｎ以下の自然数）個と前記第２のＥＬ素子の第１の電極とを前記スイッチを介して電気的に接続し、
前記第２のＥＬ素子の第１の電極の電位を、前記バッファアンプ及び前記第２の薄膜トランジスタを介して前記第１のＥＬ素子の第１の電極に与えることを特徴とする表示装置の駆動方法。 - 画素部に設けられた第１の薄膜トランジスタ、第２の薄膜トランジスタ、及び第１のＥＬ素子と、
前記画素部が設けられた基板と同じ基板上に設けられた第２のＥＬ素子と、
互いに異なる値の一定の電流を出力するｙ（ｙは、ｎ以下の自然数）個の定電流源と、
前記ｙ個の定電流源のうちの１つを選択するスイッチと、
バッファアンプと、を有し、
前記第１のＥＬ素子及び前記第２のＥＬ素子それぞれは、第１の電極と、第２の電極と、前記第１の電極及び前記第２の電極の間に設けられたＥＬ層とを有し、
前記第１の薄膜トランジスタのゲートは、ゲート信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの一方は、ソース信号線に電気的に接続され、
前記第１の薄膜トランジスタのソースまたはドレインの他方は、前記第２の薄膜トランジスタのゲートに電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの一方は、電源供給線に電気的に接続され、
前記第２の薄膜トランジスタのソースまたはドレインの他方は、前記第１のＥＬ素子の第１の電極に電気的に接続されている表示装置の駆動方法であって、
１フレーム期間を、書き込み期間及び表示期間を有するｎ（ｎは、２以上の自然数）個のサブフレーム期間に分割し、
前記ｎ個のサブフレーム期間それぞれの書き込み期間において、前記ｙ個の定電流源のうちの１つと前記第２のＥＬ素子の第１の電極とを前記スイッチを介して電気的に接続し、
前記ｎ個のサブフレーム期間のうち複数のサブフレーム期間で同じ定電流源が選択されているとき、当該複数のサブフレーム期間それぞれの表示期間の長さを互いに異ならせ、
前記第２のＥＬ素子の第１の電極の電位を、前記バッファアンプ及び前記第２の薄膜トランジスタを介して前記第１のＥＬ素子の第１の電極に与えることを特徴とする表示装置の駆動方法。 - 請求項７において、
前記ｎ個の定電流源それぞれから出力される電流値の比は、２０：２−１：２−２：・・・：２−（ｎ−２）：２−（ｎ−１）を満たすことを特徴とする表示装置の駆動方法。 - 請求項７において、
前記ｎ個のサブフレーム期間それぞれの書き込み期間は互いに等しく、前記ｎ個のサブフレーム期間それぞれの表示期間は互いに等しいことを特徴とする表示装置の駆動方法。 - 請求項７乃至１１のいずれか一において、
前記第１のＥＬ素子の第２の電極と前記第２のＥＬ素子の第２の電極とに、互いに同じ電位を与えることを特徴とする表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001239058A JP4884609B2 (ja) | 2000-08-10 | 2001-08-07 | 表示装置及びその駆動方法、並びに電子機器 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000243272 | 2000-08-10 | ||
| JP2000-243272 | 2000-08-10 | ||
| JP2000243272 | 2000-08-10 | ||
| JP2001239058A JP4884609B2 (ja) | 2000-08-10 | 2001-08-07 | 表示装置及びその駆動方法、並びに電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002123219A JP2002123219A (ja) | 2002-04-26 |
| JP2002123219A5 JP2002123219A5 (ja) | 2008-08-14 |
| JP4884609B2 true JP4884609B2 (ja) | 2012-02-29 |
Family
ID=26597761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001239058A Expired - Fee Related JP4884609B2 (ja) | 2000-08-10 | 2001-08-07 | 表示装置及びその駆動方法、並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4884609B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003043998A (ja) * | 2001-07-30 | 2003-02-14 | Pioneer Electronic Corp | ディスプレイ装置 |
| JP4391126B2 (ja) * | 2002-05-15 | 2009-12-24 | 株式会社半導体エネルギー研究所 | 発光装置の作製方法 |
| TWI263339B (en) | 2002-05-15 | 2006-10-01 | Semiconductor Energy Lab | Light emitting device and method for manufacturing the same |
| JP2004045769A (ja) * | 2002-07-11 | 2004-02-12 | Toyota Industries Corp | 表示装置 |
| JP2004191608A (ja) * | 2002-12-11 | 2004-07-08 | Sony Corp | 表示装置およびその製造方法 |
| JP4571375B2 (ja) * | 2003-02-19 | 2010-10-27 | 東北パイオニア株式会社 | アクティブ駆動型発光表示装置およびその駆動制御方法 |
| JP3991003B2 (ja) | 2003-04-09 | 2007-10-17 | 松下電器産業株式会社 | 表示装置およびソース駆動回路 |
| JP2005321526A (ja) * | 2004-05-07 | 2005-11-17 | Renesas Technology Corp | 半導体集積回路装置、表示装置及びシステム |
| US7482629B2 (en) | 2004-05-21 | 2009-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic device |
| US8421715B2 (en) | 2004-05-21 | 2013-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method thereof and electronic appliance |
| JP4781009B2 (ja) * | 2004-05-21 | 2011-09-28 | 株式会社半導体エネルギー研究所 | 表示装置及び電子機器 |
| JP4754897B2 (ja) * | 2004-07-23 | 2011-08-24 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動方法 |
| US8134546B2 (en) | 2004-07-23 | 2012-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| JP4877872B2 (ja) * | 2004-07-30 | 2012-02-15 | 株式会社半導体エネルギー研究所 | 表示装置及びアクティブマトリクス型表示装置 |
| CN100485762C (zh) * | 2004-07-30 | 2009-05-06 | 株式会社半导体能源研究所 | 显示装置、显示装置的驱动方法及电子设备 |
| US8194006B2 (en) | 2004-08-23 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of the same, and electronic device comprising monitoring elements |
| JP4974514B2 (ja) * | 2004-12-06 | 2012-07-11 | 株式会社半導体エネルギー研究所 | 発光装置、及び発光装置を用いた電子機器 |
| JP2006189806A (ja) * | 2004-12-06 | 2006-07-20 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
| JP5238140B2 (ja) * | 2005-05-02 | 2013-07-17 | 株式会社半導体エネルギー研究所 | 発光装置 |
| KR101267286B1 (ko) | 2005-07-04 | 2013-05-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그것의 구동방법 |
| JP5084003B2 (ja) * | 2005-10-28 | 2012-11-28 | 東北パイオニア株式会社 | 発光表示パネルの駆動装置および駆動方法 |
| JP4902194B2 (ja) * | 2005-12-26 | 2012-03-21 | 東北パイオニア株式会社 | 表示装置および同装置の検査方法 |
| US7995012B2 (en) | 2005-12-27 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
| JP4999446B2 (ja) * | 2005-12-27 | 2012-08-15 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP5502266B2 (ja) * | 2007-07-23 | 2014-05-28 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP5047850B2 (ja) * | 2008-03-18 | 2012-10-10 | パイオニア株式会社 | カラー表示パネルおよび表示装置 |
| WO2011046025A1 (en) | 2009-10-16 | 2011-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit and semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5748160A (en) * | 1995-08-21 | 1998-05-05 | Mororola, Inc. | Active driven LED matrices |
| JPH09101759A (ja) * | 1995-10-04 | 1997-04-15 | Pioneer Electron Corp | 発光素子の駆動方法および駆動装置 |
| JPH10232649A (ja) * | 1997-02-21 | 1998-09-02 | Casio Comput Co Ltd | 電界発光表示装置およびその駆動方法 |
| JPH11272223A (ja) * | 1998-03-26 | 1999-10-08 | Toyota Motor Corp | 発光ディスプレイ用電源装置 |
-
2001
- 2001-08-07 JP JP2001239058A patent/JP4884609B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002123219A (ja) | 2002-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6419229B2 (ja) | 表示装置 | |
| JP4884609B2 (ja) | 表示装置及びその駆動方法、並びに電子機器 | |
| US8284127B2 (en) | Display device and method of driving the same | |
| JP4831862B2 (ja) | 電子装置 | |
| KR100707886B1 (ko) | 표시장치 | |
| JP6651587B2 (ja) | 表示装置 | |
| KR100678703B1 (ko) | 발광 표시장치를 구비한 전기 장치 | |
| KR100773823B1 (ko) | 발광장치 | |
| JP5292452B2 (ja) | 発光装置、モジュール、及び電子機器 | |
| JP4841754B2 (ja) | アクティブマトリクス型の発光装置、及び電子機器 | |
| JP2002108285A (ja) | 表示装置の駆動方法 | |
| JP4963145B2 (ja) | 電子装置及び電子機器 | |
| KR20010082597A (ko) | 전자 디바이스 | |
| KR20010105273A (ko) | 전자 장치 및 그의 구동 방법 | |
| JP2001343911A (ja) | 電子装置 | |
| JP2002062845A (ja) | 表示装置 | |
| JP4869491B2 (ja) | 発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080627 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4884609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |