JP4989817B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4989817B2 JP4989817B2 JP2000388059A JP2000388059A JP4989817B2 JP 4989817 B2 JP4989817 B2 JP 4989817B2 JP 2000388059 A JP2000388059 A JP 2000388059A JP 2000388059 A JP2000388059 A JP 2000388059A JP 4989817 B2 JP4989817 B2 JP 4989817B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
- H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/10—Isolation regions comprising dielectric materials
- H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、隣り合う電界効果トランジスタがトレンチにより分離される半導体装置の製造方法およびその方法で製造した半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の需要が急速に拡大している。これに伴い、半導体装置の信頼性を高める技術の開発が進められている。半導体装置のうち、複数の電界効果トランジスタを有する半導体装置では、隣り合う電界効果トランジスタを分離するために、トレンチを形成する技術が知られている。
【０００３】
図１１から１７は、従来の半導体装置の製造方法を示す断面図である。図１８は、従来の半導体装置を示す平面図である。図１９は、図１８中のＸＩＸ−ＸＩＸ線に沿ってみた断面図である。図１１を参照して、シリコン基板１の主表面１ｆにシリコン酸化膜２を形成する。シリコン酸化膜２上にシリコン窒化膜３を形成する。シリコン窒化膜３上にレジストパターン４を形成する。レジストパターン４をマスクとしてシリコン窒化膜３をエッチングすることにより開口部３ｈを形成する。開口部３ｈは、シリコン窒化膜３の側面３ｓにより形成される。なお、シリコン酸化膜２も除去される。
【０００４】
図１２を参照して、レジストパターン４およびシリコン窒化膜３をマスクとしてシリコン基板１をエッチングする。これにより、側壁１ａを有するトレンチ１ｈを形成する。
【０００５】
図１３を参照して、トレンチ１ｈの側壁１ａを高温の酸化性雰囲気で酸化してシリコン酸化膜１ｂを形成する。この時シリコン窒化膜３の表面は酸化されない。
【０００６】
図１４を参照して、トレンチ１ｈを充填し、かつシリコン窒化膜３を覆うようにシリコン酸化膜５を形成する。
【０００７】
図１５を参照して、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）によりシリコン酸化膜５の一部分を除去する。これにより、シリコン窒化膜３の上面を露出させる。
【０００８】
図１６を参照して、熱リン酸によりシリコン窒化膜３を除去する。これによりシリコン酸化膜２ｎ上面が露出する。
【０００９】
図１７を参照して、フッ酸溶液により、シリコン酸化膜２を除去する。この時、トレンチ１ｈを埋め込むシリコン酸化膜５のうち、シリコン酸化膜２に近い部分が横方向から大きくエッチングされる。これにより、相対的に表面の高さが他の部分よりも低い低部５ｂが形成される。
【００１０】
図１８および１９を参照して、シリコン基板１上にゲート酸化膜１１を形成する。ゲート酸化膜１１上に導電層を形成し、この導電層をエッチングすることによりゲート電極１２を形成する。ゲート電極１２をマスクとしてシリコン基板１に不純物を注入することによりソース領域２１ｓおよびドレイン領域２１ｄを形成する。これにより、電界効果トランジスタ１００ａおよび１００ｂが完成する。隣り合う電界効果トランジスタ１００ａおよび１００ｂは、トレンチ１ｈのシリコン酸化膜５により分離されている。
【００１１】
【発明が解決しようとする課題】
従来の半導体装置の製造方法で生じる問題について以下に説明する。
【００１２】
従来の製造方法では、図１７で示す工程で、シリコン酸化膜５に低部５ｂが形成される。この低部５ｂとそれ以外の部分とでは、表面の高さが異なるので、図１８に示すように低部５ｂ近傍のゲート酸化膜１１およびその上のゲート電極１２の膜厚が不均一となる。これにより、しきい値電圧が変動する等、半導体装置の信頼性を低下させるという問題があった。
【００１３】
そこで、この発明は上述の問題を解決するためになされたものであり、信頼性の高い半導体装置およびその製造方法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
この発明に従った半導体装置の製造方法は、半導体基板の主表面上に開口部を有する、下地層と、シリコン窒化膜を含む第１の層を形成する工程を備え、開口部は下地層と第１の層の側面から形成され、さらに、第１の層をマスクとして用いて半導体基板をエッチングすることにより、下地層と第１の層の側面に連なる側壁を有する溝を形成する工程と、第１の層の側面を変質させて下地層に接する変質層を形成する工程と、変質層に接するように溝を充填する第２の層を形成する工程と、第２の層に接する変質層を残存させた状態で第１の層を除去する工程と、第１の層を除去した後、第２の層が溝を充填した状態で下地層を除去する工程とを備え、変質層を形成する工程は、少なくとも第１の層の側面を酸化させることを含み、第１の層の側面を酸化させることは、窒素を含有するガスを用いて第１の層の側面を酸化させることを含む。
【００１５】
このような工程を備えた半導体装置の製造方法に従えば、下地層を除去する際には第２の層は下地層の保護されているため、第２の層が大きく除去されることがない。そのため、第２の層の上面に半導体基板の主表面よりも低い部分が形成されない。その結果、第２の層の上面および半導体基板の主表面の上に電界効果トランジスタを形成しても、その特性に劣化が生じることがなく、半導体装置の信頼性を向上させることができる。
【００１６】
また好ましくは、変質層を形成する工程は、第１の層の側面および上面を変質させて変質層を形成することを含む。
【００１７】
また好ましくは、第１の層を除去する工程は、第１の層のエッチング速度が変質層および第２の層のエッチング速度よりも大きい条件で第１の層をエッチングして除去することを含む。この場合、第１の層のエッチング速度が相対的に大きく、変質層および第２の層のエッチング速度が相対的に小さいので、変質層および第２の層がエッチングされるのを防止することができる。
【００１８】
また好ましくは、下地層と変質層と第２の層はシリコン酸化膜を含む。
【００１９】
また好ましくは、半導体基板はシリコン基板であり、半導体装置の製造方法は、第１の層を形成する前に半導体基板の主表面にシリコン酸化膜からなる下地層を形成する工程をさらに備える。第１の層を形成する工程は、下地層上に第１の層を形成することを含む。この場合、シリコン基板とシリコン窒化膜との間にシリコン酸化膜が介在するので、半導体装置の特性を劣化させることがない。
【００２１】
また好ましくは、変質層を形成する工程は、第１の層の側面と溝の側壁とを酸化させることを含む。この場合、溝の側壁を酸化して溝の側壁の欠陥を消失させると同時に変質層を形成できるため、工程を増加させることなく、変質層を形成することができる。
【００２２】
さらに好ましくは、第１の層の側面を酸化させることは、酸化二窒素ガスを用いて第１の層の側面を酸化させることを含む。この場合、酸化二窒素を用いることにより、シリコン窒化膜により構成される第１の膜の側壁を確実に酸化することができる。
【００２３】
また好ましくは、第１の層の側面を酸化させることは、酸素ガスと酸化窒素ガスの混合ガスを用いて第１の層の側面を酸化させることを含む。この場合、混合ガスにより、シリコン窒化膜により構成される第１の膜の側壁を確実に酸化することができる。
【００２５】
また好ましくは、第２の層を形成する工程は、溝を充填し、かつ第１の層を覆う第２の層を形成することを含む。半導体装置の製造方法は、第１の層を除去する前に第１の層を覆う第２の層を除去する工程をさらに備える。
【００２６】
この発明に従った半導体装置は、上述のいずれかの方法で製造される。このような半導体装置では、第２の層の上面が半導体基板の主表面より低い部分が形成されないので、信頼性の高い半導体装置となる。
【００２７】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
（実施の形態１）
図１から８は、この発明の半導体装置の製造方法を示す断面図である。図９は、この発明の半導体装置を示す平面図である。図１０は、図９中のＸ−Ｘ線に沿ってみた断面図である。図１を参照して、シリコン基板１の主表面１ｆに熱酸化により下地層としてのシリコン酸化膜２を形成する。シリコン酸化膜２上にＣＶＤ（化学気相蒸着法）により第１の層としてのシリコン窒化膜３を形成する。シリコン窒化膜３上にレジストを塗布し、このレジストをフォトリソグラフィーによりパターニングしてレジストパターン４を形成する。
【００２８】
図２を参照して、レジストパターン４をマスクとしてシリコン窒化膜３をエッチングする。これにより、シリコン窒化膜３に開口部３ｈを形成する。開口部３ｈは、シリコン窒化膜３の側面３ｓおよびシリコン酸化膜２の側面２ｓにより形成される。なお、シリコン酸化膜２も除去されて主表面１ｆが露出する。
【００２９】
図３を参照して、レジストパターン４およびシリコン窒化膜３をマスクとしてシリコン基板１をエッチングする。これにより、側壁１ａを有する溝としてのトレンチ１ｈを形成する。トレンチ１ｈは凹状であり、紙面の手前側から奥側へ延びる。側面２ｓおよび３ｓと側壁１ａが連なるようにトレンチ１ｈが形成される。その後、レジストパターン４を除去する。
【００３０】
図４を参照して、トレンチ１ｈの側壁１ａを酸素ガスと水素ガスの混合ガスで酸化する。同時にシリコン窒化膜３の側面３ｓと上面３ｔも酸化する。これにより、トレンチ１ｈの側壁１ａにシリコン酸化膜１ｂを形成する。これにより、側壁１ａに生じた欠陥を消滅させる。同時に、シリコン窒化膜３の側面３ｓと上面３ｔも酸化して変質層としてのシリコン酸化膜３ｂを形成する。
【００３１】
図５を参照して、トレンチ１ｈを充填し、かつシリコン酸化膜３ｂを覆うようにＣＶＤによりシリコン酸化膜５を形成する。
【００３２】
図６を参照して、ＣＭＰによりシリコン酸化膜５の一部分とシリコン窒化膜３の上面３ｔに形成されたシリコン酸化膜３ｂを除去する。これにより、シリコン窒化膜３の上面３ｔを露出させる。シリコン窒化膜３の側面３ｓにおいてシリコン酸化膜５に接するように形成されたシリコン酸化膜３ｂは残存する。
【００３３】
図７を参照して、熱リン酸によりシリコン窒化膜３を除去する。このとき、シリコン窒化膜３のエッチング速度は相対的に大きく、シリコン酸化膜３ｂおよび５のエッチング速度は相対的に小さい。これにより、シリコン酸化膜２の上面が露出する。
【００３４】
図８を参照して、フッ酸溶液により、シリコン酸化膜２を除去する。この時、トレンチ１ｈを埋め込むシリコン酸化膜５と、シリコン酸化膜５に接するシリコン酸化膜３ｂも一部分が除去される。これにより、トレンチ１ｈからはみ出た部分にシリコン酸化膜からなる肩部５ａが残存する。肩部５ａは、主表面１ｆの上に延びるように形成される。
【００３５】
図９および１０を参照して、シリコン基板１上にゲート酸化膜１１を形成する。ゲート酸化膜１１上にドープトポリシリコンからなる導電層を形成する。この導電層を所定の形状にエッチングすることにより、一方向に延びるゲート電極１２を形成する。ゲート電極１２をマスクとしてシリコン基板１に不純物を注入することにより、ゲート電極１２の両側にソース領域２１ｓおよびドレイン領域２１ｄを形成する。これにより、電界効果トランジスタ１００ａおよび１００ｂが完成する。隣り合う電界効果トランジスタ１００ａおよび１００ｂは、トレンチ１ｈに埋め込まれたシリコン酸化膜５より分離されている。肩部５ａはトレンチ１ｈからはみ出して形成されている。
【００３６】
このような半導体装置の製造方法に従えば、図７で示す工程において、トレンチ１ｈを埋め込むシリコン酸化膜５を残存させると同時にシリコン酸化膜５に接するシリコン酸化膜３ｂも残存させる。そのため、図８で示すように、その後の工程でシリコン酸化膜２をエッチングする場合でも、シリコン酸化膜５がエッチングされすぎることがない。その結果、シリコン酸化膜５に、相対的に低い部分が形成されず、図９および１０の工程で、シリコン酸化膜５上にゲート酸化膜１１およびゲート電極１２を形成しても、ゲート電極１２の膜厚が不均一になることがなく、電界効果トランジスタ１００ａおよび１００ｂに悪影響を与えることがない。
【００３７】
さらに、トレンチ１ｈの側壁１ａを酸化するのと同時にシリコン窒化膜３の側面３ｓおよび上面３ｔを酸化するため、シリコン窒化膜を酸化するために特に工程を付与することがない。そのため、従来と同様の工程数で信頼性の高い半導体装置を製造することができる。
（実施の形態２）
実施の形態２では、実施の形態１の図４で示す工程の、トレンチ１ｈの側壁１ａの酸化とシリコン窒化膜３の側面３ｓおよび上面３ｔの酸化を、急速熱処理（ＲＴＰ：Rapid Thermal Process)で行なう。これにより、より活性な雰囲気で酸化を行なうことができる。
（実施の形態３）
実施の形態３では、実施の形態１の図４で示す工程の、トレンチ１ｈの側壁１ａとシリコン窒化膜３の側面３ｓおよび上面３ｔを、酸化二窒素（Ｎ2Ｏ）で酸化する。これにより、実施の形態１と同様の効果を奏する。また、その酸化工程でシリコン酸化膜３ｂ中に窒素が導入されるので、その後の工程でのトレンチ１ｈ内の酸化を抑制し、応力の発生を抑制することができる。
（実施の形態４）
実施の形態４では、実施の形態３の図４で示す工程の、トレンチ１ｈの側壁１ａの酸化とシリコン窒化膜３の側面３ｓおよび上面３ｔの酸化を、ＲＴＰで行なう。これにより、より活性な雰囲気で酸化を行なうことができる。
（実施の形態５）
実施の形態５では、実施の形態１の図４で示す工程の、トレンチ１ｈの側壁１ａとシリコン窒化膜３の側面３ｓおよび上面３ｔを、酸素と酸化窒素（ＮＯ）で酸化する。これにより、実施の形態３と同様の効果を奏する。また、より効果的に窒素を導入することができる。
（実施の形態６）
実施の形態６では、実施の形態５の図４で示す工程の、トレンチ１ｈの側壁１ａの酸化とシリコン窒化膜３の側面３ｓおよび上面３ｔの酸化を、ＲＴＰで行なう。これにより、より活性な雰囲気で酸化を行なうことができる。
（実施の形態７）
実施の形態７では、実施の形態１の図４で示す工程の、トレンチ１ｈの側壁１ａとシリコン窒化膜３の側面３ｓおよび上面３ｔの酸化を、活性酸素を含むプラズマで酸化する。
【００３８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００３９】
【発明の効果】
この発明に従えば、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 この発明の半導体装置の製造方法の第１工程を示す断面図である。
【図２】 この発明の半導体装置の製造方法の第２工程を示す断面図である。
【図３】 この発明の半導体装置の製造方法の第３工程を示す断面図である。
【図４】 この発明の半導体装置の製造方法の第４工程を示す断面図である。
【図５】 この発明の半導体装置の製造方法の第５工程を示す断面図である。
【図６】 この発明の半導体装置の製造方法の第６工程を示す断面図である。
【図７】 この発明の半導体装置の製造方法の第７工程を示す断面図である。
【図８】 この発明の半導体装置の製造方法の第８工程を示す断面図である。
【図９】 この発明の半導体装置を示す平面図である。
【図１０】 図９中のＸ−Ｘ線に沿ってみた断面図である。
【図１１】 従来の半導体装置の製造方法の第１工程を示す断面図である。
【図１２】 従来の半導体装置の製造方法の第２工程を示す断面図である。
【図１３】 従来の半導体装置の製造方法の第３工程を示す断面図である。
【図１４】 従来の半導体装置の製造方法の第４工程を示す断面図である。
【図１５】 従来の半導体装置の製造方法の第５工程を示す断面図である。
【図１６】 従来の半導体装置の製造方法の第６工程を示す断面図である。
【図１７】 従来の半導体装置の製造方法の第７工程を示す断面図である。
【図１８】 従来の半導体装置を示す平面図である。
【図１９】 図１８中のＸＩＸ−ＸＩＸ線に沿ってみた断面図である。
【符号の説明】
１ シリコン基板、１ａ 側壁、１ｂ，２,３ｂ，５ シリコン酸化膜、１ｈトレンチ、３ シリコン窒化膜、３ｈ 開口部、３ｓ 側面、３ｔ 上面。
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、隣り合う電界効果トランジスタがトレンチにより分離される半導体装置の製造方法およびその方法で製造した半導体装置に関するものである。
【０００２】
【従来の技術】
近年、半導体装置の需要が急速に拡大している。これに伴い、半導体装置の信頼性を高める技術の開発が進められている。半導体装置のうち、複数の電界効果トランジスタを有する半導体装置では、隣り合う電界効果トランジスタを分離するために、トレンチを形成する技術が知られている。
【０００３】
図１１から１７は、従来の半導体装置の製造方法を示す断面図である。図１８は、従来の半導体装置を示す平面図である。図１９は、図１８中のＸＩＸ−ＸＩＸ線に沿ってみた断面図である。図１１を参照して、シリコン基板１の主表面１ｆにシリコン酸化膜２を形成する。シリコン酸化膜２上にシリコン窒化膜３を形成する。シリコン窒化膜３上にレジストパターン４を形成する。レジストパターン４をマスクとしてシリコン窒化膜３をエッチングすることにより開口部３ｈを形成する。開口部３ｈは、シリコン窒化膜３の側面３ｓにより形成される。なお、シリコン酸化膜２も除去される。
【０００４】
図１２を参照して、レジストパターン４およびシリコン窒化膜３をマスクとしてシリコン基板１をエッチングする。これにより、側壁１ａを有するトレンチ１ｈを形成する。
【０００５】
図１３を参照して、トレンチ１ｈの側壁１ａを高温の酸化性雰囲気で酸化してシリコン酸化膜１ｂを形成する。この時シリコン窒化膜３の表面は酸化されない。
【０００６】
図１４を参照して、トレンチ１ｈを充填し、かつシリコン窒化膜３を覆うようにシリコン酸化膜５を形成する。
【０００７】
図１５を参照して、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）によりシリコン酸化膜５の一部分を除去する。これにより、シリコン窒化膜３の上面を露出させる。
【０００８】
図１６を参照して、熱リン酸によりシリコン窒化膜３を除去する。これによりシリコン酸化膜２ｎ上面が露出する。
【０００９】
図１７を参照して、フッ酸溶液により、シリコン酸化膜２を除去する。この時、トレンチ１ｈを埋め込むシリコン酸化膜５のうち、シリコン酸化膜２に近い部分が横方向から大きくエッチングされる。これにより、相対的に表面の高さが他の部分よりも低い低部５ｂが形成される。
【００１０】
図１８および１９を参照して、シリコン基板１上にゲート酸化膜１１を形成する。ゲート酸化膜１１上に導電層を形成し、この導電層をエッチングすることによりゲート電極１２を形成する。ゲート電極１２をマスクとしてシリコン基板１に不純物を注入することによりソース領域２１ｓおよびドレイン領域２１ｄを形成する。これにより、電界効果トランジスタ１００ａおよび１００ｂが完成する。隣り合う電界効果トランジスタ１００ａおよび１００ｂは、トレンチ１ｈのシリコン酸化膜５により分離されている。
【００１１】
【発明が解決しようとする課題】
従来の半導体装置の製造方法で生じる問題について以下に説明する。
【００１２】
従来の製造方法では、図１７で示す工程で、シリコン酸化膜５に低部５ｂが形成される。この低部５ｂとそれ以外の部分とでは、表面の高さが異なるので、図１８に示すように低部５ｂ近傍のゲート酸化膜１１およびその上のゲート電極１２の膜厚が不均一となる。これにより、しきい値電圧が変動する等、半導体装置の信頼性を低下させるという問題があった。
【００１３】
そこで、この発明は上述の問題を解決するためになされたものであり、信頼性の高い半導体装置およびその製造方法を提供することを目的とするものである。
【００１４】
【課題を解決するための手段】
この発明に従った半導体装置の製造方法は、半導体基板の主表面上に開口部を有する、下地層と、シリコン窒化膜を含む第１の層を形成する工程を備え、開口部は下地層と第１の層の側面から形成され、さらに、第１の層をマスクとして用いて半導体基板をエッチングすることにより、下地層と第１の層の側面に連なる側壁を有する溝を形成する工程と、第１の層の側面を変質させて下地層に接する変質層を形成する工程と、変質層に接するように溝を充填する第２の層を形成する工程と、第２の層に接する変質層を残存させた状態で第１の層を除去する工程と、第１の層を除去した後、第２の層が溝を充填した状態で下地層を除去する工程とを備え、変質層を形成する工程は、少なくとも第１の層の側面を酸化させることを含み、第１の層の側面を酸化させることは、窒素を含有するガスを用いて第１の層の側面を酸化させることを含む。
【００１５】
このような工程を備えた半導体装置の製造方法に従えば、下地層を除去する際には第２の層は下地層の保護されているため、第２の層が大きく除去されることがない。そのため、第２の層の上面に半導体基板の主表面よりも低い部分が形成されない。その結果、第２の層の上面および半導体基板の主表面の上に電界効果トランジスタを形成しても、その特性に劣化が生じることがなく、半導体装置の信頼性を向上させることができる。
【００１６】
また好ましくは、変質層を形成する工程は、第１の層の側面および上面を変質させて変質層を形成することを含む。
【００１７】
また好ましくは、第１の層を除去する工程は、第１の層のエッチング速度が変質層および第２の層のエッチング速度よりも大きい条件で第１の層をエッチングして除去することを含む。この場合、第１の層のエッチング速度が相対的に大きく、変質層および第２の層のエッチング速度が相対的に小さいので、変質層および第２の層がエッチングされるのを防止することができる。
【００１８】
また好ましくは、下地層と変質層と第２の層はシリコン酸化膜を含む。
【００１９】
また好ましくは、半導体基板はシリコン基板であり、半導体装置の製造方法は、第１の層を形成する前に半導体基板の主表面にシリコン酸化膜からなる下地層を形成する工程をさらに備える。第１の層を形成する工程は、下地層上に第１の層を形成することを含む。この場合、シリコン基板とシリコン窒化膜との間にシリコン酸化膜が介在するので、半導体装置の特性を劣化させることがない。
【００２１】
また好ましくは、変質層を形成する工程は、第１の層の側面と溝の側壁とを酸化させることを含む。この場合、溝の側壁を酸化して溝の側壁の欠陥を消失させると同時に変質層を形成できるため、工程を増加させることなく、変質層を形成することができる。
【００２２】
さらに好ましくは、第１の層の側面を酸化させることは、酸化二窒素ガスを用いて第１の層の側面を酸化させることを含む。この場合、酸化二窒素を用いることにより、シリコン窒化膜により構成される第１の膜の側壁を確実に酸化することができる。
【００２３】
また好ましくは、第１の層の側面を酸化させることは、酸素ガスと酸化窒素ガスの混合ガスを用いて第１の層の側面を酸化させることを含む。この場合、混合ガスにより、シリコン窒化膜により構成される第１の膜の側壁を確実に酸化することができる。
【００２５】
また好ましくは、第２の層を形成する工程は、溝を充填し、かつ第１の層を覆う第２の層を形成することを含む。半導体装置の製造方法は、第１の層を除去する前に第１の層を覆う第２の層を除去する工程をさらに備える。
【００２６】
この発明に従った半導体装置は、上述のいずれかの方法で製造される。このような半導体装置では、第２の層の上面が半導体基板の主表面より低い部分が形成されないので、信頼性の高い半導体装置となる。
【００２７】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
（実施の形態１）
図１から８は、この発明の半導体装置の製造方法を示す断面図である。図９は、この発明の半導体装置を示す平面図である。図１０は、図９中のＸ−Ｘ線に沿ってみた断面図である。図１を参照して、シリコン基板１の主表面１ｆに熱酸化により下地層としてのシリコン酸化膜２を形成する。シリコン酸化膜２上にＣＶＤ（化学気相蒸着法）により第１の層としてのシリコン窒化膜３を形成する。シリコン窒化膜３上にレジストを塗布し、このレジストをフォトリソグラフィーによりパターニングしてレジストパターン４を形成する。
【００２８】
図２を参照して、レジストパターン４をマスクとしてシリコン窒化膜３をエッチングする。これにより、シリコン窒化膜３に開口部３ｈを形成する。開口部３ｈは、シリコン窒化膜３の側面３ｓおよびシリコン酸化膜２の側面２ｓにより形成される。なお、シリコン酸化膜２も除去されて主表面１ｆが露出する。
【００２９】
図３を参照して、レジストパターン４およびシリコン窒化膜３をマスクとしてシリコン基板１をエッチングする。これにより、側壁１ａを有する溝としてのトレンチ１ｈを形成する。トレンチ１ｈは凹状であり、紙面の手前側から奥側へ延びる。側面２ｓおよび３ｓと側壁１ａが連なるようにトレンチ１ｈが形成される。その後、レジストパターン４を除去する。
【００３０】
図４を参照して、トレンチ１ｈの側壁１ａを酸素ガスと水素ガスの混合ガスで酸化する。同時にシリコン窒化膜３の側面３ｓと上面３ｔも酸化する。これにより、トレンチ１ｈの側壁１ａにシリコン酸化膜１ｂを形成する。これにより、側壁１ａに生じた欠陥を消滅させる。同時に、シリコン窒化膜３の側面３ｓと上面３ｔも酸化して変質層としてのシリコン酸化膜３ｂを形成する。
【００３１】
図５を参照して、トレンチ１ｈを充填し、かつシリコン酸化膜３ｂを覆うようにＣＶＤによりシリコン酸化膜５を形成する。
【００３２】
図６を参照して、ＣＭＰによりシリコン酸化膜５の一部分とシリコン窒化膜３の上面３ｔに形成されたシリコン酸化膜３ｂを除去する。これにより、シリコン窒化膜３の上面３ｔを露出させる。シリコン窒化膜３の側面３ｓにおいてシリコン酸化膜５に接するように形成されたシリコン酸化膜３ｂは残存する。
【００３３】
図７を参照して、熱リン酸によりシリコン窒化膜３を除去する。このとき、シリコン窒化膜３のエッチング速度は相対的に大きく、シリコン酸化膜３ｂおよび５のエッチング速度は相対的に小さい。これにより、シリコン酸化膜２の上面が露出する。
【００３４】
図８を参照して、フッ酸溶液により、シリコン酸化膜２を除去する。この時、トレンチ１ｈを埋め込むシリコン酸化膜５と、シリコン酸化膜５に接するシリコン酸化膜３ｂも一部分が除去される。これにより、トレンチ１ｈからはみ出た部分にシリコン酸化膜からなる肩部５ａが残存する。肩部５ａは、主表面１ｆの上に延びるように形成される。
【００３５】
図９および１０を参照して、シリコン基板１上にゲート酸化膜１１を形成する。ゲート酸化膜１１上にドープトポリシリコンからなる導電層を形成する。この導電層を所定の形状にエッチングすることにより、一方向に延びるゲート電極１２を形成する。ゲート電極１２をマスクとしてシリコン基板１に不純物を注入することにより、ゲート電極１２の両側にソース領域２１ｓおよびドレイン領域２１ｄを形成する。これにより、電界効果トランジスタ１００ａおよび１００ｂが完成する。隣り合う電界効果トランジスタ１００ａおよび１００ｂは、トレンチ１ｈに埋め込まれたシリコン酸化膜５より分離されている。肩部５ａはトレンチ１ｈからはみ出して形成されている。
【００３６】
このような半導体装置の製造方法に従えば、図７で示す工程において、トレンチ１ｈを埋め込むシリコン酸化膜５を残存させると同時にシリコン酸化膜５に接するシリコン酸化膜３ｂも残存させる。そのため、図８で示すように、その後の工程でシリコン酸化膜２をエッチングする場合でも、シリコン酸化膜５がエッチングされすぎることがない。その結果、シリコン酸化膜５に、相対的に低い部分が形成されず、図９および１０の工程で、シリコン酸化膜５上にゲート酸化膜１１およびゲート電極１２を形成しても、ゲート電極１２の膜厚が不均一になることがなく、電界効果トランジスタ１００ａおよび１００ｂに悪影響を与えることがない。
【００３７】
さらに、トレンチ１ｈの側壁１ａを酸化するのと同時にシリコン窒化膜３の側面３ｓおよび上面３ｔを酸化するため、シリコン窒化膜を酸化するために特に工程を付与することがない。そのため、従来と同様の工程数で信頼性の高い半導体装置を製造することができる。
（実施の形態２）
実施の形態２では、実施の形態１の図４で示す工程の、トレンチ１ｈの側壁１ａの酸化とシリコン窒化膜３の側面３ｓおよび上面３ｔの酸化を、急速熱処理（ＲＴＰ：Rapid Thermal Process)で行なう。これにより、より活性な雰囲気で酸化を行なうことができる。
（実施の形態３）
実施の形態３では、実施の形態１の図４で示す工程の、トレンチ１ｈの側壁１ａとシリコン窒化膜３の側面３ｓおよび上面３ｔを、酸化二窒素（Ｎ2Ｏ）で酸化する。これにより、実施の形態１と同様の効果を奏する。また、その酸化工程でシリコン酸化膜３ｂ中に窒素が導入されるので、その後の工程でのトレンチ１ｈ内の酸化を抑制し、応力の発生を抑制することができる。
（実施の形態４）
実施の形態４では、実施の形態３の図４で示す工程の、トレンチ１ｈの側壁１ａの酸化とシリコン窒化膜３の側面３ｓおよび上面３ｔの酸化を、ＲＴＰで行なう。これにより、より活性な雰囲気で酸化を行なうことができる。
（実施の形態５）
実施の形態５では、実施の形態１の図４で示す工程の、トレンチ１ｈの側壁１ａとシリコン窒化膜３の側面３ｓおよび上面３ｔを、酸素と酸化窒素（ＮＯ）で酸化する。これにより、実施の形態３と同様の効果を奏する。また、より効果的に窒素を導入することができる。
（実施の形態６）
実施の形態６では、実施の形態５の図４で示す工程の、トレンチ１ｈの側壁１ａの酸化とシリコン窒化膜３の側面３ｓおよび上面３ｔの酸化を、ＲＴＰで行なう。これにより、より活性な雰囲気で酸化を行なうことができる。
（実施の形態７）
実施の形態７では、実施の形態１の図４で示す工程の、トレンチ１ｈの側壁１ａとシリコン窒化膜３の側面３ｓおよび上面３ｔの酸化を、活性酸素を含むプラズマで酸化する。
【００３８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００３９】
【発明の効果】
この発明に従えば、信頼性の高い半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 この発明の半導体装置の製造方法の第１工程を示す断面図である。
【図２】 この発明の半導体装置の製造方法の第２工程を示す断面図である。
【図３】 この発明の半導体装置の製造方法の第３工程を示す断面図である。
【図４】 この発明の半導体装置の製造方法の第４工程を示す断面図である。
【図５】 この発明の半導体装置の製造方法の第５工程を示す断面図である。
【図６】 この発明の半導体装置の製造方法の第６工程を示す断面図である。
【図７】 この発明の半導体装置の製造方法の第７工程を示す断面図である。
【図８】 この発明の半導体装置の製造方法の第８工程を示す断面図である。
【図９】 この発明の半導体装置を示す平面図である。
【図１０】 図９中のＸ−Ｘ線に沿ってみた断面図である。
【図１１】 従来の半導体装置の製造方法の第１工程を示す断面図である。
【図１２】 従来の半導体装置の製造方法の第２工程を示す断面図である。
【図１３】 従来の半導体装置の製造方法の第３工程を示す断面図である。
【図１４】 従来の半導体装置の製造方法の第４工程を示す断面図である。
【図１５】 従来の半導体装置の製造方法の第５工程を示す断面図である。
【図１６】 従来の半導体装置の製造方法の第６工程を示す断面図である。
【図１７】 従来の半導体装置の製造方法の第７工程を示す断面図である。
【図１８】 従来の半導体装置を示す平面図である。
【図１９】 図１８中のＸＩＸ−ＸＩＸ線に沿ってみた断面図である。
【符号の説明】
１ シリコン基板、１ａ 側壁、１ｂ，２,３ｂ，５ シリコン酸化膜、１ｈトレンチ、３ シリコン窒化膜、３ｈ 開口部、３ｓ 側面、３ｔ 上面。
Claims (10)
- 半導体基板の主表面上に開口部を有する、下地層と、シリコン窒化膜を含む第１の層を形成する工程を備え、
前記開口部は前記下地層と前記第１の層の側面から形成され、さらに、
前記第１の層をマスクとして用いて前記半導体基板をエッチングすることにより、前記下地層と前記第１の層の側面に連なる側壁を有する溝を形成する工程と、
前記第１の層の側面を変質させて前記下地層に接する変質層を形成する工程と、
前記変質層に接するように前記溝を充填する第２の層を形成する工程と、
前記第２の層に接する変質層を残存させた状態で前記第１の層を除去する工程と、
前記第１の層を除去した後、前記第２の層が前記溝を充填した状態で前記下地層を除去する工程とを備え、
前記変質層を形成する工程は、少なくとも前記第１の層の側面を酸化させることを含み、前記第１の層の側面を酸化させることは、窒素を含有するガスを用いて前記第１の層の側面を酸化させることを含む、半導体装置の製造方法。 - 前記変質層を形成する工程は、前記第１の層の側面および上面を変質させて変質層を形成することを含む、請求項１に記載の半導体装置の製造方法。
- 前記第１の層を除去する工程は、前記第１の層のエッチング速度が前記変質層および前記第２の層のエッチング速度よりも大きい条件で前記第１の層をエッチングして除去することを含む、請求項１または２に記載の半導体装置の製造方法。
- 前記下地層と前記変質層と前記第２の層はシリコン酸化膜を含む、請求項１から３のいずれか１項に記載の半導体装置の製造方法。
- 前記半導体基板はシリコン基板であり、前記第１の層を形成する前に前記半導体基板の主表面にシリコン酸化膜からなる下地層を形成する工程をさらに備え、前記第１の層を形成する工程は、前記下地層上に前記第１の層を形成することを含む、請求項４に記載の半導体装置の製造方法。
- 前記変質層を形成する工程は、前記第１の層の側面と前記溝の側壁とを酸化させることを含む、請求項１から５のいずれか１項に記載の半導体装置の製造方法。
- 前記第１の層の側面を酸化させることは、酸化二窒素ガスを用いて前記第１の層の側面を酸化させることを含む、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
- 前記第１の層の側面を酸化させることは、酸素ガスと酸化窒素ガスの混合ガスを用いて前記第１の層の側面を酸化させることを含む、請求項１から６のいずれか１項に記載の半導体装置の製造方法。
- 前記第２の層を形成する工程は、前記溝を充填し、かつ前記第１の層を覆う前記第２の層を形成することを含み、前記第１の層を除去する前に前記第１の層を覆う前記第２の層を除去する工程をさらに備えた、請求項１から８のいずれか１項に記載の半導体装置の製造方法。
- 請求項１に記載の方法で製造した半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388059A JP4989817B2 (ja) | 2000-12-21 | 2000-12-21 | 半導体装置およびその製造方法 |
| US09/887,322 US6521509B2 (en) | 2000-12-21 | 2001-06-25 | Semiconductor device and method of manufacturing the same |
| TW090120495A TW523862B (en) | 2000-12-21 | 2001-08-21 | Method of manufacturing a semiconductor device |
| KR10-2001-0051260A KR100419815B1 (ko) | 2000-12-21 | 2001-08-24 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000388059A JP4989817B2 (ja) | 2000-12-21 | 2000-12-21 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002190515A JP2002190515A (ja) | 2002-07-05 |
| JP4989817B2 true JP4989817B2 (ja) | 2012-08-01 |
Family
ID=18854867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000388059A Expired - Fee Related JP4989817B2 (ja) | 2000-12-21 | 2000-12-21 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6521509B2 (ja) |
| JP (1) | JP4989817B2 (ja) |
| KR (1) | KR100419815B1 (ja) |
| TW (1) | TW523862B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4549039B2 (ja) * | 2003-08-08 | 2010-09-22 | 新日本無線株式会社 | 半導体集積回路の製造方法 |
| JP2006140521A (ja) * | 2006-01-10 | 2006-06-01 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP2007220261A (ja) | 2006-02-20 | 2007-08-30 | Alps Electric Co Ltd | 薄膜磁気ヘッド |
| US8012846B2 (en) * | 2006-08-04 | 2011-09-06 | Taiwan Semiconductor Manufacturing Co., Ltd. | Isolation structures and methods of fabricating isolation structures |
| JP2008166526A (ja) * | 2006-12-28 | 2008-07-17 | Spansion Llc | 半導体装置の製造方法 |
| WO2019026741A1 (ja) * | 2017-08-02 | 2019-02-07 | シャープ株式会社 | 基板及び基板の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07273183A (ja) | 1994-03-31 | 1995-10-20 | Toshiba Corp | 半導体装置とその製造方法 |
| JP3547279B2 (ja) * | 1997-02-18 | 2004-07-28 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US5937308A (en) * | 1997-03-26 | 1999-08-10 | Advanced Micro Devices, Inc. | Semiconductor trench isolation structure formed substantially within a single chamber |
| JP3904676B2 (ja) * | 1997-04-11 | 2007-04-11 | 株式会社ルネサステクノロジ | トレンチ型素子分離構造の製造方法およびトレンチ型素子分離構造 |
| US5741740A (en) * | 1997-06-12 | 1998-04-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Shallow trench isolation (STI) method employing gap filling silicon oxide dielectric layer |
| JPH11297814A (ja) * | 1998-04-16 | 1999-10-29 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| EP0959496B1 (en) * | 1998-05-22 | 2006-07-19 | Applied Materials, Inc. | Methods for forming self-planarized dielectric layer for shallow trench isolation |
| US6008095A (en) * | 1998-08-07 | 1999-12-28 | Advanced Micro Devices, Inc. | Process for formation of isolation trenches with high-K gate dielectrics |
| JP3972486B2 (ja) | 1998-09-18 | 2007-09-05 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2000100926A (ja) * | 1998-09-25 | 2000-04-07 | Sanyo Electric Co Ltd | 半導体装置の製造方法及び半導体装置 |
| TW406350B (en) * | 1998-12-07 | 2000-09-21 | United Microelectronics Corp | Method for manufacturing the shallow trench isolation area |
| US6180492B1 (en) * | 1999-01-25 | 2001-01-30 | United Microelectronics Corp. | Method of forming a liner for shallow trench isolation |
-
2000
- 2000-12-21 JP JP2000388059A patent/JP4989817B2/ja not_active Expired - Fee Related
-
2001
- 2001-06-25 US US09/887,322 patent/US6521509B2/en not_active Expired - Lifetime
- 2001-08-21 TW TW090120495A patent/TW523862B/zh not_active IP Right Cessation
- 2001-08-24 KR KR10-2001-0051260A patent/KR100419815B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100419815B1 (ko) | 2004-02-25 |
| KR20020050697A (ko) | 2002-06-27 |
| US20020081818A1 (en) | 2002-06-27 |
| US6521509B2 (en) | 2003-02-18 |
| TW523862B (en) | 2003-03-11 |
| JP2002190515A (ja) | 2002-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| KR100470086B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7132349B2 (en) | Methods of forming integrated circuits structures including epitaxial silicon layers in active regions | |
| EP1164636B1 (en) | Method to form self aligned, L-shaped sidewall spacers | |
| CN101477966A (zh) | 制造半导体器件的方法 | |
| US20030209760A1 (en) | Semiconductor integrated circuit and method of fabricating the same | |
| US6146932A (en) | Method for fabricating metal-oxide-semiconductor field effect transistor device | |
| JP4380116B2 (ja) | 半導体装置の製造方法 | |
| KR100419815B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2001176983A (ja) | 半導体装置及びその製造方法 | |
| US20060008962A1 (en) | Manufacturing method of semiconductor integrated circuit device | |
| KR20010107707A (ko) | Ｓｔｉ 구조를 갖는 반도체 장치를 제조하기 위한 방법 | |
| US6846721B2 (en) | Manufacturing method of semiconductor device | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| KR100521511B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| KR100800106B1 (ko) | 반도체 소자의 트렌치 절연막 형성 방법 | |
| KR100753033B1 (ko) | 반도체 장치의 제조방법 | |
| KR100702837B1 (ko) | 반도체소자 제조방법 | |
| JP4982919B2 (ja) | 半導体装置の製造方法 | |
| KR100547247B1 (ko) | 반도체 메모리 소자 제조방법 | |
| KR100587607B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0429354A (ja) | 半導体集積回路装置の製造方法 | |
| US20070111413A1 (en) | Method for fabricating semiconductor device | |
| JPS6045037A (ja) | 半導体装置の基板構造およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071203 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100519 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120501 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4989817 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |