JP5065889B2 - 画像認識実装方法 - Google Patents

画像認識実装方法 Download PDF

Info

Publication number
JP5065889B2
JP5065889B2 JP2007514595A JP2007514595A JP5065889B2 JP 5065889 B2 JP5065889 B2 JP 5065889B2 JP 2007514595 A JP2007514595 A JP 2007514595A JP 2007514595 A JP2007514595 A JP 2007514595A JP 5065889 B2 JP5065889 B2 JP 5065889B2
Authority
JP
Japan
Prior art keywords
chip
substrate
image
electrode
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2007514595A
Other languages
English (en)
Other versions
JPWO2006118019A1 (ja
Inventor
勝美 寺田
雅史 千田
幸治 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2007514595A priority Critical patent/JP5065889B2/ja
Publication of JPWO2006118019A1 publication Critical patent/JPWO2006118019A1/ja
Application granted granted Critical
Publication of JP5065889B2 publication Critical patent/JP5065889B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/238—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection or in-situ thickness measurement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07221—Aligning
    • H10W72/07223—Active alignment, e.g. using optical alignment using marks or sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding

Landscapes

  • Wire Bonding (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Image Analysis (AREA)

Description

本発明は、半導体チップの回路基板への実装において、チップの突起電極の位置を精度良く検出し突起電極と回路基板の電極の位置ずれを吸収して実装する方法に関する。
半導体チップを回路基板に実装する方法として、半導体チップの電極パッド上に形成された突起電極と回路基板の電極を位置合わせして、加圧および加熱して接合する方法が知られている。半導体チップの電極パッド上に形成された突起電極は、一般にスタッドバンプと呼ばれている。このスタッドバンプは、半導体チップの電極パッドにワイヤボンディング法を用いて所定量の金ワイヤを付着させた後、金ワイヤの供給を止めた状態でワイヤボンディングのツールを半導体チップから遠ざけ、金ワイヤを引きちぎって形成させている。また、回路基板はセラミック基板やガラス・エポキシ樹脂基板が用いられ、回路基板上に各種配線と電気的に接続された電極が設けられている。この電極（インナーリード）は、その断面視が回路基板から離れるに従って幅が狭くなる略台形状に形成されている。特許文献１には、半導体チップに形成されたスタッドバンプと回路基板の電極とを対向して配置し、電極の幅をスタッドバンプの幅と同等以下に形成し、スタッドバンプの先端部が電極の幅と同程度の幅になるまで熱圧着してスタッドバンプと電極の接合を行い、接合後に接合部を樹脂で封止する方法が開示されている。
近年の電子部品の高密度実装化は、半導体チップの端子のファインピッチ化やチップ部品が実装される回路基板のパターンの微細化によって対応されている。そのため、ファインピッチ化が進み、１０μｍから３０μｍの電極の幅の回路基板への半導体チップの実装が求められている。このようなファインピッチの回路基板の電極に接合する半導体チップのスタッドバンプは、バンプの径が１５μｍから３５μｍ程度であり、例えば図２に示すように、電極２の前後左右等の片側に電極２の中心より位置ずれしていることがごくまれにある。このため、例えば図７に示すように、チップ１と回路基板４を接合する際、チップ１のスタッドバンプ３が回路基板４の電極５の中央に配置されず、片側に寄ってしまい、実装時にスタッドバンプ３が矢印で示すように横滑りしてしまい、実装不良を引き起こすことがあった。
また、回路基板４の伸びなどにより、電極５の位置が回路基板４のアライメントマークから位置ずれし、チップ１と回路基板４のアライメントマーク同士を合わせて行う実装では実装不良を引き起こすことがあるという問題もあった。
特開２００３−３３２３７４号公報
そこで本発明の課題は、上記問題点に鑑み、チップのスタッドバンプの位置がチップの電極の中心に配置されていなくても、良好な接合をすることができる電子部品の実装方法を提供することにある。
また本発明は、チップと回路基板のアライメントマーク同士を合わせて行う実装における実装不良を回避することも課題とする。
上記課題を解決するために、本発明に係る画像認識実装方法（第１の方法）は、チップのアライメントマークと基板のアライメントマークを実装前に認識手段で画像認識してチップと基板のアライメントを行い、チップの突起電極と基板の電極を接合する実装方法において、チップのアライメントマークを認識手段で画像認識した後にチップのアライメントマークから所定の位置に形成された突起電極の外観を認識手段で画像認識し、突起電極の外観が検出されない場合には認識手段の位置を移動し視野範囲を変更してから再び画像認識して突起電極の位置の座標を計算し、突起電極のアライメントマークからの位置ずれ量を補正してチップと基板の接合を行うことを特徴とする方法からなる。
また、本発明に係る画像認識実装方法（第２の方法）は、チップのアライメントマークと基板のアライメントマークを実装前に認識手段で画像認識してチップと基板のアライメントを行い、チップの突起電極と基板の電極を接合する画像認識実装方法において、基板のアライメントマークを認識手段で画像認識した後に基板のアライメントマークから所定の位置に形成された電極の外観を認識手段で画像認識して電極の位置の座標を計算し、基板の電極のアライメントマークからの位置ずれ量を補正してチップと基板の接合を行うようにする方法からなる。
また、本発明に係る画像認識実装方法（第３の方法）は、チップのアライメントマークと基板のアライメントマークを実装前に認識手段で画像認識してチップと基板のアライメントを行い、チップの突起電極と基板の電極を接合する画像認識実装方法において、チップを搬送するチップ搬送手段のチップ保持板を透明部材で構成し、チップを搬送するに際し、チップのアライメントマークを認識手段で画像認識した後にチップのアライメントマークから所定の位置に形成された突起電極の外観をチップ搬送手段の下方に配置された認識手段で画像認識して突起電極の位置の座標を計算し、突起電極のアライメントマークからの位置ずれ量を補正してチップと基板の接合を行うことを特徴とする方法からなる。つまり、チップの搬送中に突起電極を画像認識できるようにした構成である。
さらに、上記画像認識実装方法においては、予め突起電極の平均的な画像パターンを登録しておき、チップに形成された突起電極を認識手段で画像認識し、前記平均的な画像パターンと認識手段で画像認識した画像パターンの比較を行い、チップの突起電極の位置を認識するようにすることもできる。
本発明に係る画像認識実装方法によれば、チップと基板のアライメントマークを基準にして位置合わせし実装を行うのではなく、チップの突起電極を画像認識して突起電極の位置を正確に把握し、その突起電極と基板をアライメントするので、突起電極がチップの電極の中心部から外れた位置に形成されていたとしても、基板に対して目標とする位置関係をもって高精度にチップを実装することができる。
また、基板の電極位置を画像認識してアライメントするようにすれば、基板の伸びなどにより基板の電極がアライメントマークから位置ずれしていたとしても、所定の良好な接合を達成することが可能になる。
また、チップ搬送手段のチップ保持板を透明部材で構成してチップの搬送中に突起電極を画像認識できるようにすれば、接合工程全体としてのタクトタイムの短縮をはかることが可能になる。
さらに、予め突起電極の平均的な画像パターンを登録しておき、それと画像認識した画像パターンとの比較を行うようにすれば、チップに突起電極を形成する時に突起電極の一部が欠如していたとしても、予め登録された突起電極の画像パターンとの差が少なければ、実装することが可能となるので、突起電極の作成の精度がそれほど要求されなくなり、歩留まりが上がって、実装効率が上がる。
本発明の一実施形態に係る実装方法を実施するための実装装置の要部正面図である。 チップのスタッドバンプ形成面を説明する図である。 画像認識処理時に使用する登録データと検出データを説明する図である。 基板の電極とアライメントマークの位置関係を説明する図である。 本発明の一実施形態に係る画像認識実装方法のフロチャートである。 チップ搬送手段に保持されたチップを下方から画像認識する方法を説明する斜視図である。 従来の実装方法における不具合を示すチップと基板の断面図である。
符号の説明
１ チップ
２ 電極
３ スタッドバンプ（突起電極）
４ 基板
５ 電極
６ ボンディングヘッド
７ ボンディングステージ
８ ２視野カメラ
９ アライメントマーク
１０ 電極中心
１１ スタッドバンプ中心
１２ 中心位置
１３ アライメントマーク
１４ 中心位置
１５ チップ搬送手段
１６ ＣＣＤカメラ
１７ 透明部材
１８ 固定レール
以下に、本発明の一実施形態について、図面を参照して説明する。
図１は、本発明の一実施形態に係る画像認識実装方法を実施するためのフリップチップ実装装置の要部正面図である。この実装装置の接合部は、チップ１を吸着保持するボンディングヘッド６と、基板４を吸着保持するボンディングステージ７と、認識手段である２視野カメラ８から構成されている。ボンディングヘッド６は昇降可能になっており、ボンディングステージ７はＸ、Ｙ、θ方向に移動可能になっている。２視野カメラ８は、ボンディングヘッド６とボンディングステージ７の間に挿入できるよう、進退可能に構成されている。実装装置の接合部へのチップ１の搬送は、図示していないチップ吸着反転ツールを用いて行われるようになっている。基板４の搬送は、図示していない基板搬送ツールで行われるようになっている。
図２に、チップ１の実装面である突起電極としてのスタッドバンプ３の形成面を示す。スタッドバンプ３形成面には、チップ１のアライメントマーク９と複数の電極２が形成されている。各電極２の上に、突起電極としてのスタッドバンプ３が形成されている。スタッドバンプ３は、前工程でワイヤボンディング法で金ワイヤを電極２に付着させる際、位置精度良く付着させることが困難なため、図示例では、電極２の電極中心１０より上下左右にずれた位置に形成されている。
次に、本発明に係る画像認識実装方法について、図５のフロチャートを使用して説明する。まず、前工程でチップ１の電極２にスタッドバンプ３が形成されたチップ１が吸着反転ツールを用いて、ボンディングヘッド６に吸着保持される。また、電極５を有した基板４が基板搬送ツールでボンディングステージ７に搬送され吸着保持される（ステップＳ１）。
次に、２視野カメラ８がチップ１と基板４の間に進入する（ステップＳ２）。２視野カメラ８の進入が完了した位置は、チップ１および基板４のアライメントマークが２視野カメラ８の視野範囲に入る位置となる。
次に、２視野カメラ８がチップ１の画像認識を行い、得られた視野範囲の画像データの中から、アライメントマーク９のサーチを行う（ステップＳ３）。この時のサーチ範囲を第１のサーチ範囲Ａ１とする。図２にこの第１のサーチ範囲Ａ１を点線で示す。第１のサーチ範囲Ａ１には２視野カメラ８の視野範囲の全ての画像が含まれるので、複数の電極２およびスタッドバンプ３が存在している。アライメントマーク９と電極２およびスタッドバンプ３の外観は異なるため、アライメントマーク９の予め設定している画像データとの比較（粗サーチ）を第１のサーチ範囲Ａ１で行う。アライメントマーク９のサーチが完了すると、アライメントマーク９から予め設定されている距離だけ離れた第２のサーチ範囲Ａ２をサーチ範囲として、スタッドバンプ３のサーチを行う。図２に第２のサーチ範囲Ａ２を示す。２視野カメラ８はアライメントマーク９を起点として点線で示した第２のサーチ範囲Ａ２内をサーチ（詳細サーチ）する。第２のサーチ範囲Ａ２にスタッドバンプ３が検出されない場合、２視野カメラ８の位置を所定量だけ移動し視野範囲を変更して、再度、第２のサーチ範囲Ａ２を再設定してサーチ動作を行う。
次に、サーチ動作の結果、図３に示すような予め設定されている登録スタッドバンプの画像データＲＩＤ（図３（Ａ））に近い画像ＤＩＤ（図３（Ｂ））が検出されると、画像データ同士の比較が図３（Ｃ）に示すように行われる。ここで、図３（Ａ）におけるＢＰは登録スタッドバンプの中心を示している。登録スタッドバンプの画像ＲＩＤの輪郭を表す円を、検出したスタッドバンプ３の画像ＤＩＤに重ね合わせ、図３（Ｃ）に示すように両画像の差分の面積ΔＡを求める（ステップＳ４）。
次に、予め設定してある差分の面積の許容値とステップＳ４で計算した差分の面積を比較する（ステップＳ５）。面積の比率が許容範囲外の場合、スタッドバンプ形成不良として不良品対応の処理を行う（ステップＳ２４）。
次に、ステップＳ５で面積の比率が許容範囲以内の場合、検出したスタッドバンプ３の画像データから中心位置１２（図２に図示）を計算する。そして、中心位置１２とアライメントマーク９との位置関係を計算して図２に示すｘ１，ｙ１のデータを取得する（ステップＳ６）。
次に、２視野カメラ８の位置を所定量だけ移動し視野範囲を変更して、得られた視野範囲の画像データの中から、ステップＳ３とは別のアライメントマーク９のサーチを行う（ステップＳ７）。ステップＳ３からステップＳ６までの動作と同様に、別のスタッドバンプ３’についてサーチを行い、スタッドバンプ３’の中心座標ｘ１’，ｙ１’のデータを取得する（ステップＳ７〜Ｓ１０）。
次に、スタッドバンプ３とスタッドバンプ３’を結ぶ直線の傾きｋ１と直線の中点の座標ｘ３，ｙ３を計算する（ステップＳ１１）。傾きｋ１と座標ｘ３，ｙ３はチップのボンディング基準位置をして用いる。
次に、２視野カメラ８が基板４のアライメントマーク１３（図４に図示）を画像認識する（基板のアライメントマークの粗サーチ）。そして、アライメントマーク１３から予め設定してある範囲で、基板４の電極５の画像サーチ動作を行う（電極の詳細サーチ）（ステップＳ１２）。
次に、サーチ動作の結果、スタッドバンプ３における場合と同様に、登録電極の画像データに近い画像が検出されると、画像データ同士の比較が行われる。登録電極の画像の輪郭で表される四角形を、検出した電極５の画像に重ね合わせて差分の面積を求める（ステップＳ１３）。
次に、予め設定してある差分の面積の許容値とステップＳ８で計算した差分の面積を比較する（ステップＳ１４）。面積の比率が許容範囲外の場合、電極形成不良として不良品対応の処理を行う（ステップＳ２６）。
次に、ステップＳ９で許容範囲以内の場合、検出した電極５の画像データから中心位置１４（図４に図示）を計算する。そして、中心位置１４とアライメントマーク１３との位置関係を計算してｘ２，ｙ２のデータを取得する（ステップＳ１５）。
次に、２視野カメラ８の位置を所定量だけ移動し視野範囲を変更して、得られた視野範囲の画像データの中から、ステップＳ１２とは別のアライメントマーク１３のサーチを行う（ステップＳ１６）。ステップＳ１２からステップＳ１５までの動作と同様に、別の電極５’についてサーチを行い、電極５’の中心座標ｘ２’，ｙ２’のデータを取得する（ステップＳ１６〜Ｓ１９）。ステップＳ１８において、面積の比率が許容範囲外の場合、電極形成不良として不良品対応の処理を行う（ステップＳ２７）。
次に、電極５と電極５’を結ぶ直線の傾きｋ２と直線の中点の座標ｘ４，ｙ４を計算する（ステップＳ２０）。傾きｋ２と座標ｘ４，ｙ４は基板のボンディング基準位置をして用いる。
次に、チップの傾きｋ１および座標ｘ３，ｙ３と、基板の傾きｋ２および座標ｘ４，ｙ４に基づいて、ボンディングステージ７をＸ、Ｙ、θ方向に動作させアライメントする（ステップＳ２１）。
次に、アライメントが完了すると、ボンディングヘッド６が下降し加圧および加熱が所定時間行われ、チップ１のスタッドバンプ３と基板４の電極５が接合される（ステップＳ２２）。
次に、ボンディングヘッド６が上昇されて接合が完了する（ステップＳ２３）。
このように、チップ１のアライメントマーク９と基板のアライメントマーク１３の代わりに、スタッドバンプ３および電極５の位置データに基づいてアライメントが行われチップ１と基板４の接合が行われるので、スタッドバンプ３の位置がチップ１の電極２の中心に形成されていなくても、良好な接合が達成される。また、基板４のアライメントマーク１３と電極５の位置関係が基板の膨張または収縮の影響を受けたとしても、高精度の良好な接合が可能になる。また、スタッドバンプ３の形状が前工程で精度良く形成されていなくても、所定の許容範囲以内の形状ならば、スタッドバンプ３として認識できるので、スタッドバンプ３の良否判定の歩留まりが上がり、生産性が向上する。
なお、本発明は上述した実施の形態に限らず、次のように変形して実施することもできる。まず、上記実施の形態のステップＳ７以降において、基板４の電極５の画像を検出し電極５の位置データｘ２、ｙ２を求めているが、位置データｘ２、ｙ２の代わりに基板４のアライメントマーク１３の位置データを使用してチップ１と基板４のアライメントを行ってもよい。特に、熱による変形の少ない基板４とチップ１との接合の場合には、電極５の位置データでアライメントする必要がなく、その分タクトタイムを短縮できる。
また、上述の実施の形態では、突起電極はスタッドバンプ３（金やアルミのワイヤーで形成されたバンプ）としているが、半田バンプやメッキバンプであってもよい。
なお、スタッドバンプ３、３’の画像認識において、図３（Ｄ）に示すように、照明の反射などのより画像中央部に空きが生じた画像データＤＨＤとなることがある。このような場合においても、スタッドバンプ３もしくは３’の外形を基準にパターンマッチングの処理を行って判定することができる。
また、本発明の実施の形態では、ボンディングヘッド６に吸着保持されたチップ１を、２視野カメラ８で画像認識したが、例えば図６に示すように、予め、透過型のチップ搬送手段１５を用いてチップ供給源からボンディングヘッド６にチップ１を搬送する間に、認識手段としてのＣＣＤカメラ１６を用いて画像認識することもできる。
図６に示すチップ搬送手段１５は、チップ供給源からボンディングヘッド６の下部まで延びる固定レール１８上を移動可能になっており、チップ１をフェイスダウン状態（チップ１のバンプ面が下向き）で搬送することができる。チップ１の吸着保持面は透明部材１７（例えば、ガラスなど）で構成されている。ボンディング作業中に、待機位置に停止したチップ搬送手段１５上のチップ１をＣＣＤカメラ１６で画像認識する。
このような構成にすることにより、ボンディング作業時に行われる、チップ１のスタッドバンプ３を画像認識する粗サーチ、詳細サーチを、予め待機位置で行うことができ、タクトタイムを短縮できる。
さらに、この上述の実施の形態のフローチャートではチップ１のスタッドバンプ３，３’を２点認識した後に基板４側の電極５，５’を２点認識しているが、２視野カメラ８でスタッドバンプ３，３’と電極５，５’を同時に認識する方式であってもよい。こうすることにより、カメラ移動が２回で済むのでタクトタイムが短くなる。また、スタッドバンプ３，３’と電極５，５’を２視野カメラ８で同時認識することによりカメラ軸の停止精度の影響を受けないので精度の良い実装ができる。
さらに、以上の説明は、突起電極としてのスタッドバンプを有するチップの基板への実装について行ったが、本発明は、突起電極が形成された他の電子部品の基板への実装にも展開できる。したがって、本発明においては、突起電極が形成されたチップとは、このような他の電子部品まで含む概念であると解されるべきである。
本発明に係る画像認識実装方法では、装置を簡素化できるとともに工程を大幅に短縮できるので、本発明は、チップの基板への接合が要求されるあらゆる分野に適用することができる。

Claims (4)

  1. チップのアライメントマークと基板のアライメントマークを実装前に認識手段で画像認識してチップと基板のアライメントを行い、チップの突起電極と基板の電極を接合する画像認識実装方法において、チップのアライメントマークを認識手段で画像認識した後にチップのアライメントマークから所定の位置に形成された突起電極の外観を認識手段で画像認識し、突起電極の外観が検出されない場合には認識手段の位置を移動し視野範囲を変更してから再び画像認識して突起電極の位置の座標を計算し、突起電極のアライメントマークからの位置ずれ量を補正してチップと基板の接合を行うことを特徴とする画像認識実装方法。
  2. チップのアライメントマークと基板のアライメントマークを実装前に認識手段で画像認識してチップと基板のアライメントを行い、チップの突起電極と基板の電極を接合する画像認識実装方法において、
    基板のアライメントマークを認識手段で画像認識した後に基板のアライメントマークから所定の位置に形成された電極の外観を認識手段で画像認識して電極の位置の座標を計算し、基板の電極のアライメントマークからの位置ずれ量を補正し、さらにチップのアライメントマークを認識手段で画像認識した後にチップのアライメントマークから所定の位置に形成された突起電極の外観を認識手段で画像認識して突起電極の位置の座標を計算し、突起電極のアライメントマークからの位置ずれ量を補正してチップと基板の接合を行うことを特徴とする画像認識実装方法。
  3. チップのアライメントマークと基板のアライメントマークを実装前に認識手段で画像認識してチップと基板のアライメントを行い、チップの突起電極と基板の電極を接合する画像認識実装方法において、チップを搬送するチップ搬送手段のチップ保持板を透明部材で構成し、チップを搬送するに際し、チップのアライメントマークを認識手段で画像認識した後にチップのアライメントマークから所定の位置に形成された突起電極の外観をチップ搬送手段の下方に配置された認識手段で画像認識して突起電極の位置の座標を計算し、突起電極のアライメントマークからの位置ずれ量を補正してチップと基板の接合を行うことを特徴とする画像認識実装方法。
  4. 予め突起電極の平均的な画像パターンを登録しておき、チップに形成された突起電極を認識手段で画像認識し、前記平均的な画像パターンと認識手段で画像認識した画像パターンの比較を行い、チップの突起電極の位置を認識することを特徴とする、請求項１〜３のいずれかに記載の画像認識実装方法。
JP2007514595A 2005-04-28 2006-04-18 画像認識実装方法 Expired - Lifetime JP5065889B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007514595A JP5065889B2 (ja) 2005-04-28 2006-04-18 画像認識実装方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005132922 2005-04-28
JP2005132922 2005-04-28
PCT/JP2006/308090 WO2006118019A1 (ja) 2005-04-28 2006-04-18 画像認識実装方法
JP2007514595A JP5065889B2 (ja) 2005-04-28 2006-04-18 画像認識実装方法

Publications (2)

Publication Number Publication Date
JPWO2006118019A1 JPWO2006118019A1 (ja) 2008-12-18
JP5065889B2 true JP5065889B2 (ja) 2012-11-07

Family

ID=37307821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007514595A Expired - Lifetime JP5065889B2 (ja) 2005-04-28 2006-04-18 画像認識実装方法

Country Status (3)

Country Link
JP (1) JP5065889B2 (ja)
TW (1) TWI423351B (ja)
WO (1) WO2006118019A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607942B2 (en) 2016-04-13 2020-03-31 Olympus Corporation Semiconductor device and method for manufacturing semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732320B2 (en) * 2007-02-05 2010-06-08 Suss Microtec Ag Apparatus and method for semiconductor wafer bumping via injection molded solder
TWI392417B (zh) * 2008-10-17 2013-04-01 Hon Hai Prec Ind Co Ltd 印刷電路板及其定位系統和方法
JP6538596B2 (ja) * 2016-03-14 2019-07-03 東芝メモリ株式会社 電子部品の製造方法及び電子部品の製造装置
TWI624894B (zh) * 2016-08-12 2018-05-21 鴻騏新技股份有限公司 重組式晶圓的對貼方法
JP7090219B2 (ja) * 2017-09-13 2022-06-24 パナソニックＩｐマネジメント株式会社 位置特定方法および位置特定装置
CN110767589B (zh) * 2019-10-31 2021-11-19 长春长光圆辰微电子技术有限公司 一种soi硅片对准键合的方法
KR102522328B1 (ko) * 2020-12-21 2023-04-17 가부시키가이샤 신가와 본딩 장치 및 본딩 방법
JP7594977B2 (ja) * 2021-06-02 2024-12-05 株式会社イノアックコーポレーション パッド組付システム、複合パッドの製造ライン及び製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837209A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2002110745A (ja) * 2000-09-27 2002-04-12 Yamaha Motor Co Ltd 部品認識制御方法及び部品認識制御装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2820526B2 (ja) * 1990-11-30 1998-11-05 富士通株式会社 フリップチップボンディングの位置合わせ方法及び装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837209A (ja) * 1994-07-26 1996-02-06 Matsushita Electric Ind Co Ltd バンプ付電子部品の実装方法
JP2002110745A (ja) * 2000-09-27 2002-04-12 Yamaha Motor Co Ltd 部品認識制御方法及び部品認識制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607942B2 (en) 2016-04-13 2020-03-31 Olympus Corporation Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
TW200731425A (en) 2007-08-16
WO2006118019A1 (ja) 2006-11-09
TWI423351B (zh) 2014-01-11
JPWO2006118019A1 (ja) 2008-12-18

Similar Documents

Publication Publication Date Title
CN109906029B (zh) 电子部件安装装置以及电子部件安装方法
JP5232460B2 (ja) 半導体パッケージ
JP5065889B2 (ja) 画像認識実装方法
JP4768731B2 (ja) フリップチップ実装ずれ検査方法および実装装置
JP5077936B2 (ja) 実装装置および実装方法
JP3804649B2 (ja) 電子回路装置の製造方法および電子回路装置
JP2006041006A (ja) 半導体チップのボンディング方法及び装置
JP4343989B1 (ja) ボンディング装置およびボンディング装置に用いられるボンディング領域の位置認識方法及びプログラム
JP3530517B2 (ja) アライメント補正機能付きフリップチップ実装装置
JP5006357B2 (ja) ボンディング方法およびボンディング装置
JP5157364B2 (ja) 接合対象物のアライメント方法、これを用いた部品接合方法および部品接合装置
CN100416786C (zh) 半导体装置的制造装置以及制造方法
JP4083533B2 (ja) 半導体装置の製造方法
JP3284048B2 (ja) 半導体装置およびその製造方法
JPH1012661A (ja) 半導体装置及びその製造方法
JP2001196731A (ja) バンプ形成方法および半導体チップの接合方法
JPH06283819A (ja) 光素子のダイボンディング方法及びそのダイボンディング装置
JP2022112206A (ja) ボンディング方法およびボンディング装置使用方法
CN104066310B (zh) 层叠封装体的制造系统及制造方法
JP2004014693A (ja) アライメント・マーク位置検出方法
TWI571992B (zh) 倒裝晶片之導電性凸起的識別補正方法
JP3040192B2 (ja) インナーリードボンディング方法
JP3996101B2 (ja) 半導体装置の製造装置及び半導体装置の製造方法
JP2002009112A (ja) 半導体素子の位置決め方法
JP2006203024A (ja) 半導体装置の製造方法及び、半導体装置の製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120810

R150 Certificate of patent or registration of utility model

Ref document number: 5065889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250