JP5111791B2 - 低電圧検知リセット回路 - Google Patents

低電圧検知リセット回路 Download PDF

Info

Publication number
JP5111791B2
JP5111791B2 JP2006169832A JP2006169832A JP5111791B2 JP 5111791 B2 JP5111791 B2 JP 5111791B2 JP 2006169832 A JP2006169832 A JP 2006169832A JP 2006169832 A JP2006169832 A JP 2006169832A JP 5111791 B2 JP5111791 B2 JP 5111791B2
Authority
JP
Japan
Prior art keywords
circuit
reset
detection
detection level
low voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006169832A
Other languages
English (en)
Other versions
JP2008005000A (ja
Inventor
和夫 保高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006169832A priority Critical patent/JP5111791B2/ja
Priority to CN200710126606XA priority patent/CN101093988B/zh
Priority to KR1020070059793A priority patent/KR20070120894A/ko
Priority to US11/812,510 priority patent/US7453295B2/en
Publication of JP2008005000A publication Critical patent/JP2008005000A/ja
Application granted granted Critical
Publication of JP5111791B2 publication Critical patent/JP5111791B2/ja
Anticipated expiration legal-status Critical
Active legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied

Landscapes

  • Electronic Switches (AREA)

Description

本発明は、半導体集積回路に供給される電源電圧の低下を検知して、半導体集積回路のシステムをリセットするリセットパルスを発生する低電圧リセット回路に関する。
従来マイクロコンピュータにおいて、アプリケーション上の要求から、プログラマブル低電圧検知回路を内蔵する場合、パワーオン（電源投入時）時に確実にリセットパルスを発生させるために、パワーオンリセット機能付き低電圧検知回路が併せて内蔵されていた。プログラマブル低電圧検知回路とは、電源電圧に応じた検知レベルがプログラム可能な低電圧検知回路のことであり、パワーオンリセット機能付きの低電圧検知回路とは、パワーオン時にリセットパルスを発生する機能を備えた低電圧検知回路のことである。プログラマブル低電圧検知回路は、不使用時には不活性化されるが、パワーオンリセット機能付き低電圧検知回路は常時動作する。
図４はそのような低電圧リセット回路の回路図である。１０はプログラマブル低電圧検知回路であり、第１の比較回路１１、第１の比較回路１１への電源電圧Ｖｄｄの供給を制御するＰＭＯＳ１２、電源電圧Ｖｄｄに応じた第１の検知レベルを可変に設定可能な第１の検知レベル設定回路１３を備える。第１の比較回路１１の＋端子には基準電圧発生回路１４から電源電圧Ｖｄｄに依存しない基準電圧Ｖｒｅｆ（１．０Ｖ〜１．５Ｖ）が印加され、第１の比較回路１１の−端子には第１の検知レベル設定回路１３から第１の検知レベルが印加される。基準電圧発生回路１４はいわゆるバンドギャップ型の基準電圧発生回路で構成することができる。
第１の検知レベル設定回路１３の第１の検知レベルは、レジスタ１５からのｎビットの制御信号に応じて２ｎ通りに設定することができる。レジスタ１５にはマイクロコンピュータのバスライン１６を通して制御データがセットされる。具体的には、第１の検知レベル設定回路１３は電源電圧Ｖｄｄを分圧するラダー抵抗と、ラダー抵抗による分圧出力を制御信号に応じて選択するスイッチ群により構成することができる。第１の検知レベルは、例えば電源電圧Ｖｄｄが２．５Ｖの時に基準電圧Ｖｒｅｆとなるように設定されると、電源電圧Ｖｄｄが２．５Ｖ以下に低下すると、第１の検知レベルは基準電圧Ｖｒｅｆ以下になり、第１の比較回路１１はハイのリセットパルスを出力する。
２０は、パワーオンリセット機能付き低電圧検知回路であり、第２の比較回路２１、電源電圧Ｖｄｄに応じた第２の検知レベル（固定レベル）が設定された第２の検知レベル設定回路２２を備える。第２の比較回路２１の＋端子には基準電圧発生回路１４から基準電圧Ｖｒｅｆが印加され、第２の比較回路２１の−端子には第２の検知レベル設定回路２２から第２の検知レベルが印加される。
第２の検知レベル設定回路２２の第２の検知レベルは、第１の検知レベル設定回路１３の第１の検知レベルより小さく設定され、例えば電源電圧Ｖｄｄが１．８Ｖの時に基準電圧Ｖｒｅｆとなるように設定される。電源電圧Ｖｄｄが１．８Ｖ以下に低下すると、第２の検知レベルは基準電圧Ｖｒｅｆ以下になり、第２の比較回路２１はハイのリセットパルスを出力する。このパワーオンリセット機能付き低電圧検知回路２０の第２の比較回路２１は常時動作しており、常時、電流Ｉ０が流れる。
そして、プログラマブル低電圧検知回路１０と、パワーオンリセット機能付き低電圧検出回路２０から出力されるリセットパルスはＯＲ回路２３を通してシステムリセット信号ＲＥＳとして、マイクロコンピュータのリセット信号として用いられる。
上述のように構成された低電圧リセット回路の動作を説明する。パワーオン時には、パワーオンリセット機能付き低電圧検知回路１０からハイのリセットパルスが出力され、電源電圧Ｖｄｄが１．８Ｖ以上になると、リセットパルスはロウとなり、リセットは解除される。その後、プログラマブル低電圧検知回路１０のレジスタ１５からの制御信号に応じて、ＰＭＯＳ１２がオンし、プログラマブル低電圧検知回路１０が活性化され、プログラムされた検知レベルにて電源電圧の低下を検知する。したがって、パワーオンリセット機能とプログラム低電圧検知機能が得られる。
特開２００３−６９３４１号公報
しかしながら、上述した低電圧リセット回路では、常時動作するパワーオンリセット機能付き低電圧検知回路２０があるため、マイクロコンピュータのスタンバイモード時にも電流Ｉ０が流れるという問題と、回路規模が大きくなるという問題があった。
本発明の低電圧検知リセット回路は、上述の課題に鑑みてなされたものであり、パワーオン時のみ動作し、電源電圧の立ち上がりに応じて第１のリセットパルスを出力するパワーオンリセット回路と、電源電圧に応じた検知レベルを可変に設定可能な検知レベル設定回路と、電源電圧に依存しない基準電圧と前記検知レベルを比較して、前記検知レベルが前記基準電圧以下になった時に第２のリセットパルスを出力する比較回路と、この比較回路への電源電圧の供給を制御するスイッチと、を備える低電圧検知回路と、前記第１のリセットパルスと前記第２のリセットパルスとの論理和をとることにより、マイクロコンピュータをリセット状態に設定するためのリセット信号を出力する論理和回路と、前記第１のリセットパルスに応じて、前記スイッチをオンさせると共に前記検知レベルをデフォルト値に設定することにより、前記第１のリセットパルスによるリセット状態を継続するように前記第２のリセットパルスを出力させる制御回路と、を備えることを特徴とする。
本発明の低電圧検知リセット回路によれば、パワーオンリセット機能とプログラム低電圧検知機能が得られることに加えて、スタンバイモード時の消費電流が抑制されるともに回路規模も小さくできるという効果が得られる。
本発明の実施の形態による低電圧検知リセット回路について図面を参照して説明する。図１は、低電圧検知リセット回路の回路図である。図１において、図４と同一の構成部分については同一の符号を付している。本発明の低電圧検知リセット回路は、パワーオン時のみ動作して、ハイのリセットパルスを出力するパワーオンリセット回路３０を設け、このリセットパルスを用いて検知レベル設定回路１３の検知レベルをデフォルト値に設定して、プログラマブル低電圧検知回路１０を活性化させるようにした。プログラマブル低電圧検知回路１０が活性化された後は、レジスタ１５により、プログラマブル低電圧検知回路１０の検知レベルをデフォルト値から変更する（デフォルト値より大きい値）ことができる。
これにより、従来の回路と同様に、パワーオンリセット機能とプログラム低電圧検知機能が得られる。また、パワーオンリセット回路３０はパワーオン時のみ動作し、従来のパワーオンリセット機能付き低電圧検知回路２０のように常時電流が流れないので、スタンバイ時の消費電流が抑制される。また、パワーオンリセット回路３０の回路規模は比較的小さいので、従来の回路に比して回路規模を小さくできる。
図２はパワーオンリセット回路３０の回路例を示しており、電源電圧Ｖｄｄと接地電圧Ｖｓｓ間に直列接続されたＰＭＯＳ３１、キャパシタ３２、インバータ３３から構成される。
本発明の低電圧検知リセット回路の動作について、図３の波形図を参照しながら説明する。まず、パワーオン時にパワーオンリセット回路３０が動作し、ハイのリセットパルスＰＯＲが発生する。このリセットパルスＰＯＲはＯＲ回路２３を通してレジスタ１５に入力される。レジスタ１５からの制御信号により、ＰＭＯＳ１２がオンし、検知レベル設定回路１３の検知レベルはデフォルト値（例えば、Ｖｄｄ＝１．８Ｖに応じたレベル）に設定される。これにより、プログラマブル低電圧検知回路１０はデフォルト値で活性化される。
すると、プログラマブル低電圧検知回路１０により、ハイのリセットパルスＬＶＤが発生するのでリセット状態は継続される。その後、電源電圧Ｖｄｄが１．８Ｖになると、リセットパルスＬＶＤはロウになり、リセット状態が解除され、マイクロコンピュータのＲＯＭに記憶されたプログラムが動作を開始する。この時、リセット期間を十分確保するために、プログラマブル低電圧検知回路１０のリセットパルスのパルス幅を拡張するパルスストレッチャー回路４０を設けてもよい。パルスストレッチャー回路４０は、プログラマブル低電圧検知回路１０がリセット端子に入力されたカウンタによって構成することができる。
その後は、マイクロコンピュータのプログラムに従って、プログラマブル低電圧検知回路１０の検知レベルがレジスタ１５によって所望の値（例えば、Ｖｄｄ＝２．５Ｖに応じたレベル）に設定される。プログラマブル低電圧検知回路１０を使用しない場合には、ＰＭＯＳ１２をオフにして不活性にする。また、プログラマブル低電圧検知回路１０が活性化された状態で、電源電圧Ｖｄｄが２．５Ｖ以下になると、プログラマブル低電圧検知回路１０からリセットパルスが発生し、その検知レベルはデフォルト値に再設定される。
本発明の実施の形態に係る低電圧検知リセット回路の回路図である。 パワーオンリセット回路の回路図である。 本発明の実施の形態に係る低電圧検知リセット回路の動作波形図である。 従来の低電圧検知リセット回路の回路図である。
符号の説明
１０ プログラマブル低電圧検知回路
１１ 第１の比較回路
１２ ＰＭＯＳ
１３ 検知レベル設定回路
１４ 基準電圧発生回路
１５ レジスタ
１６ バスライン
２３ ＮＯＲ回路
３０ パワーオンリセット回路
４０ パルスストレッチャー回路

Claims (3)

  1. パワーオン時のみ動作し、電源電圧の立ち上がりに応じて第１のリセットパルスを出力するパワーオンリセット回路と、
    電源電圧に応じた検知レベルを可変に設定可能な検知レベル設定回路と、電源電圧に依存しない基準電圧と前記検知レベルを比較して、前記検知レベルが前記基準電圧以下になった時に第２のリセットパルスを出力する比較回路と、この比較回路への電源電圧の供給を制御するスイッチと、を備える低電圧検知回路と、
    前記第１のリセットパルスと前記第２のリセットパルスとの論理和をとることにより、マイクロコンピュータをリセット状態に設定するためのリセット信号を出力する論理和回路と、
    前記第１のリセットパルスに応じて、前記スイッチをオンさせると共に前記検知レベルをデフォルト値に設定することにより、前記第１のリセットパルスによるリセット状態を継続するように前記第２のリセットパルスを出力させる制御回路と、を備えることを特徴とする低電圧検知リセット回路。
  2. 前記制御回路は、前記検知レベルをデフォルト値に設定した後に電源電圧が上昇して前記第２のリセットパルスによるリセット状態が解除されると、前記検知レベルを所望の値に設定することを特徴とする請求項１に記載の低電圧検知リセット回路。
  3. 前記第２のリセットパルスのパルス幅を広げるパルスストレッチャー回路を備えることを特徴とする請求項１又は請求項２に記載の低電圧検知リセット回路。
JP2006169832A 2006-06-20 2006-06-20 低電圧検知リセット回路 Active JP5111791B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006169832A JP5111791B2 (ja) 2006-06-20 2006-06-20 低電圧検知リセット回路
CN200710126606XA CN101093988B (zh) 2006-06-20 2007-06-18 低电压检测复位电路
KR1020070059793A KR20070120894A (ko) 2006-06-20 2007-06-19 저전압 검지 리세트 회로
US11/812,510 US7453295B2 (en) 2006-06-20 2007-06-19 Low-voltage detection reset circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006169832A JP5111791B2 (ja) 2006-06-20 2006-06-20 低電圧検知リセット回路

Publications (2)

Publication Number Publication Date
JP2008005000A JP2008005000A (ja) 2008-01-10
JP5111791B2 true JP5111791B2 (ja) 2013-01-09

Family

ID=38948659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006169832A Active JP5111791B2 (ja) 2006-06-20 2006-06-20 低電圧検知リセット回路

Country Status (4)

Country Link
US (1) US7453295B2 (ja)
JP (1) JP5111791B2 (ja)
KR (1) KR20070120894A (ja)
CN (1) CN101093988B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974631B2 (ja) * 2005-03-02 2007-09-12 日東電工株式会社 光学フィルムおよびその製造方法、ならびに該光学フィルムを用いた画像表示装置
JP2007233336A (ja) * 2006-01-31 2007-09-13 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
KR100802414B1 (ko) * 2006-04-18 2008-02-13 강윤규 진동발생장치
JP4415971B2 (ja) * 2006-05-10 2010-02-17 カシオ計算機株式会社 表示装置及びその製造方法
KR100791542B1 (ko) * 2006-10-31 2008-01-03 한국전력공사 중수로 원자력 발전소의 압력관 건전성 평가방법
KR100811728B1 (ko) * 2006-12-12 2008-03-11 담양군 기능성 대나무 판지의 제조방법
KR100789727B1 (ko) * 2007-02-28 2008-01-03 세메스 주식회사 평판 패널 세정 장치
US8316158B1 (en) 2007-03-12 2012-11-20 Cypress Semiconductor Corporation Configuration of programmable device using a DMA controller
KR100840929B1 (ko) * 2007-04-20 2008-06-24 장성원 좌변기용 위생시트 보관함
KR100811085B1 (ko) * 2007-07-04 2008-03-07 조영자 버튼을 이용한 트렁크 열림 시스템
TWM366112U (en) * 2008-12-09 2009-10-01 Richtek Technology Corp A power management and control apparatus for resetting a latched protection in a power supply unit
JP5308298B2 (ja) 2009-09-29 2013-10-09 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー リセット回路
US8493109B2 (en) 2010-03-31 2013-07-23 Qualcomm Incorporated System and method to control a power on reset signal
JP5397309B2 (ja) * 2010-04-28 2014-01-22 ミツミ電機株式会社 パワーオンリセット回路
JP5584527B2 (ja) * 2010-06-21 2014-09-03 ルネサスエレクトロニクス株式会社 電圧検出システム及びその制御方法
JP5852538B2 (ja) 2012-09-26 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置
CN106982046B (zh) * 2017-03-22 2020-08-04 中国电子产品可靠性与环境试验研究所 瞬态脉冲宽度展宽电路及方法
CN108984330B (zh) * 2018-05-31 2021-05-11 深圳市江波龙电子股份有限公司 一种控制存储设备的方法、装置及电子设备
JP7135497B2 (ja) * 2018-06-27 2022-09-13 サンケン電気株式会社 データ処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5164613A (en) * 1990-09-28 1992-11-17 Dallas Semiconductor Corporation Reset monitor
JPH07198762A (ja) * 1993-12-28 1995-08-01 Fujitsu Ltd 半導体集積回路装置
JP3113516B2 (ja) * 1994-09-26 2000-12-04 三洋電機株式会社 リセットパルス発生回路
JPH10105255A (ja) * 1996-09-25 1998-04-24 Toshiba Microelectron Corp 低電圧検知回路
US6304823B1 (en) * 1998-09-16 2001-10-16 Microchip Technology Incorporated Microprocessor power supply system including a programmable power supply and a programmable brownout detector
JP2000207381A (ja) * 1999-01-20 2000-07-28 Mitsubishi Electric Corp マイクロコンピュ―タのリセット装置
JP2003032089A (ja) * 2001-07-18 2003-01-31 Matsushita Electric Ind Co Ltd リセット機能内蔵マイクロコンピュータ
JP4201629B2 (ja) * 2003-03-26 2008-12-24 三洋電機株式会社 誤書込み防止回路および該誤書込み防止回路を含む半導体装置
US7221200B1 (en) * 2004-03-24 2007-05-22 Cypress Semiconductor Corp. Programmable low voltage reset apparatus for multi-Vdd chips

Also Published As

Publication number Publication date
JP2008005000A (ja) 2008-01-10
KR20070120894A (ko) 2007-12-26
CN101093988A (zh) 2007-12-26
CN101093988B (zh) 2010-06-23
US7453295B2 (en) 2008-11-18
US20080012613A1 (en) 2008-01-17

Similar Documents

Publication Publication Date Title
JP5111791B2 (ja) 低電圧検知リセット回路
JP6118599B2 (ja) パワーオンリセット回路、電源回路および電源システム
US20070001721A1 (en) Power-on reset circuit
KR20040017043A (ko) 파워-온 리셋 회로
JP5376559B2 (ja) 電源回路及び電源制御方法
US8941421B2 (en) Semiconductor device
JP2010151458A (ja) 温度検出回路
KR20140079008A (ko) 파워 온 리셋 회로
US9454165B2 (en) Semiconductor device and current control method that controls amount of current used for voltage generation based on connection state of external capacitor
JP2009277122A (ja) 電源電圧監視回路
JP2007121088A (ja) 低電圧検出回路
KR101848776B1 (ko) 내부전압 생성회로
JP2009075882A (ja) 電圧可変レギュレータ
JP2005291865A (ja) 電源電圧監視回路
JP4728777B2 (ja) 電源回路
JP4619866B2 (ja) 定電圧電源回路及び定電圧電源回路の動作制御方法
JP6019603B2 (ja) 回路装置、集積回路および検出装置
JP2007243808A (ja) 半導体集積回路におけるリセット検出回路
JP2011091938A (ja) 異常検出回路
JP2007517298A (ja) 電圧制御システム
JP2013219454A (ja) パワーオン・リセット回路及び半導体装置
JP4969105B2 (ja) マルチパワーで動作するチップ及びそれを有するシステム
JP6024408B2 (ja) 電源回路
JP4896472B2 (ja) パワーオンリセット回路
JP2010153974A (ja) コンパレータ及び検出回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120919

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5111791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250