JP5227601B2 - 制御システム - Google Patents

制御システム Download PDF

Info

Publication number
JP5227601B2
JP5227601B2 JP2008028199A JP2008028199A JP5227601B2 JP 5227601 B2 JP5227601 B2 JP 5227601B2 JP 2008028199 A JP2008028199 A JP 2008028199A JP 2008028199 A JP2008028199 A JP 2008028199A JP 5227601 B2 JP5227601 B2 JP 5227601B2
Authority
JP
Japan
Prior art keywords
error
target device
master device
data transfer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008028199A
Other languages
English (en)
Other versions
JP2009187405A (ja
Inventor
直喜 入佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008028199A priority Critical patent/JP5227601B2/ja
Publication of JP2009187405A publication Critical patent/JP2009187405A/ja
Application granted granted Critical
Publication of JP5227601B2 publication Critical patent/JP5227601B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)
  • Debugging And Monitoring (AREA)

Description

本発明は、システムバスを介して、データ転送を制御するマスタデバイスと、マスタデバイスからアクセス要求を受けて処理を行うターゲットデバイスとが接続される制御システムに関する。
一般的に、システムバスを介してマスタデバイスとターゲットデバイスとが接続された制御システムにおいては、あるターゲットデバイスから別のターゲットデバイスへデータを転送する場合、マスタデバイスがそのデータ転送の制御を行う。
マスタデバイスは、まずデータ転送元のターゲットデバイスに対してリードコマンドを発行する。リードコマンドを受け取った転送元ターゲットデバイスは、指定されたアドレスのリードデータを用意してマスタデバイスへと返す。マスタデバイスは、そのデータを転送先のターゲットデバイスへライトコマンドを発行してライトする。これによりターゲットデバイス間でのデータ転送を行うことができる。
ここで、転送元のターゲットデバイスに接続されている外部デバイスがリードコマンドを受け取ってから、規定の応答時間内にリードデータが用意できない場合、マスタデバイスは、リードデータが用意できるまで待つか、または転送元のターゲットデバイスがタイムアウトエラーを出力してくるのを待つ必要がある。
マスタデバイスがタイムアウトエラーを検出した場合、マスタデバイスはホストに対して割り込みを出力し、ホストは割り込み要因となるエラーの原因を確認して、そのエラーに対する回復処理を行わなければならない。
このようにデータ転送中にエラーが発生すると、ホストはそのエラー処理に時間を割かれることになり、システム全体としてはスループットが下がる要因となる。
特許文献1記載のバスインターフェイスは、転送データの送受信処理にエラーが生じた場合には、伝送エラー対策として、それらの処理の再試行(リトライ)を行う。
タイムアウトエラーが発生した場合は、バスマスタは設定された回数までリトライをする方法、転送データにCRCエラーが発生した場合は、バスエラー割り込みBERRをアサートし、設定された回数までリトライを行う方法など、バスマスタ自身がエラー回復処理を行うような方法が開示されている。
特開2003−196228号公報
しかしながら、特許文献1記載のバスインターフェイスではバスマスタは、エラーに対してリトライを行う回数を設定できるが、エラーの内容に応じたエラー回復処理はできていない。
本発明の目的は、スループットを向上させるとともに、柔軟なエラー回復処理を行うことができる制御システムを提供することである。
本発明は、システムバスを介して、データ転送を制御するマスタデバイスと、
前記マスタデバイスからアクセス要求を受けて処理を行うターゲットデバイスとが接続される制御システムにおいて、
前記ターゲットデバイスは、
データ転送中にエラーが発生した場合にその原因を示すエラー識別コードを前記マスタデバイスへ出力するコード出力手段を有し、
前記マスタデバイスは、
エラー発生時に、エラー識別コードに基づいてマスタデバイスが実行すべきエラー回復処理の内容を予め設定する設定手段と、
前記設定手段で設定された前記エラー回復処理を実行する回復手段とを有し、
前記ターゲットデバイスが出力するエラー識別コードは、エラーの発生原因毎にコードを出力する信号線が割り当てられており、
データ転送中にターゲットデバイスでエラーが発生すると、エラーが発生したターゲットデバイスの優先度を最下位に変更し、以降のデータ転送において、変更された優先度に基づいて、各マスタデバイスから各ターゲットデバイスへのコマンド発行の優先度を変更することを特徴とする制御システムである。
また本発明は、前記エラー回復処理は、データ転送の続行を含むことを特徴とする。
また本発明は、前記設定手段は、データ転送方式がアイソクロナス転送のときは、エラーの発生原因がタイムアウトかまたは、データ自身に誤りがある場合は、前記エラー回復処理としてリトライを行わないように設定することを特徴とする。
本発明によれば、ターゲットデバイスにおけるエラー発生時に、エラー発生原因ごとに予め設定されたエラー回復処理をマスタデバイスが実行することで、ホストに対してエラー割り込み通知することなく回復処理が行われるため、制御システム全体のスループットを向上させることができる。
また、エラーの発生原因毎にコードを出力する信号線が割り当てられているので、複数のエラーが同時に発生してもマスタデバイスに対し通知することができ、エラーの発生原因に応じて取りこぼすことなく、エラー回復処理を行うことができる。また、信頼性が高くないターゲットデバイスの優先順位を下げることで、信頼性の高いターゲットデバイスの帯域が向上し、システム全体のスループットを向上させることができる。
また本発明によれば、前記エラー回復処理は、データ転送の続行を含むのでアプリケーションに応じて柔軟なシステムを構築できる。
また本発明によれば、データの信頼性よりリアルタイム性が要求されるアイソクロナス転送方式を採用する場合は、タイムアウトエラーやデータ自身に誤りがある場合に、リトライを行わないようにすることでデータ転送を継続させることができる。
また、エラー発生時にホストへエラー通知するかどうかを任意に設定することで、アプリケーションに応じて、ホストへ通知させる場合と、マスタデバイスが自動回復処理させる場合とを自由に選択することができる。
また、エラーの発生によってマスタデバイスの転送順位の優先度をさげることもでき、システムの最適化を行なうことも可能となる。
図1は、本発明の実施の一形態である制御システム1の構成を示す概略図である。
制御システム1は、CPU2、マスタデバイス3、ターゲットデバイス4およびシステムバス5を含み、ターゲットデバイス4は、外部デバイス6と接続されている。
一般に制御システム1は、複数のターゲットデバイス4を含み、それぞれのターゲットデバイスは、個別に外部デバイス6と接続して外部デバイス6とのデータ送受信を制御する。
本実施形態では、3個のターゲットデバイス4(第1ターゲットデバイス4a、第2ターゲットデバイス4b、第3ターゲットデバイス4c)を含み、各ターゲットデバイス4a,4b,4cは、それぞれ第1外部デバイス6a、第2外部デバイス6b、第3外部デバイス6cと接続してデータ送受信を制御する。
ここで外部デバイス6は、たとえば半導体メモリ、ハードディスクドライブなどの外部記憶装置、USBインターフェイスやLANインターフェイスなどの通信デバイス、または液晶ディスプレイなどの表示装置などで、接続されるモジュールによってそれぞれのバス仕様で接続される。
マスタデバイス3は、システムバス5を介してのデータ転送の制御を司り、ホストであるCPU2または外部ホストからの命令を受けてターゲットデバイス4間でデータ転送を行わせる。一般的には、DMA(Direct Memory Access)転送という。ターゲットデバイス4は、マスタデバイス3からのアクセス要求をうけて外部デバイス6との各種データの送受信処理を行う。
データ転送の一例を挙げて説明する。たとえば第1ターゲットデバイス4aから第2ターゲットデバイス4bへデータ転送を行う場合、まずマスタデバイス3は、第1ターゲットデバイス4aに対してリードコマンドを発行する。第1ターゲットデバイス4aは、第1外部デバイス6aに対して、指定されたアドレスのリードコマンドを発行する。第1外部デバイス6aは、指定されたアドレスのデータをデータバス上にのせる。第1ターゲットデバイス4aは、第1外部デバイス6aからリードデータを取り込んだらマスタデバイス3に対して出力する。
次にマスタデバイス3は、第2ターゲットデバイス4bに対してライトコマンドを発行し、第1ターゲットデバイス4aから出力されたリードデータをライトデータとして出力する。第2ターゲットデバイス4bは、ライトデータを第2外部デバイス4bに出力するとともにライトコマンドを発行する。この一連の処理を予め設定されたデータサイズ分、転送するまで繰り返す。
設定されたデータサイズ分のデータ転送が終了したら、マスタデバイス3は、CPU2に対し割り込み信号を出力し、データ転送処理が終了したことを通知する。データ転送において、正常に転送が行われていれば問題はないが、何らかの理由によってターゲットデバイス4の応答が遅れたり、データ自身に誤りが含まれてしまう場合がある。
たとえばターゲットデバイス4から一定時間内に応答がないタイムアウトエラーが発生すると、マスタデバイス3は、CPU2に対して割り込みを出力してエラーが発生したことを通知するか、もしくは再度リードコマンドを発行するか、いずれかの処理を行う必要がある。
また、データ転送方式がアイソクロナス転送方式のように一定の帯域のデータ転送帯域を保証しなければならない方式である場合、ターゲットデバイス4のタイムアウトエラーや、データ自身に誤りが含まれていることを示すパリティエラーが発生しても、データ転送を続行する必要があり、そのためにマスタデバイス3は、発生したエラーを無視するような制御を行う必要がある。
また、マスタデバイス3が複数存在し、競合動作している場合は、各マスタデバイス3の優先度は、図示しないアービタ回路によって調整される。通常は、各マスタデバイス3を均等にするか、またはアプリケーションによって優先度を変更するが、データ転送中にエラーが発生したターゲットデバイス4の優先度を下げることにより、エラーによるシステム障害の影響をなくすようにすることができる。
図2は、ターゲットデバイス4の構成を示すブロック図である。
コマンド受信部40は、マスタデバイス3からのコマンドを受信、解析して制御部41に伝達する。制御部41は、外部デバイス6とのバスインターフェイスのプロトコルに合わせてコマンドを発行する。タイムアウトエラー検出部42、パリティエラー検出部43、アドレスエラー検出部44は、それぞれ、データ転送中にエラーが発生したかどうかを検出する。
本実施形態では、タイムアウトエラー、パリティエラー、アドレスエラーの3つのエラーの発生を検出することができる。各エラー検出部によりエラーが検出されると、エラー識別コード生成部45に通知され、ここで予め設定されたコードに変換されマスタデバイス3に対して、エラーの発生原因を示すエラー識別コードが送出される。
図3は、マスタデバイス3の構成を示すブロック図である。
コマンド発行部30は、アクセスしたいターゲットデバイス4のアドレスを出力し、リードまたはライトコマンドを発行する。データバッファ31は、ライトデータまたはリードデータを一時的に格納する。ターゲットデバイス4からのエラー識別コードは、エラー識別コード解析部32で解析され、エラーの発生原因をエラー処理制御部33へ通知する。
エラー処理設定部34は、エラーが発生した時にマスタデバイス3がどのようなエラー回復処理を行うのかを予めCPU2が設定する。エラー処理制御部33では、マスタデバイス3でエラーが発生し、エラー識別コードを受信すると、エラー処理設定部34に設定された、エラー識別コードに対応付けられたエラー回復処理に基づいて、制御部35へ指示する。
図4は、制御システム1のタイミングチャートである。
前提条件として、エラー回復処理の内容は、エラー処理設定部34によって、パリティエラーに対してはデータ転送を続行し、タイムアウトエラーに対してはリトライを行うように設定されていることとする。
タイムチャートにおいて、mから始まる信号はマスタデバイス3がドライブする信号で、sから始まる信号はターゲットデバイス4がドライブする信号である。
まずマスタデバイス3は、サイクルT1において、madrにアドレス、mcmdにリードコマンドを出力してリードを実行する。
ターゲットデバイス4は、リードデータが用意できたら、サイクルT4〜T7において、sdataにリードデータ、srespにデータ識別子を出力する。データ識別子には、VおよびEがあり、VはValidで確定データであることを示し、EはErrorでデータに何らかのエラーが発生したことを示す。
図4に示したチャートではサイクルT7で識別子Eが出力されており、エラーが発生したことを示している。さらに、エラー発生原因はserrid(Error ID)で出力される。エラー識別コードは、たとえば図5に示すようなコード対応テーブルで設定されている。エラーの発生原因毎にserridのビット数を割り当てる構成としている。したがって、エラー発生原因の種類が4種類であればserridは4ビットを用意すればよい。
0bit目が1であればパリティエラーが発生していることを示す。同様に1bit目が1であればタイムアウトエラー、2bit目が1であればCRCエラー、3bit目が1であれば例外アドレスエラーが発生していることを示す。
このようにエラー発生原因ごとに1つのビットを割り当てることで、複数のエラーが同時に発生しても、マスタデバイス3はエラー発生原因を取りこぼすことが無いので、エラーの回復処理を確実に行うことが可能となる。
ここでエラー発生原因について説明する。
パリティエラーは、データの誤りをチェックするパリティチェックのエラーのことで、パリティチェックはデータを適当な長さ(8bit程度)に区切り、その中に含まれる0の数または1の数を演算してその結果をパリティビットとしてデータとともに付加する。受信側でデータからパリティ演算をした結果と、パリティビットとを比較して一致していなければどこかのビットが化けて、エラーが発生したことが分かる。
タイムアウトエラーは、リードコマンドに対する応答が規定時間内になかったことで発生するエラーで、ターゲットデバイス4に接続される外部デバイス6の応答速度の遅延等により発生する。
CRCエラーはCRC(Cyclic Redundancy Check(巡回冗長検査))のエラーで、パリティエラー同様、データの誤りによって発生する。CRC生成多項式と呼ばれる、シフトや加算などを組み合わせた方式で計算を行なう。
パリティチェックでは、0の数または1の数に基づいているので、2つ以上のデータが同時に化けた場合、それらが相殺されて正常とみなされてしまうことがあるが、CRCではその確率を低く抑えることができる。
例外アドレスエラーは、ターゲットデバイスに割り当てられているアドレス領域外にアクセスした場合に発生するエラーで、リードデータが無効であることを示す。
たとえばパリティエラーが発生したとすると、パリティエラーに対する回復処理は、予めデータ転送を続行するように設定されているので、サイクルT8〜T12において、マスタデバイス3は受信したデータをそのまま別のターゲットデバイス4にライトコマンドを発行して転送する。
さらに、サイクルT14から2回目のデータ転送が行われるが、サイクルT30になっても応答できなかったためターゲットデバイス4はエラー識別コードとしてE2(タイムアウトエラー)をserridに出力する。タイムアウトエラーが発生した場合は、その回復処理としてリトライを行うように設定されているので、マスタデバイス3は、サイクルT34でリードコマンドのリトライを行っている。
図6は、制御システム1のデータ転送処理を示すフローチャートである。
まずステップS1では、デバイスの初期設定を行う。CPU2が動作させたいマスタデバイス3およびターゲットデバイス4の初期パラメータを設定する。
次に、ステップS2ではマスタデバイス3を起動させる。CPU2は、マスタデバイス3を動作状態することで、データ転送を開始する。
ステップS3では、データ転送中にエラーが発生したかどうかを、マスタデバイス3が判断し、エラーが発生していればステップS4で、エラー発生原因を特定して、予め設定されたエラー回復処理を実行する。エラーが発生していなければステップS5で、設定されたサイズ分のデータ転送が終了したかどうかをマスタデバイス3が判断する。データ転送が終了していれば処理を終了し、終了していなければステップS3に戻る。
本発明の他の実施形態では、エラーが発生したターゲットデバイスへのアクセスの優先度を下げることで、システムの最適化を行なうことが可能となる。
本実施形態の制御システムの構成は、図1に示した制御システム1と異なりマスタデバイス3個(以下ではマスタデバイス3a、3b、3cとする)と、ターゲットデバイス3個とを含んで構成され、ターゲットデバイスのうち1つがタイムアウトエラーとなった場合を例に説明する。
データ転送は、マスタデバイス3aがターゲットデバイス4aにアクセスし、同様にマスタデバイス3bがターゲットデバイス4bに、マスタデバイス3cがターゲットデバイス4cにアクセスするものする。また、アクセスの優先順位はターゲットデバイス4a>ターゲットデバイス4b>ターゲットデバイス4cのように、ターゲット4aが最も優先順位が高く設定されている。
図7は、アクセスの優先度を調整しない場合のタイミングチャートである。
タイミングチャートでは、マスタデバイス3a、3b、3cおよびシステムバス上の動作状態を示している。例えば“TgtA RD”は、ターゲットデバイス4aへのリードコマンドを示す。
時刻t1で3つのマスタデバイス3a、3b、3cが同時にターゲットデバイス4a,4b,4cに対して、それぞれリードコマンドを発行し、予め定める優先順位に基づいてマスタデバイス3aによるターゲットデバイス4aへのリードコマンドが時刻t2でシステムバス上に発行される。
ターゲットデバイス4aでは、何らかの不具合が発生し、時刻t5でターゲットデバイス4aがタイムアウトエラーを返したとすると、時刻t6でマスタデバイス3bのリードコマンドがシステムバス上に発行され、時刻t9でターゲットデバイス4bからのリードデータが返ってくると同時に、マスタデバイス3aが再度リードコマンドを発行する。
この時点でマスタデバイス3aとマスタデバイス3cとがリードコマンドを発行しているが、優先順位に基づいてマスタデバイス3aのリードコマンドがシステムバス上に発行される。ターゲットデバイス4aの不具合が解消していない場合は、時刻t13でターゲットデバイス4aが再びタイムアウトエラーを返す。その後時刻t14では、マスタデバイス3cのリードコマンドがシステムバス上に発行され、時刻t17でターゲットデバイス4cからのリードコマンドが返される。
このように優先度の調整を行わない場合、タイムアウトエラーが発生したターゲットデバイス4aへのアクセスがシステムバスを占有することとなり、無駄な帯域を消費してシステム全体の処理を遅延させることになる。
これに対して本実施形態では、優先度の調整を行うことで、システム全体としての処理の最適化を行う。
図8は、アクセスの優先度を調整する場合のタイミングチャートである。
優先度調整を行う場合、時刻t9までの動作は、優先度調整の有無にかかわらず前述の通りであるが、時刻t5でタイムアウトエラーが発生した時点で、優先順位がターゲットデバイス4b>ターゲットデバイス4c>ターゲットデバイス4aのように変更され、ターゲットデバイス4aの優先順位が最下位になる。
したがって、時刻t10では変更された優先順位に基づいて、マスタデバイス3aではなく、マスタデバイス3bのリードコマンドがシステムバス上に発行される。
同様に時刻t14でもマスタデバイス3cのリードコマンドがシステムバス上に発行される。
そして、優先順位の最も低いターゲットデバイス4aへのマスタデバイス3aのリードコマンドは、他のマスタデバイス3b、3cのリードコマンドが発行されていない時刻t18で発行されることになる。
このようにタイムアウトエラーなどのエラーが発生したターゲットデバイスへのアクセスの優先度を下げることにより、他のターゲットデバイスのコマンドが優先的に処理され、システムバスの帯域を有効利用してシステム全体としての処理の最適化を行うことができる。
なお、ターゲットデバイスの優先順位は、CPU2の記憶領域や、他の記憶装置などに予め記憶しておき、ターゲットデバイスのエラーが発生した時点で優先順位を更新するようにすればよい。
本発明の実施の一形態である制御システム1の構成を示す概略図である。 ターゲットデバイス4の構成を示すブロック図である。 マスタデバイス3の構成を示すブロック図である。 制御システム1のタイミングチャートである。 エラー識別コードと発生原因との対応を示すコード対応テーブルの例を示す図である。 制御システム1のデータ転送処理を示すフローチャートである。 アクセスの優先度を調整しない場合のタイミングチャートである。 アクセスの優先度を調整する場合のタイミングチャートである。
符号の説明
1 制御システム
2 CPU
3 マスタデバイス
4 ターゲットデバイス
5 システムバス
6 外部デバイス

Claims (3)

  1. システムバスを介して、データ転送を制御するマスタデバイスと、
    前記マスタデバイスからアクセス要求を受けて処理を行うターゲットデバイスとが接続される制御システムにおいて、
    前記ターゲットデバイスは、
    データ転送中にエラーが発生した場合にその原因を示すエラー識別コードを前記マスタデバイスへ出力するコード出力手段を有し、
    前記マスタデバイスは、
    エラー発生時に、エラー識別コードに基づいてマスタデバイスが実行すべきエラー回復処理の内容を予め設定する設定手段と、
    前記設定手段で設定された前記エラー回復処理を実行する回復手段とを有し、
    前記ターゲットデバイスが出力するエラー識別コードは、エラーの発生原因毎にコードを出力する信号線が割り当てられており、
    データ転送中にターゲットデバイスでエラーが発生すると、エラーが発生したターゲットデバイスの優先度を最下位に変更し、以降のデータ転送において、変更された優先度に基づいて、各マスタデバイスから各ターゲットデバイスへのコマンド発行の優先度を変更することを特徴とする制御システム。
  2. 前記エラー回復処理は、データ転送の続行を含むことを特徴とする請求項1記載の制御システム。
  3. 前記設定手段は、データ転送方式がアイソクロナス転送のときは、エラーの発生原因がタイムアウトかまたは、データ自身に誤りがある場合は、前記エラー回復処理としてリトライを行わないように設定することを特徴とする請求項1記載の制御システム。
JP2008028199A 2008-02-07 2008-02-07 制御システム Active JP5227601B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008028199A JP5227601B2 (ja) 2008-02-07 2008-02-07 制御システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008028199A JP5227601B2 (ja) 2008-02-07 2008-02-07 制御システム

Publications (2)

Publication Number Publication Date
JP2009187405A JP2009187405A (ja) 2009-08-20
JP5227601B2 true JP5227601B2 (ja) 2013-07-03

Family

ID=41070556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008028199A Active JP5227601B2 (ja) 2008-02-07 2008-02-07 制御システム

Country Status (1)

Country Link
JP (1) JP5227601B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7327029B2 (ja) * 2019-09-19 2023-08-16 京セラドキュメントソリューションズ株式会社 画像形成装置、データ通信方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60204050A (ja) * 1984-03-27 1985-10-15 Fujitsu Ltd 入出力装置のエラ−回復方式
JPH02143630A (ja) * 1988-11-25 1990-06-01 Nec Corp エラー通知方式
JPH0351937A (ja) * 1989-07-19 1991-03-06 Nec Corp 電子計算機システムの周辺装置障害回復方式
JP2923702B2 (ja) * 1991-04-01 1999-07-26 株式会社日立製作所 記憶装置及びそのデータ修復方法
JPH1117855A (ja) * 1997-06-23 1999-01-22 Canon Inc 画像処理装置及びその制御方法
JPH11331399A (ja) * 1998-05-20 1999-11-30 Ricoh Co Ltd 遠隔集中管理システム
JP2003131865A (ja) * 2001-10-22 2003-05-09 Sony Corp 表示装置および表示方法、表示制御装置および表示制御方法、表示システム、並びにプログラム
JP3951103B2 (ja) * 2001-11-14 2007-08-01 セイコーエプソン株式会社 電子機器の制御装置
JP2003218878A (ja) * 2002-01-23 2003-07-31 Fujitsu Ltd 情報処理装置、記録媒体及びプログラム

Also Published As

Publication number Publication date
JP2009187405A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
TWI684868B (zh) 記憶體控制器及其操作方法以及記憶體系統之控制方法
US10482047B2 (en) Slave device connected to master device via I2C bus and communication method thereof
JP5032027B2 (ja) 半導体ディスク制御装置
US8635386B2 (en) Communication control device, data communication method and program
US8234463B2 (en) Data processing apparatus, memory controller, and access control method of memory controller
US7526592B2 (en) Interrupt control system and storage control system using the same
US20110022758A1 (en) Method and system for processing frames in storage controllers
JP5932947B2 (ja) ホスト及びシステム
US7702820B2 (en) Hardware accelerator and data transmission system and method using the same
KR100640037B1 (ko) 파일 제어 시스템 및 파일 제어 장치
US8327212B2 (en) Error identifying method, data processing device, and semiconductor device
JP5227601B2 (ja) 制御システム
JP2014232414A (ja) I2c通信スレーブ装置
US20170206178A1 (en) Information processing apparatus, method of transferring data, and non-transitory computer-readable recording medium
JP2009205347A (ja) 情報処理システム、情報処理システムの制御方法、および情報処理システムの制御プログラム
WO2003079194A1 (en) Information processing apparatus
CN109390026A (zh) 资料储存装置以及读取方法
JP2004126911A (ja) 制御装置
JP4339527B2 (ja) 多重化記憶制御装置
CN100511199C (zh) 硬件加速器与数据传输方法
JP4439295B2 (ja) データ転送制御装置
TW202407547A (zh) 儲存裝置以及處理自主機計算裝置至儲存裝置的命令的方法
KR20240170170A (ko) 별개의 커맨드들을 병합한 커맨드를 처리하는 스토리지 컨트롤러를 포함하는 스토리지 장치 및 이의 동작 방법
JP2015018314A (ja) ストレージ制御装置、制御プログラムおよび制御方法
WO2016151774A1 (ja) 情報処理装置、情報処理システムおよび情報処理装置の制御プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130318

R150 Certificate of patent or registration of utility model

Ref document number: 5227601

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160322

Year of fee payment: 3