JP5295932B2 - 半導体パッケージ及びその評価方法、並びにその製造方法 - Google Patents

半導体パッケージ及びその評価方法、並びにその製造方法 Download PDF

Info

Publication number
JP5295932B2
JP5295932B2 JP2009252170A JP2009252170A JP5295932B2 JP 5295932 B2 JP5295932 B2 JP 5295932B2 JP 2009252170 A JP2009252170 A JP 2009252170A JP 2009252170 A JP2009252170 A JP 2009252170A JP 5295932 B2 JP5295932 B2 JP 5295932B2
Authority
JP
Japan
Prior art keywords
conducting member
heat conducting
semiconductor element
semiconductor package
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009252170A
Other languages
English (en)
Other versions
JP2011096978A (ja
Inventor
卓哉 織田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009252170A priority Critical patent/JP5295932B2/ja
Priority to US12/913,844 priority patent/US8350263B2/en
Publication of JP2011096978A publication Critical patent/JP2011096978A/ja
Application granted granted Critical
Publication of JP5295932B2 publication Critical patent/JP5295932B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2884Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27Structural arrangements therefor
    • H10P74/273Interconnections for measuring or testing, e.g. probe pads
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/22Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/20Arrangements for cooling
    • H10W40/25Arrangements for cooling characterised by their materials
    • H10W40/251Organics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/685Shapes or dispositions thereof comprising multiple insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/20Interconnections within wafers or substrates, e.g. through-silicon vias [TSV]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/05Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/093Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65Shapes or dispositions of interconnections
    • H10W70/652Cross-sectional shapes
    • H10W70/6523Cross-sectional shapes for connecting to pads at different heights at the same side of the package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07236Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/074Connecting or disconnecting of anisotropic conductive adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • H10W72/244Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • H10W72/252Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/321Structures or relative sizes of die-attach connectors
    • H10W72/325Die-attach connectors having a filler embedded in a matrix
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/353Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/353Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/877Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/9415Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/941Dispositions of bond pads
    • H10W72/942Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/012Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、熱伝導部材を有する半導体パッケージ及びその評価方法、並びにその製造方法に関する。
CPU(Central Processing Unit)等に使用される半導体素子は、半導体パッケージ内の基板上に電気的に接続され、固定される。半導体素子は、動作時に高温となるため、半導体素子の温度を強制的に下げなければ、半導体素子の性能を発揮できず、半導体素子が壊れる可能性がある。従って、半導体素子上に、放熱板(ヒートスプレッダ)や、放熱フィン(あるいはヒートパイプ)を装着することにより、半導体素子が発する熱を外部に有効に放出する経路を確保している。半導体素子と、放熱板等の間には、熱伝導部材(TIM;Thermal Interface Material)を挟み、それぞれの凹凸面に追従して接触熱抵抗を減らし、スムーズな熱伝導が行なわれるよう試みられている。
図1は、半導体パッケージに従来の熱伝導部材を装着した状態を例示する断面図である。半導体パッケージにおいて、基板100に搭載された半導体素子200から発する熱は、半導体素子200上に配置した熱伝導部材300を介して放熱板400に伝熱される。また、放熱板400に伝熱された熱は、放熱板400上に配置した熱伝導部材300を介して放熱フィン500に伝熱される。
このように、熱伝導部材300は、半導体素子200と放熱板400とを、また放熱板400と放熱フィン500とを、熱的に接続する手段として使用される。
特開昭57−039364号公報
ところで、熱伝導部材の性能を左右する要素として、半導体素子や放熱板との接触熱抵抗があり、接触熱抵抗は極力少ないことが好ましい。従来は熱伝導部材の性能を評価する際に、熱伝導部材と熱伝導部材の両側に隣接する半導体素子や放熱板を含む熱抵抗の測定を行なっていた。具体的には、半導体素子に電気的な負荷をかけて発熱させて、半導体素子の内部温度及び放熱板の表面温度を測定する。そして、測定した半導体素子の内部温度と放熱板の表面温度との温度差から熱抵抗を算出していた。
しかしながら、接触熱抵抗の測定には複雑な評価システムが必要であり、又、評価時間が多大であるという問題点があった。
本発明は上記の点に鑑みてなされたものであり、熱伝導部材の性能を簡易に評価することが可能な半導体パッケージ及びその評価方法、並びにその製造方法を提供するを目的とする。
本半導体パッケージは、配線基板と、前記配線基板上に実装された半導体素子と、前記半導体素子上に設けられた導電性の熱伝導部材と、前記熱伝導部材の前記半導体素子側の面に接し、前記熱伝導部材と電気的に導通する検査用電極と、前記熱伝導部材の前記半導体素子側の面と反対側の面に接する導電性の放熱板と、を有し、前記検査用電極と、前記熱伝導部材と、前記放熱板とは、直列に接続された電流経路をなし、前記検査用電極が一方の電流入出力部となり、前記放熱板が他方の電流入出力部となることを要件とする。
本発明によれば、熱伝導部材の性能を簡易に評価することが可能な半導体パッケージ及びその評価方法、並びにその製造方法を提供することができる。
半導体パッケージに従来の熱伝導部材を装着した状態を例示する断面図である。 第1の実施の形態に係る半導体パッケージを例示する断面図である。 第1の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図(その1)である。 第1の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図(その2)である。 図3のA部を拡大して例示する図(その1)である。 図3のA部を拡大して例示する図(その2)である。 第1の実施の形態に係る半導体パッケージの製造工程を例示する図(その1)である。 第1の実施の形態に係る半導体パッケージの製造工程を例示する図(その2)である。 第1の実施の形態に係る半導体パッケージの製造工程を例示する図(その3)である。 第1の実施の形態に係る半導体パッケージの製造工程を例示する図(その4)である。 第1の実施の形態に係る半導体パッケージの製造工程を例示する図(その5)である。 第1の実施の形態の変形例に係る半導体パッケージを例示する平面図である。 第1の実施の形態の変形例に係る半導体パッケージを例示する断面図である。 第2の実施の形態に係る半導体パッケージを例示する平面図である。 第2の実施の形態に係る半導体パッケージを例示する断面図である。 第2の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図である。 第3の実施の形態に係る半導体パッケージを例示する平面図である。 第3の実施の形態に係る半導体パッケージを例示する断面図である。 第3の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図である。 第4の実施の形態に係る半導体パッケージを例示する平面図である。 第4の実施の形態に係る半導体パッケージを例示する断面図である。 第4の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図である。
次に、本発明を実施するための形態について図面を参照して説明する。
〈第1の実施の形態〉
[第1の実施の形態に係る半導体パッケージの構造]
図2は、第1の実施の形態に係る半導体パッケージを例示する断面図である。図2を参照するに、第1の実施の形態に係る半導体パッケージ10は、半導体素子20が多層配線基板30の略中央部にはんだバンプ40を介して実装されアンダーフィル樹脂50で封止され、更に、半導体素子20が熱伝導部材60を介して放熱板70に接している構造を有する。
以下、半導体パッケージ10を構成する半導体素子20、多層配線基板30、はんだバンプ40、アンダーフィル樹脂50、熱伝導部材60、放熱板70について詳説する。
半導体素子20は、半導体基板21と、電極パッド22と、貫通電極23とを有する。半導体基板21は、例えばシリコン(Si)やゲルマニウム(Ge)等からなる基板に半導体集積回路(図示せず)が形成されたものである。電極パッド22は、半導体基板21の一方の側に形成されており、半導体集積回路(図示せず)と電気的に接続されている。電極パッド22の材料としては、例えばアルミニウム(Al)等を用いることができる。電極パッド22の材料として、銅(Cu)とアルミニウム(Al)をこの順番で積層したもの、銅(Cu)とアルミニウム(Al)とシリコン(Si)をこの順番で積層したもの等を用いても構わない。
以降、半導体素子20において、電極パッド22が形成されている側の面を、主面と称する場合がある。又、半導体素子20において、主面と反対側に位置する、主面と略平行な面を、裏面と称する場合がある。又、半導体素子20において、主面及び裏面と略垂直な面を、側面と称する場合がある。
貫通電極23は、半導体基板21の主面側から裏面側に貫通する電極である。貫通電極23の一端は、電極パッド22と電気的に接続されている。貫通電極23の他端は、半導体基板21の裏面から露出しており、熱伝導部材60と接している。貫通電極23は、例えば平面視において(半導体基板21の主面側又は裏面側から見て)円形であり、その直径は、例えば100μmとすることができる。貫通電極23の材料としては、例えば銅(Cu)等を用いることができる。
多層配線基板30は、第1配線層31、第1絶縁層32、第2配線層33、第2絶縁層34、第3配線層35が順次積層され、第1配線層31及び第3配線層35を覆うようにソルダーレジスト層36が形成された構造を有する。
より詳しく説明すると、ソルダーレジスト層36は、第1絶縁層32及び第2絶縁層34上に、第1配線層31及び第3配線層35を覆うように形成されている。ソルダーレジスト層36は開口部36xを有し、第1配線層31及び第3配線層35の一部はソルダーレジスト層36の開口部36x内に露出している。ソルダーレジスト層36の材料としては、例えばエポキシ系樹脂やイミド系樹脂等を含む感光性樹脂組成物等を用いることができる。ソルダーレジスト層36の厚さは、例えば30μm程度とすることができる。
必要に応じ、開口部36x内に露出する第1配線層31及び第3配線層35上に、金属層等を形成してもよい。金属層の例としては、Au層や、Ni/Au層(Ni層とAu層をこの順番で積層した金属層)、Ni/Pd/Au層(Ni層とPd層とAu層をこの順番で積層した金属層)等を挙げることができる。
第1配線層31の材料としては、例えば銅(Cu)等を用いることができる。第1配線層31の厚さは、例えば10μm程度とすることができる。第1配線層31のうち、図2左端の部分を便宜上検査用パッド39と称する。第1配線層31の第1絶縁層32から露出している部分は、マザーボード等と接続される電極パッドとして機能する。
なお、貫通電極23から、電極パッド22、半田バンプ40、第3配線層35及び第2配線層33を介して検査用パッド39に至る部分は、本発明に係る検査用電極の代表的な一例である。以降、貫通電極23から、電極パッド22、半田バンプ40、第3配線層35及び第2配線層33を介して検査用パッド39に至る部分を、検査用電極と称する場合がある。
第1絶縁層32は、第1配線層31を覆うように形成されている。第1絶縁層32の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第1絶縁層32の厚さは、例えば30μm程度とすることができる。
第2配線層33は、第1絶縁層32上に形成されている。第2配線層33は、第1絶縁層32を貫通し第1配線層31の上面を露出する第1ビアホール32x内に充填されたビアフィル、及び第1絶縁層32上に形成された配線パターンを含んで構成されている。第2配線層33は、第1ビアホール32x内に露出した第1配線層31と電気的に接続されている。第2配線層33の材料としては、例えば銅(Cu)等を用いることができる。第2配線層33を構成する配線パターンの厚さは、例えば10μm程度とすることができる。
第2絶縁層34は、第1絶縁層32上に、第2配線層33を覆うように形成されている。第2絶縁層34の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。第2絶縁層34の厚さは、例えば30μm程度とすることができる。
第3配線層35は、第2絶縁層34上に形成されている。第3配線層35は、第2絶縁層34を貫通し第2配線層33の上面を露出する第2ビアホール34x内に充填されたビアフィル、及び第2絶縁層34上に形成された配線パターンを含んで構成されている。第3配線層35は、第2ビアホール34x内に露出した第2配線層33と電気的に接続されている。第3配線層35の材料としては、例えば銅(Cu)等を用いることができる。第3配線層35を構成する配線パターンの厚さは、例えば10μm程度とすることができる。
多層配線基板30において、検査用パッド39は、第2配線層33、第3配線層35、はんだバンプ40、及び電極パッド22を介して、貫通電極23と電気的に接続されている。この構造が第1の実施の形態に係る半導体パッケージ10の特徴である。この構造が果たす役割については、後述する[第1の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法]において詳説する。
はんだバンプ40は、多層配線基板30を構成するソルダーレジスト層36の開口部36x内に露出する第3配線層35(第3配線層35上に金属層等が形成されている場合には、金属層等)と、半導体素子20を構成する電極パッド22とを電気的に接続している。はんだバンプ40の材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。
アンダーフィル樹脂50は、半導体素子20と多層配線基板30の対向する面の間に充填されている。アンダーフィル樹脂50の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。
熱伝導部材60は、半導体素子20の裏面に設けられている。熱伝導部材60は、半導体素子20と放熱板70とを、熱的に接続する手段としての機能を有する。熱伝導部材60の材料としては、例えば熱伝導性の良い高電気伝導材であるインジウム等を用いることができる。又、熱伝導部材60の他の例として、高電気伝導材を含有するシリコングリース、或いは金属フィラー、グラファイト等を含有した有機系の樹脂バインダー等を用いても構わない。又、高電気伝導材であるカーボンナノチューブを熱伝導方向に配列させて樹脂で成形しシート状にした熱伝導部材60を用いても構わない。但し、熱伝導部材60は、後述するように電流の流れる経路の一部となるので、熱伝導部材60の材料は必ず高電気伝導材を含み、導体として機能するものでなければならない。熱伝導部材60の厚さは、例えば10〜200μm程度とすることができる。
放熱板70は、熱伝導部材60上に設けられている。放熱板70は、例えばヒートスプレッダ等を示している。放熱板70は、例えば無酸素銅にニッケルめっきを施したものやアルミニウム等の熱伝導率の高い材料を用いることができる。但し、放熱板70は、後述するように電流の流れる経路の一部となるので、放熱板70の材料は必ず導体として機能するものでなければならない。放熱板70は、半導体素子20が発する熱の密度を分散させる役割を担う。又、放熱板70は半導体素子20上に設けられているため、半導体素子20を機械的に保護する役割を担う。なお、放熱板70の大きさは、平面視で10mm角〜40mm角程度である。放熱板70の厚さは、例えば1〜3mm程度である。
以上が、第1の実施の形態に係る半導体パッケージ10の構造であるが、半導体パッケージ10において、放熱板70上に更に熱伝導部材を介して放熱フィン等を設けても構わない。又、放熱板70の外縁部と多層配線基板30との間に樹脂層を設けても構わない。
[第1の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法]
次に、第1の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明する。図3は、第1の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図(その1)である。図3において、図2と同一部分については、同一符号を付し、その説明は省略する場合がある。
図3において、90は直流電源を、91及び92は導線を示している。図3に示すように、直流電源90のプラス側及び放熱板70に導線91を接続する。又、直流電源90のマイナス側及び検査用パッド39に導線92を接続する。直流電源90のプラス側と放熱板70との接続、及び直流電源90のマイナス側と検査用パッド39との接続は、例えばピンを用いて行っても良いし、はんだ付け等により行っても良い。又、直流電源90のプラス側(マイナス側)を検査用パッド39及び放熱板70の何れかと接続するかは任意に選択することができる。
図4は、第1の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法について説明するための図(その2)である。図4において、図2と同一部分については、同一符号を付し、その説明は省略する場合がある。
図4において、矢印93は、電流の流れる経路を示している。前述のように、放熱板70は導体であるから電流が流れる。又、熱伝導部材60の材料であるインジウムや、熱伝導部材60に含有される金属フィラー、グラファイト、カーボンナノチューブ等は高電気伝導材であるため、熱伝導部材60は導体として機能し、熱伝導部材60にも電流が流れる。
すなわち、図4においては、矢印93の経路(直流電源90のプラス側→導線91→放熱板70→熱伝導部材60→貫通電極23→電極パッド22→はんだバンプ40→第3配線層35→第2配線層33→検査用パッド39→導線92→直流電源90のマイナス側)で電流が流れる。なお、矢印93の経路は、半導体素子20の有する半導体集積回路(図示せず)とは、絶縁されている。
矢印93の経路で流れる電流をモニタするための電流計(図示せず)や、矢印93の経路中の放熱板70から検査用パッド39までに印加されている電圧をモニタする電圧計(図示せず)等を設けることにより、矢印93の経路中の放熱板70から検査用パッド39までの電気抵抗を測定することができる。
ところで、矢印93の経路において、貫通電極23、電極パッド22、はんだバンプ40、第3配線層35、第2配線層33、検査用パッド39の部分の電気抵抗は略一定である。しかしながら、熱伝導部材60の部分(熱伝導部材60と放熱板70及び半導体素子20と接する部分)の電気抵抗は、熱伝導部材60に含有される高電気伝導材と放熱板70との接触状態、及び熱伝導部材60に含有される高電気伝導材と貫通電極23との接触状態により、大きく変動する。これについて、図5及び図6を用いて説明する。
図5は、図3のA部を拡大して例示する図(その1)である。図5において、図3と同一部分については、同一符号を付し、その説明は省略する場合がある。図5は、熱伝導部材60が金属フィラー等を含有したシリコングリース、或いは金属フィラー、グラファイト等を含有した有機系の樹脂である場合を例示しており、61は熱伝導部材60に含有される金属フィラー、或いはグラファイト等の高電気伝導材を示している。
図5(a)は、高電気伝導材61が、貫通電極23の表面や放熱板70の表面に十分に接していない場合を例示しており、この場合には、熱伝導部材60の部分の電気抵抗が大きくなる。一方、図5(b)は、高電気伝導材61が、貫通電極23の表面や放熱板70の表面に十分に接している場合を例示しており、この場合には、熱伝導部材60の部分の電気抵抗が小さくなる。
図6は、図3のA部を拡大して例示する図(その2)である。図6において、図3と同一部分については、同一符号を付し、その説明は省略する場合がある。図6は、熱伝導部材60がカーボンナノチューブを含有した有機系の樹脂である場合を例示しており、62は熱伝導部材60に含有される高電気伝導材であるカーボンナノチューブを示している。
図6(a)は、カーボンナノチューブ62が、貫通電極23の表面や放熱板70の表面に十分に接していない場合を例示しており、この場合には、熱伝導部材60の部分の電気抵抗が大きくなる。一方、図6(b)は、カーボンナノチューブ62が、貫通電極23の表面や放熱板70の表面に十分に接している場合を例示しており、この場合には、熱伝導部材60の部分の電気抵抗が小さくなる。
このように、熱伝導部材60の部分の電気抵抗は、熱伝導部材60に含有される高電気伝導材と放熱板70との接触状態、及び熱伝導部材60に含有される高電気伝導材と貫通電極23との接触状態により、大きく変動する。又、図5(a)や図6(a)のように、高電気伝導材が、貫通電極23の表面や放熱板70の表面に十分に接していない場合には、半導体素子20から熱伝導部材60を介して放熱板70に熱が伝達され難く、接触熱抵抗は大きくなる。一方、図5(b)や図6(b)のように、高電気伝導材が、貫通電極23の表面や放熱板70の表面に十分に接している場合には、半導体素子20から熱伝導部材60を介して放熱板70に熱が伝達され易く、接触熱抵抗は小さくなる。
すなわち、熱伝導部材60の部分の電気抵抗は、熱伝導部材60の部分の接触熱抵抗と対応関係にある。従って、熱伝導部材60の部分の電気抵抗と熱伝導部材60の部分の接触熱抵抗との対応関係を予め求めておけば、個々に製造される半導体パッケージ10において熱伝導部材60の部分の電気抵抗を測定することにより、熱伝導部材60の部分の接触熱抵抗を求めることができる。
実際には、図4の矢印93の経路中の放熱板70から検査用パッド39までの電気抵抗と熱伝導部材60の部分の接触熱抵抗との対応関係を予め求めておき、個々に製造される半導体パッケージ10において矢印93の経路中の放熱板70から検査用パッド39までの電気抵抗を測定することにより、熱伝導部材60の部分の接触熱抵抗を求める方法が容易である。
なお、予め、図5(b)や図6(b)のように、高電気伝導材が、貫通電極23の表面や放熱板70の表面に十分に接していることがわかっている場合には、第1の実施の形態に係る半導体パッケージ10における熱伝導部材60の性能評価方法により、熱伝導部材60と半導体素子20又は放熱板70との剥離(デラミネーション)を確認することができる。
[第1の実施の形態に係る半導体パッケージの製造方法]
次に、第1の実施の形態に係る半導体パッケージの製造方法について説明する。図7〜図11は、第1の実施の形態に係る半導体パッケージの製造工程を例示する図である。図7〜図11において、図2と同一部分については、同一符号を付し、その説明は省略する場合がある。
始めに、図7に示す工程では、周知のビルドアップ法等により作製された多層配線基板30を準備する。多層配線基板30の詳細については、前述の通りである。そして、多層配線基板30のソルダーレジスト層36の開口部36x内に露出する第3配線層35上に(第3配線層35上に金属層等が形成されている場合には、金属層等の上に)プレソルダ41を形成する。プレソルダ41の材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。プレソルダ41は、例えば第3配線層35上に(第3配線層35上に金属層等が形成されている場合には、金属層等の上に)表面処理剤としてのフラックスを塗布した後、プレソルダ41を搭載し、240℃〜260℃程度の温度でリフローし、その後、表面を洗浄してフラックスを除去することにより形成できる。
次いで、図8に示す工程では、周知の方法で、半導体基板21に半導体集積回路(図示せず)や電極パッド22が形成された半導体素子20Aを準備する。そして、半導体素子20Aの半導体基板21に、電極パッド22の一方の面を露出するように、貫通孔29を形成する。貫通孔29は、例えば平面視において(半導体基板21の主面側又は裏面側から見て)円形であり、その直径は、例えば100μmとすることができる。貫通孔29は、例えば反応性イオンエッチング(DRIE:Deep Reactive Ion Etch)等の異方性エッチング法により形成することができる。なお、半導体素子20Aは、後述する貫通電極23が形成されることにより、最終的には半導体素子20となる。
次いで、図9に示す工程では、貫通電極23を形成する。具体的には、始めに、貫通孔29の内壁面を覆うように絶縁膜(図示せず)を形成する。例えば半導体基板21がシリコンである場合、絶縁膜(図示せず)は半導体基板21を熱酸化することにより形成できる。絶縁膜(図示せず)の厚さは、例えば0.5μm〜1.0μm程度とすることができる。次いで、貫通孔29の絶縁膜(図示せず)上に金属を充填し、貫通電極23を形成する。金属の充填は、例えば無電解めっき法や電解めっき法等により実現することができる。充填する金属の材料としては、例えば銅(Cu)等を用いることができる。この工程により、半導体素子20Aに貫通電極23が形成された半導体素子20が完成する。
次いで、図10に示す工程では、電極パッド22上にプレソルダ42を形成する。そして、多層配線基板30の第3配線層35側と半導体素子20の電極パッド22側とを対向させて、プレソルダ41と42とが対応する位置に来るように配置する。プレソルダ42の材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。プレソルダ42は、例えば電極パッド22上に表面処理剤としてのフラックスを塗布した後、プレソルダ42を搭載し、240℃〜260℃程度の温度でリフローし、その後、表面を洗浄してフラックスを除去することにより形成できる。
次いで、図11に示す工程では、プレソルダ41を例えば230℃に加熱し、はんだを融解させることにより、はんだバンプ40を形成する。そして、半導体素子20と多層配線基板30の対向する面の間にアンダーフィル樹脂50を充填する。アンダーフィル樹脂50の材料としては、例えばエポキシ系樹脂やポリイミド系樹脂等を用いることができる。
次いで、半導体素子20の裏面に熱伝導部材60を配置し、更に熱伝導部材60上に放熱板70を配置する。そして、放熱板70を半導体素子20側に押圧することにより、図2に示す半導体パッケージ10が完成する。熱伝導部材60の材料としては、例えば熱伝導性の良いインジウム等を用いることができる。又、熱伝導部材60の他の例として、金属フィラー等を含有したシリコングリース、或いは金属フィラー、グラファイト等を含有した有機系の樹脂バインダー等を用いても構わない。又、カーボンナノチューブを熱伝導方向に配列させて樹脂で成形しシート状にした熱伝導部材60を用いても構わない。熱伝導部材60の厚さは、例えば10〜200μm程度とすることができる。放熱板70としては、例えば無酸素銅にニッケルめっきを施したものやアルミニウム等の熱伝導率の高い導電性の材料を用いることができる。
次いで、半導体パッケージ10における熱伝導部材の性能評価を行う。性能評価の方法は、前述の通りである。なお、性能評価は、通常行われているオープンショート検査等の半導体パッケージの動作検査等の工程の1つとして実施しても良いし、独立した工程としてもよい。これにより、個々の半導体パッケージ10における熱伝導部材の性能を確認してから出荷することが可能となり、半導体パッケージ10の出荷品質を向上することができる。なお、予め、図5(b)や図6(b)のように、高電気伝導材が、貫通電極23の表面や放熱板70の表面に十分に接していることがわかっている場合には、この工程により、熱伝導部材60と半導体素子20又は放熱板70との剥離(デラミネーション)を確認することができる。
以上のように、第1の実施の形態に係る半導体パッケージでは、半導体素子を貫通し一端が熱伝導部材の半導体素子側の面に接する貫通電極と、この貫通電極と電気的に接続された配線基板の配線層とを有する検査用電極を設けた。これにより、放熱板から熱伝導部材を介して検査用電極に至る部分の電気抵抗を測定し、電気抵抗の測定値に基づいて、熱伝導部材と放熱板及び半導体素子との接触熱抵抗の大小を評価することが可能となった。
すなわち、従来のように熱伝導部材の性能を評価する際に、半導体素子に電気的な負荷をかけて発熱させて半導体素子の内部温度及び放熱板の表面温度を測定し、測定した半導体素子の内部温度と放熱板の表面温度との温度差から熱抵抗を算出する必要はない。その結果、熱抵抗の測定に複雑な評価システムが必要で評価時間が多大であるという従来の問題点を回避することが可能となり、熱伝導部材の性能(熱伝導部材の部分の接触熱抵抗)を簡易に評価することができる。又、評価時間を短縮することができる。
又、第1の実施の形態に係る半導体パッケージにおける熱伝導部材の性能評価方法を、半導体パッケージの製造工程に導入することにより、個々の半導体パッケージにおける熱伝導部材の性能を確認してから出荷することが可能となり、半導体パッケージの出荷品質を向上することができる。
〈第1の実施の形態の変形例〉
第1の実施の形態の変形例では、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設ける例を示す。
図12は、第1の実施の形態の変形例に係る半導体パッケージを例示する平面図である。図13は、第1の実施の形態の変形例に係る半導体パッケージを例示する断面図である。但し、図12において、図13に示す放熱板70は省略されている。図12及び図13を参照するに、第1の実施の形態の変形例に係る半導体パッケージ11は、熱伝導部材60を破線で示す16個の領域に分割し、分割した16個の領域のそれぞれに対応する検査用電極(貫通電極23及びそれに対応する検査用パッド39)を設けた点が第1の実施の形態に係る半導体パッケージ10と異なり、その他の点に関しては第1の実施の形態に係る半導体パッケージ10と同様の構成である。半導体パッケージ11について、半導体パッケージ10と同一構成部分については、その説明を省略する。
半導体パッケージ11の製造方法については、半導体パッケージ10の製造方法と同様であるため、その説明は省略する。
半導体パッケージ11における熱伝導部材の性能評価方法については、半導体パッケージ10における熱伝導部材の性能評価方法と概略同様である。但し、導線91及び92を、それぞれ各領域の放熱板70及び各領域の熱伝導部材に接する貫通電極23に接続された検査用パッド39に順番に接続して、領域毎に熱伝導部材の性能評価を行う点は異なる。
このように、第1の実施の形態の変形例では、第1の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設けることにより、各領域に対応する複数の経路の電気抵抗を測定することができる。その結果、熱伝導部材の部分の接触熱抵抗を領域毎に求めることができる。すなわち、熱伝導部材と半導体素子及び放熱板との熱的な接触状態を領域毎に把握することができる。
なお、第1の実施の形態の変形例では、熱伝導部材を16個の領域に分割し、16個の領域のそれぞれに対応する検査用電極を設けたが、熱伝導部材を16個以外の領域に分け、領域毎に検査用電極を設けるようにしても構わない。
〈第2の実施の形態〉
第2の実施の形態では、貫通電極23に代えて外部電極80を設ける例を示す。図14は、第2の実施の形態に係る半導体パッケージを例示する平面図である。図15は、第2の実施の形態に係る半導体パッケージを例示する断面図である。但し、図14において、図15に示す放熱板70は省略されている。
図14及び図15を参照するに、第2の実施の形態に係る半導体パッケージ12では、半導体素子20に代えて半導体素子20Aが設けられている。すなわち、半導体パッケージ12は、貫通電極23を有していない。
又、半導体パッケージ12では、熱伝導部材60を破線で示す4個の領域に分割し、分割した4個の領域のそれぞれに対応する半導体素子20Aの裏面に外部電極80を設けている。外部電極80は、半導体素子20Aの裏面から側面、更にアンダーフィル樹脂50上、ソルダーレジスト層36上を通り、外部電極80の端部は、多層配線基板30のソルダーレジスト層36の開口部36x内に露出している第3配線層35(第3配線層35上に金属層等が形成されている場合には、金属層等)と電気的に接続されている金属層である。外部電極80としては、例えば銅(Cu)等を用いることができる。外部電極80は、例えば無電解めっき法や電解めっき法、或いは蒸着法等により形成することができる。なお、外部電極80から、第3配線層35及び第2配線層33を介して検査用パッド39に至る部分は、本発明に係る検査用電極の代表的な一例である。以降、外部電極80から、第3配線層35及び第2配線層33を介して検査用パッド39に至る部分を、検査用電極と称する場合がある。
熱伝導部材60は、外部電極80上に設けられている。半導体パッケージ12について、半導体パッケージ10と同一構成部分については、その説明を省略する。
半導体パッケージ12の製造方法については、半導体パッケージ10の製造方法と概略同様である。但し、半導体素子20Aの裏面等に例えば無電解めっき法や電解めっき法、或いは蒸着法等により外部電極80を形成する工程が追加される。
半導体パッケージ12における熱伝導部材の性能評価方法については、半導体パッケージ10における熱伝導部材の性能評価方法と概略同様である。但し、図16に示すように、導線91及び92を、それぞれ各領域の放熱板70及び各領域の外部電極80に接続された検査用パッド39に順番に接続して、領域毎に熱伝導部材の性能評価を行う点は異なる。
このように、第2の実施の形態では、第1の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、半導体パッケージに、貫通電極に代えて外部電極を設ける。その結果、半導体素子に貫通電極を設ける工程を実施することなく、半導体パッケージにおける熱伝導部材の性能(熱伝導部材の部分の接触熱抵抗)を評価することができる。
又、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設ける。これにより、各領域に対応する複数の経路の電気抵抗を測定することができる。その結果、領域毎に、熱伝導部材と放熱板及び半導体素子との接触熱抵抗の大小を評価することができる。すなわち、熱伝導部材と半導体素子及び放熱板との熱的な接触状態を領域毎に把握することができる。
なお、第2の実施の形態では、熱伝導部材を4個の領域に分割し、4個の領域のそれぞれに対応する4個の検査用電極を設けたが、熱伝導部材を4個の領域に分けずに1個の検査用電極を設けるようにしても構わないし、熱伝導部材を4個以外の領域に分け、領域毎に検査用電極を設けるようにしても構わない。
〈第3の実施の形態〉
第3の実施の形態では、貫通電極23に代えて外部電極81を設ける例を示す。図17は、第3の実施の形態に係る半導体パッケージを例示する平面図である。図18は、第3の実施の形態に係る半導体パッケージを例示する断面図である。但し、図17において、図18に示す放熱板70は省略されている。
図17及び図18を参照するに、第3の実施の形態に係る半導体パッケージ13では、半導体素子20に代えて半導体素子20Aが設けられている。すなわち、半導体パッケージ13は、貫通電極23を有していない。
又、半導体パッケージ13では、熱伝導部材60を破線で示す4個の領域に分割し、分割した4個の領域のそれぞれに対応する半導体素子20Aの裏面に外部電極81を設けている。外部電極81は、半導体素子20Aの裏面から側面、更にアンダーフィル樹脂50上、ソルダーレジスト層36上を通り、外部電極81の端部は、多層配線基板30のソルダーレジスト層36の開口部36x内に露出している第3配線層35(第3配線層35上に金属層等が形成されている場合には、金属層等)と電気的に接続されている金属層である。又、外部電極81の端部は、放熱板70よりも外側に配置されている。
なお、外部電極81の端部は、必ずしも多層配線基板30のソルダーレジスト層36の開口部36x内に露出している第3配線層35(第3配線層35上に金属層等が形成されている場合には、金属層等)と電気的に接続されている必要はなく、多層配線基板30に固定されていれば十分である。
外部電極81と接続されている第3配線層35は、多層配線基板30の第1配線層31とは電気的に接続されていない。すなわち、半導体パッケージ13では、検査用パッド39は設けられていない。導線92は、外部電極81と直接接続される。外部電極81としては、例えば銅(Cu)等を用いることができる。外部電極81は、例えば無電解めっき法や電解めっき法、或いは蒸着法等により形成することができる。なお、外部電極81は、本発明に係る検査用電極の代表的な一例である。以降、外部電極81を、検査用電極と称する場合がある。
熱伝導部材60は、外部電極81上に設けられている。半導体パッケージ13について、半導体パッケージ10と同一構成部分については、その説明を省略する。
半導体パッケージ13の製造方法については、半導体パッケージ10の製造方法と概略同様である。但し、半導体素子20Aの裏面等に例えば無電解めっき法や電解めっき法、或いは蒸着法等により外部電極81を形成する工程が追加される。
半導体パッケージ13における熱伝導部材の性能評価方法については、半導体パッケージ10における熱伝導部材の性能評価方法と概略同様である。但し、図19に示すように、導線91及び92を、それぞれ各領域の放熱板70及び各領域の外部電極81に順番に接続して、領域毎に熱伝導部材の性能評価を行う点は異なる。
このように、第3の実施の形態では、第1の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、半導体パッケージに、貫通電極に代えて外部電極を設ける。その結果、半導体素子に貫通電極を設ける工程を実施することなく、半導体パッケージにおける熱伝導部材の性能(熱伝導部材の部分の接触熱抵抗)を評価することができる。
又、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設ける。これにより、各領域に対応する複数の経路の電気抵抗を測定することができる。その結果、領域毎に、熱伝導部材と放熱板及び半導体素子との接触熱抵抗の大小を評価することができる。すなわち、熱伝導部材と半導体素子及び放熱板との熱的な接触状態を領域毎に把握することができる。
又、外部電極の端部を放熱板よりも外側に配置する。これにより、外部電極に対応する検査用パッドを設けることなく、所定の経路の電気抵抗を測定することができる。
なお、第3の実施の形態では、熱伝導部材を4個の領域に分割し、4個の領域のそれぞれに対応する4個の検査用電極を設けたが、熱伝導部材を4個の領域に分けずに1個の検査用電極を設けるようにしても構わないし、熱伝導部材を4個以外の領域に分け、領域毎に検査用電極を設けるようにしても構わない。
〈第4の実施の形態〉
第4の実施の形態では、貫通電極23に代えて外部電極82を設ける例を示す。図20は、第4の実施の形態に係る半導体パッケージを例示する平面図である。図21は、第4の実施の形態に係る半導体パッケージを例示する断面図である。但し、図20において、図21に示す放熱板70は省略されている。
図20及び図21を参照するに、第4の実施の形態に係る半導体パッケージ14では、半導体素子20に代えて半導体素子20Aが設けられている。すなわち、半導体パッケージ14は、貫通電極23を有していない。
又、半導体パッケージ14では、熱伝導部材60を破線で示す4個の領域に分割し、分割した4個の領域のそれぞれに対応する半導体素子20Aの裏面に外部電極82を設けている。外部電極82は、例えば銀ペースト等の導電性接着剤(図示せず)により、半導体素子20Aの裏面に固着されている。外部電極82の端部は、はんだ83により多層配線基板30のソルダーレジスト層36の開口部36x内に露出している第3配線層35上に(第3配線層35上に金属層等が形成されている場合には、金属層等の上に)固着されている。
なお、外部電極82の端部は、必ずしもはんだ83により多層配線基板30のソルダーレジスト層36の開口部36x内に露出している第3配線層35上に(第3配線層35上に金属層等が形成されている場合には、金属層等の上に)固着されている必要はなく、多層配線基板30に固定されていれば十分である。
外部電極82と接続されている第3配線層35は、多層配線基板30の第1配線層31とは電気的に接続されていない。すなわち、半導体パッケージ14では、検査用パッド39は設けられていない。導線92は、外部電極82と直接接続される。
外部電極82としては、例えば銅(Cu)等の熱伝導性及び導電性に優れた材料からなる金属板をプレス加工等したものを用いることができる。はんだ83の材料としては、例えばPbを含む合金、SnとCuの合金、SnとAgの合金、SnとAgとCuの合金等を用いることができる。なお、外部電極82は、本発明に係る検査用電極の代表的な一例である。以降、外部電極82を、検査用電極と称する場合がある。
熱伝導部材60は、外部電極82上に設けられている。半導体パッケージ14について、半導体パッケージ10と同一構成部分については、その説明を省略する。
半導体パッケージ14の製造方法については、半導体パッケージ10の製造方法と概略同様である。但し、外部電極82を例えば銀ペースト等の導電性接着剤により半導体素子20Aの裏面に固着する工程、及び外部電極82の端部をはんだ83により多層配線基板30のソルダーレジスト層36の開口部36x内に露出している第3配線層35上に(第3配線層35上に金属層等が形成されている場合には、金属層等の上に)固着する工程が追加される。
半導体パッケージ14における熱伝導部材の性能評価方法については、半導体パッケージ10における熱伝導部材の性能評価方法と概略同様である。但し、図22に示すように、導線91及び92を、それぞれ各領域の放熱板70及び各領域の外部電極82に順番に接続して、領域毎に熱伝導部材の性能評価を行う点は異なる。
このように、第4の実施の形態では、第1の実施の形態と同様の効果を奏するが、更に、以下の効果を奏する。すなわち、半導体パッケージに、貫通電極に代えて金属板等からなる外部電極を設ける。その結果、半導体素子に貫通電極を設ける工程や、半導体素子等に無電解めっき等を行う工程を実施することなく、半導体パッケージにおける熱伝導部材の性能(熱伝導部材の部分の接触熱抵抗)を評価することができる。
又、熱伝導部材を複数の領域に分割し、複数の領域のそれぞれに対応する検査用電極を設ける。これにより、各領域に対応する複数の経路の電気抵抗を測定することができる。その結果、領域毎に、熱伝導部材と放熱板及び半導体素子との接触熱抵抗の大小を評価することができる。すなわち、熱伝導部材と半導体素子及び放熱板との熱的な接触状態を領域毎に把握することができる。
なお、第4の実施の形態では、熱伝導部材を4個の領域に分割し、4個の領域のそれぞれに対応する4個の検査用電極を設けたが、熱伝導部材を4個の領域に分けずに1個の検査用電極を設けるようにしても構わないし、熱伝導部材を4個以外の領域に分け、領域毎に検査用電極を設けるようにしても構わない。
以上、本発明の好ましい実施の形態について詳述したが、本発明は、上記した特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲において、種々の変形、変更が可能なものである。
例えば、第1〜第4の実施の形態では、半導体素子と多層配線基板とが、はんだバンプを介して接続された半導体パッケージを例示した。しかしながら、本発明は、半導体素子と多層配線基板とが例えば金バンプ等の他の方法で接続された半導体パッケージや、半導体素子と多層配線基板とが直接接続された半導体パッケージ等にも適用することができる。
又、本発明は、ビルドアップ法により製造されたコアレスの多層配線基板を有する半導体パッケージ以外にも適用可能である。例えば、ビルドアップ法により製造されたコア部を備える多層配線基板や、基板の片面のみに配線層が形成された片面(一層)配線基板、基板の両面に配線層が形成された両面(二層)配線基板、スルービアで各配線層を接続する貫通多層配線基板、IVH(Interstitial Via Hole)で特定の配線層を接続するIVH多層配線基板等の様々な配線基板を有する半導体パッケージに適用することができる。
10、11、12、13、14 半導体パッケージ
20、20A 半導体素子
21 半導体基板
22 電極パッド
23 貫通電極
29 貫通孔
30 多層配線基板
31 第1配線層
32 第1絶縁層
32x 第1ビアホール
33 第2配線層
34 第2絶縁層
34x 第2ビアホール
35 第3配線層
36 ソルダーレジスト層
36x 開口部
39 検査用パッド
40 はんだバンプ
41、42 プレソルダ
50 アンダーフィル樹脂
60 熱伝導部材
61、62 高電気伝導材
70 放熱板
80、81、82 外部電極
83 はんだ
90 直流電源
91、92 導線
93 矢印

Claims (10)

  1. 配線基板と、
    前記配線基板上に実装された半導体素子と、
    前記半導体素子上に設けられた導電性の熱伝導部材と、
    前記熱伝導部材の前記半導体素子側の面に接し、前記熱伝導部材と電気的に導通する検査用電極と、
    前記熱伝導部材の前記半導体素子側の面と反対側の面に接する導電性の放熱板と、を有し、
    前記検査用電極と、前記熱伝導部材と、前記放熱板とは、直列に接続された電流経路をなし、前記検査用電極が一方の電流入出力部となり、前記放熱板が他方の電流入出力部となる半導体パッケージ。
  2. 前記検査用電極は、前記半導体素子を貫通し、一端が前記熱伝導部材の前記半導体素子側の面に接する貫通電極と、
    前記貫通電極と電気的に接続された、前記配線基板の配線層と、を有する請求項1記載の半導体パッケージ。
  3. 前記検査用電極は、前記半導体素子の前記熱伝導部材側の面の少なくとも一部に形成され、前記熱伝導部材の前記半導体素子側の面に接する金属層を有する請求項1記載の半導体パッケージ。
  4. 前記検査用電極は、前記半導体素子の前記熱伝導部材側の面の少なくとも一部に設けられ、前記熱伝導部材の前記半導体素子側の面に接する金属板を有する請求項1記載の半導体パッケージ。
  5. 前記検査用電極は、前記配線基板の配線層を有し、前記配線基板の配線層を介して、前記配線基板の前記半導体素子が実装されていない側の面に引き出されている請求項1乃至4の何れか一項記載の半導体パッケージ。
  6. 前記熱伝導部材は複数の領域に分割され、
    前記複数の領域のそれぞれに対応する前記検査用電極が設けられた請求項1乃至5の何れか一項記載の半導体パッケージ。
  7. 請求項1乃至6の何れか一項記載の半導体パッケージにおいて、
    前記放熱板から前記熱伝導部材を介して前記検査用電極に至る部分の電気抵抗を測定し、
    前記電気抵抗の測定値に基づいて、前記熱伝導部材と前記放熱板及び前記半導体素子との接触熱抵抗の大小を評価する半導体パッケージの評価方法。
  8. 前記接触熱抵抗の大小は、予め求めた前記電気抵抗と前記接触熱抵抗との対応関係に基づいて評価する請求項7記載の半導体パッケージの評価方法。
  9. 前記熱伝導部材は複数の領域に分割され、
    前記複数の領域のそれぞれに対応する前記検査用電極が設けられ、
    前記領域毎に、前記放熱板から前記熱伝導部材を介して前記検査用電極に至る部分の電気抵抗を測定し、
    前記電気抵抗の測定値に基づいて、前記領域毎に、前記熱伝導部材と前記放熱板及び前記半導体素子との接触熱抵抗の大小を評価する請求項7又は8に記載の半導体パッケージの評価方法。
  10. 配線基板と、
    前記配線基板上に実装された半導体素子と、
    前記半導体素子上に設けられた導電性の熱伝導部材と、
    前記熱伝導部材の前記半導体素子側の面に接し、前記熱伝導部材と電気的に導通する検査用電極と、
    前記熱伝導部材の前記半導体素子側の面と反対側の面に接する導電性の放熱板と、を有する半導体パッケージの製造方法であって、
    請求項7乃至9の何れか一項記載の半導体パッケージの評価方法により、前記熱伝導部材と前記放熱板及び前記半導体素子との接触熱抵抗の大小を評価する工程を有する半導体パッケージの製造方法。
JP2009252170A 2009-11-02 2009-11-02 半導体パッケージ及びその評価方法、並びにその製造方法 Active JP5295932B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009252170A JP5295932B2 (ja) 2009-11-02 2009-11-02 半導体パッケージ及びその評価方法、並びにその製造方法
US12/913,844 US8350263B2 (en) 2009-11-02 2010-10-28 Semiconductor package, method of evaluating same, and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009252170A JP5295932B2 (ja) 2009-11-02 2009-11-02 半導体パッケージ及びその評価方法、並びにその製造方法

Publications (2)

Publication Number Publication Date
JP2011096978A JP2011096978A (ja) 2011-05-12
JP5295932B2 true JP5295932B2 (ja) 2013-09-18

Family

ID=43924429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009252170A Active JP5295932B2 (ja) 2009-11-02 2009-11-02 半導体パッケージ及びその評価方法、並びにその製造方法

Country Status (2)

Country Link
US (1) US8350263B2 (ja)
JP (1) JP5295932B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5498047B2 (ja) * 2009-04-01 2014-05-21 株式会社東芝 半導体集積回路
JP5902413B2 (ja) * 2011-08-08 2016-04-13 株式会社デンソー 半導体装置の製造方法および半導体装置
WO2013074415A1 (en) * 2011-11-15 2013-05-23 Henkel Corporation Electronic devices assembled with thermally insulating layers
KR102025592B1 (ko) * 2011-11-15 2019-09-27 헨켈 아이피 앤드 홀딩 게엠베하 단열 층을 구비하여 조립된 전자 장치
US9316603B2 (en) 2012-05-11 2016-04-19 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Detecting thermal interface material (‘TIM’) between a heat sink and an integrated circuit
US9170222B2 (en) 2012-05-11 2015-10-27 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Detecting thermal interface material (‘TIM’) between a heat sink and an integrated circuit
JP2013243263A (ja) 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> 3次元積層パッケージにおける電力供給と放熱(冷却)との両立
JP6008582B2 (ja) * 2012-05-28 2016-10-19 新光電気工業株式会社 半導体パッケージ、放熱板及びその製造方法
US9041192B2 (en) * 2012-08-29 2015-05-26 Broadcom Corporation Hybrid thermal interface material for IC packages with integrated heat spreader
US20140252531A1 (en) * 2013-03-07 2014-09-11 Qualcomm Incorporated Systems and methods for harvesting dissipated heat from integrated circuits (ics) in electronic devices into electrical energy for providing power for the electronic devices
TWI657132B (zh) * 2013-12-19 2019-04-21 Henkel IP & Holding GmbH 具有基質及經密封相變材料分散於其中之組合物及以其組裝之電子裝置
US9059127B1 (en) 2014-01-09 2015-06-16 International Business Machines Corporation Packages for three-dimensional die stacks
JP6261352B2 (ja) 2014-01-23 2018-01-17 新光電気工業株式会社 カーボンナノチューブシート及び半導体装置とカーボンナノチューブシートの製造方法及び半導体装置の製造方法
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9355997B2 (en) 2014-03-12 2016-05-31 Invensas Corporation Integrated circuit assemblies with reinforcement frames, and methods of manufacture
US9165793B1 (en) 2014-05-02 2015-10-20 Invensas Corporation Making electrical components in handle wafers of integrated circuit packages
US9741649B2 (en) 2014-06-04 2017-08-22 Invensas Corporation Integrated interposer solutions for 2D and 3D IC packaging
US9252127B1 (en) 2014-07-10 2016-02-02 Invensas Corporation Microelectronic assemblies with integrated circuits and interposers with cavities, and methods of manufacture
JP6351763B2 (ja) * 2015-01-23 2018-07-04 三菱電機株式会社 半導体装置評価用治具、半導体装置評価装置および半導体装置評価方法
US9478504B1 (en) 2015-06-19 2016-10-25 Invensas Corporation Microelectronic assemblies with cavities, and methods of fabrication
JP6691762B2 (ja) * 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
US10763188B2 (en) * 2015-12-23 2020-09-01 Intel Corporation Integrated heat spreader having electromagnetically-formed features
JP6652443B2 (ja) * 2016-05-06 2020-02-26 株式会社日本マイクロニクス 多層配線基板及びこれを用いたプローブカード
CN112992828A (zh) * 2016-12-30 2021-06-18 群创光电股份有限公司 封装结构
US10490493B2 (en) 2016-12-30 2019-11-26 Innolux Corporation Package structure and manufacturing method thereof
KR102214176B1 (ko) * 2017-03-21 2021-02-09 후지필름 가부시키가이샤 적층 디바이스, 적층체 및 적층 디바이스의 제조 방법
KR102264055B1 (ko) * 2021-03-24 2021-06-11 주식회사 아이브이솔루션 열전소자 성능 검사장치 및 방법
US11915991B2 (en) * 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US11733154B2 (en) * 2021-08-16 2023-08-22 International Business Machines Corporation Thermal interface material detection through compression
US11988621B2 (en) * 2021-08-16 2024-05-21 International Business Machines Corporation Thermal interface material detection through an electrical conductivity test
JP2024016576A (ja) * 2022-07-26 2024-02-07 株式会社東芝 プリント回路基板およびディスク装置
US20250210444A1 (en) * 2023-12-21 2025-06-26 SK Hynix NAND Product Solutions Corp. (dba Solidigm) Monitoring of electronic packages

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739364A (en) 1980-08-20 1982-03-04 Mitsubishi Electric Corp Thermal resistance measuring method of semiconductor device
JPH0927574A (ja) * 1995-07-11 1997-01-28 Sumitomo Metal Ind Ltd パッケージキャリア及びプリント基板へのパッケージの接続方法
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
JP2920750B2 (ja) * 1996-10-09 1999-07-19 富士ゼロックス株式会社 エリアアレイ半導体装置及びプリント基板
JP4011695B2 (ja) * 1996-12-02 2007-11-21 株式会社東芝 マルチチップ半導体装置用チップおよびその形成方法
JP4950693B2 (ja) * 2007-02-19 2012-06-13 株式会社フジクラ 電子部品内蔵型配線基板及びその実装部品

Also Published As

Publication number Publication date
JP2011096978A (ja) 2011-05-12
US20110101349A1 (en) 2011-05-05
US8350263B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
JP5295932B2 (ja) 半導体パッケージ及びその評価方法、並びにその製造方法
JP5367413B2 (ja) 半導体装置
TWI328423B (en) Circuit board structure having heat-dissipating structure
JP5418510B2 (ja) 評価用半導体チップ、評価システム及びそのリペア方法
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
TWI453877B (zh) 內埋晶片封裝的結構及製程
JP2005217225A (ja) 半導体装置及びその製造方法
TWI485823B (zh) 半導體封裝結構及半導體封裝結構的製作方法
JP6286477B2 (ja) パッケージキャリアおよびその製造方法
CN105793982B (zh) 具有不含焊接掩模的热消散元件的载体的倒装芯片电子装置
JP2018107370A (ja) 半導体装置
CN103839897A (zh) 集成电路封装及制造方法
US9585246B2 (en) Electronic device
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP6477105B2 (ja) 半導体装置
TW201110250A (en) Package substrate structure and method of forming same
JP4802155B2 (ja) 配線基板
JP2001237362A (ja) 半導体装置
TWI343113B (en) Method for manufacturing substrate embedded with chip
JP5285204B2 (ja) 半導体装置及び半導体装置製造用基板
JP2008243966A (ja) 電子部品が実装されたプリント基板及びその製造方法
TWI483360B (zh) 封裝基板及其製法
TWI424545B (zh) 封裝基板之製法
JP2019197817A (ja) 半導体装置および半導体装置の製造方法
JPS63228726A (ja) 電気的接続部材及びそれを用いた電気回路部材

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120705

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130604

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130612

R150 Certificate of patent or registration of utility model

Ref document number: 5295932

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150