JP5431994B2 - 電流制限回路 - Google Patents

Description

本発明は、電流制限回路に関し、特に出力トランジスタの過電流保護に関する。

電源から負荷に対する電力の供給を制御する回路として電力供給用半導体がある。電力供給用半導体には、例えば、ハイサイドスイッチ用の出力トランジスタとしてＮチャネルＭＯＳトランジスタが用いられる。

ここで、自動車電装用ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）に用いられる電力供給用半導体は、ハーネスがグランドにショートする等の異常が発生した場合でも、損傷を受けないように保護される必要がある。

例えば、負荷を接続するハーネスの被覆が剥がれて車両のボディー（接地）に接触した場合、負荷が短絡状態となるため、電力供給用半導体に過大な電力が印加される可能性がある。このような場合でも、電力供給用半導体が損傷を受けないようにするため、当該電力供給用半導体には過電流保護回路が搭載されるのが一般的である。過電流保護回路の一つとして、電流制限回路が知られている。

電流制限回路は、電力供給用半導体に過電流が流れないようにフィードバック制御を行う。つまり、電流制限回路は、出力トランジスタのソース−ドレイン間に過電流が流れないように、当該出力トランジスタのゲート電圧を制御する。

なお、電流制限回路等の車載用の半導体装置は、その使用環境から、かなり広い温度範囲において使用される。したがって、電流制限回路は、温度変化の影響を受けることなく、精度良く出力トランジスタに流れる過電流を制限することが求められる。

図１０に、特許文献１に開示されている電流制限回路を示す。図１０に示す回路は、出力トランジスタ２０１と、ワイヤ２１７と、昇圧回路２１５と、ダイオード群２２１，２２２と、増幅器２０３と、トランジスタ２０２と、電流源２０４，２０５と、を備える。なお、ダイオード群２２１，２２２と、増幅器２０３と、トランジスタ２０２と、電流源２０４，２０５と、により制御回路２２０を構成する。出力トランジスタ２０１は、電源２１１から負荷２１２に流れる電流を制御するスイッチの機能を有する。制御回路２２０は、ワイヤ２１７の両端（ノードＡ，Ｂ）に生じた電位差を検出し、当該電位差が所定値より大きくなった場合に、出力トランジスタ２０１に流れる電流を制限する。

ここで、特許文献１では、２組のダイオード群２２１，２２２の電位差における温度係数と、負荷電流が流れるワイヤ２１７の電気抵抗率の温度係数と、が同程度であることを利用して、ワイヤ２１７の抵抗成分が温度変化によって変動した場合でも、出力トランジスタ２０１に流れる過電流を精度良く制限することを特徴としている。

また、特許文献２，３には、関連する技術として過電流検出回路が開示されている（特許文献２における図４及び特許文献３におけるＦｉｇ．６参照）。特許文献２に示す過電流検出回路は、出力トランジスタＱ１と、出力トランジスタＱ１に並列に設けられたセンストランジスタＱ２と、センストランジスタＱ２に直列に接続された検出用抵抗ＲＳと、検出用抵抗ＲＳによって生成された電位としきい値電圧とを比較して過電流検出信号を出力する比較部（トランジスタ９，１０，Ｑ３，Ｑ４）と、を備える。

また、特許文献４には、関連する技術として過電流保護回路が開示されている（特許文献４におけるＦｉｇ．２参照）。特許文献４に示す過電流保護回路は、出力トランジスタ１１０と、出力トランジスタに並列に設けられたセンストランジスタ１１２と、センストランジスタ１１２に直列に接続されたセンス抵抗Ｒ１と、センス抵抗Ｒ１によって生成された電位と基準値とを比較するコンパレータ１２０と、コンパレータ１２０による比較結果に基づいて出力トランジスタの導通状態を制御する制限回路２０と、を備える。なお、センス抵抗Ｒ１は、メタル抵抗でもよいと記載されている。

特開２００８−２３６５２８号公報 特開２００５−３９５７３号公報 ＵＳＰ７，６２６，７９２Ｂ２ ＵＳＰ５，５７９，１９３ 特開平１０−２５６５４１号公報

しかし、特許文献１には、ワイヤ２１７と、ダイオード群２２１，２２２との配置関係については一切説明されていない。つまり、ワイヤ２１７の温度とダイオード群２２１，２２２の温度とを近付けることについて考慮されていない。

したがって、図１１に示すように、ワイヤ２１７とダイオード群２２１，２２２とが離れて配置された場合、ワイヤ２１７の温度とダイオード群２２１，２２２の温度とが異なってしまう可能性があった。それにより、特許文献１では、ワイヤ２１７の抵抗成分が温度変化によって変動した場合、出力トランジスタ２０１に流れる電流を精度良く制御することができないという問題があった。また、その影響により、特許文献１では、図１２に示すように、電流制限時における電流値が出力トランジスタ２０１の自己発熱の影響により変調してしまうという問題があった。

また、特許文献２についても、検出用抵抗ＲＳとトランジスタＱ３，Ｑ４との配置関係について一切説明されていない。つまり、特許文献２，３では、検出用抵抗ＲＳの温度とトランジスタＱ３，Ｑ４の温度とを近付けることについて考慮されていない。したがって、特許文献２では、検出用抵抗ＲＳの抵抗成分が温度変化によって変動した場合、出力トランジスタＱ１に流れる電流を精度良く検出することができないという問題があった。このことは、特許文献３においても同様のことが言える。

また、特許文献４についても、特許文献１〜３の場合と同様に、センス抵抗Ｒ１とコンパレータ１２０等との配置関係について一切説明されていない。つまり、特許文献４では、センス抵抗Ｒ１の温度とコンパレータ１２０等の温度とを近付けることについて考慮されていない。したがって、特許文献４では、センス抵抗ＲＳの抵抗成分が温度変化によって変動した場合、出力トランジスタ１１０に流れる電流を精度良く制御することができないという問題があった。

本発明にかかる電流制限回路は、電源から負荷に流れる電流を制御する出力トランジスタと、前記出力トランジスタに流れる電流に応じた電流が流れる電流センストランジスタと、前記電流センストランジスタに直列に接続されたセンス抵抗と、前記センス抵抗に流れる電流と前記センス抵抗の抵抗成分とによって当該センス抵抗の両端に生じた電位差を検出する電位差検出部と、前記電位差検出部に対して定電流を供給する定電流源と、前記電位差と前記定電流とによって生成された制御電圧に基づいて前記出力トランジスタの導通状態を制御する制御部と、を備え、前記センス抵抗は、前記電位差検出部を囲むように配設される。

上述のような回路構成により、温度変化が生じた場合でも、出力トランジスタに流れる電流を精度良く制御することができる。

本発明により、温度変化が生じた場合でも、出力トランジスタに流れる電流を精度良く制御することが可能な電流制限回路を提供することができる。

本発明の実施の形態１にかかる電流制限回路を示す図である。 本発明の実施の形態１にかかる電流制限回路の構成図である。 本発明の実施の形態１にかかる電流制限回路のレイアウト図である。 本発明の実施の形態２にかかる電流制限回路を示す図である。 本発明の実施の形態２にかかる電流制限回路のレイアウト図である。 本発明の実施の形態２にかかる電流制限回路に用いられるセンス抵抗のレイアウト図である。 本発明の実施の形態２にかかる電流制限回路に用いられるセンス抵抗のレイアウト図である。 本発明の実施の形態２にかかる電流制限回路のレイアウト図である。 本発明の実施の形態２にかかる電流制限回路のレイアウト図である。 従来技術の電流制限回路を示す図である。 従来技術の電流制限回路の構成図である。 電流制限回路の特性を示す図である。

以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。説明の明確化のため、必要に応じて重複説明は省略される。

実施の形態１
図１に、本発明の実施の形態にかかる電流制限回路１００を示す。図１に示す電流制限回路１００は、出力トランジスタ（以下、単にトランジスタと称す）ＭＮ０と、トランジスタ（電流センストランジスタ）ＭＮ１と、昇圧回路１５と、センス抵抗１８と、判定回路３０と、を備える。なお、本実施の形態では、トランジスタＭＮ０とトランジスタＭＮ１とが、ＮチャネルＭＯＳトランジスタである場合を例に説明する。

また、センス抵抗１８は、熱伝導率の高い金属によって構成される。具体的には、例えば、センス抵抗１８は、アルミニウム、銅およびこれらの少なくとも１つを主成分とする合金のいずれかで構成される。

まず、図１に示す回路の回路構成について説明する。トランジスタＭＮ０は、高電位側電源端子ＶＣＣと出力端子ＯＵＴとの間に設けられる。高電位側電源端子ＶＣＣには、高電位側電源１１が供給される。出力端子ＯＵＴと、低電位側電源端子ＧＮＤとの間には負荷１２が設けられる。

トランジスタＭＮ１は、高電位側電源端子ＶＣＣと出力端子ＯＵＴとの間に、トランジスタＭＮ０に並列に設けられる。昇圧回路１５の出力端子は、トランジスタＭＮ０のゲートと、トランジスタＭＮ１のゲートと、にそれぞれ接続される。センス抵抗１８は、トランジスタＭＮ１と出力端子ＯＵＴとの間に直列に接続される。具体的には、トランジスタＭＮ１のソースは、センス抵抗１８の一端（ノードＣ）に接続される。そして、センス抵抗１８の他端（ノードＢ）は、出力端子ＯＵＴに接続される。

判定回路３０は、ダイオード群（第１のダイオード群）２１と、ダイオード群（第２のダイオード群）２２と、電流源（第１の電流源）Ｉ１と、電流源（第２の電流源）Ｉ２と、増幅器２３と、トランジスタ（制御用トランジスタ）ＭＮ３と、を備える。ここで、ダイオード群２１，２２により電位差検出部を構成する。電流源Ｉ１，Ｉ２により定電流生成部を構成する。増幅器２３及びトランジスタＭＮ３により制御部を構成する。なお、本実施の形態では、トランジスタＭＮ３がＮチャネルＭＯＳトランジスタである場合を例に説明する。

ダイオード群２１は、高電位側電源端子ＶＣＣとセンス抵抗１８の他端（ノードＢ）との間に設けられる。電流源Ｉ１は、ダイオード群２１と高電位側電源端子ＶＣＣとの間に接続される。具体的には、高電位側電源端子ＶＣＣは、電流源Ｉ１の入力端子に接続される。電流源Ｉ１の出力端子は、ノードＤを介して、ダイオード群２１の一端（アノード側）に接続される。ダイオード群２１の他端（カソード側）は、センス抵抗１８の他端（ノードＢ）に接続される。

ダイオード群２２は、高電位側電源端子ＶＣＣとセンス抵抗１８の一端（ノードＣ）との間に設けられる。電流源Ｉ２は、ダイオード群２２と高電位側電源端子ＶＣＣとの間に接続される。具体的には、高電位側電源端子ＶＣＣは、電流源Ｉ２の入力端子に接続される。電流源Ｉ２の出力端子は、ノードＥを介して、ダイオード群２２の一端（アノード側）に接続される。ダイオード群２２の他端（カソード側）は、センス抵抗１８の一端（ノードＣ）に接続される。

ダイオード群２１は、アノード及びカソードがそれぞれ共通に並列接続されたＸ（Ｘは１以上の整数）個のダイオードを一組として、Ｌ（Ｌは１以上の整数）組のダイオードが順方向に直列に接続される。ダイオード群２２は、アノード及びカソードがそれぞれ共通に並列接続されたＹ（Ｙは１以上の整数）個のダイオードを一組として、Ｌ組のダイオードが順方向に直列に接続される。

ここで、判定回路３０は、電流源Ｉ１と電流源Ｉ２との電流比をＭ：Ｎ（Ｍ、Ｎは整数）とした場合、Ｍ・Ｙ／Ｎ／Ｘ＞１を満たすように構成されることが望ましい。その理由については後述する。

増幅器２３では、反転入力端子がノードＤに接続され、非反転入力端子がノードＥに接続され、出力端子がトランジスタＭＮ３のゲートに接続される。トランジスタＭＮ３は、トランジスタＭＮ０のゲート−ソース間に設けられる。

次に、図１に示す回路の動作について説明する。トランジスタＭＮ０は、高電位側電源１１から負荷１２に流れる電流を制御するスイッチの機能を有する。トランジスタＭＮ１のソース−ドレイン間には、トランジスタＭＮ０のソース−ドレイン間に流れる電流に応じた電流が流れる。昇圧回路１５は、トランジスタＭＮ０及びトランジスタＭＮ１に流れる電流を制御する。具体的には、トランジスタＭＮ０，ＭＮ１をオフに制御する場合、昇圧回路１５は、低電圧の制御信号を各トランジスタのゲートに印加する。一方、トランジスタＭＮ０，ＭＮ１をオンに制御する場合、昇圧回路１５は、高電圧の制御信号を各トランジスタのゲートに印加する。

なお、トランジスタＭＮ１に流れる電流は、センス抵抗１８を介して、出力端子ＯＵＴに向けて流れる。このとき、センス抵抗１８の両端（ノードＢ，Ｃ間）には、当該センス抵抗１８に流れる電流の電流値と、当該センス抵抗１８の抵抗値と、に応じた電位差が生じる。

判定回路３０は、センス抵抗１８の両端に生じる電位差を検出し、当該電位差が所定値よりも大きくなった場合に、トランジスタＭＮ０に流れる電流を制限する機能を有する。例えば、負荷１２に流れる電流（負荷電流）が通常の範囲内である場合、センス抵抗１８の両端（ノードＢ，Ｃ間）の電位差は小さい。このとき、判定回路３０は、ノードＥの電位がノードＤの電位以下になるように構成されている。換言すると、増幅器２３の非反転入力端子の電位は、増幅器２３の反転入力端子の電位よりも小さくなる。それにより、増幅器２３がトランジスタＭＮ３のゲートに対して印加する電位は低下するため、トランジスタＭＮ３はオフする。したがって、トランジスタＭＮ０のゲートに蓄積された電荷は、トランジスタＭＮ３を介して放電されることはない。つまり、トランジスタＭＮ０は、トランジスタＭＮ３の影響を受けることなく動作する。

一方、負荷電流が通常の範囲を超えた場合、つまり、トランジスタＭＮ０に流れる電流が基準値（出力電流制限値）より大きくなった場合、センス抵抗１８の両端の電位差は所定値よりも大きくなる。このとき、判定回路３０は、ノードＥの電位がノードＤの電位よりも大きくなるように構成されている。換言すると、増幅器２３の非反転入力端子の電位は、増幅器２３の反転入力端子の電位よりも大きくなる。それにより、増幅器２３がトランジスタＭＮ３のゲートに対して印加する電位が上昇する。トランジスタＭＮ３は、ゲート−ソース間電圧の上昇に応じて、ソース−ドレイン間の抵抗成分が小さくなる。したがって、トランジスタＭＮ０のゲート電圧は低下する。つまり、トランジスタＭＮ０に流れる電流は、トランジスタＭＮ３の影響を受けて制限される。

このような回路構成において、センス抵抗１８の抵抗成分が温度変化によって変動する可能性がある。本実施の形態にかかる電流制限回路は、センス抵抗１８の抵抗成分が温度変化によって変動した場合でも、出力トランジスタＭＮ０に流れる電流を精度良く制御することが可能である。

具体的には、本実施の形態にかかる電流制限回路１００は、ダイオード群２１，２２の温度と、センス抵抗１８の温度が同程度である場合、出力電流制限値の変動を抑制することができる。なお、定電流を流した２組のダイオード群の電位差における温度係数が、金属の電気抵抗率の温度係数と同程度であることが判明している。したがって、本実施の形態にかかる電流制限回路１００は、２組のダイオード群２１，２２を備えた判定回路３０を用いて、金属性のセンス抵抗１８の電位差を検出することにより、互いの温度変化の影響を相殺し、出力電流制限値の変動を抑制している。

負荷電流Ｉａが出力電流制限値に一致する場合、以下の式が成り立つ。
Ｌ・ｋ／ｑ・（Ｔ＋２７３）・ｌｎ（Ｍ・Ｉ／Ｘ／Ｉｓ）−Ｌ・ｋ／ｑ・（Ｔ＋２７３）・ｌｎ（Ｎ・Ｉ／Ｙ／Ｉｓ）＝Ｉａ・Ｒ・｛１＋ｔｃ・（Ｔ−２５）｝ −−−−−式（１）
ただし、ｋはボルツマン定数、ｑは電子運動エネルギー、Ｔは摂氏温度、Ｉｓはダイオードの飽和電流、ｔｃはセンス抵抗１８を構成する金属の温度係数である。

式（１）から負荷電流Ｉａを求めると、以下の式のように表される。
Ｉａ＝Ｌ・ｋ／ｑ・（Ｔ＋２７３）・ｌｎ（Ｍ・Ｙ／Ｎ／Ｘ）／Ｒ／｛１＋ｔｃ・（Ｔ−２５）｝ −−−−−式（２）

式（２）において、Ｉａ＞０でなければならないため、Ｍ・Ｙ／Ｎ／Ｘ＞１を満たす必要がある。この条件を満たすように各ダイオード群及び各電流源を構成することにより、センス抵抗１８の抵抗成分が温度変化によって変動した場合でも、出力電流制限値の変動を抑制することが可能である。つまり、本実施の形態にかかる電流制限回路は、トランジスタＭＮ０に流れる電流を精度良く制御することが可能である。

図２は、本実施の形態にかかる電流制限回路１００のレイアウト図である。図２に示すように、紙面中央において、ダイパッド５０上に半導体チップ５１が配置されている。半導体チップ５１において、紙面上方にトランジスタＭＮ０が配置され、紙面下方に判定回路３０が配置される。また、半導体チップ５１の上辺及び下辺に沿って、それぞれ６個のリード５２が並列に配置されている。図２の例では、半導体チップ５１の上辺のリード５２のうち、左から２番目のリードが出力端子ＯＵＴである。出力端子ＯＵＴとトランジスタＭＮ０とがワイヤ１７を介して接続されている。

ここで、本実施の形態にかかる電流制限回路１００は、図２に示すように、トランジスタＭＮ１及びセンス抵抗１８と、ダイオード群２１，２２と、を同じ領域内に配置する。言い換えると、本実施の形態にかかる電流制限回路１００は、トランジスタＭＮ１及びセンス抵抗１８と、ダイオード群２１，２２と、を近傍に配置する。なお、本実施の形態にかかる電流制限回路１００では、トランジスタＭＮ０と、トランジスタＭＮ１及びセンス抵抗１８と、が異なる信号経路上に設けられている。したがって、センス抵抗１８の配置の自由度が高く、当該センス抵抗１８をダイオード群２１，２２の近傍に配置しやすい。

また、センス抵抗１８の両端（ノードＢ，Ｃ）は、それぞれダイオード群２１、２２のカソード側に接続されている。したがって、センス抵抗１８に熱伝導率の高い金属抵抗（例えば、アルミ抵抗）を用いることにより、センス抵抗１８の温度をダイオード群２１、２２に伝導することができる。それにより、センス抵抗１８の温度とダイオード群２１，２２の温度とを同程度の温度に近付けることができる。さらに、センス抵抗１８の両端は、トランジスタＭＮ０，ＭＮ１のソースとも接続されている。したがって、センス抵抗１８の温度は発熱体であるトランジスタＭＮ０と同程度の温度になる。つまり、本実施の形態にかかる電流制限回路１００は、センス抵抗１８と、ダイオード群２１，２２と、トランジスタＭＮ０，ＭＮ１とが、いずれも同程度の温度であるため、トランジスタＭＮ０に流れる電流を精度良く制御することが可能である。

図３は、本実施の形態にかかる電流制限回路１００のレイアウトの一例を示す図である。図３に示すように、紙面の上方にトランジスタＭＮ０が配置される。トランジスタＭＮ０の下辺において、上向きに開口している凹部にトランジスタＭＮ１が配置される。紙面の下方の判定回路３０領域において、ダイオード群２１，２２が配置される。そして、トランジスタＭＮ０とトランジスタＭＮ１とを接続するセンス抵抗１８は、判定回路３０領域内に、ダイオード群２１，２２を囲むように配置されている。これにより、センス抵抗１８の熱がダイオード群２１，２２の周辺に向かって放熱されるため、ダイオード群２１，２２の温度をよりセンス抵抗１８の温度に近づけることができる。

このように、本実施の形態にかかる電流制限回路１００は、センス抵抗１８をダイオード群２１、２２の近傍に配置するため、ダイオード群２１，２２の温度と、センス抵抗１８の温度と、を同等程度まで近付けることができる。特に、本実施の形態にかかる電流制限回路１００は、センス抵抗１８を、ダイオード群２１、２２を囲むように配置するため、ダイオード群２１，２２の温度と、センス抵抗１８の温度と、をさらに近付けることができる。それにより、本実施の形態にかかる電流制限回路１００は、センス抵抗１８の抵抗成分が温度変化によって変動した場合でも、トランジスタＭＮ０に流れる電流を精度良く制御することが可能である。

実施の形態２
実施の形態１に示す電流制限回路１００は、高電位側電源端子ＶＣＣと出力端子ＯＵＴとの間に設けられたダイオード群２１，２２によって、温度特性の改善を行っている。しかし、実施の形態１に示す電流制限回路１００では、特にダイオードを縦積みする場合、高電位側電源１１の電圧レベルが低い状態での動作が困難となる。そこで、本実施の形態にかかる電流制限回路１０１は、ダイオード群２１，２２を用いない回路構成を採用している。

図４は、実施の形態２にかかる電流制限回路１０１の回路図である。図４に示す回路は、ダイオード群２１，２２、電流源Ｉ１，Ｉ２及び増幅器２３の代わりに、トランジスタ（第１の電位差検出用トランジスタ）ＭＮ４と、トランジスタ（第２の電位差検出用トランジスタ）ＭＮ５と、トランジスタ（第１の定電流トランジスタ）ＭＰ４と、トランジスタ（第２の定電流トランジスタ）ＭＰ５と、を備える。ここで、トランジスタＭＰ４，ＭＰ５により定電流生成部を構成する。トランジスタＭＮ４，ＭＮ５により電位差検出部を構成する。トランジスタＭＮ３により制御部を構成する。そして、当該定電流生成部と当該電位差検出部と当該制御部とにより判定回路３１を構成する。なお、本実施の形態では、トランジスタＭＮ４，ＭＮ５がＮチャネルＭＯＳトランジスタである場合を例に説明する。また、本実施の形態では、トランジスタＭＰ４，ＭＰ５がＰチャネルＭＯＳトランジスタである場合を例に説明する。

図４に示す回路の回路構成について説明する。トランジスタＭＰ４，ＭＰ５は、カレントミラーを構成する。トランジスタＭＰ４，ＭＰ５のソースは、高電位側電源端子ＶＣＣに接続される。トランジスタＭＰ４，ＭＰ５のゲートには、定電流バイアスが印加される。トランジスタＭＰ４のドレインは、ノードＤを介して、トランジスタＭＮ４のドレイン及びゲートと、トランジスタＭＮ５のゲートと、に接続される。トランジスタＭＮ４のソースは、センス抵抗１８の他端（ノードＢ）に接続される。トランジスタＭＰ５のドレインは、ノードＥを介して、トランジスタＭＮ５のドレインと、トランジスタＭＮ３のゲートと、に接続される。トランジスタＭＮ５のソースは、センス抵抗１８の一端（ノードＣ）に接続される。トランジスタＭＮ３は、トランジスタＭＮ０のゲート−ソース間に接続される。その他の回路構成は、図１の場合と同様であるため、説明を省略する。

次に、図４に示す回路の動作について説明する。判定回路３１において、トランジスタＭＮ４のゲート−ソース間電圧（ＶＧＳ４と称す）と、トランジスタＭＮ５のゲート−ソース間電圧（ＶＧＳ５と称す）の差電圧（ＶＧＳ４−ＶＧＳ５）に基づいて電流検出が行われる。

図１の場合と同様に、負荷電流が通常の範囲内である場合、センス抵抗１８の両端（ノードＢ，Ｃ間）の電位差は小さい。このとき、ノードＥの電位は低下する。そのため、トランジスタＭＮ３はオフする。したがて、トランジスタＭＮ０のゲートに蓄積された電荷は、トランジスタＭＮ３を介して放電されることはない。つまり、トランジスタＭＮ０は、トランジスタＭＮ３の影響を受けることなく動作する。

一方、負荷電流が通常の範囲を超えた場合、つまり、トランジスタＭＮ０に流れる電流が出力電流制限値より大きくなった場合、センス抵抗１８の両端の電位差は所定値よりも大きくなる。このとき、ノードＥの電位は上昇する。そのため、トランジスタＭＮ３は、ゲート−ソース間電圧の上昇に応じて、ソース−ドレイン間の抵抗成分が小さくなる。したがって、トランジスタＭＮ０のゲート電圧は低下する。つまり、トランジスタＭＮ０に流れる電流は、トランジスタＭＮ３の影響を受けて制限される。

なお、図４に示す電流制限回路１０１は、トランジスタＭＮ５及びトランジスタＭＮ６のゲート−ソース間電圧差（ＶＧＳ４−ＶＧＳ５）の温度と、センス抵抗１８の温度が同程度である場合、出力電流制限値の変動を抑制することができる。

ここで、本実施の形態にかかる電流制限回路１０１は、トランジスタＭＮ１及びセンス抵抗１８と、トランジスタＭＮ４，ＭＮ５と、を同じ領域内に配置する。言い換えると、本実施の形態にかかる電流制限回路１０１は、トランジスタＭＮ１及びセンス抵抗１８と、トランジスタＭＮ４，ＭＮ５と、を近傍に配置する。なお、本実施の形態にかかる電流制限回路１０１では、トランジスタＭＮ０と、トランジスタＭＮ１及びセンス抵抗１８と、が異なる信号経路上に設けられている。したがって、センス抵抗１８の配置の自由度が高く、当該センス抵抗１８をトランジスタＭＮ４，ＭＮ５の近傍に配置しやすい。

また、センス抵抗１８の両端（ノードＢ，Ｃ）は、それぞれトランジスタＭＮ４，ＭＮ５のソース側に接続されている。したがって、センス抵抗１８に熱伝導率の高い金属抵抗（例えば、アルミ抵抗）を用いることにより、センス抵抗１８の温度をトランジスタＭＮ４，ＭＮ５に伝導することができる。それにより、センス抵抗１８の温度とトランジスタＭＮ４，ＭＮ５の温度とを同程度の温度に近付けることができる。さらに、センス抵抗１８の両端は、トランジスタＭＮ０，ＭＮ１のソースとも接続されている。したがって、センス抵抗１８の温度は発熱体であるトランジスタＭＮ０と同程度の温度になる。つまり、本実施の形態にかかる電流制限回路１０１は、センス抵抗１８と、トランジスタＭＮ４，ＭＮ５と、トランジスタＭＮ０，ＭＮ１とが、いずれも同程度の温度であるため、トランジスタＭＮ０に流れる電流を精度良く制御することが可能である。

図５は、本実施の形態にかかる電流制限回路１０１のレイアウトの一例を示す図である。図５に示すように、紙面の上方にトランジスタＭＮ０が配置される。トランジスタＭＮ０の下辺において、上方に開口している凹部にトランジスタＭＮ１が配置される。紙面の下方の判定回路３１領域において、トランジスタＭＮ４，ＭＮ５が配置される。そして、トランジスタＭＮ０とトランジスタＭＮ１とを接続するセンス抵抗１８は、判定回路３１領域内に、トランジスタＭＮ４，ＭＮ５を囲むように配置されている。これにより、センス抵抗１８の熱がトランジスタＭＮ４，ＭＮ５の周辺に向かって放熱されるため、トランジスタＭＮ４，ＭＮ５の温度をよりセンス抵抗１８の温度に近づけることができる。

このように、本実施の形態にかかる電流制限回路１０１は、センス抵抗１８をトランジスタＭＮ４，ＭＮ５の近傍に配置するため、トランジスタＭＮ４，ＭＮ５の温度と、センス抵抗１８の温度と、を同等程度まで近付けることができる。特に、本実施の形態にかかる電流制限回路１０１は、センス抵抗１８を、トランジスタＭＮ４，ＭＮ５を囲むように配置するため、トランジスタＭＮ４，ＭＮ５の温度と、センス抵抗１８の温度と、をさらに近付けることができる。それにより、本実施の形態にかかる電流制限回路１０１は、センス抵抗１８の抵抗成分が温度変化によって変動した場合でも、トランジスタＭＮ０に流れる電流を精度良く制御することが可能である。

図６及び図７は、センス抵抗１８のレイアウトの一例を示す図である。図６に示すように、センス抵抗１８は、判定回路３１領域内において、トランジスタＭＮ４，ＭＮ５を囲むように曲げレイアウトによって配置される。換言すると、センス抵抗１８は、判定回路３１領域内において、トランジスタＭＮ４，ＭＮ５に対する近接部と離間部とを繰り返すようにジグザグ状に形成される。なお、センス抵抗１８は、必ずしも直角に曲がっている必要はなく、湾曲していても良い。また、図７に示すように、センス抵抗１８は、ダミーの放熱用フィン５３と一体に形成され、トランジスタＭＮ４，ＭＮ５を囲むように配置されている。なお、図７の例では、放熱用フィン５３は、一端がセンス抵抗の一部に接続され、他端がいずれにも接続されない。また、放熱用フィン５３は、トランジスタＭＮ４，ＭＮ５に向けて放熱するための用途として配置されている。また、放熱用フィン５３は、センス抵抗１８と同じ金属によって形成される。このようなレイアウトにより、センス抵抗１８からトランジスタＭＮ４，ＭＮ５の周辺に向けた放熱を増加させることができる。つまり、トランジスタＭＮ４，ＭＮ５の温度をよりセンス抵抗１８の温度に近付けることができる。なお、このようなレイアウトは、図１に示す回路にも適用可能である。

図８は、図５をより実際のレイアウトに近い模式図として表している。図８に示すように、センス抵抗１８に用いられる金属抵抗は、トランジスタＭＮ０，ＭＮ１のソース電極を形成する金属（例えばアルミ）と、同一の製造工程において形成される。したがって、センス抵抗１８とトランジスタＭＮ０，ＭＮ１のソース電極とは、連続した１つの金属として形成されている。そのため、互いの温度を近づけることが可能である。

図９は、本実施の形態にかかる電流制限回路１０１のレイアウトの一例を示す図である。図９に示すように、紙面の上方にトランジスタＭＮ０が配置される。トランジスタＭＮ０の下辺において、上方に開口した凹部に、トランジスタＭＮ１に加え、さらにトランジスタＭＮ４，ＭＮ５が配置される。トランジスタＭＮ０とトランジスタＭＮ１とを接続するセンス抵抗１８は、判定回路３１領域内に、トランジスタＭＮ０の凹部を閉じるように配置されている。これにより、トランジスタＭＮ４，ＭＮ５は、出力トランジスタＭＮ０からの放熱の影響を強く受ける。また、センス抵抗１８も熱伝導率が高いため、出力トランジスタＭＮ０からの放熱の影響を強く受ける。したがって、本実施の形態にかかる電流制限回路１０１は、センス抵抗１８と、トランジスタＭＮ４，ＭＮ５と、トランジスタＭＮ０，ＭＮ１とが、いずれも同程度の温度となるため、トランジスタＭＮ０に流れる電流を精度良く制御することが可能である。

以上のように、上記実施の形態にかかる電流制限回路は、センス抵抗１８を、温度補正を行う素子（電位差検出部）の近傍に配置する。それにより、上記実施の形態にかかる電流制限回路は、当該素子の温度と、センス抵抗１８の温度と、を同等程度まで近付けることができる。特に、上記実施の形態にかかる電流制限回路は、センス抵抗１８を、温度補正を行う素子を囲むように配置する。それにより、上記実施の形態にかかる電流制限回路は、当該素子の温度と、センス抵抗１８の温度と、をさらに近付けることができる。それにより、上記実施の形態にかかる電流制限回路は、センス抵抗１８の抵抗成分が温度変化によって変動した場合でも、出力電流制限値の変動を抑制することが可能である。つまり、上記実施の形態にかかる電流制限回路は、センス抵抗１８の抵抗成分が温度変化によって変動した場合でも、出力トランジスタに流れる電流を精度良く制御することが可能である。

なお、特許文献５には、関連する技術として負荷駆動回路が開示されている（特許文献５における図１参照）。特許文献５に示す負荷駆動回路は、メインＬＤＭＯＳ（出力トランジスタ）２と、メインＬＤＭＯＳ２に並列に設けられたセンスＬＤＭＯＳ（センス抵抗）３と、センスＬＤＭＯＳ３に直列に接続されたセンス抵抗４と、を備え、センス抵抗４によって生成された電位に基づいて負荷電流を検出する。そして、センス抵抗４は、メインＬＤＭＯＳ２とセンスＬＤＭＯＳ３との間に配置される（特許文献５における図１０）。また、センス抵抗４としてＣｒＳｉ薄膜抵抗を用いても良いと記載されている。一方、本実施の形態にかかる電流制限回路では、特許文献５の場合と異なり、特に、センス抵抗１８と、センス抵抗１８の両端に生じた電位差を検出する電位差検出部と、を近接配置することを特徴とする。さらに、本実施の形態にかかる電流制限回路では、センス抵抗１８が、電位差検出部を囲むように配設されるため、センス抵抗１８から電位差検出部に向けた放熱を増加させることができる。つまり、センス抵抗１８の温度と電位差検出部の温度とをさらに近付けることができる。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。上記実施の形態では、出力端子ＯＵＴと低電位側電源端子ＧＮＤとの間に負荷１２が接続され、トランジスタＭＮ０がハイサイドスイッチとして用いられた場合を例に説明したが、これに限られない。トランジスタＭＮ０がローサイドスイッチとして用いられる回路構成にも適宜変更可能である。この場合、出力端子ＯＵＴと低電位側電源端子ＧＮＤとは直接接続される。そして、高電位側電源端子ＶＣＣと高電位側電源１１との間に負荷１２が設けられる。

１１ 高電位側電源
１２ 負荷
１５ 昇圧回路
１７ ワイヤ
１８ センス抵抗
２１，２２ ダイオード群
２３ 増幅器
３０，３１ 判定回路
５０ ダイパッド
５１ 半導体チップ
５２ リード
５３ 放熱用フィン
１００，１０１ 電流制限回路
Ｉ１、Ｉ２ 電流源
ＭＮ０ 出力トランジスタ
ＭＮ１，ＭＮ３，ＭＮ４，ＭＮ５ トランジスタ
ＭＰ４，ＭＰ５ トランジスタ

Claims (9)

1. 電源から負荷に流れる電流を制御する出力トランジスタと、
   前記出力トランジスタに流れる電流に応じた電流が流れる電流センストランジスタと、
   前記電流センストランジスタに直列に接続されたセンス抵抗と、
   前記センス抵抗に流れる電流と前記センス抵抗の抵抗成分とによって当該センス抵抗の両端に生じた電位差を検出する電位差検出部と、
   前記電位差検出部に対して定電流を供給する定電流生成部と、
   前記電位差と前記定電流とによって生成された制御電圧に基づいて前記出力トランジスタの導通状態を制御する制御部と、を備え、
   前記センス抵抗は、第１端子が前記電位差検出部の第１端子に接続され、第２端子が前記電位差検出部の第２端子に接続され、且つ前記電位差検出部を囲むように配設された電流制限回路。
2. 前記センス抵抗は、
   アルミニウム、銅およびこれらの少なくとも１つを主成分とする合金のいずれかによって構成される、請求項１に記載の電流制限回路。
3. 前記センス抵抗は、
   前記電位差検出部に対する近接部と離間部とを繰り返すようにジグザグ状に形成される、請求項１又は２に記載の電流制限回路。
4. 前記センス抵抗に一端が接続された放熱用フィンを更に有し、
   前記センス抵抗と前記放熱用フィンは一体に形成される、請求項１〜３のいずれか一項に記載の電流制限回路。
5. 前記センス抵抗及び前記電位差検出部は、出力トランジスタに近接配置される、請求項１〜４のいずれか一項に記載の電流制限回路。
6. 前記定電流生成部は、
   第１及び第２の電流源を備え、
   前記電位差検出部は、
   前記第１の電流源と前記センス抵抗の前記第１端子との間に設けられた第１のダイオード群と、
   前記第２の電流源と前記センス抵抗の前記第２端子との間に設けられた第２のダイオード群と、を備え、
   前記電位差検出部の前記第１端子は、前記第１のダイオード群のカソード側であり、前記電位差検出部の前記第２端子は、前記第２のダイオード群のカソード側である、請求項１〜５のいずれか一項に記載の電流制限回路。
7. 前記制御部は、
   前記制御電圧を生成する増幅器と、
   前記出力トランジスタのゲート−ソース間に設けられ、前記制御電圧に基づいて導通状態が制御される制御用トランジスタと、を備えた請求項６に記載の電流制限回路。
8. 前記定電流生成部は、
   第１及び第２の定電流トランジスタを備え、
   前記電位差検出部は、
   前記第１の定電流トランジスタと前記センス抵抗の前記第１端子との間に設けられた第１の電位差検出用トランジスタと、
   前記第２の定電流トランジスタと前記センス抵抗の前記第２端子との間に設けられ、前記第１の電位差検出用トランジスタにカレントミラー接続された第２の電位差検出用トランジスタと、を備え、
   前記電位差検出部の前記第１端子は、前記第１の電位差検出用トランジスタのソースであり、前記電位差検出部の前記第２端子は、前記第２の電位差検出用トランジスタのソースである、請求項１〜５のいずれか一項に記載の電流制限回路。
9. 前記制御部は、
   前記出力トランジスタのゲート−ソース間に設けられ、前記第２の電位差検出用トランジスタのドレイン電圧に基づいて導通状態が制御される制御用トランジスタを備えた請求項８に記載の電流制限回路。

Images