JP5585732B2 - ゲート駆動装置 - Google Patents

Description

本発明は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ ｇａｔｅ ｂｉｐｏｌａｒ ｔｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）等の入力容量の大きな能動素子のゲートを駆動するゲート駆動装置に関する。

この種のゲート駆動装置としては、種々の構成を有するものが提案され、例えば特許文献１や特許文献２に記載のものが知られている。
特許文献１には、ＩＧＢＴによりコイルの１次側巻線に流す電流を制御し、コイルの２次側巻線に接続されたプラグによる点火を制御するとともに、バッテリ電圧低下時のオン電圧の低減および通電開始時間の確保の両立を図るようにした装置が記載されている。

特許文献２には、図１１に示すように、負荷をインダクタンスＬとし、電流センス機能を有するＩＧＢＴ等の能動素子のゲートをコントロールＩＣ４で駆動するようにしたゲート駆動装置が記載されている。
このゲート駆動装置の場合には、外部電源としてのバッテリの電源電圧Ｖｂａｔｔが印加される電源ライン１と、グランドｇｎｄに接続されたグランドライン２との間に、負荷としてのインダクタンスＬとＩＧＢＴ３とが直列に接続されている。

そして、コントロールＩＣ４及びＩＣ４のクランプ電圧以上の電圧がポイントＡ−Ｂ間に印加されたときの電流制限抵抗ＲＢが、インダクタンスＬ及びＩＧＢＴ３と並列に接続されている。このコントロールＩＣ４には、ＩＧＢＴ３の電流センス端子ｓから出力される電流センス電圧Ｖｓｎｓが入力されている。また、コントロールＩＣ４から出力されるゲート電圧ＶｇがＩＧＢＴ３のゲートに供給されている。

さらに、電流制限抵抗ＲＢ及びコントロールＩＣ４の直列回路と並列にインダクタンスＬからの高周波ノイズを除去するノイズ除去用コンデンサＣ１が接続されている。また、このコントロールＩＣ４には、その電源ライン１側及びグランドライン２側にバイパスコンデンサＣ２が並列接続されている。なお、Ｌ１及びＬ２は電源ライン１及びグランドライン２の配線インダクタンスである。

図１１に示すコントロールＩＣ４のＩＧＢＴ３の駆動制御に係る部分の具体的な構成を、図１２に示す。
コントロールＩＣ４は、図１２に示すように、内部電源電圧Ｖｄｃ０が印加される電源ライン１１とグランドｇｎｄに接続されるグランドライン１２との間に、定電流源５、Ｐ型のＭＯＳトランジスタＭ１、およびＮ型のＭＯＳトランジスタＭ３が直列に接続されている。ＭＯＳトランジスタＭ３には、電流制御用のＰ型のＭＯＳトランジスタＭ２が並列に接続されている。ＭＯＳトランジスタＭ１〜Ｍ３には、寄生のボディダイオードＤ１〜Ｄ３が並列に接続されている。また、オペアンプ６および抵抗Ｒ１、Ｒ２は誤差増幅器を構成し、ＭＯＳトランジスタＭ２のゲート電圧を制御するようになっている。

このような構成のコントロールＩＣ４では、図１１に示すコントロールＩＣ４に入力される制御信号Ｓｉｎに同期したスイッチ信号ＳＷｐ、ＳＷｎでＭＯＳトランジスタＭ１、Ｍ３をオンオフ制御し、ＩＧＢＴ３の充放電を制御する。すなわち、ＭＯＳトランジスタＭ１がオンのときにＩＧＢＴ３を充電させ、ＭＯＳトランジスタＭ１がオフのときにＩＧＢＴ３を放電させる。 オペアンプ６は、ＩＧＢＴ３の電流センス端子Ｓから入力されるセンス電流をセンス抵抗で電圧に変換された電流センス電圧Ｖｓｎｓが参照電圧Ｖｒｅｆと等しくなるように、ＭＯＳトランジスタＭ２のゲート電圧を制御し、これによりＩＧＢＴ３のゲート電圧Ｖｇを制御してＩＧＢＴ３のコレクタ電流Ｉｃを制御している。

ところで、バッテリ電圧Ｖｂａｔｔの振幅がバッテリリップルに起因して変動すると、図１１に示すポイントＡ−Ｂ間の電圧が、バッテリ電圧Ｖｂａｔｔの立ち下がり時点で、配線インダクタンスＬ１及びＬ２とコンデンサＣ１とで構成される共振回路によって瞬間的な電圧降下が発生する。そして、瞬間的な電圧降下は、ＩＧＢＴ３のコレクタ電流Ｉｃの増大とともに徐々に増大し、コントロールＩＣ４の最低動作電源電圧を瞬間的に下回ることになる。

しかし、コントロールＩＣ４と並列にバイパスコンデンサＣ２が接続されているので、このバイパスコンデンサＣ２と電流制限抵抗ＲＢとでローパスフィルタが構成される。このローパスフィルタ効果によって、バイパスコンデンサＣ２の両端の電圧は、緩やかな減少及び増加を繰り返すことになる。このため、コントロールＩＣ４の内部電源電圧Ｖｄｃは、コントロールＩＣ４の最低動作電源電圧を十分に上回るほぼ一定電圧を保持する。

ところで、部品点数の削減の目的で、バイパスコンデンサＣ２を削除した場合には、ローパスフィルタ効果を発生することができなくなる。このため、図１１に示すコントロールＩＣ４のポイントＣ−Ｂ間の電圧は、ポイントＡ−Ｂ間の電圧と同一波形となる。したがって、内部電源電圧Ｖｄｃが瞬間的に大きな電圧降下を生じることになり、ＩＧＢＴ３のゲート電圧Ｖｇも瞬間的に大きな電圧降下を生じる。これに応じてＩＧＢＴ３を流れる電流Ｉｃに急峻な変化を与えることになり、負荷となるインダクタンスＬで電流変化に比例した誘起電圧を発生してしまう。

このゲート電圧Ｖｇに瞬間的に大きな電圧降下を生じる理由は２つある。
第１の理由は、コントロールＩＣ４の内部電源電圧Ｖｄｃとゲート電圧Ｖｇとの関係が一時的にＶｄｃ＜Ｖｇとなり、ＩＧＢＴ３のゲートに蓄積されているゲート電荷がＭＯＳトランジスタＭ１の寄生のボディダイオードＤ１を介して電源ライン１１側に流出することによるものである。第２の理由は、電流制限制御中の急峻な電圧降下であれば、ＭＯＳトランジスタＭ２を介してＩＧＢＴ３のゲートに蓄積されているゲート電荷がグランドライン１２に流出することによるものである。

特開２００８−２９１７２８号公報 特開２０１０−２８８４４４号公報

このように、バイパスコンデンサＣ２を削除するには、上記の課題を解決する必要があり、これを改善するために図１３に示すようなコントロールＩＣ４ａが知られている（特許文献２参照）。
このコントロールＩＣ４ａは、図１３に示すように、図１２に示すコントロールＩＣ４を基本構成とし、さらに以下の構成要素を追加するようにした。

すなわち、内部電源ライン１１に介挿される抵抗Ｒ３およびダイオードＤ１１からなる並列回路と、電圧低下抑制回路８０とを追加した。また、定電流源５とＭＯＳトランジスタＭ１の直列回路に並列に接続したダイオードＤ１２と、オペアンプ６の出力端子とＭＯＳトランジスタＭ２のゲートとの間に介挿した抵抗Ｒ４とを追加した。
電圧低下抑制回路８０は、内部電源電圧Ｖｄｃ０の瞬間的な電圧降下を検出する低電圧検出回路８と、この低電圧検出回路８が電圧降下を検出したときに直ちにオフするＭＯＳトランジスタＭ４と、を備えている。ＭＯＳトランジスタＭ４には、寄生のボディダイオードＤ４が並列に接続されている。

このような構成のコントロールＩＣ４ａでは、バッテリ電圧Ｖｂａｔｔの振幅がバッテリリップルに起因して変動すると、これに応じてコントロールＩＣ４ａの内部電源電圧Ｖｄｃ０が、その立ち下がり時点に瞬間的なオーバーシュートを生じることになる。この内部電源電圧Ｖｄｃ０のオーバーシュートはＩＧＢＴ３のコレクタ電流Ｉｃの増大と共に大きくなり、終いにはコントロールＩＣ４の最低動作電圧を下回る。

すなわち、配線インダクタンスＬ１、Ｌ２とノイズ除去用コンデンサＣ１との共振により、端子間電圧Ｖａｂが低下する。この影響で内部電源電圧Ｖｄｃ０が低下し、瞬間的にコントロールＩＣ４ａの最低動作電圧未満に低下する状態になる。
ところが、低電圧検出回路８は、その内部電源電圧Ｖｄｃ０の瞬間的な電圧降下を検出し、その検出に基づきＭＯＳトランジスタＭ４を直ちにオフする。このため、ＩＧＢＴ３のゲートに蓄積されている電荷がＭＯＳトランジスタＭ２、Ｍ４を通じてグランドライン１２に放電されることを確実に防止できる。この結果、ＩＧＢＴ３は、オン状態を継続できる。

一方、内部電源電圧Ｖｄｃ０の瞬間的な低下により、内部電源電圧Ｖｄｃ０がＩＧＢＴ３のゲート電圧Ｖｇより小さくなると、ＩＧＢＴ３のゲートに蓄積されている電荷が、ＭＯＳトランジスタＭ１の寄生のボディダイオードＤ１（またはダイオードＤ１２）を通じて電源ライン１１に流出することになる。
しかし、電源ライン１１には、ダイオードＤ１１と抵抗Ｒ３の並列回路が介挿されている。このため、ダイオードＤ１１は、電源ライン１１に接続される内部電源回路（図示せず）へのゲート電荷の流出を阻止する。また、抵抗Ｒ３は、ＩＧＢＴ３のゲート容量との間でローパスフィルタを構成するので、ゲート電荷の内部電源回路への瞬間的な移動を防止するとともに、内部電源に接続される回路が動作出来る最低限の電流を供給する。

以上のように、図１３に示すコントロールＩＣ４ａでは、内部電源電圧Ｖｄｃ０の瞬間的な電圧降下を生じたときに、ＩＧＢＴ３のゲート電荷の内部電源回路側への流出及びグランドライン１２への流出の双方を確実に抑制できる。このため、ＩＧＢＴ３は、ゲート電荷を保持してゲート電圧Ｖｇの低下を抑制でき、コントロールＩＣ４ａのダイオードＤ１１と抵抗Ｒ３の並列回路の下流側の内部電源電圧Ｖｄｃは、内部電源電圧Ｖｄｃが低下する直前の電圧より僅かに下がる程度の電圧に保持できる。

しかも、内部電源電圧Ｖｄｃ０が大きく変動しているにもかかわらず内部電源電圧Ｖｄｃの極小さな変動を抑制して内部電源の安定化を図ることができる。このため、内部電源電圧Ｖｄｃを電源とする他の回路の電源電圧を一時的に補う（供給）役割を果たすこともできる。
しかし、図１３に示すコントロールＩＣ４ａでは、例えば電源電圧が定常的に低電源電圧になるような場合には、電源ライン１１の内部電源電圧Ｖｄｃ０の供給点とＩＧＢＴ３のゲートとの間の電圧降下を無視することができなくなり、ＩＧＢＴ３のゲート電圧Ｖｇが低下してＩＧＢＴ３を十分に駆動できなくなるという可能性がある。

その一方、図１４に示すようなコントロールＩＣ４ｂが提案されている。
このコントロールＩＣ４ｂは、図１３に示すコントロールＩＣ４ａの構成にレギュレータ回路７を追加したものである。レギュレータ回路７は、図１１のポイントＣ−Ｂ間の電圧Ｖｂｉｎを安定化し、安定化された電圧Ｖｒｅｇを出力する。
そして、図１４に示す低電圧検出回路８の具体例として、図１５に示すものが知られている（特許文献２参照）。

この低電圧検出回路（Ｕｎｄｅｒ−Ｖｏｌｔａｇｅ Ｄｅｔｅｃｔｏｒ）８は、図１５に示すように、内部電源電圧Ｖｄｃが供給される内部電源ライン１１とグランドｇｎｄに接続されたグランドライン１２間に接続される自己バイアス型のコンパレータ８１を備えている。
このコンパレータ８１の非反転入力側には内部電源ライン１１及びグランドライン１２間に直列に接続された抵抗Ｒ１１及びＮ型のＭＯＳトランジスタＭ１１の接続点が接続されている。また、コンパレータ８１の反転入力側にはレギュレータ回路７の出力電圧Ｖｒｅｇが印加されるライン１３とグランドライン１２との間に直列に接続されたダイオードＤ３１及び抵抗Ｒ１３の接続点が接続されている。

そして、コンパレータ８１の出力側とＮ型のＭＯＳトランジスタＭ４との間には、インバータ８２と、抵抗Ｒ１４とカソードをコンパレータ８１側としたダイオードＤ３２との並列回路が介挿され、この並列回路からＭＯＳトランジスタＭ４のゲートへゲート信号が出力される。なお、Ｃ１０は、ＭＯＳトランジスタＭ４のゲート及びエミッタ間の容量である。

次に、図１５に示す低電圧検出回路８の動作例について、図１４〜図１６を参照して説明する。
図１６（Ａ）に示すように、図１１のポイントＣ−Ｂ間の電圧Ｖｂｉｎを最小値（０Ｖ）から最大値まで上昇（増加）させていき、最大値になったら最小値まで低下（減少）させていく。
このような電圧Ｖｂｉｎの変化に伴い、図１４に示すレギュレータ回路７の出力電圧Ｖｒｅｇと内部電源電圧Ｖｄｃは、図１６（Ａ）に示すように、Ｖｒｅｇ＞Ｖｄｃの関係を保ちながら上昇していき、それぞれ一定値になりその一定値を保持する。その後、一定値から最小値に低下していく。

このような変化に伴い、図１５に示すコンパレータ８１の非反転入力端子（＋）の入力電圧Ｖ＋とその反転入力端子（−）の入力電圧Ｖ−は、図１６（Ｂ）に示すように変化し、入力電圧Ｖ−が入力電圧Ｖ＋よりも常に大きくなる。これは、出力電圧Ｖｒｅｇが内部電源電圧Ｖｄｃよりも立ち上がりが早い上に、ダイオードＤ３１の順方向電圧がＭＯＳトランジスタＭ１１の閾値電圧よりも小さいからである。

このため、コンパレータ８１の出力ＣＭＰｏｕｔは、図１６（Ｃ）に示すようにＬレベル（ローレベル）となる。ここで、図１６（Ｃ）において、微小電圧がある箇所は、電源の立ち上がり、立ち下がりにおける不定状態に起因する。
コンパレータ８１の出力はインバータ８２で論理反転されるので、インバータ８２の出力はＨレベル（ハイレベル）になる。このため、図１５に示す低電圧検出回路８の出力電圧ＯＵＴＢは、図１６（Ｄ）に示すように常にＨレベルになり、図１４に示すＭＯＳトランジスタＭ４のゲートに印加される。

これにより、ＭＯＳトランジスタＭ４のドレイン電流Ｉｄは、図１６（Ｅ）に示すような電流となる。すなわち、電源電圧が低い状態（低電源電圧状態）において、本来一定となるはずのＶＲＥＦ電位が低下してしまうことと、それに伴うオペアンプ６の動作により、ＩＧＢＴ３のゲートに充電したはずの電荷がＭＯＳトランジスタＭ４を介してグランドライン１２に流出し、ＩＧＢＴ３のゲート電圧が低下する。この結果、低電源電圧状態時にＩＧＢＴ３に流れる電流Ｉｃが低い電流領域で制限されてしまうことになる。

そこで、本発明は、上記の課題に着目してなされたものであり、電源電圧の変動の対処に必要なコンデンサを省略する場合に、電源電圧の変動に対処して能動素子の駆動を確保でき、さらに、電源電圧が定常的な低電源電圧の場合にも能動素子の駆動を確保できるようにしたゲート駆動装置を提供することを目的とする。

上記の目的を達成するために、本発明の一態様は、入力容量の大きな能動素子のゲートを駆動するゲート駆動装置であって、高電位側の第１電源ラインと前記能動素子のゲートとの間に設け、前記能動素子をオンさせる第１スイッチ部と、前記能動素子のゲートと低電位側の第２電源ラインとの間に接続し、前記能動素子をオフさせる第２スイッチ部と、前記第２スイッチ部と並列に設け、前記能動素子に流れる電流が一定になるように、前記能動素子のゲート電荷の前記第２電源ラインへの流出を制御する電流制御部と、前記第１スイッチ部と前記能動素子のゲートとの間に設け、前記能動素子のゲート電荷の前記第１電源ラインへの流出を抑制する第１保護回路と、前記電流制御部と前記第２電源ラインとの間に設け、前記第１電源ラインと前記第２電源ラインとの間の印加電圧の所定の変動を検出し、当該変動を検出したときに、前記電流制御部と前記第２電源ラインとの接続を遮断させる第２保護回路と、を備えている。

また、本発明の他の態様では、前記第１スイッチ部は第１トランジスタを含み、前記第１トランジスタは、前記能動素子をオンさせるときには定電流源として動作し、前記能動素子をオフさせるときには前記定電流源としての動作を停止する。
さらに、本発明の他の態様では、前記第１スイッチ部は、前記第１トランジスタとカレントミラー回路を構成する第２トランジスタと、前記第２のトランジスタと直列に接続し、前記能動素子のオンオフに応じてオンオフする第３トランジスタとをさらに含んでいる。

また、本発明の他の態様では、前記第１保護回路は、前記能動素子のゲート電荷の前記第１電源ラインへの流出を阻止するダイオードと、前記ダイオードと並列に接続し、前記能動素子のゲート容量との間でローパスフィルタを形成する抵抗と、を備えている。

さらに、本発明の他の態様は、入力容量の大きな能動素子のゲートを駆動するゲート駆動装置であって、高電位側の第１電源ラインと前記能動素子のゲートとの間に設け、前記能動素子をオンさせる第１スイッチ部と、前記能動素子のゲートと低電位側の第２電源ラインとの間に接続し、前記能動素子をオフさせる第２スイッチ部と、前記第２スイッチ部と並列に設け、前記能動素子に流れる電流が一定になるように、前記能動素子のゲート電荷の前記第２電源ラインへの流出を制御する電流制御部と、外部電源と前記第１電源ラインとの間に設け、前記能動素子のゲート電荷の前記外部電源側への流出を抑制する第１保護回路と、前記電流制御部と前記第２電源ラインとの間に設け、前記外部電源の電圧が瞬時に低下したことを検出したとき、または前記外部電源の電圧が低電源電圧状態であることを検出したときに、前記電流制御部と前記第２電源ラインとの接続を遮断させる第２保護回路と、を備え、前記第２保護回路は、前記第１保護回路の出力側の電圧を入力し、当該入力電圧を平滑化して出力する第１検出回路と、前記第１保護回路の入力側の電圧と出力側の電圧とをそれぞれ入力し、当該入力電圧に応じた電圧を生成して出力する第２検出回路と、前記第１検出回路の出力電圧と前記第２検出回路の出力電圧とを比較し、当該比較結果に応じた信号を出力するコンパレータと、前記コンパレータの出力信号を基に、所定の信号を生成して出力する出力回路と、を備え、前記第１検出回路の出力電圧は、前記第２検出回路の出力電圧に比べて立ち上がりが早くなるように設定され、当該立ち上がり後は前記第２検出回路の出力電圧に比べて低くなるように設定され、前記外部電源の電圧が瞬時に低下するときには、前記第１検出回路の出力電圧の低下量が前記第２検出回路の出力電圧の低下量に比べて少なくなるように設定されている。

このように、本発明の一態様では、第１保護回路と第２保護回路とを設けるようにしたので、バイパスコンデンサを省略し、電源電圧が変動する場合であっても、能動素子のゲート電圧の変動を極力抑制でき、能動素子のゲートの十分な駆動を確保できる。
また、本発明の一態様では、第１電源ラインと能動素子のゲートとの間に、第１スイッチ部および第１保護回路のみを設けるようにしたので、従来に比べて第１電源ラインと能動素子のゲートとの間の電圧降下を小さくできる。このため、電源電圧が定常的な低電源電圧の場合にも能動素子の駆動を確保できる。

さらに、本発明の一態様では、第２保護回路が、外部電源の電圧が低電源電圧状態であることを検出したときに、電流制御部と第２電源ラインとの接続を遮断させる。このため、低電源電圧時の動作において、能動素子の入力電圧が低下することはなく、能動素子は自己に流れる電流が制限されることなく駆動できる。

本発明に係るゲート駆動装置の第１実施形態を示す回路図である。 図１に示すコントロールＩＣの回路図である。 図２に示すコントロールＩＣの動作を説明する各部の波形図である。 図２に示すコントロールＩＣの変形例の構成を示す回路図である。 本発明に係るゲート駆動装置の第２実施形態のコントロールＩＣの回路図である。 図５に示す低電圧検出回路の具体的な構成を示す回路図である。 図６に示す低電圧検出回路の直流的な電圧変化に対応する動作を説明する各部の波形図である。 図６に示す低電圧検出回路の過渡的な電圧変化に対応する動作を説明する各部の波形図である。 第２実施形態の電源電圧が低電圧時になったときに、その動作を説明する各部の波形図である。 第２実施形態の電源電圧が瞬間的に電圧降下を発生するときに、その動作を説明する各部の波形図である。 従来装置の構成を示す回路図である。 図１１に示すコントロールＩＣの回路図である。 図１２に示すコントロールＩＣを改良した従来のコントロールＩＣの回路図である。 図１３に示すコントロールＩＣを改良したコントロールＩＣの回路図である。 図１４に示す低電圧検出回路の具体的な構成を示す回路図である。 図１５に示す低電圧検出回路の直流的な電圧変化に対応する動作を説明する各部の波形図である。

以下、本発明の実施の形態を図面に基づいて説明する。
（第１実施形態の構成）
図１は本発明に係るゲート駆動装置の第１実施形態の構成を示す回路図である。
このゲート駆動装置に係る第１実施形態は、図１に示すように、ＩＧＢＴ３などの入力容量の大きな能動素子のゲートを駆動するものであり、図１１のコントロールＩＣ４をコントロールＩＣ４ｃに置き換えるとともに、図１１のバイパスコンデンサＣ２を削除したものである。

すなわち、この第１実施形態は、外部電源としてのバッテリの電源電圧Ｖｂａｔｔが印加される電源ライン１と、グランドｇｎｄに接続されたグランドライン２との間に、負荷としてのインダクタンスＬとＩＧＢＴ３とが直列に接続されている。

そして、コントロールＩＣ４ｃ及びＩＣ４ｃのクランプ電圧以上の電圧がポイントＡ−Ｂ間に印加されたときの電流制限抵抗ＲＢが、インダクタンスＬおよびＩＧＢＴ３と並列に接続されている。このコントロールＩＣ４ｃには、ＩＧＢＴ３の電流センス端子ｓから出力される電流センス電圧Ｖｓｎｓが入力されている。また、コントロールＩＣ４ｃから出力されるゲート電圧ＶｇがＩＧＢＴ３のゲートに供給されている。
さらに、電流制限抵抗ＲＢおよびコントロールＩＣ４ｃの直列回路と並列にインダクタンスＬからの高周波ノイズを除去するノイズ除去用コンデンサＣ１が接続されている。なお、Ｌ１およびＬ２は、電源ライン１およびグランドライン２の配線インダクタンスである。

（コントロールＩＣの構成）
次に、図１に示すコントロールＩＣ４ｃのゲート制御部の具体的な構成について、図２を参照して説明する。
コントロールＩＣ４ｃは、図１に示す電流制限抵抗ＲＢを介して入力されるバッテリ電源電圧Ｖｂａｔｔに基づいて内部電源電圧Ｖｄｃ(=Vreg)を生成するレギュレータ回路（図示せず）に接続された内部電源ライン１１と、グランドｇｎｄに接続されたグランドライン１２との間に、図２に示すようなゲート制御部が接続されている。

このゲート制御部は、図２に示すように、第１スイッチ部２０、第１保護回路３０、第２スイッチ部４０、電流制御部５０、第２保護回路６０などからなり、これらが、高電位側の電源ラインである電源ライン１１と、低電位側の電源ラインであるグランドライン１２との間に設けられている。
具体的には、電源ライン１１とグランドライン１２との間に、第１スイッチ部２０、第１保護回路３０、および第２スイッチ部４０が直列に接続されている。また、第１保護回路３０と第２スイッチ部４０との共通接続部は出力端子７０に接続され、その出力端子７０はＩＧＢＴ３のゲートに接続される。さらに、第２スイッチ部４０と並列に、電流制御部５０と第２保護回路６０とが直列に接続されている。

第１スイッチ部２０は、電源ライン１１と第１保護回路３０との間に設けられ、スイッチ信号Ｓｗｐによりオンオフ制御されるスイッチング素子ＳＷからなる。このスイッチング素子ＳＷは、オンのときにＩＧＢＴ３のゲートを充電させる。
第１保護回路３０は、ＩＧＢＴ３のゲート電荷が電源ライン１１へ流出するのを抑制するともに、ＩＧＢＴ３のゲート容量との間でローパスフィルタを形成するものであり、ダイオードＤ２１と抵抗Ｒ５とを並列接続した並列回路からなる。この並列回路は、その一端側がスイッチング素子ＳＷに接続され、その他端側がＩＧＢＴ３のゲートが接続される出力端子７０に接続されている。

第２スイッチ部４０は、Ｎ型のＭＯＳトランジスタＭ３からなり、このＭＯＳトランジスタＭ３に並列に接続される寄生のボディダイオードＤ３を含んでいる。そして、ＭＯＳトランジスタＭ３とダイオードＤ３の並列回路は、出力端子７０とグランドライン１２との間に接続されている。ＭＯＳトランジスタＭ３は、オンのときにＩＧＢＴ３のゲートの電荷を放電させる。ここで、第２スイッチ部４０には、スイッチング素子ＳＷの導通時（オン時）にクランプの機能を果たすダイオードＤ２２が並列に接続されている。

電流制御部５０は、第２スイッチ部４０と並列に設け、ＩＧＢＴ３に流れるコレクタ電流が一定になるように、ＩＧＢＴ３のゲート電荷をグランドライン１２への流出を制御するものである。
このため、電流制御部５０は、出力端子７０と第２保護回路６０のＭＯＳトランジスタＭ４との間に接続されたＭＯＳトランジスタＭ２と、このＭＯＳトランジスタＭ２のゲート電圧を制御する誤差増幅器５１とを備えている。誤差増幅器５１は、オペアンプ６と抵抗Ｒ１、Ｒ２、Ｒ４とで構成される。また、誤差増幅器５１は、ＩＧＢＴ３の電流センス端子ｓから入力される電流センス電圧Ｖｓｎｓと、参照電圧（基準電圧）Ｖｒｅｆとの差に応じて電圧を生成し、これをＭＯＳトランジスタＭ２に出力する。

第２保護回路６０は、電流制御部５０とグランドライン１２との間に設け、内部電源電圧Ｖｄｃの所定の変動を検出し、当該変動を検出したときに、電流制御部５０とグランドライン１２との接続を遮断させるものである。
このため、第２保護回路６０は、内部電源電圧Ｖｄｃの瞬間的な電圧降下を検出する低電圧検出回路６１と、この低電圧検出回路６１が電圧降下を検出したときに直ちにオフするＭＯＳトランジスタＭ４と、を備えている。ＭＯＳトランジスタＭ４には、寄生のボディダイオードＤ４が並列に接続されている。そして、この並列回路が、電流制御部５０のＭＯＳトランジスタＭ２とグランドライン１２との間に接続されている。

（コントロールＩＣの動作）
次に、コントロールＩＣ４ｃの動作例について、図１〜図３を参照して説明する。
いま、図３の時刻ｔ０において、図１に示すバッテリ電圧Ｖｂａｔｔが図３（ａ）に示すように所定の定電圧で正常である場合には、図１に示すポイントＡ−Ｂ間の電圧とポイントＣ−Ｂ間の電圧は、図３（ｂ）（ｃ）のようになる。このため、図２の内部電源ライン１１に印加される内部電源電圧Ｖｄｃは図３（ｅ）に示すようになり、バッテリ電圧Ｖｂａｔｔと略等しい。

このとき、コントロールＩＣ４ｃのゲートに入力される制御信号Ｓｉｎの論理値が図３（ｄ）に示すように“Ｌｏｗ”である場合には、スイッチング素子ＳＷをオンオフするスイッチ信号ＳＷｐとＭＯＳトランジスタＭ３に入力されるスイッチ信号ＳＷｎの論理値は、図３（ｆ）に示すように“Ｈｉｇｈ”となる。このため、スイッチング素子ＳＷはオフ状態となり、ＭＯＳトランジスタＭ３はオン状態となる。

このため、ＩＧＢＴ３のゲート電圧Ｖｇが、図３（ｈ）に示すようにグランドレベルとなるので、ＩＧＢＴ３がオフ状態となって、このＩＧＢＴ３を流れる電流Ｉｃは図３（ｉ）に示すように“０”を維持する。これにより、ＩＧＢＴ３の電流センス端子ｓから出力される電流センス電圧Ｖｓｎｓも図３（ｇ）に示すように“０”を維持する。

その後、図３の時刻ｔ１において、図３（ｄ）に示すように、制御信号Ｓｉｎの論理値が“Ｌｏｗ”から“Ｈｉｇｈ”に変化すると、図３（ｆ）に示すようにスイッチ信号ＳＷｐ、ＳＷｎの論理値が“Ｈｉｇｈ”から“Ｌｏｗ”に反転する。これに応じて、スイッチング素子ＳＷがオン状態になるとともにＭＯＳトランジスタＭ３がオフとなるので、図３（ｈ）に示すように、ＩＧＢＴ３のゲート電圧Ｖｇは内部電源電圧Ｖｄｃと略一致する正電圧となる。

このため、ＩＧＢＴ３がオン状態となり、このＩＧＢＴ３を流れる電流Ｉｃが図３（ｉ）に示すように徐々に増加する。これに応じて、ＩＧＢＴ３の電流センス端子ｓから出力されるセンス電流に基づいて生成される電流センス電圧Ｖｓｎｓが、図３（ｇ）に示すように徐々に増加する。その後、電流制御部５０は、センス電圧Ｖｓｎｓが参照電圧Ｖｒｅｆと略一致するように電流制限処理を行う。

ところで、図３の時刻ｔ２において、図３（ａ）に示すように、バッテリ電圧Ｖｂａｔｔに所定周期で電圧低下を繰り返す電圧変動が生じたものとする。
この場合には、バッテリ電圧Ｖｂａｔｔの電圧変動に応じて、コントロールＩＣ４ｃの内部電源電圧Ｖｄｃは、図３（ｅ）に示すように、その電圧変動の立ち下がり時点に瞬間的なオーバーシュートを生じ、このオーバーシュートがコレクタ電流Ｉｃの増大と共に大きくなり、終いにはコントロールＩＣ４ｃの最低動作電圧を下回る。

すなわち、図１に示す配線インダクタンスＬ１、Ｌ２とノイズ除去用コンデンサＣ１との共振により、図１のポイントＡ−Ｂ間の電圧が低下する（図３（ｂ）参照）。この影響で内部電源電圧Ｖｄｃが低下し、図３（ｅ）に示すように、瞬間的にコントロールＩＣ４ｃの最低動作電圧未満に低下する状態となる。
ところが、内部電源電圧Ｖｄｃの変動が開始されると、低電圧検出回路６１がその内部電源電圧Ｖｄｃの瞬間的な電圧降下を検出し、この検出により、低電圧検出回路６１はＭＯＳトランジスタＭ４を直ちにオフにする。

このため、電流制御部５０が、電流センス電圧Ｖｓｎｓを参照電圧Ｖｒｅｆに一致させるように、ＭＯＳトランジスタＭ２の導通制御をしても、ＭＯＳトランジスタＭ４はオフ状態を継続する。この結果、ＩＧＢＴ３のゲートの蓄積電荷がＭＯＳトランジスタＭ２を通じてグランドライン１２に放電されることを確実に防止できる。これにより、ＩＧＢＴ３はオン状態を継続することができる。

一方、内部電源電圧Ｖｄｃの瞬間的な急峻な低下により、ＩＧＢＴ３のゲート電圧Ｖｇが内部電源電圧Ｖｄｃよりも大きくなると、ＩＧＢＴ３のゲートの蓄積電荷が、内部電源ライン１１に流出しようとする。
しかし、出力端子７０（ＩＧＢＴ３のゲート）とスイッチング素子ＳＷとの間に抵抗Ｒ５とダイオードＤ２１とを並列に接続した第１保護回路３０が介挿されている。このため、ダイオードＤ２１によって内部電源ライン１１への蓄積電荷の流出が阻止される。また、ＩＧＢＴ３のゲート容量と抵抗Ｒ５とがローパスフィルタを構成するので、上記の蓄積電荷の内部電源ライン１１への瞬間的な移動を防止することができるとともに、内部電源に接続される回路が動作出来る最低限の電流を供給する。

このように、図２に示すコントロールＩＣ４ｃでは、内部電源電圧Ｖｄｃの瞬間的な電圧降下が生じたときに、ＩＧＢＴ３のゲート電荷の内部電源ライン１１への流出およびグランドライン１２への流出の双方を確実に抑制できる。このため、ＩＧＢＴ３は、ゲート電荷を保持してゲート電圧Ｖｇの低下を抑制できる。
したがって、ＩＧＢＴ３のゲート電圧Ｖｇも図３（ｈ）に示すように急激な低下を生じることなく、小幅の変動に抑制することができる。これに応じて、ＩＧＢＴ３を流れる電流Ｉｃも図３（ｉ）に示すように、安定して増加させることができる。このため、負荷としてのインダクタンスＬで電流変化に比例した誘起電圧が発生されることを確実に防止することができる。

（コントロールＩＣの変形例）
次に、コントロールＩＣの変形例の構成について、図４を参照して説明する。
この変形例に係るコントロールＩＣ４ｄは、図４に示すように、図２に示すコントロールＩＣ４ｃの構成を基本とし、第１スイッチ部２０の構成を、図２のスイッチング素子ＳＷから図４の構成に置き換えたものである。
このため、図２に示すコントロールＩＣ４ｃの構成要素と同一の部分には、同一符号を付してその説明は省略する。

コントロールＩＣ４ｄの第１スイッチ部２０は、図４に示すように、Ｎ型のＭＯＳトランジスタＭ５およびＰ型のトランジスタＭ６、Ｍ７から構成される。また、ＭＯＳトランジスタＭ５〜Ｍ７のそれぞれには、寄生のボディダイオードＤ５〜Ｄ７が並列接続されている。
そして、この第１スイッチ部２０では、ＭＯＳトランジスタＭ７を定電流源として機能させるとともに、ＭＯＳトランジスタＭ５をスイッチ信号ＳＷｐによりオンオフさせ、このオンオフ動作により上記の定電流源の機能をオンオフさせるようにしている。

具体的には、内部電源ライン１１と第１保護回路３０との間にＭＯＳトランジスタＭ７設けている。また、ＭＯＳトランジスタＭ７は、ＭＯＳトランジスタＭ６との間でカレントミラー回路を構成している。さらに、ＭＯＳトランジスタＭ６には、ＭＯＳトランジスタＭ５が直列に接続され、ＭＯＳトランジスタＭ５はスイッチ信号ＳＷｐによりオンオフ制御させるようにしている。

ここで、ＭＯＳトランジスタＭ５のゲート供給されるスイッチ信号ＳＷｐを生成する回路の電源電圧はコントロールＩＣ４ｄのゲート制御部の電源電圧Ｖｄｃよりも低いので、ＭＯＳトランジスタＭ５はスイッチ信号ＳＷｐをレベルシフトすることになる。
このような構成によれば、ＭＯＳトランジスタＭ６とＭＯＳトランジスタＭ７のトランジスタサイズ比（ミラー比）を任意に設定することで、ＭＯＳトランジスタＭ７に流れる電流を任意の値に設定することができる。そして、ＭＯＳトランジスタＭ５をスイッチ信号ＳＷｐでオンすることにより、ＭＯＳトランジスタＭ７を定電流源として機能させることができる。
また、ＭＯＳトランジスタＭ７を定電流源とすることは、ダイオードＤ２２のクランプ時において電流制限の役割も担う。

（第１実施形態の効果）
以上のように、この第１実施形態では、第１保護回路３０と第２保護回路６０とを設けるようにした。このため、コントロールＩＣ４ｃに並列のバイパスコンデンサを省略した状態で、コントロールＩＣ４ｃに入力される電源電圧が瞬間的に最低動作電圧未満へ低下する場合でも、ＩＧＢＴ３のゲート電圧Ｖｇの変動を極力抑制させ、ＩＧＢＴ３のゲートの十分な駆動を確保できる。

また、この第１実施形態では、図２に示すように、内部電源ライン１１と出力端子７０との間にスイッチング素子ＳＷ（ＭＯＳトランジスタＭ７）および第１保護回路３０のみを設けるようにしたので、従来に比べて内部電源ライン１１と出力端子７０との間の電圧降下を小さくできる（図１３参照）。このため、例えば内部電源電圧Ｖｄｃが定常的に低電源電圧になるような場合でも、ＩＧＢＴ３のゲート電圧Ｖｇを確保することができ、ＩＧＢＴ３を十分に駆動できる。

（第１実施形態の変形例）
（１）図２および図４のコントロールＩＣでは、内部電源ライン１１に印加する内部電源電圧Ｖｄｃは、バッテリ電源電圧Ｖｂａｔｔに基づいて生成する内部電源回路（図示せず）で生成されたものとした。
しかし、これに代えて、内部電源ライン１１に印加する電圧は図１のポイントＣ−Ｂ間の電圧にしても良く、この場合にも本発明の第１実施形態は上記の効果を実現することができる。

（第２実施形態の構成）
本発明に係るゲート駆動装置の第２実施形態は、図１に示す第１実施形態の構成を基本とし、図１および図２に示すコントロールＩＣ４ｃを、図５に示すコントロールＩＣ４ｄに置き換えたものである。

（コントロールＩＣの構成）
次に、コントロールＩＣ４ｄのゲート制御部の具体的な構成について、図５を参照して説明する。
コントロールＩＣ４ｄのゲート制御部は、図５に示すように、内部電源ライン１１とグランドｇｎｄに接続されたグランドライン１２との間に接続されている。
すなわち、コントロールＩＣ４ｄのゲート制御部は、図５に示すように、レギュレータ回路７、第１保護回路３０ａ、第１スイッチ部２０ａ、第２スイッチ部４０、電流制御部５０、第２保護回路６０ａなどを備えている。そして、これらは、第１保護回路３０ａを除き、高電位側の電源ライン１１と、低電位側のグランドライン１２との間に設けられている。

具体的には、電源ライン１１とグランドライン１２との間に、第１スイッチ部２０ａと、第２スイッチ部４０が直列に接続されている。また、第１スイッチ部２０ａと第２スイッチ部４０との共通接続部は出力端子７０に接続され、その出力端子７０はＩＧＢＴ３のゲートに接続される。さらに、第２スイッチ部４０と並列に、電流制御部５０と第２保護回路６０ａとが直列に接続されている。

電源ライン１１には、レギュレータ回路７と第１保護回路３０ａが介挿されている。レギュレータ回路７は、図１のポイントＣ−Ｂ間の電圧Ｖｂｉｎを入力し、この入力電圧に基づいて安定化させた出力電圧Ｖｒｅｇを生成して出力する。この安定化された出力電圧Ｖｒｅｇは、第１保護回路３０ａに供給される。
第１保護回路３０ａは、ダイオードＤ１１と抵抗Ｒ３の並列回路からなり、ダイオードＤ１１は、ＩＧＢＴ３のゲート電荷のレギュレータ回路７への流出を防止または抑制する。

第１スイッチ部２０ａは、電源ライン１１と出力端子７０との間に設けられ、スイッチ信号Ｓｗｐによりオンオフ制御されるＰ型のＭＯＳトランジスタＭ１と、これに直列接続される電流源５とを備えている。ＭＯＳトランジスタＭ１は、オンのときにＩＧＢＴ３のゲートを充電させる。ＭＯＳトランジスタＭ１と電流源５の直列回路には、寄生のボディダイオードＤ１とダイオードＤ１２とのそれぞれが並列接続されている。

第２スイッチ部４０は、スイッチ信号Ｓｗｎによりオンオフ制御されるＮ型のＭＯＳトランジスタＭ３からなり、このＭＯＳトランジスタＭ３に並列に接続される寄生のボディダイオードＤ３を含んでいる。そして、ＭＯＳトランジスタＭ３とダイオードＤ３の並列回路は、出力端子７０とグランドライン１２との間に接続されている。ＭＯＳトランジスタＭ３は、オンのときにＩＧＢＴ３のゲートの電荷を放電させる。

電流制御部５０は、ＩＧＢＴ３に流れるコレクタ電流が一定になるように、ＩＧＢＴ３のゲート電荷のグランドライン１２への流出を制御するものである。
このため、電流制御部５０は、出力端子７０と第２保護回路６０ａのＭＯＳトランジスタＭ４との間に接続されたＭＯＳトランジスタＭ２と、このＭＯＳトランジスタＭ２のゲート電圧を制御する誤差増幅器５１とを備えている。誤差増幅器５１は、オペアンプ６と抵抗Ｒ１、Ｒ２、Ｒ４とで構成される。また、誤差増幅器５１は、ＩＧＢＴ３の電流センス端子ｓから入力される電流センス電圧Ｖｓｎｓと、参照電圧（基準電圧）Ｖｒｅｆとの差に応じた電圧を生成し、これをＭＯＳトランジスタＭ２に出力する。

第２保護回路６０ａは、電流制御部５０とグランドライン１２との間に設けられている。そして、この第２保護回路６０ａは、外部電源の電圧Ｖｂｉｎの瞬間的な電圧降下を検出し、または電源電圧が通常よりも低い低電源電圧状態であることを検出したときに、電流制御部５０とグランドライン１２との接続を遮断させる。

このため、第２保護回路６０ａは、外部電源の電圧Ｖｂｉｎの瞬間的な電圧降下と、その低電源電圧状態とを検出する低電圧検出回路６２と、この低電圧検出回路６２がそれらを検出したときに直ちにオフするＭＯＳトランジスタＭ４と、を備えている。ＭＯＳトランジスタＭ４には、寄生のボディダイオードＤ４が並列に接続されている。そして、この並列回路が、電流制御部５０のＭＯＳトランジスタＭ２とグランドライン１２との間に接続されている。

次に、図５に示す低電圧検出回路６２の具体的な構成について、図６を参照して説明する。
低電圧検出回路６２は、図６に示すように、リファレンス電圧生成回路６２１と、電圧検出回路６２２と、自己バイアス型のコンパレータ６２３と、出力回路６２４と、出力端子６２５とを備えている。

リファレンス電圧生成回路６２１は、電源ライン１１の電圧である内部電源電圧Ｖｄｃに接続されグランドｇｎｄ基準の電圧を生成し、この電圧を平滑化してコンパレータ６２３の非反転入力端子（＋）に出力する。
電圧検出回路６２２は、レギュレータ回路７の出力電圧Ｖｒｅｇを入力し、この入力電圧に応じた電圧を生成し、この生成電圧をコンパレータ６２３の反転入力端子（−）に出力する。

ここで、リファレンス電圧生成回路６２１の出力電圧（コンパレータ６２３の非反転入力端子（＋）の入力電圧Ｖ＋）は、電圧検出回路６２２の出力電圧（コンパレータ６２３の反転入力端子（−）の入力電圧Ｖ−）に比べて立ち上がりが早くなるように設定され、立ち上がり後は電圧検出回路６２２の出力電圧に比べて低くなるように設定されている（図７（Ｂ）参照）。また、外部電源の電圧Ｖｂｉｎが瞬時に低下するときには、リファレンス電圧生成回路６２１の出力電圧はその低下量が少なく、電圧検出回路６２２の出力電圧はその低下量が多くなるようになっている（図８（Ｃ）参照）。

具体的には、リファレンス電圧生成回路６２１は、内部電源電圧Ｖｄｃを分圧する分圧回路６２１１と、この分圧回路６２１１の分圧電圧を平滑化して出力するローパスフィルタ６２１２と、を備えている。
分圧回路６２１１は、抵抗Ｒ１１とダイオード接続されたトランジスタＭ１１とを直列接続した直列回路からなり、この直列回路が電源ライン１１とグランドライン１２との間に接続されている。分圧回路６２１１の共通接続部は、ローパスフィルタ６２１２の入力端子に接続されている。ローパスフィルタ６２１２の出力端子は、コンパレータ６２３の非反転入力端子（＋）に接続されている。

電圧検出回路６２２は、レギュレータ回路７の出力電圧Ｖｒｅｇを入力し、この入力電圧を分圧する分圧回路を備えている。分圧回路は、ダイオードＤ３３、抵抗Ｒ１２、および抵抗Ｒ１３が直列に接続される直列回路からなる。
この直列回路は、ダイオードＤ３３のアノードが電源ライン１１および電圧Ｖｒｅｇが供給されるライン１３に接続され、抵抗Ｒ１３の一端側がグランドライン１２に接続されている。また、抵抗Ｒ１２と抵抗Ｒ１３の共通接続部が、コンパレータ６２３の反転入力端子（−）に接続されている。さらに、ダイオードＤ３３と抵抗Ｒ１２とが直列接続される部分には、ダイオードＤ３１が並列に逆接続されている。すなわち、ダイオードＤ３１は、アノード側が抵抗Ｒ１２の一端側に接続され、カソード側がダイオードＤ３３のアノードに接続されている。

ここで、ダイオードＤ３３、抵抗Ｒ１２、および抵抗Ｒ１３が直列に接続される直列回路は、コンパレータ６２３の反転入力端子（−）の入力電圧Ｖ−の直流的なレベルを決定するように抵抗値などが設定されている。また、ダイオードＤ３１は、電源電圧が瞬時に低下するときに、コンパレータ６２３の反転入力端子（−）の入力電圧Ｖ−を瞬時に低下させることができる。

または、ダイオードＤ３３のアノードをダイオードＤ３１のカソードではなく、図６に破線で示すように、ダイオードＤ３３のアノードを内部電圧Ｖｄｃに接続しても同様の機能を果たすことができる。
コンパレータ６２３は、電源ライン１１に印加される内部電源電圧Ｖｄｃによって駆動され、リファレンス電圧生成回路６２１の出力電圧と電圧検出回路６２２の出力電圧とを比較し、比較結果に応じた信号を生成し、この生成信号を出力回路６２４に出力する。

出力回路６２４は、コンパレータ６２３の出力信号を基に、ＭＯＳトランジスタＭ４をオンまたはオフする信号を生成する。
このため、出力回路６２４は、インバータ６２４１と、抵抗Ｒ１４と、ダイオードＤ３２と、デプレッション型のＭＯＳトランジスタＭ１２とを備えている。
インバータ６２４１は、コンパレータ６２３の出力信号を論理反転し、この論理反転信号を出力する。抵抗Ｒ１４は、インバータ６２４１の出力側と出力端子６２５との間に接続され、ダイオードＤ３２は抵抗Ｒ１４に並列に接続される。

デプレッション型のＭＯＳトランジスタＭ１２は、インバータ６２４１の閾値電圧以下となる低電源電圧領域において、出力端子６２５の電圧をグランドｇｎｄに確実にクランプさせるものであり、出力端子６２５とグランドライン１２との間に接続される。
なお、図６において、Ｃ１０はの出力端子６２５とグランドｇｎｄ間の容量であり、充電時には抵抗Ｒ１４とのフィルタを形成し、放電時にはダイオードＤ３２を介して即座に電荷を引き抜く役割を果たす。

次に、図６に示す低電圧検出回路６２の動作例であって、電源電圧が直流的に変化する場合の動作について図５〜図７を参照して説明する。
図７（Ａ）に示すように、図１のポイントＣ−Ｂ間の電圧Ｖｂｉｎを最小値（０Ｖ）から最大値まで上昇（増加）させていき、最大値になったら最小値まで低下（減少）させていく。

このような電圧Ｖｂｉｎの変化に伴い、図５に示すレギュレータ回路７の出力電圧Ｖｒｅｇと内部電源電圧Ｖｄｃは、図７（Ａ）に示すように、Ｖｒｅｇ＞Ｖｄｃの関係を保ちながら上昇していき、それぞれ一定値になりその一定値を保持する。その後、一定値から最小値に低下していく。
このような変化に伴い、図６に示すコンパレータ６２３の非反転入力端子（＋）の入力電圧Ｖ＋とその反転入力端子（−）の入力電圧Ｖ−は、図７（Ｂ）に示すように変化する。すなわち、電源電圧が低い低電源電圧領域では、入力電圧Ｖ＋が入力電圧Ｖ−よりも大きくなる。一方、電源電圧が通常値の領域では、入力電圧Ｖ−が入力電圧Ｖ＋よりも大きくなる。

これは、上記のように、リファレンス電圧生成回路６２１の出力電圧の立ち上がりが、電圧検出回路６２２の出力電圧の立ち上がりに比べて早くなるように設定されているからである。一方、立ち上がり後は、電圧検出回路６２２の出力電圧が、リファレンス電圧生成回路６２１の出力電圧に比べて高くなるように設定されているからである。
このため、コンパレータ６２３の出力ＣＭＰｏｕｔは、図７（Ｃ）に示すように、電源電圧が低い低電源電圧領域ではＨレベル（ハイレベル）となり、電源電圧が通常値の領域ではＬレベル（ローレベル）となる。図７（Ｃ）において、微小電圧がある箇所は、電源の立ち上がり、立ち下がりにおける不定状態に起因する。

コンパレータ６２３の出力はインバータ６２４１で論理反転されるので、インバータ６２４１の出力はコンパレータ６２３の出力に応じたものとなる。このため、図６に示す低電圧検出回路６２の出力電圧ＯＵＴＢは、図７（Ｄ）に示すように、電源電圧が低い低電源電圧領域ではＬレベルとなり、電源電圧が通常値の領域ではＨレベルとなる。
その出力電圧ＯＵＴＢは、図５に示すＭＯＳトランジスタＭ４のゲートに印加される。これにより、ＭＯＳトランジスタＭ４のドレイン電流Ｉｄは、図７（Ｅ）に示すような電流となる。すなわち、ＭＯＳトランジスタＭ４のドレイン電流Ｉｄは、電源電圧が低い低電源電圧領域では流れないが、電源電圧が通常値の領域では流れる能力を備える。

したがって、電源電圧が低い低電源電圧領域では、ＭＯＳトランジスタＭ４はオフとなる。これにより、ＩＧＢＴ３のゲートに充電される電荷がＭＯＳトランジスタＭ４を介してグランドライン１２に流出し、ＩＧＢＴ３のゲート電圧が低下することはなく、ＩＧＢＴ３に流れる電流Ｉｃが制限されることはない。一方、電源電圧が通常値の領域では、ＭＯＳトランジスタＭ４はオンするので、電流制御部５０のＩＧＢＴ３のコレクタ電流Ｉｃの制御は確保される。

次に、図６に示す低電圧検出回路６２の動作例であって、電源電圧が瞬時的に低下する場合の動作について、図５、図６、および図８を参照して説明する。
図８（Ａ）に示すように、レギュレータ回路７に入力される電圧Ｖｂｉｎが瞬時的に低下すると、図８（Ｂ）に示すように、レギュレータ回路７の出力電圧Ｖｒｅｇは電圧Ｖｂｉｎと同程度まで低下するが、内部電源電圧Ｖｄｃは低下が抑制される。

これは、ＩＧＢＴ３のゲートに充電された電荷が、図５のコントロールＩＣ４ｅのダイオードＤ１、Ｄ１２を介して電源ライン１１に移動させ、かつ、第１保護回路３０ａにより電荷の流出を防止しているためである。
ここで、内部電源電圧Ｖｄｃが徐々に低下するのは、第１保護回路３０ａの抵抗Ｒ３を介してレギュレータ回路７側に電荷が供給されるのと同時に、内部電源電圧Ｖｄｃを電源とする各回路の消費電流により電荷が流出するからである。

このような電圧変化に伴い、コンパレータ６２３の非反転入力端子（＋）の入力電圧Ｖ＋とその反転入力端子（−）の入力電圧Ｖ−は、図８（Ｃ）に示すように変化する。すなわち、入力電圧Ｖ−は、内部電源電ＶｄｃにダイオードＤ３１の順方向電圧分だけ冗長された状態で追従する。一方、入力電圧Ｖ＋は、ローパスフィルタ６２１２の働きにより比較的安定した電圧になる。

このため、電圧Ｖｂｉｎが瞬時的に低下するときには、コンパレータ６２３の入力電圧Ｖ−が入力電圧Ｖ＋よりも小さくなるので（図８（Ｃ）参照）、コンパレータ６２３の出力ＣＭＰｏｕｔは図８（Ｄ）に示すように瞬時的にＨレベルになる。
これにより、インバータ６２４１の出力はＨレベルからＬレベルに変化するので、容量Ｃ１０の電荷は、ダイオードＤ３２を介して瞬時に放電される。このため、出力回路６２４の出力電圧ＯＵＴＢは瞬時にＬレベルになるので（図８（Ｅ）参照）、ＭＯＳトランジスタＭ４はオフとなる。

また、電圧Ｖｂｉｎが瞬時の低下から復帰したときには、インバータ６２４１の出力はＬレベルからＨレベルへ変化するが、抵抗Ｒ１４と容量Ｃ１０のフィルタにより出力電圧ＯＵＴＢはゆっくりと立ち上がる。この立ち上がり時間を、各回路の瞬時低下からの復帰時間に合せる様に容量Ｃ１０を設定することにより、各回路系が正常動作状態でＭＯＳトランジスタＭ４が導通する様になる。
したがって、電圧Ｖｂｉｎが瞬時的に低下する場合に、ＩＧＢＴ３のゲートの充電電荷がＭＯＳトランジスタＭ４を介してグランドライン１２に流出することにより、ＩＧＢＴ３のゲート電圧が低下し、ＩＧＢＴ３に流れる電流Ｉｃが制限されることはない。

次に、第２実施形態において電源電圧が低電源電圧時になったときの各部の波形について、図９を参照して説明する。
ここで、図９において、実線は第２実施形態の各部の波形例であり、破線は従来例の波形例である。また、左側の半分は電源電圧が定常時の場合であり、右側の半分は低電源電圧時の場合である。

図９（Ａ）は、図５のレギュレータ回路７に入力される電源電圧（外部電源電圧）Ｖｂｉｎを示す。図９（Ｂ）は、図５のコントロールＩＣ４ｅに入力される制御信号Ｓｉｎ（図示せず）であり、図１に示すコントロールＩＣ４ｃに入力される制御信号Ｓｉｎに相当する。この制御信号Ｓｉｎを基に、図５に示すＭＯＳトランジスタＭ１、Ｍ３をオンオフするスイッチ信号Ｓｗｐ、Ｓｗｎが生成される。

図９（Ｃ）は、図６の低電圧検出回路６２の出力電圧ＯＵＴＢ（実線）と図１５の低電圧検出回路８の出力電圧ＯＵＴＢ（破線）を示す。図９（Ｄ）は、図５のコントロールＩＣ４ｅの出力電圧Ｖｇ（ＩＧＢＴ３のゲート電圧）と、図１４のコントロールＩＣ４ｂの出力電圧Ｖｇを示す。図９（Ｅ）は、ＩＧＢＴ３のコレクタ電流Ｉｃを示す。図９（Ｆ）は、図５のオペアンプ６の非反転増幅端子に入力される電圧Ｖｒｅｆである。

ここで、図９（Ｄ）の左側と右側においてＩＧＢＴ３のゲート電圧Ｖｇのレベルが異なり、図９（Ｅ）の左側と右側においてＩＧＢＴ３のコレクタ電流Ｉｃのレベルが異なるのは、図９（Ｆ）のリファレンス電圧Ｖｒｅｆが低下することにより図５のオペアンプ６が電流制限動作を行っているためである。
上記のように低電源電圧時の動作において、図１５に示す低電圧検出回路８の出力電圧ＯＵＴＢはＨレベルになる（図１６（Ｄ）参照）。このため、従来例では、ＩＧＢＴ３のゲート電圧Ｖｇが低下し、そのコレクタ電流Ｉｃが制限される（図９（Ｃ）〜（Ｆ）の破線参照）。

しかし、第２実施形態では、上記のように低電源電圧時の動作において、低電圧検出回路６２の出力電圧ＯＵＴＢはＬレベルになる（図７（Ｄ）参照）。このため、第２実施形態では、ＩＧＢＴ３のゲート電圧Ｖｇが低下することはなく、そのコレクタ電流Ｉｃが制限されることはない（図９（Ｃ）〜（Ｆ）の実線参照）。

次に、第２実施形態において、電源電圧が瞬時的に低下した場合の各部の波形例について、図１０を参照して説明する。
いま、バッテリ電圧Ｖｂａｔｔ（図１参照）が、図１０（Ａ）に示すようにリップル状態にあるとする。この場合には、図１に示す配線インダクタンスＬ１、Ｌ２とコンデンサＣ１からなる共振回路の共振によって、ポイントＡ−Ｂ間の電圧は図１０（Ｂ）に示すように瞬時的な低下が生じる。これに伴い、ポイントＣ−Ｂ間の電圧は、図１０（Ｃ）のようになり、ポイントＡ−Ｂ間の電圧変化とほぼ同じように変化する。

図１０（Ｂ）のようにポイントＡ−Ｂ間の電圧が瞬時的な低下を繰り返すと、その瞬時的な低下の各タイミングにおいて低電圧検出回路６２は、その低下の検出を繰り返す。このため、低電圧検出回路６２の出力電圧ＯＵＴＢは、図１０（Ｅ）に示すように、その瞬時的な低下のたびにＬレベルになったのちＨレベルに復帰する波形を繰り返す。
このため、ＩＧＢＴ３のゲートの蓄積電荷の流出が防止されて、ＩＧＢＴ３のゲート電圧Ｖｇの低下が防止されるので（図１０（Ｆ）参照）、ＩＧＢＴ３のコレクタ電流Ｉｃの急激な落ち込みを防止できる（図１０（Ｇ）参照）。

（第２実施形態の効果）
以上のように、この第２実施形態では、図５に示すように、第１保護回路３０ａと第２保護回路６０ａとを設けるようにした。このため、コントロールＩＣ４ｅに並列のバイパスコンデンサを省略した状態で、コントロールＩＣ４ｅに入力される電源電圧が瞬間的に低下する場合でも、ＩＧＢＴ３のゲート電圧Ｖｇの変動を極力抑制させ、ＩＧＢＴ３のゲートの十分な駆動を確保できる。

また、この第２実施形態では、第２保護回路６０ａが、外部電源の電圧Ｖｂｉｎの瞬間的な電圧降下の検出のみならず、電源電圧が通常よりも低い低電源電圧状態であることを検出したときに、電流制御部５０とグランドライン１２との接続を遮断させるようにした。このため、第２実施形態によれば、低電源電圧時の動作において、ＩＧＢＴ３のゲート電圧Ｖｇが低下することはなく、ＩＧＢＴ３はコレクタ電流Ｉｃを制限されることなく駆動できる。

本発明は、インバータやコンバータなどの電力変換装置の主スイッチングデバイスの駆動制御などに適用される。

１…電源ライン、２…グランドライン、３…ＩＧＢＴ、４ｃ〜４ｅ…コントロールＩＣ、ＲＢ…電流制御部、Ｃ１…ノイズ除去用コンデンサ、Ｃ２…バイパスコンデンサ、１１…内部電源ライン、１２…グランドライン、２０…第１スイッチ部、３０、３０ａ…第１保護回路、４０…第２スイッチ部、５０…電流制御部、６０、６０ａ…第２保護回路、６１、６２…低電圧検出回路、７０…出力端子、ＳＷ…スイッチング素子、Ｍ２〜Ｍ７…ＭＯＳトランジスタ、Ｄ２１、Ｄ２２…ダイオード

Claims (8)

1. 入力容量の大きな能動素子のゲートを駆動するゲート駆動装置であって、
   高電位側の第１電源ラインと前記能動素子のゲートとの間に設け、前記能動素子をオンさせる第１スイッチ部と、
   前記能動素子のゲートと低電位側の第２電源ラインとの間に接続し、前記能動素子をオフさせる第２スイッチ部と、
   前記第２スイッチ部と並列に設け、前記能動素子に流れる電流が一定になるように、前記能動素子のゲート電荷の前記第２電源ラインへの流出を制御する電流制御部と、
   前記第１スイッチ部と前記能動素子のゲートとの間に設け、前記能動素子のゲート電荷の前記第１電源ラインへの流出を抑制する第１保護回路と、
   前記電流制御部と前記第２電源ラインとの間に設け、前記第１電源ラインと前記第２電源ラインとの間の印加電圧の所定の変動を検出し、当該変動を検出したときに、前記電流制御部と前記第２電源ラインとの接続を遮断させる第２保護回路と、
   を備えたことを特徴とするゲート駆動装置。
2. 前記第１スイッチ部は第１トランジスタを含み、
   前記第１トランジスタは、前記能動素子をオンさせるときには定電流源として動作し、前記能動素子をオフさせるときには前記定電流源としての動作を停止することを特徴とする請求項１に記載のゲート駆動装置。
3. 前記第１スイッチ部は、
   前記第１トランジスタとカレントミラー回路を構成する第２トランジスタと、
   前記第２トランジスタと直列に接続し、前記能動素子のオンオフに応じてオンオフする第３トランジスタと、
   をさらに含むことを特徴とする請求項２に記載のゲート駆動装置。
4. 前記第１保護回路は、
   前記能動素子のゲート電荷の前記第１電源ラインへの流出を阻止するダイオードと、
   前記ダイオードと並列に接続し、前記能動素子のゲート容量との間でローパスフィルタを形成する抵抗と、
   を備えていることを特徴とする請求項１乃至請求項３のうちのいずれか１項に記載のゲート駆動装置。
5. 入力容量の大きな能動素子のゲートを駆動するゲート駆動装置であって、
   高電位側の第１電源ラインと前記能動素子のゲートとの間に設け、前記能動素子をオンさせる第１スイッチ部と、
   前記能動素子のゲートと低電位側の第２電源ラインとの間に接続し、前記能動素子をオフさせる第２スイッチ部と、
   前記第２スイッチ部と並列に設け、前記能動素子に流れる電流が一定になるように、前記能動素子のゲート電荷の前記第２電源ラインへの流出を制御する電流制御部と、
   外部電源と前記第１電源ラインとの間に設け、前記能動素子のゲート電荷の前記外部電源側への流出を抑制する第１保護回路と、
   前記電流制御部と前記第２電源ラインとの間に設け、前記外部電源の電圧が瞬時に低下したことを検出したとき、または前記外部電源の電圧が低電源電圧状態であることを検出したときに、前記電流制御部と前記第２電源ラインとの接続を遮断させる第２保護回路と、
   を備え、
   前記第２保護回路は、
   前記第１保護回路の出力側の電圧を入力し、当該入力電圧を平滑化して出力する第１検出回路と、
   前記第１保護回路の入力側の電圧と出力側の電圧とをそれぞれ入力し、当該入力電圧に応じた電圧を生成して出力する第２検出回路と、
   前記第１検出回路の出力電圧と前記第２検出回路の出力電圧とを比較し、当該比較結果に応じた信号を出力するコンパレータと、
   前記コンパレータの出力信号を基に、所定の信号を生成して出力する出力回路と、を備え、
   前記第１検出回路の出力電圧は、前記第２検出回路の出力電圧に比べて立ち上がりが早くなるように設定され、当該立ち上がり後は前記第２検出回路の出力電圧に比べて低くなるように設定され、
   前記外部電源の電圧が瞬時に低下するときには、前記第１検出回路の出力電圧の低下量が前記第２検出回路の出力電圧の低下量に比べて少なくなるように設定されていることを特徴とするゲート駆動装置。
6. 前記第１検出回路は、
   前記第１保護回路の出力側の電圧を抵抗とトランジスタとで分圧して分圧電圧を出力する分圧回路と、
   前記分圧回路の分圧出力を平滑化するローパスフィルタと、
   を備えることを特徴とする請求項５に記載ゲート駆動装置。
7. 前記第２検出回路は、
   前記第１保護回路の出力側の電圧と入力側の電圧とをそれぞれ入力し、当該入力電圧を第１ダイオード、第１抵抗、および第２抵抗からなる直列回路で分圧して出力する分圧回路を含み、
   前記第１ダイオードおよび前記第１抵抗の直列接続部分に、第２ダイオードが接続されていることを特徴とする請求項５に記載のゲート駆動回路。
8. 前記第２保護回路は、
   前記出力回路の出力端子間に接続するクランプ回路を、さらに備えることを特徴とする請求項５に記載のゲート駆動装置。

Images