JP5648523B2 - 半導体装置、電源装置、増幅器及び半導体装置の製造方法 - Google Patents

半導体装置、電源装置、増幅器及び半導体装置の製造方法 Download PDF

Info

Publication number
JP5648523B2
JP5648523B2 JP2011031109A JP2011031109A JP5648523B2 JP 5648523 B2 JP5648523 B2 JP 5648523B2 JP 2011031109 A JP2011031109 A JP 2011031109A JP 2011031109 A JP2011031109 A JP 2011031109A JP 5648523 B2 JP5648523 B2 JP 5648523B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor layer
amorphous carbon
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011031109A
Other languages
English (en)
Other versions
JP2012169545A (ja
Inventor
中村　哲一
哲一 中村
史朗 尾崎
史朗 尾崎
武田　正行
正行 武田
渡部　慶二
慶二 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011031109A priority Critical patent/JP5648523B2/ja
Priority to TW101103746A priority patent/TWI538202B/zh
Priority to US13/369,409 priority patent/US8487384B2/en
Priority to CN201210033132.5A priority patent/CN102646704B/zh
Publication of JP2012169545A publication Critical patent/JP2012169545A/ja
Priority to US13/902,788 priority patent/US9324808B2/en
Application granted granted Critical
Publication of JP5648523B2 publication Critical patent/JP5648523B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01358—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/43—Encapsulations, e.g. protective coatings characterised by their materials comprising oxides, nitrides or carbides, e.g. ceramics or glasses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Ceramic Engineering (AREA)

Description

本発明は、半導体装置、電源装置、増幅器及び半導体装置の製造方法に関する。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等に用いられている。このうち、高出力電子デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
ところで、このような用途に用いられるＨＥＭＴは、高いドレイン耐圧やゲート耐圧が求められるため、ゲート絶縁膜となる絶縁膜を形成したＭＩＳ（Metal Insulator Semiconductor）構造が用いられている場合が多い。このようにＭＩＳ構造とすることにより、より電力用途に適した半導体デバイスとすることができる。
また、このような電界効果型トランジスタ等の半導体装置においては、通常、ゲート電極またはドレイン電極等を形成した後、パッシベーション等のため、表面の全体に絶縁体からなる保護膜が形成される。
特開２００２−３５９２５６号公報 特開２００８−２１８４７９号公報
また、トランジスタを用いた電力用の高効率なスイッチング素子を実現するためには、オン抵抗の低減、ノーマリーオフ動作の実現、スイッチング素子の高耐圧化が求められている。しかしながら、このような要求とともに、歩留りが高く、信頼性が高いものであることも併せて求められている。
即ち、ゲート電極と半導体層との間にゲート絶縁膜となる絶縁膜が形成されている半導体装置及び保護膜となる絶縁膜が形成されている半導体装置において、高い信頼性で、高い歩留りで製造可能な半導体装置及び半導体装置の製造方法が求められている。また、更には、このような半導体装置を用いた電源装置及び増幅器が求められている。
本実施の形態の一観点によれば、基板の上方に形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を有し、前記絶縁膜は、前記電極の側における膜応力よりも、前記半導体層の側における膜応力が低いものであり、前記絶縁膜は、第１の絶縁膜上に第２の絶縁膜が積層されているものであって、前記第１の絶縁膜は、前記第２の絶縁膜よりも膜応力が低いものであり、前記絶縁膜は、炭素を主成分とするアモルファス膜により形成されているものであって、前記第１の絶縁膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか１の濃度が、前記第２の絶縁膜に含まれる濃度よりも高いことを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上方に形成された半導体層と、前記半導体層の上方に形成された電極と、前記半導体層の上方に形成された保護膜と、を有し、前記保護膜は、前記半導体層に近い側における膜応力が、前記半導体層から離れた側における膜応力よりも、低いものであり、前記保護膜は、第１の保護膜上に第２の保護膜が積層されたものであって、前記第１の保護膜は、前記第２の保護膜よりも膜応力が低いものであり、前記保護膜は、炭素を主成分とするアモルファス膜により形成されているものであって、前記第１の保護膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか１の濃度が、前記第２の保護膜に含まれる濃度よりも高いことを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上方に半導体層を形成する工程と、前記半導体層上に炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程と、前記絶縁膜上に電極を形成する工程と、を有し、前記炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第１の絶縁膜を成膜する工程と、前記第１の絶縁膜上に、前記第１の絶縁膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第２の絶縁膜を形成する工程と、を有することを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上方に半導体層を形成する工程と、前記半導体層の上方に電極を形成する工程と、前記半導体層の上方に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、を有し、前記保護膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第１の保護膜を成膜する工程と、前記第１の絶縁膜上に、前記第１の保護膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第２の保護膜を形成する工程と、を有することを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、ゲート電極と半導体層との間にゲート絶縁膜となる絶縁膜が形成されている半導体装置及び保護膜となる絶縁膜が形成されている半導体装置を高い信頼性で、高い歩留りで製造することができる。よって、所望の特性を有する信頼性の高い半導体装置、電源装置及び増幅器を低コストで得ることができる。
半導体素子の構造図 半導体素子における測定の説明図 印加電圧と容量との相関図 絶縁膜の説明図 アモルファスカーボン膜における膜中窒素濃度と応力との相関図 第１の実施の形態における半導体装置の構造図 ｓｐ３の比率と膜密度及びプラズモンピークとの相関図 第１の実施の形態における半導体装置の製造工程図（１） 第１の実施の形態における半導体装置の製造工程図（２） ＦＣＡ成膜装置の構造図 第２の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の構造図 第４の実施の形態における半導体装置の構造図 第４の実施の形態における半導体装置の製造工程図（１） 第４の実施の形態における半導体装置の製造工程図（２） 第５の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第５の実施の形態における電源装置の回路図 第５の実施の形態における高出力増幅器の構造図
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、半導体装置に形成されるゲート絶縁膜について説明する。具体的には、半導体装置であるＨＥＭＴと同様の構造を有する半導体素子を作製し検討を行なった。作製した半導体素子は、図１に示すように、シリコンからなる基板１上に、バッファ層２、電子走行層３、スペーサ層４、電子供給層５、キャップ層６を積層形成し、更に、キャップ層６上に絶縁膜７を形成したものである。電子走行層３、スペーサ層４、電子供給層５、キャップ層６は、有機金属気相成長（ＭＯＶＰＥ：Metal-Organic Vapor Phase Epitaxy）法により形成されている。バッファ層２は電子走行層３等をエピタキシャル成長させるために基板１上に形成されているものであり、基板１上にバッファ層２を形成することにより、バッファ層２上に電子走行層３等をエピタキシャル成長させることができる。
電子走行層３は厚さが約３μｍのｉ−ＧａＮにより形成されており、スペーサ層４は厚さが約５ｎｍのｉ−ＡｌＧａＮにより形成されている。電子供給層５は厚さが約５ｎｍのｎ−ＡｌＧａＮにより形成されており、不純物元素としてシリコン（Ｓｉ）が５×１０１８ｃｍ−３の濃度でドーピングされている。キャップ層６は厚さが１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてシリコン（Ｓｉ）が５×１０１８ｃｍ−３の濃度でドーピングされている。尚、このような構造のものでは、通常、電子走行層３において電子供給層５に近い側に２次元電子ガス（２ＤＥＧ：２ dimensional electron gas）３ａが形成される。また、絶縁膜７は、ゲート絶縁膜に相当するものであり、酸化アルミニウムからなる膜をＡＬＤ（Atomic Layer Dposition）法により約２０ｎｍ成膜することにより形成されている。
このように形成された絶縁膜７上に、図２に示すように水銀からなるアノード電極８及びカソード電極９を設置し、アノード電極８とカソード電極９との間の容量測定を行なった。尚、アノード電極８は、直径約５００μｍの円形状のものであり、カソード電極９は、内径が約１５００μｍ、外径が約２５００μｍのドーナッツ状の形状のものであり、中心がアノード電極８の中心と一致するように設置されている。このカソード電極９は接地されており、接地電位となっている。図２（ａ）は、この状態を示す上面図であり、図２（ｂ）は、図２（ａ）における一点鎖線２Ａ−２Ｂにおいて切断した断面図である。
図３は、アノード電極８に印加する電圧を変化させた場合において、アノード電極８とカソード電極９との間で検出される容量の値を示すものである。具体的には、カソード電極８を接地した状態において、アノード電極８に、１００ｋＨｚ、２５ｍＶの交流成分を重畳した印加電圧を印加し、印加電圧が印加された状態における容量を測定したものである。
図３に示されるように、アノード電極８に印加される電圧を−３０Ｖより１０Ｖまで徐々に上昇させた場合では、最初に検出される容量が０であったのものが、−７Ｖ近傍において急激に増加する。この後、更に印加する電圧を上昇させても、容量はあまり変化することなく略一定のままであるが、０Ｖ近傍において再び急激に増加する。この後、印加される電圧の上昇に伴い容量は増加するものの次第に一定の値に収束する。逆に、アノード電極８に印加される電圧を１０Ｖより−３０Ｖまで徐々に降下させた場合では、最初は印加される電圧の降下に伴い容量が急激に低下し、７Ｖ近辺で略一定の容量となり、０Ｖまで電圧を降下させても、検出される容量にあまり変化は見られない。この後、更に印加される電圧を降下させることにより、０Ｖを過ぎたあたりで急激に容量が低下し、−１．５Ｖ近傍では検出される容量は０となり、その後、印加される電圧を降下させても容量は０のままで変化はない。このように、図１に示す半導体素子において、絶縁膜７を酸化アルミニウムにより形成した場合では、電圧を上昇させた場合と、電圧を降下させた場合とで、印加される電圧と容量との関係を示す曲線が異なりシフトする。
上記においては、低い電位より印加される電圧を上昇させた場合、空乏層厚が減少し、電子走行層３に２ＤＥＧ３ａが発生した時点で容量が発生し、検出される容量の値が急上昇する。一方、高い電位より印加される電圧を降下させた場合、空乏層厚が増加し、２ＤＥＧ３ａの減少に伴い、検出される容量の値は減少する。印加された電圧を上昇させた場合と、降下させた場合とで印加電圧と容量との関係を示す曲線がシフトするのは、絶縁膜７内にトラップ準位が形成されて、電子等がトラップされることにより、２ＤＥＧ３ａの分布に影響を与えることによるものと考えられる。即ち、絶縁膜７内にトラップ準位が形成されている場合には、電子等がトラップされると検出される容量が変化する。従って、印加される電圧を上昇させた場合と、降下させた場合とでは、同じ電圧を印加しても異なる値の容量が検出されるものと考えられる。
このように、印加される電圧と容量との関係が、過去の印加電圧の履歴に依存して変化すると、安定したスイッチング動作を得ることができず、半導体装置の信頼性が低下してしまう。このように印加電圧を上昇させた場合と降下させた場合とにおける印加電圧と容量との関係を示す曲線のシフト量を本実施の形態ではしきい値電圧変動幅と呼ぶ。尚、上述した半導体素子において絶縁膜７を酸化アルミニウムにより形成した場合では、しきい値電圧変動幅は、約５．４Ｖであった。
ところで、絶縁膜７は、酸化アルミニウム膜が化合物のアモルファス膜であるため、このようなトラップ準位が形成されやすいものと推察される。よって、絶縁膜７を酸化物及び窒化物等の化合物からなるアモルファス膜等により形成した場合には、同様のトラップ準位が形成されるものと推察される。
次に、絶縁膜を酸化物及び窒化物以外の材料により形成した場合について説明する。具体的には、絶縁膜７に代えて、図４（ｂ）に示されるアモルファスカーボン膜からなる絶縁膜７ａを形成したものを作製し同様の測定を行なった。尚、図４（ａ）に示される絶縁膜７は、前述した膜厚が約２０ｎｍの酸化アルミニウムにより形成されたものである。図４（ｂ）に示される絶縁膜７ａは、後述するアーク蒸着法であるＦＣＡ（Filtered Cathodic Arc）により、アモルファスカーボン膜を約２０ｎｍ成膜することにより形成したものである。このようにして形成されるアモルファスカーボン膜は、炭素を主成分とするアモルファス膜である。
絶縁膜７ａが形成された半導体素子について、上述した印加電圧と容量との関係を調べたところ、しきい値電圧変動幅は略０であった。従って、ゲート絶縁膜がアモルファスカーボン膜により形成されている半導体装置は、安定的にスイッチング動作を行なうことができ、高い信頼性が得られるものと考えられる。
ところで、図４（ｂ）に示されるアモルファスカーボン膜は、ＦＣＡ法により成膜された何も添加されていないアモルファスカーボン膜であり、高密度であるが、極めて強い応力を有している。このため、キャップ層６上に、アモルファスカーボン膜を所定の膜厚以上、例えば、２０ｎｍ以上成膜すると、成膜されたアモルファスカーボン膜はキャップ層６より剥離してしまい、製造される半導体装置の歩留りが低下してしまう。
このため、絶縁膜７に代えて、図４（ｃ）に示すように、第１のアモルファスカーボン膜７ｂ１と第２のアモルファスカーボン膜７ｂ２からなる絶縁膜７ｂを形成する。第１のアモルファスカーボン膜７ｂ１は窒素を添加したアモルファスカーボン膜を約５ｎｍ成膜したものであり、第２のアモルファスカーボン膜７ｂ２は何も添加されていないアモルファスカーボン膜を約１５ｎｍ成膜したものである。このような構造の絶縁膜７ｂは、キャップ層６上に合計の膜厚が約２０ｎｍとなるように形成しても、キャップ層６より剥がれることはなかった。尚、アモルファスカーボン膜は、図４（ｂ）に示す場合と同様にアーク蒸着法であるＦＣＡにより形成した。
このように絶縁膜７ｂがキャップ層６より剥離しないのは、第１のアモルファスカーボン膜７ｂ１には窒素が添加されているため、応力が低下しており、膜の剥離が生じにくくなったことによるものと考えられる。即ち、キャップ層６に接して形成される第１のアモルファスカーボン膜７ｂ１には窒素が添加されており、何も添加されていないアモルファスカーボン膜と比べて応力が低いため、キャップ層６より剥離しないものと考えられる。
図５は、アモルファスカーボン膜に添加されている窒素の濃度とアモルファスカーボン膜における応力との関係を示すものである。図５に示されるように、アモルファスカーボン膜に添加されている窒素の濃度を高くすることにより応力は低下する。この応力の低下は、アモルファスカーボン膜に窒素を添加することにより膜密度が低下することによるものと考えられる。
上記説明では、２層からなる絶縁膜７ｂを形成した場合について説明したが、絶縁膜の全体を第１のアモルファスカーボン膜７ｂ１、即ち、窒素が添加されたアモルファスカーボン膜により形成した場合であっても、同様に絶縁膜の剥離は生じにくいものと考えられる。この場合も、キャップ層６等に接している窒素が添加されたアモルファスカーボン膜からなる絶縁膜における応力は低いため、キャップ層６等より剥離しにくくなるものと考えられる。しかしながら、窒素が添加されたアモルファスカーボン膜からなる絶縁膜は密度が低いため、絶縁膜全体の膜密度が低くなることに起因して他の弊害が生じる場合がある。よって、よりよい特性を得るためには、図４（ｃ）に示すように、第１のアモルファスカーボン膜７ｂ１と第２のアモルファスカーボン膜７ｂ２の２層のアモルファスカーボン膜からなる絶縁膜７ｂを形成することが好ましい。
尚、図４（ｃ）に示すような第１のアモルファスカーボン膜７ｂ１と第２のアモルファスカーボン膜７ｂ２からなる絶縁膜７ｂでは、キャップ層６等の半導体層に接する側に膜応力の低い膜、即ち、窒素が添加されたアモルファスカーボン膜が形成される。
また、上記説明では、窒素を添加したアモルファスカーボン膜について説明したが、アモルファスカーボン膜に添加される元素としては、窒素以外にも酸素、水素、フッ素等が挙げられる。このうち、酸素を添加したアモルファスカーボン膜では、接している窒化物半導体と酸素が反応し酸素が窒素と置換することにより半導体装置の特性が低下する場合がある。また、フッ素を添加したアモルファスカーボン膜では、通常、フッ素を含む材料からなる膜の上に形成される膜は剥離しやすく、歩留りが低下する場合がある。また、水素を添加したアモルファスカーボン膜では、半導体層に影響を及ぼし特性等を変化させ所望の特性を得ることができない場合がある。一方、窒素が添加されたアモルファスカーボン膜では、半導体層は窒化物半導体により形成されているため、同じ窒素を含む窒素を添加したアモルファスカーボン膜とは相性がよく、密着性が強くなるものと考えられる。よって、アモルファスカーボン膜に添加される元素としては窒素が好ましい。
また、上述した図４（ｃ）に示される２種類のアモルファスカーボン膜を積層した絶縁膜７ｂを有する半導体素子を作製し、印加電圧と容量との関係について測定を行なったところ、図４（ｂ）に示される絶縁膜７ａと同様に、しきい値電圧変動幅は略０であった。よって、この半導体素子と同様の構造を有する半導体装置は、安定的にスイッチング動作を行なうことができ、高い信頼性が得られるものと考えられる。
（半導体装置の構造）
次に、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置の構造を図６に示す。本実施の形態における半導体装置はＨＥＭＴであり、半導体等からなる基板１０上にバッファ層２０が形成されており、バッファ層２０上に、半導体層となる電子走行層２１、電子供給層２２、キャップ層２３がエピタキシャル成長により積層して形成されている。また、キャップ層２３上には絶縁膜３０が形成されており、絶縁膜３０上にはゲート電極４１が形成されており、ソース電極４２及びドレイン電極４３は電子走行層２１と接続されて形成されている。更に、露出している絶縁膜３０の上には、絶縁体からなる保護膜５０が形成されている。
基板１０はＳｉ基板、ＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられる。本実施の形態では、基板１０としてＳｉ基板を用いているため、バッファ層２０を形成しているが、他の材料からなる基板１０を用いた場合には、バッファ層２０を形成する必要がない場合がある。第１の半導体層となる電子走行層２１はｉ−ＧａＮにより形成されており、第２の半導体層となる電子供給層２２はｎ−ＡｌＧａＮにより形成されており、第３の半導体層となるキャップ層２３はｎ−ＧａＮにより形成されている。これにより、電子走行層２１において電子供給層２２に近い側に２次元電子ガス（２ＤＥＧ）２１ａが形成される。また、電子走行層２１と電子供給層２２との間には、不図示のスペーサ層を形成してもよい。
ゲート電極４１、ソース電極４２及びドレイン電極４３は金属材料により形成されている。ゲート絶縁膜となる絶縁膜３０は、アモルファスカーボン膜により形成されており、厚さは約２０ｎｍである。保護膜５０は、プラズマＡＬＤにより酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。
絶縁層３０は、第１のアモルファスカーボン膜３１と第２のアモルファスカーボン膜３２とが積層されたものであり、炭素を主成分とするアモルファス膜であり、ＤＬＣ（Diamond Like Carbon）とも呼ばれる。
第１のアモルファスカーボン膜３１は、第１の絶縁膜であり、窒素が添加されたアモルファスカーボン膜であり、添加されている窒素の割合は２０ａｔｍ％以上である。第２のアモルファスカーボン膜３２は、第２の絶縁膜であり、何も添加されていないアモルファスカーボン膜である。
第１のアモルファスカーボン膜３１は、窒素が添加されたアモルファスカーボン膜であるため、第２のアモルファスカーボン膜３２よりも膜応力が低く、キャップ層２３との密着性は高い。
第２のアモルファスカーボン膜３２は、高密度な絶縁膜であり、高い絶縁性を有しており、また、表面平滑性も高い膜である。アモルファスカーボン膜において、高い絶縁性、高密度性等を得るためには、膜中の水素含有量が極力抑制されており、ダイヤモンドライクであることが好ましい。具体的には、膜密度が高く、炭素間結合においてｓｐ２よりもｓｐ３が多い状態であることが好ましい。また、炭素間結合においてｓｐ２よりもｓｐ３が多い状態のアモルファスカーボン膜は、高密度なダイアモンドに近い状態の膜となるため、特に、トラップ準位等は形成されにくく、しきい値電圧変動幅を略０にすることができるものと考えられる。即ち、絶縁膜３０をアモルファスカーボン膜により形成することにより、より安定的にスイッチング動作を行なうことができ、信頼性の高い半導体装置を得ることができる。
より詳しく説明すると、カーボンにおける炭素間結合には、結合様式としてｓｐ２とｓｐ３があり、グラファイト（黒鉛）はｓｐ２の結合により形成され、ダイアモンドはｓｐ３の結合により形成されている。従って、アモルファスカーボン膜が、よりダイヤモンドライクであるためには、ｓｐ２の結合よりもｓｐ３の結合が多い方が好ましく、即ち、炭素間結合が、ｓｐ２≦ｓｐ３であることが好ましい。
ところで、図７に示すように、アモルファスカーボン膜の膜中における炭素間結合のｓｐ３の比率と膜密度とは相関関係があり、炭素間結合のｓｐ３の比率が高くなるに従い膜密度も高くなる。また、アモルファスカーボン膜の膜中の炭素間結合におけるｓｐ３の比率とプラズモンピークとは相関関係があり、炭素間結合のｓｐ３の比率が高くなるに従いプラズモンピークも高くなる。ここで、膜中における炭素間結合のｓｐ３の比率が５０％以上、即ち、ｓｐ２の結合よりもｓｐ３の結合が多い水素を殆ど含まないアモルファスカーボン膜は、膜密度が２．６ｇ／ｃｍ３以上であり、プラズモンピークが２８ｅＶ以上である。尚、膜密度は、シリコン基板上にアモルファスカーボン膜を成膜し、ラザフォード後方散乱法により得られた結果と、ＴＥＭ（Transmission Electron Microscope）による断面測長により得られた膜厚に基づき算出している。
尚、本実施の形態においては、第１のアモルファスカーボン膜３１は窒素が添加されているため、第２のアモルファスカーボン膜３２に比べて膜密度は低い。このため、通常は、第１のアモルファスカーボン膜３１におけるｓｐ３の比率は、第２のアモルファスカーボン膜３２におけるｓｐ３の比率よりも低い値となる。
膜密度が２．６ｇ／ｃｍ３以上、プラズモンピークが２８ｅＶ以上となるアモルファスカーボン膜は、後述するアーク蒸着法であるＦＣＡ法により形成することが可能である。具体的には、ＦＣＡ法により成膜されたアモルファスカーボン膜の膜密度は、３．２ｇ／ｃｍ３である。また、ダイアモンドの密度が３．５６ｇ／ｃｍ３である。従って、第２のアモルファスカーボン膜３２は、２．６ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることが好ましい。また、ＦＣＡ法により成膜されたアモルファスカーボン膜は、ＣＶＤにより成膜されたアモルファスカーボン膜と比較して水素含有量が極めて低く、ＦＣＡ法により成膜されたアモルファスカーボン膜に含まれる水素含有量は１ａｔｍ％以下である。尚、ＣＶＤ（Chemical Vapor Deposition）により成膜される水素を含むアモルファスカーボン膜では、膜密度が最も高いものでも約２．６ｇ／ｃｍ３未満である。
また、絶縁膜３０として成膜されるアモルファスカーボン膜の膜厚は、２ｎｍ以上、２００ｎｍ以下であり、特に、１０ｎｍ以上であることが好ましい。アモルファスカーボン膜により全面を覆うためには、少なくとも数原子層以上の膜厚が必要となるため、２ｎｍ未満の膜厚では全面を覆うことができない。また、ゲート絶縁膜としての機能を安定的に得るためには、１０ｎｍ以上形成されていることが好ましい。
また、絶縁膜３０は、第１のアモルファスカーボン膜３１と第２のアモルファスカーボン膜３２との界面が、窒素濃度が連続的に変化するいわゆる組成傾斜を有するものであってもよく、更には、絶縁膜３０全体が、窒素濃度が徐々に減少するように組成傾斜を有するものであってもよい。
また、本実施の形態における保護膜５０は、絶縁膜であり、アモルファスカーボン膜、酸化アルミニウム膜、窒化シリコン膜等の酸化物膜または窒化物膜、またはこれらの膜を積層した膜により形成されている。
（半導体装置の製造方法）
次に、図８及び図９に基づき本実施の形態における半導体装置の製造方法について説明する。
最初に、図８（ａ）に示すように、基板１０上にバッファ層２０を形成し、バッファ層２０上に、電子走行層２１、電子供給層２２、キャップ層２３等の半導体層をＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）等によりエピタキシャル成長させて形成する。基板１０は、Ｓｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等からなる基板を用いることができ、基板１０上には電子走行層２１等をエピタキシャル成長させるためバッファ層２０が形成されている。バッファ層２０は、例えば、厚さ約０．１μｍのノンドープのｉ−ＡｌＮにより形成されている。電子走行層２１は、厚さ約３μｍのノンドープのｉ−ＧａＮにより形成されている。電子供給層２２は、厚さ約３０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドーピングされている。キャップ層２３は、厚さ約１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドーピングされている。尚、半導体層は、ＭＯＶＰＥの他、ＭＢＥ（Molecular Beam Epitaxy）により半導体層を結晶成長させることにより形成してもよい。
次に、図８（ｂ）に示すように、ソース電極４２及びドレイン電極４３を形成する。具体的には、キャップ層２３上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたＲＩＥ（Reactive Ion Etching）等によるドライエッチングを行なうことにより、レジストパターンが形成されていない領域におけるキャップ層２３及び電子供給層２２を除去し、電子走行層２１の表面を露出させる。この際行なわれるドライエッチングは、チャンバー内にエッチングガスとして塩素ガスを約３０ｓｃｃｍを導入し、チャンバー内の圧力を約２Ｐａに設定し、ＲＦパワーを２０Ｗ印加することにより行なう。この後、真空蒸着等によりＴａ／Ａｌの積層膜等からなる金属膜を成膜した後、有機溶剤等に浸漬させることによりレジストパターン上に形成されている金属膜をレジストパターンとともにリフトオフにより除去する。これによりレジストパターンの形成されていない領域にソース電極４２及びドレイン電極４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。尚、上記においては、ドライエッチングを行なうためのレジストパターンとリフトオフを行なうためのレジストパターンとを兼用させた場合について説明したが、各々別個に形成してもよい。
次に、図８（ｃ）に示すように、キャップ層２３上に、ゲート絶縁膜となる絶縁膜３０を形成する。絶縁膜３０は、第１のアモルファスカーボン膜３１と第２のアモルファスカーボン膜３２からなる膜であり、ともにＦＣＡ法により形成される。第１のアモルファスカーボン膜３１は、窒素が添加されたアモルファスカーボン膜であり、窒素を２５ｓｃｃｍ導入し、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約５ｎｍとなるように成膜されたものである。第２のアモルファスカーボン膜３２は、窒素等が添加されていないアモルファスカーボン膜であり、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約１５ｎｍとなるように成膜されたものである。上記においては、第１のアモルファスカーボン膜３１は、ＦＣＡ法により成膜される場合について説明したが、第１のアモルファスカーボン膜３１は、例えば、スパッタリングやＣＶＤ等により成膜したアモルファスカーボン膜であってもよい。
次に、図９（ａ）に示されるように、ゲート電極４１を形成する。具体的には、絶縁膜３０上に、フォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、全面に金属膜（Ｎｉ：膜厚約１０ｎｍ／Ａｕ：膜厚約３００ｎｍ）を真空蒸着により成膜した後、有機溶剤等に浸漬させることによりレジストパターン上に形成されている金属膜をレジストパターンとともにリフトオフにより除去する。これにより絶縁膜３０上の所定の領域にＮｉ／Ａｕからなるゲート電極４１を形成する。
次に、図９（ｂ）に示されるように、絶縁膜３０上に、保護膜５０を形成する。保護膜５０としては、例えば、ＡＬＤ法により成膜した酸化アルミニウム膜、ＦＣＡ法により成膜したアモルファスカーボン膜、プラズマＣＶＤ法により成膜した窒化シリコン膜等が挙げられ、また、これらの膜を積層したものであってもよい。
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。上記説明では、半導体層がＧａＮ及びＡｌＧａＮにより形成されている半導体装置について説明したが、本実施の形態は半導体層としてＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体を用いた半導体装置においても同様に適用することができる。
（アモルファスカーボン膜の成膜）
次に、アモルファスカーボン膜を成膜するためのＦＣＡ法について説明する。図１０に、ＦＣＡ法に用いられるＦＣＡ成膜装置の構造を示す。このＦＣＡ成膜装置は、プラズマ発生部１１０、プラズマ分離部１２０、パーティクルトラップ部１３０、プラズマ移送部１４０、成膜チャンバー１５０を有している。プラズマ発生部１１０、プラズマ分離部１２０及びパーティクルトラップ部１３０は、いずれも筒状に形成されており、この順で連結されている。プラズマ移送部１４０も筒状に形成されており、一方の端部はプラズマ分離部１２０に略垂直に接続されており、他方の端部は、成膜チャンバー１５０に接続されている。成膜チャンバー１５０の内部には、成膜対象となる基板等１５１を設置するためのステージ１５２が設けられている。
プラズマ発生部１１０の筐体下端部には絶縁板１１１が設けられており、この絶縁板１１１の上には、ターゲット（カソード）１１２となるグラファイトが設置されている。また、プラズマ発生部１１０の筐体下端部の外周には、カソードコイル１１４が設けられており、筐体の内壁面にはアノード１１３が設けられている。アモルファスカーボン膜を成膜する際には、不図示の電源より、ターゲット１１２とアノード１１３との間に、所定の電圧を印加し、アーク放電を発生させ、ターゲット１１２の上方にプラズマを発生させる。この際、カソードコイル１１４には、別の不図示の電源より所定の電流が供給され、アーク放電を安定化させるための磁場を発生させる。このアーク放電により、グラファイトのターゲット１１２を形成しているカーボンが蒸発し、プラズマ中に成膜材料のイオンとして供給される。
プラズマ発生部１１０とプラズマ分離部１２０との境界部分には絶縁リング１２１が設けられており、この絶縁リング１２１によりプラズマ発生部１１０の筐体とプラズマ分離部１２０の筐体とが電気的に分離されている。プラズマ分離部１２０の筐体の外周には、プラズマ発生部１１０において発生したプラズマを筐体の中心部に収束させつつ所定の方向に移動させるための磁場を発生させるガイドコイル１２２ａ、１２２ｂが設けられている。また、プラズマ分離部１２０とプラズマ移送部１４０との接続部近傍には、プラズマの進行方向を略垂直に曲げる磁場を発生させる斜め磁場発生コイル１２３が設けられている。
パーティクルトラップ部１３０には、プラズマ発生部１１０において発生したパーティクルがプラズマ分離部１２０における磁場の影響を殆ど受けることなく直進して進入する。パーティクルトラップ部１３０の上端部には、パーティクルを横方向に反射する反射板１３１と、反射板１３１により反射されたパーティクルを捕捉するパーティクル捕捉部１３２が設けられている。パーティクル捕捉部１３２には、複数のフィン１３３が筐体内部に対し斜めに配置されている。パーティクル捕捉部１３２に進入したパーティクルは、これらのフィン１３３により何度も反射され、運動エネルギーを失い、最終的には、フィン１３３またはパーティクル捕捉部１３２の筐体壁面等に付着し捕捉される。
プラズマ移送部１４０には、プラズマ分離部１２０においてパーティクルと分離されたプラズマが進入する。プラズマ移送部１４０は、負電圧印加部１４２と連絡部１４６とに区画されている。負電圧印加部１４２とプラズマ分離部１２０との間及び負電圧印加部１４２と連絡部１４６との間には絶縁リング１４１が設けられている。これにより、プラズマ分離部１２０と負電圧印加部１４２とは電気的に分離されており、連絡部１４６と負電圧印加部１４２とは電気的に分離されている。
負電圧印加部１４２は、更に、プラズマ分離部１２０側の入口部１４３と、連絡部１４６側の出口部１４５と、入口部１４３と出口部１４５の間の中間部１４４とに区画されている。入口部１４３の外周にはプラズマを収束しつつ成膜チャンバー１５０側に移動させるための磁場を発生させる１４３ａが設けられている。また、入口部１４３の内側には、入口部１４３に進入したパーティクルを捕捉する複数のフィン１４３ｂが筐体内面に対し斜めに設置されている。
中間部１４４の入口部１４３側及び出口部１４５側には、プラズマの流路を寄生する開口部を有するアパーチャ１４４ａ及び１４４ｂが設けられている。また、中間部１４４の外周には、プラズマの進行方向を曲げるための磁場を発生させるガイドコイル１４４ｃが設けられている。
連絡部１４６は、負電圧印加部１４２側から成膜チャンバー１５０に向かって、徐々に径が広くなるように形成されている。この連絡部１４６の内側にも、複数のフィン１４６ａが設置されており、連絡部１４６と成膜チャンバー１５０との境界部分の外周には、プラズマを収束しつつ成膜チャンバー１５０側に移動させるためのガイドコイル１４６ｂが設けられている。
このＦＣＡ成膜装置では、プラズマ発生部１１０において、アーク放電させることにより、炭素イオンが含まれるプラズマを発生させ、斜め磁場発生コイル１２３等により、パーティクルとなる成分を除去しつつ、プラズマを基板１５１等まで到達させることができる。これにより、基板１５１等上にアモルファスカーボン膜を成膜することができる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、第１の実施の形態における半導体装置の保護膜を第１のアモルファスカーボン膜と第２のアモルファスカーボン膜を含む膜により形成したものである。
図１１に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、絶縁膜３０上に保護膜２５０が形成されているものであり、保護膜２５０は、第１のアモルファスカーボン膜２５１と第２のアモルファスカーボン膜２５２を含む膜であり、ともにＦＣＡ法により形成される。
第１のアモルファスカーボン膜２５１は、第１の保護膜となるものであり、窒素が添加されたアモルファスカーボン膜である。第２のアモルファスカーボン膜２５２は、第２の保護膜となるものであり、窒素等が添加されていないアモルファスカーボン膜である。第２のアモルファスカーボン膜２５２は第１のアモルファスカーボン膜２５１の上に形成される。
第１のアモルファスカーボン膜２５１は、窒素を２５ｓｃｃｍ導入し、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約５ｎｍとなるように成膜されたものである。第２のアモルファスカーボン膜２５２は、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、所定の膜厚が成膜されたものである。
上記においては、第１のアモルファスカーボン膜２５１は、ＦＣＡ法により成膜される場合について説明したが、第１のアモルファスカーボン膜２５１は、例えば、スパッタリングやＣＶＤ等により成膜したアモルファスカーボン膜であってもよい。また、第１のアモルファスカーボン膜２５１と第２のアモルファスカーボン膜２５２とを積層したものに、更に、ＡＬＤ法により成膜した酸化アルミニウム膜、プラズマＣＶＤ法により成膜した窒化シリコン膜等を形成したものであってもよい。
尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態は、ゲート絶縁膜となる絶縁膜をアモルファスカーボン膜以外の膜により形成した場合、例えば、酸化アルミニウム等の酸化物または窒化物等により形成した場合においても適用することが可能である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、ゲート絶縁膜となる絶縁膜を窒素が添加されたアモルファスカーボン膜により形成した半導体装置である。
図１２に基づき、本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ゲート絶縁膜となる絶縁膜が、窒素が添加されたアモルファスカーボン膜からなる絶縁膜２３０により形成されているものである。
この絶縁膜２３０は、第１の実施の形態における第１のアモルファスカーボン膜３１と同様のものであり、ＦＣＡ法により、窒素を２５ｓｃｃｍ導入し、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により成膜されたものである。尚、絶縁膜２３０の膜厚は、約２０ｎｍとなるように成膜されている。
窒素が添加されたアモルファスカーボン膜は膜応力が低いため、膜密度は低下するものの、膜の剥離は生じにくい。よって、膜密度の低下があまり問題とならない場合には、ゲート絶縁膜の全部を窒素が添加されたアモルファスカーボン膜により形成してもよい。
尚、絶縁膜２３０は、絶縁膜２３０の膜厚方向において窒素濃度が減少する組成傾斜を有する膜であってもよい。このような膜は導入する窒素の量を徐々に減少することにより形成することができる。
また、本実施の形態では、窒素が添加されたアモルファスカーボン膜により形成されるゲート絶縁膜となる絶縁膜２３０について説明したが、保護膜５０となる絶縁膜の全部を窒素が添加されたアモルファスカーボン膜により形成してもよい。絶縁膜２３０または保護膜５０としては、酸素、水素、フッ素等を添加したアモルファスカーボン膜を用いてもよいが、前述した理由により、絶縁膜２３０等としては、窒素を添加したアモルファスカーボン膜が好ましい。
また、絶縁膜２３０等となるアモルファスカーボン膜をＦＣＡ法により成膜される場合について説明したが、例えば、スパッタリングやＣＶＤ等により成膜した同様のアモルファスカーボン膜であってもよい。
尚、上記以外の内容については、第１の実施の形態と同様であり、本実施の形態は、第２の実施の形態の半導体装置においても用いることが可能である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。
（半導体装置の構造）
図１３に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＨＥＭＴであり、半導体等からなる基板３１０上にバッファ層３２０が形成されており、バッファ層３２０上に、電子走行層３２１、電子供給層３２２、キャップ層３２３がエピタキシャル成長により積層して形成されている。また、ソース電極３４２及びドレイン電極３４３は電子走行層３２１と接続されて形成されており、ゲート電極３４１は、キャップ層３２３及び電子供給層３２２の一部を除去することにより形成された開口部内に絶縁膜３３０を介して形成されている。尚、絶縁膜３３０はキャップ層３２３上にも形成されており、絶縁膜３３０の上には、絶縁体からなる保護膜３５０が形成されている。
基板３１０はＳｉ基板、ＳｉＣ基板、サファイア（Ａｌ２Ｏ３）基板等が用いられる。本実施の形態では、基板３１０としてＳｉ基板を用いているため、バッファ層３２０を形成しているが、他の材料からなる基板３１０を用いた場合には、バッファ層３２０を形成する必要がない場合がある。第１の半導体層となる電子走行層３２１はｉ−ＧａＮにより形成されており、第２の半導体層となる電子供給層３２２はｎ−ＡｌＧａＮにより形成されており、第３の半導体層となるキャップ層３２３はｎ−ＧａＮにより形成されている。これにより、電子走行層３２１において電子供給層３２２に近い側に２次元電子ガス（２ＤＥＧ）３２１ａが形成される。また、電子走行層３２１と電子供給層３２２との間には、不図示のスペーサ層を形成してもよい。ゲート電極３４１、ソース電極３４２及びドレイン電極３４３は金属材料により形成されている。
ゲート絶縁膜となる絶縁膜３３０は、第１のアモルファスカーボン膜３３１と第２のアモルファスカーボン膜３３２とが積層されたものであり、炭素を主成分とするアモルファス膜であり、ＤＬＣとも呼ばれる。第１のアモルファスカーボン膜３３１は、窒素が添加されたアモルファスカーボン膜であり、添加されている窒素の割合は２０ａｔｍ％以上である。第２のアモルファスカーボン膜３３２は、何も添加されていないアモルファスカーボン膜である。第１のアモルファスカーボン膜３３１は、窒素が添加されたアモルファスカーボン膜であるため、第２のアモルファスカーボン膜３３２よりも膜応力が低く、キャップ層３２３との密着性も高い。本実施の形態では、第１のアモルファスカーボン膜３３１は厚さが約５ｎｍ形成されており、第２のアモルファスカーボン膜３３２は厚さが約１５ｎｍ形成されている。保護膜３５０は、プラズマＡＬＤにより酸化アルミニウム（Ａｌ２Ｏ３）膜を成膜することにより形成されている。
（半導体装置の製造方法）
次に、図１４及び図１５に基づき本実施の形態における半導体装置の製造方法について説明する。
最初に、図１４（ａ）に示すように、基板３１０上にバッファ層３２０を形成し、バッファ層３２０上に、電子走行層３２１、電子供給層３２２、キャップ層３２３等の半導体層をＭＯＶＰＥ等によりエピタキシャル成長させることにより形成する。基板３１０は、Ｓｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等からなる基板を用いることができ、基板３１０上には電子走行層３２１等をエピタキシャル成長させるためバッファ層３２０が形成されている。バッファ層３２０は、例えば、厚さ約０．１μｍのノンドープのｉ−ＡｌＮにより形成されている。電子走行層３２１は、厚さ約３μｍのノンドープのｉ−ＧａＮにより形成されている。電子供給層３２２は、厚さ約３０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドーピングされている。キャップ層３２３は、厚さ約１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドーピングされている。
次に、図１４（ｂ）に示されるように、ソース電極３４２及びドレイン電極３４３を形成する。具体的には、キャップ層３２３上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ソース電極３４２及びドレイン電極３４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素ガスを用いたＲＩＥ等によるドライエッチングを行なうことによりレジストパターンが形成されていない領域におけるキャップ層３２３及び電子供給層３２２を除去し、電子走行層３２１の表面を露出させる。この後、真空蒸着等によりＴａ／Ａｌの積層膜等からなる金属膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターン上に形成されている金属膜をレジストパターンとともにリフトオフにより除去する。これにより、レジストパターンの形成されていない領域にソース電極３４２及びドレイン電極３４３を形成することができる。また、リフトオフを行なった後に、例えば、５５０℃の温度で熱処理を行なうことによりオーミックコンタクトさせることができる。
次に、図１４（ｃ）に示されるように、開口部３６１を形成する。具体的には、キャップ層３２３上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、開口部３６１の形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンをマスクとして、塩素を含むガスを導入してＲＩＥ等によるドライエッチングを行なう。これにより、レジストパターンの形成されていない領域におけるキャップ層３２３及び電子供給層３２２の一部を除去し、開口部３６１を形成する。この後、レジストパターンを除去する。
次に、図１５（ａ）に示されるように、開口部３６１の内部、キャップ層３２３上に、絶縁膜３３０を形成する。絶縁膜３３０は、第１のアモルファスカーボン膜３３１と第２のアモルファスカーボン膜３３２からなる膜であり、ともにＦＣＡ法により形成される。第１のアモルファスカーボン膜３３１は、窒素が添加されたアモルファスカーボン膜であり、窒素を２５ｓｃｃｍ導入し、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約５ｎｍとなるように成膜されたものである。第２のアモルファスカーボン膜３３２は、窒素等が添加されていないアモルファスカーボン膜であり、グラファイトターゲットを原料として、アーク電流７０Ａ、アーク電圧２６Ｖの条件により、膜厚が約１５ｎｍとなるように成膜されたものである。上記においては、第１のアモルファスカーボン膜３３１は、ＦＣＡ法により成膜される場合について説明したが、第１のアモルファスカーボン膜３１３は、例えば、スパッタリングやＣＶＤ等により成膜したアモルファスカーボン膜であってもよい。
次に、図１５（ｂ）に示されるように、ゲート電極３４１を形成する。具体的には、絶縁膜３３０上に、不図示の下層レジスト（例えば、商品名ＰＭＧＩ：米国マイクロケム社製）及び不図示の上層レジスト（例えば、商品名ＰＦＩ３２−Ａ８：住友化学社製）をそれぞれスピンコート法等により塗布することにより形成する。この後、露光装置による露光、現像を行なうことにより、上部レジストに開口部３６１が形成されている部分を含む領域に約０．８μm径程度の開口を形成する。次に、上層レジストをマスクとして、下層レジストをアルカリ現像液でウェットエッチングする。この後、全面に金属膜（Ｎｉ：膜厚約１０ｎｍ／Ａｕ：膜厚約３００ｎｍ）を真空蒸着により成膜した後、加温した有機溶剤を用いてリフトオフを行なうことにより下層レジスト及び上層レジストともに、上層レジスト上に成膜された金属膜を除去する。これにより、絶縁膜３３０を介した開口部３６１内にＮｉ／Ａｕからなるゲート電極３４１を形成することができる。
次に、図１５（ｃ）に示されるように、絶縁膜３３０上に、保護膜３５０を形成する。保護膜３５０としては、例えば、ＡＬＤ法により成膜した酸化アルミニウム膜、ＦＣＡ法により成膜したアモルファスカーボン膜、プラズマＣＶＤ法により成膜した窒化シリコン膜等が挙げられ、また、これらの膜を積層したものであってもよい。
以上により、本実施の形態における半導体装置であるトランジスタを作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。また、本実施の形態において、第２の実施の形態における保護膜、第３の実施の形態におけるゲート絶縁膜となる絶縁膜についても、同様に用いることができる。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１から第４の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１６に基づき説明する。尚、図１６は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第４の実施の形態に示されているものとは、異なっている。
最初に、第１から第４の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。
次に、ゲート電極４４１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４４２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４４３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。尚、本実施の形態におけるゲート電極４４１はゲート電極パッドであり、第１から第４の実施の形態におけるゲート電極４１または３４１と接続されている。同様に、ソース電極４４２はソース電極パッドでありソース電極４２または３４２と接続されており、ドレイン電極４４３はドレイン電極パッドでありドレイン電極４３または３４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
また、本実施の形態における電源装置及び高周波増幅器は、第１から第４の実施の形態における半導体装置のいずれかを用いた電源装置及び高周波増幅器である。
図１７に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１７に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１７に示す例では３つ）４６８を備えている。図１７に示す例では、第１から第４の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
また、図１８に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１８に示す例では、パワーアンプ４７３は、第１から第４の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１８に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上方に形成された半導体層と、
前記半導体層上に形成された絶縁膜と、
前記絶縁膜上に形成された電極と、
を有し、
前記絶縁膜は、前記電極の側における膜応力よりも、前記半導体層の側における膜応力が低いことを特徴とする半導体装置。
（付記２）
前記絶縁層は、第１の絶縁膜上に第２の絶縁膜が積層されているものであって、
前記第１の絶縁膜は、前記第２の絶縁膜よりも膜応力が低いことを特徴とする付記１に記載の半導体装置。
（付記３）
前記絶縁膜は、炭素を主成分とするアモルファス膜により形成されているものであることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記絶縁膜は、炭素を主成分とするアモルファス膜により形成されているものであって、
前記絶縁膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか１の濃度が、前記ゲート電極の側よりも、前記半導体層の側が高いことを特徴とする付記１に記載の半導体装置。
（付記５）
前記絶縁膜は、炭素を主成分とするアモルファス膜により形成されているものであって、
前記第１の絶縁膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか１の濃度が、前記第２の絶縁膜に含まれる濃度よりも高いことを特徴とする付記２に記載の半導体装置。
（付記６）
前記第２の絶縁膜における膜密度は、２．６ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることを特徴とする付記５に記載の半導体装置。
（付記７）
基板の上方に形成された半導体層と、
前記半導体層の上方に形成された電極と、
前記半導体層の上方に形成された保護膜と、
を有し、
前記保護膜は、前記半導体層に近い側における膜応力が、前記半導体層から離れた側における膜応力よりも、低いことを特徴とする半導体装置。
（付記８）
前記保護膜は、第１の保護膜上に第２の保護膜が積層されたものであって、
前記第１の保護膜は、前記第２の保護膜よりも膜応力が低いことを特徴とする付記７に記載の半導体装置。
（付記９）
前記保護膜は、炭素を主成分とするアモルファス膜により形成されているものであることを特徴とする付記７または８に記載の半導体装置。
（付記１０）
前記保護膜は、炭素を主成分とするアモルファス膜により形成されているものであって、
前記保護膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか１の濃度が、前記半導体層に近い側よりも、前記半導体層から離れた側が高いことを特徴とする付記７に記載の半導体装置。
（付記１１）
前記保護膜は、炭素を主成分とするアモルファス膜により形成されているものであって、
前記第１の保護膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか１の濃度が、前記第２の保護膜に含まれる濃度よりも高いことを特徴とする付記８に記載の半導体装置。
（付記１２）
前記第２の保護膜における膜密度は、２．６ｇ／ｃｍ３以上、３．５６ｇ／ｃｍ３以下であることを特徴とする付記１０または１１に記載の半導体装置。
（付記１３）
前記電極はゲート電極であり、
前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
前記第１の半導体層または第２の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする付記１から１２のいずれかに記載の半導体装置。
（付記１４）
前記電極はゲート電極であり、
前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
前記第１の半導体層または第２の半導体層に接して形成されたソース電極及びドレイン電極を有し、
前記第２の半導体層には開口部が形成されており、
前記ゲート電極は前記開口部内に形成されていることを特徴とする付記１から１２のいずれかに記載の半導体装置。
（付記１５）
前記第１の半導体層は、ＧａＮを含むものであって、前記第２の半導体層は、ＡｌＧａＮを含むものであることを特徴とする付記１３または１４に記載の半導体装置。
（付記１６）
付記１から１５のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１７）
付記１から１５のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１８）
基板の上方に半導体層を形成する工程と、
前記半導体層上に炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程と、
前記絶縁膜上に電極を形成する工程と、
を有し、
前記炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第１の絶縁膜を成膜する工程と、
前記第１の絶縁膜上に、前記第１の絶縁膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第２の絶縁膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１９）
基板の上方に半導体層を形成する工程と、
前記半導体層の上方に電極を形成する工程と、
前記半導体層の上方に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、
を有し、
前記保護膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第１の保護膜を成膜する工程と、
前記第１の保護膜上に、前記第１の保護膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第２の保護膜を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２０）
前記炭素を主成分とするアモルファス膜は、アーク蒸着法により形成されるものであることを特徴とする付記１８または１９に記載の半導体装置の製造方法。
１０ 基板
２０ バッファ層
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ 電子供給層（第２の半導体層）
２３ キャップ層
３０ 絶縁膜
３１ 第１のアモルファスカーボン膜
３２ 第２のアモルファスカーボン膜
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
５０ 保護膜

Claims (8)

  1. 基板の上方に形成された半導体層と、
    前記半導体層上に形成された絶縁膜と、
    前記絶縁膜上に形成された電極と、
    を有し、
    前記絶縁膜は、前記電極の側における膜応力よりも、前記半導体層の側における膜応力が低いものであり、
    前記絶縁膜は、第１の絶縁膜上に第２の絶縁膜が積層されているものであって、
    前記第１の絶縁膜は、前記第２の絶縁膜よりも膜応力が低いものであり、
    前記絶縁膜は、炭素を主成分とするアモルファス膜により形成されているものであって、
    前記第１の絶縁膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか１の濃度が、前記第２の絶縁膜に含まれる濃度よりも高いことを特徴とする半導体装置。
  2. 基板の上方に形成された半導体層と、
    前記半導体層の上方に形成された電極と、
    前記半導体層の上方に形成された保護膜と、
    を有し、
    前記保護膜は、前記半導体層に近い側における膜応力が、前記半導体層から離れた側における膜応力よりも、低いものであり、
    前記保護膜は、第１の保護膜上に第２の保護膜が積層されたものであって、
    前記第１の保護膜は、前記第２の保護膜よりも膜応力が低いものであり、
    前記保護膜は、炭素を主成分とするアモルファス膜により形成されているものであって、
    前記第１の保護膜に含まれる窒素、酸素、水素及びフッ素のうち、いずれか１の濃度が、前記第２の保護膜に含まれる濃度よりも高いことを特徴とする半導体装置。
  3. 前記電極はゲート電極であり、
    前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
    前記第１の半導体層または前記第２の半導体層に接して形成されたソース電極及びドレイン電極を有することを特徴とする請求項１または２に記載の半導体装置。
  4. 前記電極はゲート電極であり、
    前記半導体層は、第１の半導体層と、前記第１の半導体層の上方に形成された第２の半導体層とを含むものであって、
    前記第１の半導体層または前記第２の半導体層に接して形成されたソース電極及びドレイン電極を有し、
    前記第２の半導体層には開口部が形成されており、
    前記ゲート電極は前記開口部内に形成されていることを特徴とする請求項１または２に記載の半導体装置。
  5. 請求項１から４のいずれかに記載の半導体装置を有することを特徴とする電源装置。
  6. 請求項１から４のいずれかに記載の半導体装置を有することを特徴とする増幅器。
  7. 基板の上方に半導体層を形成する工程と、
    前記半導体層上に炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程と、
    前記絶縁膜上に電極を形成する工程と、
    を有し、
    前記炭素を主成分とするアモルファス膜を含む絶縁膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第１の絶縁膜を成膜する工程と、
    前記第１の絶縁膜上に、前記第１の絶縁膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第２の絶縁膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  8. 基板の上方に半導体層を形成する工程と、
    前記半導体層の上方に電極を形成する工程と、
    前記半導体層の上方に炭素を主成分とするアモルファス膜を含む保護膜を形成する工程と、
    を有し、
    前記保護膜を形成する工程は、窒素が添加された炭素を主成分とするアモルファス膜となる第１の保護膜を成膜する工程と、
    前記第１の絶縁膜上に、前記第１の保護膜よりも窒素の濃度が低い炭素を主成分とするアモルファス膜となる第２の保護膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2011031109A 2011-02-16 2011-02-16 半導体装置、電源装置、増幅器及び半導体装置の製造方法 Active JP5648523B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011031109A JP5648523B2 (ja) 2011-02-16 2011-02-16 半導体装置、電源装置、増幅器及び半導体装置の製造方法
TW101103746A TWI538202B (zh) 2011-02-16 2012-02-06 半導體裝置、電源供應單元、放大器及半導體裝置之製造方法
US13/369,409 US8487384B2 (en) 2011-02-16 2012-02-09 Semiconductor device, power-supply unit, amplifier and method of manufacturing semiconductor device
CN201210033132.5A CN102646704B (zh) 2011-02-16 2012-02-14 半导体器件、电源装置、放大器以及制造半导体器件的方法
US13/902,788 US9324808B2 (en) 2011-02-16 2013-05-25 Semiconductor device, power-supply unit, amplifier and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011031109A JP5648523B2 (ja) 2011-02-16 2011-02-16 半導体装置、電源装置、増幅器及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012169545A JP2012169545A (ja) 2012-09-06
JP5648523B2 true JP5648523B2 (ja) 2015-01-07

Family

ID=46636213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011031109A Active JP5648523B2 (ja) 2011-02-16 2011-02-16 半導体装置、電源装置、増幅器及び半導体装置の製造方法

Country Status (4)

Country Link
US (2) US8487384B2 (ja)
JP (1) JP5648523B2 (ja)
CN (1) CN102646704B (ja)
TW (1) TWI538202B (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012070151A1 (ja) * 2010-11-26 2012-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
US20140077266A1 (en) * 2012-09-14 2014-03-20 Power Integrations, Inc. Heterostructure Transistor with Multiple Gate Dielectric Layers
US8768271B1 (en) 2012-12-19 2014-07-01 Intel Corporation Group III-N transistors on nanoscale template structures
US9373689B2 (en) 2012-12-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
KR102002453B1 (ko) * 2013-04-10 2019-10-01 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US11335799B2 (en) * 2015-03-26 2022-05-17 Chih-Shu Huang Group-III nitride semiconductor device and method for fabricating the same
US20170286725A1 (en) * 2015-04-14 2017-10-05 Hewlett Packard Enterprise Development Lp Penetration detection boundary having a heat sink
TWI577009B (zh) * 2015-07-13 2017-04-01 Nat Chung-Hsing Univ Enhanced High Electron Mobility Crystal
JP6523885B2 (ja) * 2015-09-11 2019-06-05 株式会社東芝 半導体装置
JP6687831B2 (ja) * 2015-10-30 2020-04-28 富士通株式会社 化合物半導体装置及びその製造方法
ITUB20155503A1 (it) 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
EP3252825B1 (en) * 2016-05-30 2022-12-21 STMicroelectronics S.r.l. Double-channel hemt device and manufacturing method thereof
CN109478567B (zh) * 2016-07-15 2022-12-16 罗姆股份有限公司 半导体装置
JP6673125B2 (ja) * 2016-09-30 2020-03-25 豊田合成株式会社 半導体装置
EP3373421B1 (de) 2017-03-09 2019-11-20 Siemens Aktiengesellschaft Gehäuseeinheit für eine elektrische maschine
WO2018191096A1 (en) * 2017-04-10 2018-10-18 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Diamond air bridge for thermal management of high power devices
CN109659361B (zh) 2017-10-12 2022-03-04 电力集成公司 用于异质结器件的栅极堆叠体
JP7139774B2 (ja) * 2018-08-16 2022-09-21 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
CN211125660U (zh) 2018-11-28 2020-07-28 意法半导体股份有限公司 用于制造高电子迁移率晶体管器件的中间结构

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187933A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 半導体装置の製造方法
JPH046835A (ja) * 1990-04-24 1992-01-10 Sharp Corp 化合物半導体装置
US5196907A (en) * 1990-08-20 1993-03-23 Siemens Aktiengesellschaft Metal insulator semiconductor field effect transistor
JPH05335345A (ja) * 1992-05-29 1993-12-17 Sharp Corp 半導体素子の表面保護膜
JP3170542B2 (ja) * 1993-12-08 2001-05-28 出光興産株式会社 有機ｅｌ素子
EP0683516B1 (de) * 1994-05-20 2006-01-11 Infineon Technologies AG Mehrlagenleiterplatten und Multichipmodul-Substrate
JPH1032213A (ja) * 1996-07-17 1998-02-03 Sanyo Electric Co Ltd 半導体素子
JP3609591B2 (ja) * 1997-09-25 2005-01-12 三洋電機株式会社 硬質炭素薄膜及びその製造方法
JP4556282B2 (ja) * 2000-03-31 2010-10-06 株式会社デンソー 有機ｅｌ素子およびその製造方法
JP2002151701A (ja) * 2000-11-15 2002-05-24 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよび液晶表示装置
KR100493206B1 (ko) 2001-01-16 2005-06-03 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP2002217410A (ja) * 2001-01-16 2002-08-02 Hitachi Ltd 半導体装置
JP2002353458A (ja) * 2001-05-24 2002-12-06 Matsushita Electric Ind Co Ltd 薄膜半導体素子及びその製造方法
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
CN1557024B (zh) * 2001-07-24 2010-04-07 美商克立股份有限公司 绝缘栅铝镓氮化物/氮化钾高电子迁移率晶体管(hemt)
JP4086272B2 (ja) * 2001-07-26 2008-05-14 株式会社東芝 半導体装置
US7279239B2 (en) * 2002-08-07 2007-10-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Laminating product including adhesion layer and laminate product including protective film
US6989332B1 (en) * 2002-08-13 2006-01-24 Advanced Micro Devices, Inc. Ion implantation to modulate amorphous carbon stress
US7521304B1 (en) * 2002-08-29 2009-04-21 Advanced Micro Devices, Inc. Method for forming integrated circuit
DE102004002908B4 (de) * 2004-01-20 2008-01-24 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleiterbauelements oder einer mikromechanischen Struktur
US7220687B2 (en) * 2004-06-25 2007-05-22 Applied Materials, Inc. Method to improve water-barrier performance by changing film surface morphology
CN100435482C (zh) * 2005-09-30 2008-11-19 哈尔滨工业大学 薄膜声表面波器件的非晶金刚石增频衬底的制备方法
US8053849B2 (en) * 2005-11-09 2011-11-08 Advanced Micro Devices, Inc. Replacement metal gate transistors with reduced gate oxide leakage
US8119242B2 (en) * 2006-05-22 2012-02-21 Kabushiki Kaisha Toyota Chuo Kenkyusho Amorphous carbon film, process for forming amorphous carbon film, conductive member provided with amorphous carbon film, and fuel cell separator
JP5200371B2 (ja) 2006-12-01 2013-06-05 東京エレクトロン株式会社 成膜方法、半導体装置及び記憶媒体
CN101627457B (zh) * 2007-02-13 2012-07-18 燃烧太阳能有限公司 类金刚石碳多层掺杂生长的方法和器件
US8241713B2 (en) * 2007-02-21 2012-08-14 3M Innovative Properties Company Moisture barrier coatings for organic light emitting diode devices
JP5309452B2 (ja) 2007-02-28 2013-10-09 サンケン電気株式会社 半導体ウエーハ及び半導体素子及び製造方法
JP2008300678A (ja) * 2007-05-31 2008-12-11 Oki Electric Ind Co Ltd 半導体素子の製造方法、及び半導体素子
JP5348364B2 (ja) * 2007-08-27 2013-11-20 サンケン電気株式会社 ヘテロ接合型電界効果半導体装置
JP2010232610A (ja) * 2009-03-30 2010-10-14 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010258441A (ja) * 2009-03-31 2010-11-11 Furukawa Electric Co Ltd:The 電界効果トランジスタ
KR101643758B1 (ko) * 2009-11-23 2016-08-01 삼성전자주식회사 분자빔 에피탁시 방법을 이용한 카본 절연층 제조방법 및 이를 이용한 전계효과 트랜지스터 제조방법

Also Published As

Publication number Publication date
US20130256693A1 (en) 2013-10-03
US9324808B2 (en) 2016-04-26
TW201251010A (en) 2012-12-16
JP2012169545A (ja) 2012-09-06
CN102646704B (zh) 2016-12-14
US8487384B2 (en) 2013-07-16
US20120205663A1 (en) 2012-08-16
TWI538202B (zh) 2016-06-11
CN102646704A (zh) 2012-08-22

Similar Documents

Publication Publication Date Title
JP5648523B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP5866769B2 (ja) 半導体装置、電源装置及び増幅器
JP5664661B2 (ja) 半導体装置及び半導体装置の製造方法
JP5636867B2 (ja) 半導体装置及び半導体装置の製造方法
JP6161246B2 (ja) 半導体装置及び半導体装置の製造方法
US12009417B2 (en) High electron mobility transistors having improved performance
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
KR101501825B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US12015075B2 (en) Methods of manufacturing high electron mobility transistors having a modified interface region
TWI496284B (zh) 化合物半導體裝置及其製造方法
US20110057257A1 (en) Semiconductor device and method for manufacturing the same
JP2013207274A (ja) 半導体装置及び半導体装置の製造方法
CN103545362B (zh) 化合物半导体器件及其制造方法
JP6291997B2 (ja) 半導体装置の製造方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP6194769B2 (ja) 半導体装置及び半導体装置の製造方法
JP2016086125A (ja) 化合物半導体装置及びその製造方法
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法
JP2018129339A (ja) 半導体装置、電源装置及び増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141014

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141027

R150 Certificate of patent or registration of utility model

Ref document number: 5648523

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250