JPH01187933A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01187933A JPH01187933A JP1288788A JP1288788A JPH01187933A JP H01187933 A JPH01187933 A JP H01187933A JP 1288788 A JP1288788 A JP 1288788A JP 1288788 A JP1288788 A JP 1288788A JP H01187933 A JPH01187933 A JP H01187933A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- oxygen content
- dielectric
- dielectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、持ニＧａＡ
ｓ ＦＥＴ （Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ、 ｆｉｌ界効果トランジスタ）素子におけ
る各電極保護のための誘電体膜の形成方法の改良に係る
ものである。
ｓ ＦＥＴ （Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓ
ｉｓｔｏｒ、 ｆｉｌ界効果トランジスタ）素子におけ
る各電極保護のための誘電体膜の形成方法の改良に係る
ものである。
従来例によるＧａＡｓＦＥＴ素子の概要構成を第３図に
示す。
示す。
この従来例におけるＧａＡｓ ＦＥＴ素子の製造では、
まず、半絶縁性ＧａＡｓ基板（１）面に形成された活性
層（２）上の所定位置に、ソース電極（３）、ドレイン
電極（４）を形成すると共に、エツチングによりリセス
を形成した上で、同様に所定位置にゲート電極（５）を
形成し、その後、これらの各電極（３）〜（５）を外部
からの湿気、異物等から保護するため、Ｓｉ３Ｎ、、Ｓ
ｉＯＮ等の誘電体膜（６）を形成し、かつこの誘電体膜
（６）をバッファド・フッ酸等で選択的にエツチングし
て、前記各電極（３）〜（５）のワイヤボンドのための
窓部（９）を開口させる。
まず、半絶縁性ＧａＡｓ基板（１）面に形成された活性
層（２）上の所定位置に、ソース電極（３）、ドレイン
電極（４）を形成すると共に、エツチングによりリセス
を形成した上で、同様に所定位置にゲート電極（５）を
形成し、その後、これらの各電極（３）〜（５）を外部
からの湿気、異物等から保護するため、Ｓｉ３Ｎ、、Ｓ
ｉＯＮ等の誘電体膜（６）を形成し、かつこの誘電体膜
（６）をバッファド・フッ酸等で選択的にエツチングし
て、前記各電極（３）〜（５）のワイヤボンドのための
窓部（９）を開口させる。
この従来例の場合、ＧａＡｓ ＦＥＴ素子の表面への誘
電体膜（６）は通常、プラズマＣＶＤ法を用い、成膜ガ
スをグロー放電中で分解させて形成する。
電体膜（６）は通常、プラズマＣＶＤ法を用い、成膜ガ
スをグロー放電中で分解させて形成する。
このように形成される誘電体膜は通常の場合、その膜形
成時における成膜温度、成膜ガス比、成膜圧力等のパラ
メーターを選択することによって、膜質を任意に変化さ
せ得るもので、例えば誘電体膜として用いられるＳｉＯ
Ｎ（シリコンオキシナイトライド）膜の場合には、成膜
に用いるＳｉＨ，（シラン）とＮＨ，（アンモニア）と
Ｈ！０（亜酸化窒素）のうち、Ｎ、Ｏの比率を高くする
と膜中の酸素含有量が多くＧａＡｓ基板に対するストレ
スの小さい誘電体膜が形成できる。またＮ２０の比率を
低くすると膜中の酸素含有量が減少し、ＧａＡｓ基板に
対するストレスは大きくなるが、耐湿性の高い膜が形成
できる。このように成膜ガス中のＮ、Ｏの比率を変化さ
せることにより膜質の異った誘電体膜を形成できる。
成時における成膜温度、成膜ガス比、成膜圧力等のパラ
メーターを選択することによって、膜質を任意に変化さ
せ得るもので、例えば誘電体膜として用いられるＳｉＯ
Ｎ（シリコンオキシナイトライド）膜の場合には、成膜
に用いるＳｉＨ，（シラン）とＮＨ，（アンモニア）と
Ｈ！０（亜酸化窒素）のうち、Ｎ、Ｏの比率を高くする
と膜中の酸素含有量が多くＧａＡｓ基板に対するストレ
スの小さい誘電体膜が形成できる。またＮ２０の比率を
低くすると膜中の酸素含有量が減少し、ＧａＡｓ基板に
対するストレスは大きくなるが、耐湿性の高い膜が形成
できる。このように成膜ガス中のＮ、Ｏの比率を変化さ
せることにより膜質の異った誘電体膜を形成できる。
しかしながら、前記した従来における誘電体膜の形成方
法においては、成膜ガス中のＮ、Ｏの比率を高くするこ
とにより、ＧａＡｓ基板に対するストレスの小さい膜が
形成できるが、膜中の酸素含有量が増加すると膜が水分
を通し易くなり、膜の耐湿性が低下する。また、誘電体
膜を厚く形成したり、膜の酸素含有量を減少させると耐
湿性は向上するが膜のストレスが大きくなり高周波特性
の劣化や誘電体膜にクラックが発生するなどの問題点が
あった。
法においては、成膜ガス中のＮ、Ｏの比率を高くするこ
とにより、ＧａＡｓ基板に対するストレスの小さい膜が
形成できるが、膜中の酸素含有量が増加すると膜が水分
を通し易くなり、膜の耐湿性が低下する。また、誘電体
膜を厚く形成したり、膜の酸素含有量を減少させると耐
湿性は向上するが膜のストレスが大きくなり高周波特性
の劣化や誘電体膜にクラックが発生するなどの問題点が
あった。
この発明方法は、従来の製造方法でこのような問題点を
改善するためになされたものでＧａＡｓＦＥＴ素子での
各電極上への誘電体膜の形成において、耐湿性が高（、
ＧａＡｓ基板に対してストレスの小さい良質な誘電体膜
を得て、ＧａＡｓＦＥＴ素子の高周波特性、信頼性を向
上できるようにした、この種の半導体装置の製造方法を
提供することである。
改善するためになされたものでＧａＡｓＦＥＴ素子での
各電極上への誘電体膜の形成において、耐湿性が高（、
ＧａＡｓ基板に対してストレスの小さい良質な誘電体膜
を得て、ＧａＡｓＦＥＴ素子の高周波特性、信頼性を向
上できるようにした、この種の半導体装置の製造方法を
提供することである。
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、ＧａＡｓＦＥＴ素子の製造に際して、各
電極の形成後に同各電極保護のための誘電体膜を形成す
る方法であって、前記各電極上に、酸素含有量の多くス
トレスの小さい第１層目の誘電体膜を形成すると共１ご
、この第１層目の誘電体膜上に、酸素含有量の少ない耐
湿性の高い２層目以降の誘電体膜を少なくともｉ層以上
順次連続的に形成する工程を含むことを特徴とするもの
である。
の製造方法は、ＧａＡｓＦＥＴ素子の製造に際して、各
電極の形成後に同各電極保護のための誘電体膜を形成す
る方法であって、前記各電極上に、酸素含有量の多くス
トレスの小さい第１層目の誘電体膜を形成すると共１ご
、この第１層目の誘電体膜上に、酸素含有量の少ない耐
湿性の高い２層目以降の誘電体膜を少なくともｉ層以上
順次連続的に形成する工程を含むことを特徴とするもの
である。
この発明においては、ＧａＡｓＦＥＴ素子での各電極上
に、酸素含有量の多いストレスの小さい第１層目の誘電
体膜上に、酸素含有量の少ない耐湿性の高い第２層目以
降の誘電体膜を、少なくとも１層以上順次連続的に形成
するようにしたので、従来の製造方法で発生しやすかっ
た、ＧａＡｓＦＥＴ素子の高周波特性の劣化させること
なしに、その耐湿性を十分に向上させ得る。
に、酸素含有量の多いストレスの小さい第１層目の誘電
体膜上に、酸素含有量の少ない耐湿性の高い第２層目以
降の誘電体膜を、少なくとも１層以上順次連続的に形成
するようにしたので、従来の製造方法で発生しやすかっ
た、ＧａＡｓＦＥＴ素子の高周波特性の劣化させること
なしに、その耐湿性を十分に向上させ得る。
以下、この発明に係る半導体装置の製造方法の一実施例
を第１図、第２図において説明する。
を第１図、第２図において説明する。
第１図、第２図はこの実施例方法を適用したＧａＡｓＦ
ＥＴ素子での誘電体膜の形成工程を順次示した要部断面
図である。
ＥＴ素子での誘電体膜の形成工程を順次示した要部断面
図である。
すなわち、この実施例方法においてもＧａＡｓＦＥＴ素
子は、前記従来例方法と同様に、第１図に示す通り、半
絶縁性基板（１）の活性層（２）上の所定位置にソース
電極（３）、ドレイン電極（４）を形成すると共に、エ
ツチングによりリセスを形成した上で、同様に所定位置
にゲート電極（５）を形成し、ついでその後、これらの
各電極（３）（４） ｐおよび（５）上に、まずストレ
スが小さく 、ＧａＡｓ基板および電極に影響を与える
ことがない、酸素含有量の小ない膜質の第１層目の誘電
体膜（６）を形成する。この場合に例えば、Ｓｉ風、
ＮＨｓ ＝ ＮｔＯを用いるＳｉＯＮ膜であれば、Ｎ２
０の流量比を高くして形成する。続いてこの第１層目の
誘電体膜（６）上に、Ｎ、Ｏの流量比を幾分か低くして
、第１層目の誘電体膜（６）に対し、ストレスは大きい
が耐湿性の高い第２層目の誘電体膜（７）を連続的に形
成し、さらに引き続きこの第２層目の誘電体膜（７）上
に、Ｎ、０の流量比をさらに低くして、第２層目誘電体
膜（７）に対し耐湿性の高い、第３層目の誘電体膜（８
）を連続的に形成する。そしてその後は、第２図に示す
通り、これらの積層された誘電体膜（６） 、 （７）
および（８）を、ＲＩＥ法などにより選択的にエツチン
グして、前記各電極（３） ｊ （４）および（５）へ
のワイヤボンドのための窓部（９）を開口させるのであ
る。
子は、前記従来例方法と同様に、第１図に示す通り、半
絶縁性基板（１）の活性層（２）上の所定位置にソース
電極（３）、ドレイン電極（４）を形成すると共に、エ
ツチングによりリセスを形成した上で、同様に所定位置
にゲート電極（５）を形成し、ついでその後、これらの
各電極（３）（４） ｐおよび（５）上に、まずストレ
スが小さく 、ＧａＡｓ基板および電極に影響を与える
ことがない、酸素含有量の小ない膜質の第１層目の誘電
体膜（６）を形成する。この場合に例えば、Ｓｉ風、
ＮＨｓ ＝ ＮｔＯを用いるＳｉＯＮ膜であれば、Ｎ２
０の流量比を高くして形成する。続いてこの第１層目の
誘電体膜（６）上に、Ｎ、Ｏの流量比を幾分か低くして
、第１層目の誘電体膜（６）に対し、ストレスは大きい
が耐湿性の高い第２層目の誘電体膜（７）を連続的に形
成し、さらに引き続きこの第２層目の誘電体膜（７）上
に、Ｎ、０の流量比をさらに低くして、第２層目誘電体
膜（７）に対し耐湿性の高い、第３層目の誘電体膜（８
）を連続的に形成する。そしてその後は、第２図に示す
通り、これらの積層された誘電体膜（６） 、 （７）
および（８）を、ＲＩＥ法などにより選択的にエツチン
グして、前記各電極（３） ｊ （４）および（５）へ
のワイヤボンドのための窓部（９）を開口させるのであ
る。
つまり、この実施例による誘電体膜の形成方法では、例
えば、５ＩＨ４ｐ Ｉ’１）（３＊ Ｎ２０を用いたＳ
ｉＯＮ膜による、ストレスの小さい、第１層目の誘電体
膜（６）の膜形成条件に対して、そのＮ、Ｏガスの流量
比を漸次段階的に低くするだけの極めて簡単な操作によ
り、耐湿性の高い第２層目、第３層目の誘電体膜（７）
（８）を順次連続的に形成し得るのである。
えば、５ＩＨ４ｐ Ｉ’１）（３＊ Ｎ２０を用いたＳ
ｉＯＮ膜による、ストレスの小さい、第１層目の誘電体
膜（６）の膜形成条件に対して、そのＮ、Ｏガスの流量
比を漸次段階的に低くするだけの極めて簡単な操作によ
り、耐湿性の高い第２層目、第３層目の誘電体膜（７）
（８）を順次連続的に形成し得るのである。
そして、このようにして形成された複数層に亘る各誘電
体膜（６） ｊ （７）および（８）の構成では、各電
極（３） ｔ （４）および（５）の上の第１層目の誘
電体膜（６）が酸素含有量が多いストレスの小さい膜で
あるため、ＧａＡｓＦＥＴ素子の高周波特性を劣化させ
ることはなく、また第２層目以降層目の誘電体膜（７）
＃ （８）が酸素含有量の少ない水分を通しにくい膜
であるため同素子の耐湿性を向上させ得る。
体膜（６） ｊ （７）および（８）の構成では、各電
極（３） ｔ （４）および（５）の上の第１層目の誘
電体膜（６）が酸素含有量が多いストレスの小さい膜で
あるため、ＧａＡｓＦＥＴ素子の高周波特性を劣化させ
ることはなく、また第２層目以降層目の誘電体膜（７）
＃ （８）が酸素含有量の少ない水分を通しにくい膜
であるため同素子の耐湿性を向上させ得る。
なお、前記実施例方法においては、３層に亘って誘電体
膜を形成する場合について述べたが、２層、または４層
以上の誘電体を形成するようにしてもよく、またそれぞ
れの膜形成時のＮ、Ｏの流量比についても、第１層目の
ものに比較して、第２層目以降のものを流量比を低くす
ればよく、同様な作用、効果を奏し得る。
膜を形成する場合について述べたが、２層、または４層
以上の誘電体を形成するようにしてもよく、またそれぞ
れの膜形成時のＮ、Ｏの流量比についても、第１層目の
ものに比較して、第２層目以降のものを流量比を低くす
ればよく、同様な作用、効果を奏し得る。
以上のように、この発明方法によれば、ＧａＡｓＦＥＴ
素子の製造に際し、各電極の形成後、同各電極保護のた
めの誘電体膜を形成する方法において、これらの各電極
上に、ＣａＡＳ基板に対しストレスの小さい第１層目の
誘電体膜を形成する°と共に、この第１層目の誘電体膜
上に、酸素含有量が少ない、耐湿性の高い第２層目以降
の誘電体膜を少な（とも１層以上連続的に順次形成する
ようにしたので、従来の製造方法で生じやすかった、Ｃ
ａＡｓ素子の高周波特性、耐圧特性を劣化させることな
しに、その耐湿性を十分に向上させ得る。しかも、これ
らの複数層からなる誘電体膜は、順次連続的に形成する
ことができるため、その製造時に新たな工程を付加する
必要がな（、容易に実施できるなど優れた特徴を有する
ものである。
素子の製造に際し、各電極の形成後、同各電極保護のた
めの誘電体膜を形成する方法において、これらの各電極
上に、ＣａＡＳ基板に対しストレスの小さい第１層目の
誘電体膜を形成する°と共に、この第１層目の誘電体膜
上に、酸素含有量が少ない、耐湿性の高い第２層目以降
の誘電体膜を少な（とも１層以上連続的に順次形成する
ようにしたので、従来の製造方法で生じやすかった、Ｃ
ａＡｓ素子の高周波特性、耐圧特性を劣化させることな
しに、その耐湿性を十分に向上させ得る。しかも、これ
らの複数層からなる誘電体膜は、順次連続的に形成する
ことができるため、その製造時に新たな工程を付加する
必要がな（、容易に実施できるなど優れた特徴を有する
ものである。
第１図および第２図はこの発明に係る半導体装置の製造
方法の一実施例を適用したＧａＡｓ Ｆ Ｅ Ｔ素子で
の誘電体膜の形成工程を順次示した要部断面図、また第
３図は従来例方法による同上ＧａＡｓＦＥＴ素子の構成
を示す要部断面図である。 （１）は半絶縁性ＧａＡｓ基板、（２）は活性層、（３
）はソース電極、（４）はドレイン電極、（５）はゲー
ト電極、（６）〜（８）は第１〜３層目の誘電体膜、（
９）はワイヤボンドのための窓部。 なお、図中同一符号は同−又は相当部分を示す。
方法の一実施例を適用したＧａＡｓ Ｆ Ｅ Ｔ素子で
の誘電体膜の形成工程を順次示した要部断面図、また第
３図は従来例方法による同上ＧａＡｓＦＥＴ素子の構成
を示す要部断面図である。 （１）は半絶縁性ＧａＡｓ基板、（２）は活性層、（３
）はソース電極、（４）はドレイン電極、（５）はゲー
ト電極、（６）〜（８）は第１〜３層目の誘電体膜、（
９）はワイヤボンドのための窓部。 なお、図中同一符号は同−又は相当部分を示す。
Claims (1)
- ＧａＡｓＦＥＴ素子の製造に際して、各電極の形成後
に、同各電極保護のための誘電体を形成する方法であつ
て、前記電極上に酸素含有量が多くＧａＡｓ基板に対す
るストレスの小さそＳｉＯＮ膜を第１層目の誘電体保護
膜として形成すると共に、この第１層目の誘電体膜上に
、第１層目に比べ酸素含有量が少ない、耐湿性の高いＳ
ｉＯＮ膜を、第２層目以降の誘電体保護膜として、少な
くとも１層以上順次連続的に形成する工程を含むことを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288788A JPH01187933A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1288788A JPH01187933A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01187933A true JPH01187933A (ja) | 1989-07-27 |
Family
ID=11817915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1288788A Pending JPH01187933A (ja) | 1988-01-22 | 1988-01-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01187933A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0827199A3 (en) * | 1996-09-02 | 2005-10-19 | Murata Manufacturing Co., Ltd. | A semiconductor device with a passivation film |
| JP2012169545A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Ltd | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
-
1988
- 1988-01-22 JP JP1288788A patent/JPH01187933A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0827199A3 (en) * | 1996-09-02 | 2005-10-19 | Murata Manufacturing Co., Ltd. | A semiconductor device with a passivation film |
| JP2012169545A (ja) * | 2011-02-16 | 2012-09-06 | Fujitsu Ltd | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 |
| US9324808B2 (en) | 2011-02-16 | 2016-04-26 | Fujitsu Limited | Semiconductor device, power-supply unit, amplifier and method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1713398A (zh) | 可降低启始电压偏移的薄膜晶体管结构及其制造方法 | |
| JPS6022497B2 (ja) | 半導体装置 | |
| JPH05335345A (ja) | 半導体素子の表面保護膜 | |
| JPH01161773A (ja) | 化合物半導体装置の製造方法 | |
| JPH03217059A (ja) | 薄膜トランジスタ | |
| JPH01187933A (ja) | 半導体装置の製造方法 | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JP2836474B2 (ja) | 磁気抵抗素子とその製造方法 | |
| JPH01304735A (ja) | 半導体装置の保護膜形成方法 | |
| JPS6376479A (ja) | 半導体装置の製造方法 | |
| KR0163934B1 (ko) | 다결성 규소 산화 게이트 절연층 및 그 제조 방법, 이를 이용한 다결정 규소 박막 트랜지스터 | |
| JPH0273622A (ja) | アモルファス超格子構造の製造方法 | |
| JPH01161720A (ja) | 半導体装置の製造方法 | |
| JPS5914672A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0215630A (ja) | 半導体装置の保護膜形成方法 | |
| KR100576448B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH08213611A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS61290771A (ja) | 半導体記憶装置の製造方法 | |
| JPS60186063A (ja) | 薄膜トランジスタ | |
| JPH0758128A (ja) | 半導体デバイスの製造方法 | |
| JPH01251723A (ja) | 半導体装置の蓄積電荷低減方法 | |
| JPH04345069A (ja) | 半導体装置 | |
| JPH02262358A (ja) | 半導体装置 | |
| JP2003092409A (ja) | 薄膜半導体素子およびその製造方法 | |
| JPH03188632A (ja) | 半導体装置 |