JP5770077B2 - 周波数オフセット除去回路及び方法並びに通信機器 - Google Patents
周波数オフセット除去回路及び方法並びに通信機器 Download PDFInfo
- Publication number
- JP5770077B2 JP5770077B2 JP2011270208A JP2011270208A JP5770077B2 JP 5770077 B2 JP5770077 B2 JP 5770077B2 JP 2011270208 A JP2011270208 A JP 2011270208A JP 2011270208 A JP2011270208 A JP 2011270208A JP 5770077 B2 JP5770077 B2 JP 5770077B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- frequency
- frequency offset
- difference
- calculating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/16—Frequency regulation arrangements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
図1には、本実施例の周波数オフセット除去回路10の構成が示されている。周波数オフセット除去回路10は、検波部20(図3)から供給されるベースバンド信号に周波数オフセットが存在する場合であっても、当該周波数オフセットを除去して当該ベースバンド信号が示すデータ値を正しく判別するための回路である。
図7には、本実施例の周波数オフセット除去回路10の構成が示されている。以下、第1の実施例と異なる部分について主に説明する。
11 サンプリング部
12−0〜12−6 減算部
13−0〜13−6 絶対値化部
14−0〜14−6 比較部
15 論理和部
16 微分回路
17 平均値算出部
18 閾値保持部
19 判別部
20 検波部
30 シンボルクロック再生部(STR)
40 データ判定部
45 復調部
50−0〜50−7 遅延回路
60 非選択部
60−0〜60−6 論理積部
100 通信機器
Claims (8)
- ベースバンド信号の周波数オフセットを除去する周波数オフセット除去回路であって、
前記ベースバンド信号の周波数レベルを0.5シンボル間隔でサンプリングして一連のサンプルレベルを得るサンプリング部と、
前記サンプルレベル中の任意の第1の周波数レベルを基準に1シンボル間隔毎に互いに隣接する周波数レベルの各々間の差分の絶対値を第1の差分絶対値として複数算出する第1の差分絶対値算出部と、
前記サンプルレベル中の、前記第1の周波数レベルから0.5シンボル後の第2の周波数レベルを基準に1シンボル間隔毎に互いに隣接する周波数レベルの各々間の差分の絶対値を第2の差分絶対値として複数算出する第2の差分絶対値算出部と、
前記第1及び第2の差分絶対値の算出に用いられた前記サンプルレベルの平均値を算出する平均値算出部と、
前記第1の差分絶対値が予め設定された第1の判定値よりも大きく、且つ前記第2の差分絶対値が予め設定された第2の判定値よりも小さい場合に、前記平均値算出部にて算出された前記平均値を前記周波数オフセットとして設定する周波数オフセット保持部と、
を有することを特徴とする周波数オフセット除去回路。 - 複数の前記第1の差分絶対値の全てが前記第1の判定値よりも大きい場合に、前記周波数オフセットを算出することを特徴とする請求項1に記載の周波数オフセット除去回路。
- 複数の前記第2の差分絶対値の全てが前記第2の判定値よりも小さい場合に、前記周波数オフセットを算出することを特徴とする請求項1又は2に記載の周波数オフセット除去回路。
- ベースバンド信号の任意の第1のタイミングにおける周波数レベルを第1の周波数レベルとし、前記第1のタイミングを基準に1シンボル間隔毎に互いに隣接する周波数レベルの各々間の差分の絶対値を第1の差分絶対値として複数算出する第1の差分絶対値算出ステップと、
前記第1のタイミングから0.5シンボル後の第2タイミングにおける前記ベースバンド信号の周波数レベルを第2の周波数レベルとし、前記第2のタイミングを基準に1シンボル間隔毎に互いに隣接する周波数レベルの各々間の差分の絶対値を第2の差分絶対値として複数算出する第2の差分絶対値算出ステップと、
前記第1の差分絶対値が予め設定された第1の判定値よりも大きく、且つ前記第2の差分絶対値が予め設定された第2の判定値よりも小さい場合に、前記第1の差分絶対値の算出に用いた周波数レベルの平均値としての第1の平均値、又は前記第2の差分絶対値の算出に用いた周波数レベルの平均値としての第2の平均値の少なくともいずれかの平均値を周波数オフセットとして算出する周波数オフセット算出ステップと、
を有することを特徴とする周波数オフセット除去方法。 - 前記周波数オフセット算出ステップにおいては、前記周波数オフセットを前記第1の平均値、及び前記第2の平均値の平均値として算出することを特徴とする請求項4に記載の周波数オフセット除去方法。
- 前記周波数オフセット算出ステップにおいては、複数の前記第1の差分絶対値の全てが前記第1の判定値よりも大きい場合に、前記周波数オフセットを算出することを特徴とする請求項4又は5に記載の周波数オフセット除去方法。
- 前記周波数オフセット算出ステップにおいては、複数の前記第2の差分絶対値の全てが前記第2の判定値よりも小さい場合に、前記周波数オフセットを算出することを特徴とする請求項4乃至6のいずれか1つに記載の周波数オフセット除去方法。
- 受信信号を検波してベースバンド信号を生成する検波部と、前記ベースバンド信号の周波数オフセットを除去する周波数オフセット除去回路と、前記周波数オフセットが除去された前記ベースバンド信号に基づいて受信信号を復調する復調部と、を備えた通信機器であって、
前記ベースバンド信号の周波数レベルを0.5シンボル間隔でサンプリングして一連のサンプルレベルを得るサンプリング部と、
前記サンプルレベル中の任意の第1の周波数レベルを基準に1シンボル間隔毎に互いに隣接する周波数レベルの各々間の差分の絶対値を第1の差分絶対値として複数算出する第1の差分絶対値算出部と、
前記サンプルレベル中の、前記第1の周波数レベルから0.5シンボル後の第2の周波数レベルを基準に1シンボル間隔毎に互いに隣接する周波数レベルの各々間の差分の絶対値を第2の差分絶対値として複数算出する第2の差分絶対値算出部と、
前記第1及び第2の差分絶対値の算出に用いられた前記サンプルレベルの平均値を算出する平均値算出部と、
前記第1の差分絶対値が予め設定された第1の判定値よりも大きく、且つ前記第2の差分絶対値が予め設定された第2の判定値よりも小さい場合に、前記平均値算出部にて算出された前記平均値を前記周波数オフセットとして設定する周波数オフセット保持部と、
を有することを特徴とする通信機器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011270208A JP5770077B2 (ja) | 2011-12-09 | 2011-12-09 | 周波数オフセット除去回路及び方法並びに通信機器 |
| US13/693,956 US8867669B2 (en) | 2011-12-09 | 2012-12-04 | Circuit and method for removing frequency offset, and communication apparatus |
| CN201210521785.8A CN103166886B (zh) | 2011-12-09 | 2012-12-07 | 频率偏置消除电路及方法以及通信设备 |
| US14/490,290 US9203667B2 (en) | 2011-12-09 | 2014-09-18 | Circuit and method for removing frequency offset, and communication apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011270208A JP5770077B2 (ja) | 2011-12-09 | 2011-12-09 | 周波数オフセット除去回路及び方法並びに通信機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015126615A Division JP5922286B2 (ja) | 2015-06-24 | 2015-06-24 | 周波数オフセット除去回路及び方法並びに通信機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013123105A JP2013123105A (ja) | 2013-06-20 |
| JP5770077B2 true JP5770077B2 (ja) | 2015-08-26 |
Family
ID=48571970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011270208A Active JP5770077B2 (ja) | 2011-12-09 | 2011-12-09 | 周波数オフセット除去回路及び方法並びに通信機器 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8867669B2 (ja) |
| JP (1) | JP5770077B2 (ja) |
| CN (1) | CN103166886B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106922141A (zh) * | 2014-12-18 | 2017-07-04 | 哈曼国际工业有限公司 | 车辆大灯控制 |
| CN109361634B (zh) * | 2018-11-21 | 2021-07-23 | 深圳昂瑞微电子技术有限公司 | 接收机载波频偏的补偿方法及系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0787145A (ja) * | 1993-09-16 | 1995-03-31 | Toshiba Corp | Afc回路 |
| JP3514529B2 (ja) * | 1994-06-06 | 2004-03-31 | 沖電気工業株式会社 | 多値fsk検波回路 |
| KR0170690B1 (ko) * | 1995-09-23 | 1999-03-20 | 김광호 | 반송파 및 심볼타이밍 복원완료 검출회로와 그 방법 및 이를 채용한 고해상도 텔레비젼 |
| US5761254A (en) * | 1996-01-31 | 1998-06-02 | Advanced Micro Devices, Inc. | Digital architecture for recovering NRZ/NRZI data |
| JPH11298541A (ja) * | 1998-04-15 | 1999-10-29 | General Res Of Electron Inc | 中心レベル誤差検出補正回路 |
| JP2003069658A (ja) * | 2001-08-28 | 2003-03-07 | Hitachi Ltd | 通信用半導体集積回路および無線通信システム |
| JP4583240B2 (ja) * | 2005-05-20 | 2010-11-17 | Okiセミコンダクタ株式会社 | Fsk復調器 |
| KR100649677B1 (ko) * | 2005-06-30 | 2006-11-27 | 삼성전기주식회사 | 지그비 시스템에서 주파수 오차 보상에 따른 심볼 검출기및 이를 이용한 심볼 검출 방법 |
| JP5213580B2 (ja) * | 2007-08-21 | 2013-06-19 | ローム株式会社 | キャリアオフセットの検出回路および検出方法、情報通信機器 |
| JP2011055298A (ja) * | 2009-09-02 | 2011-03-17 | Fujitsu Ltd | 復調装置及び復調方法 |
-
2011
- 2011-12-09 JP JP2011270208A patent/JP5770077B2/ja active Active
-
2012
- 2012-12-04 US US13/693,956 patent/US8867669B2/en active Active
- 2012-12-07 CN CN201210521785.8A patent/CN103166886B/zh not_active Expired - Fee Related
-
2014
- 2014-09-18 US US14/490,290 patent/US9203667B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013123105A (ja) | 2013-06-20 |
| US8867669B2 (en) | 2014-10-21 |
| US20130148762A1 (en) | 2013-06-13 |
| US20150003568A1 (en) | 2015-01-01 |
| CN103166886A (zh) | 2013-06-19 |
| US9203667B2 (en) | 2015-12-01 |
| CN103166886B (zh) | 2018-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101159532B (zh) | 时钟同步电路 | |
| US20140286381A1 (en) | Receiver circuit and semiconductor integrated circuit | |
| JP2016522604A (ja) | デジタル無線伝送処理 | |
| JP5114244B2 (ja) | クロック再生回路 | |
| US20100215135A1 (en) | Synchronous processing apparatus, receiving apparatus and synchronous processing method | |
| JP5770077B2 (ja) | 周波数オフセット除去回路及び方法並びに通信機器 | |
| WO2002087141A1 (en) | Frame synchronization apparatus and frame synchronization method | |
| JP4623182B2 (ja) | 受信装置、受信方法、およびプログラム | |
| US8514987B2 (en) | Compensation for data deviation caused by frequency offset using timing correlation value | |
| US8472561B2 (en) | Receiver circuit | |
| EP2856648B1 (en) | Distortion tolerant clock and data recovery system | |
| JP5922286B2 (ja) | 周波数オフセット除去回路及び方法並びに通信機器 | |
| US11736322B1 (en) | Signal level tracking and application to Viterbi equalization | |
| JP2010251821A (ja) | Fsk受信装置、fsk受信方法、及びプログラム | |
| US9641312B1 (en) | Method for symbol clock recovery in pulse position modulation (PPM) systems | |
| JP5733517B2 (ja) | 復調方法及び装置 | |
| KR100750105B1 (ko) | 지터의 영향을 받지 않는 심볼 타이밍 옵셋을 추정하는ofdm 수신 시스템 및 그 방법 | |
| JP3761887B2 (ja) | 既知信号区間検出回路 | |
| WO2009030278A1 (en) | Asynchronous digital signal detection | |
| JP5432335B2 (ja) | ドップラー周波数推定回路 | |
| JP4583240B2 (ja) | Fsk復調器 | |
| CN105323197A (zh) | 用于处理无线电信号的方法和装置 | |
| US7194045B2 (en) | Method for determining a reference clock phase from band-limited digital data streams | |
| JP2014072742A (ja) | 同期システムとそれを備えた受信装置、同装置を備えた通信システム、及び同期方法 | |
| JP3679356B2 (ja) | 検波回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150521 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150624 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5770077 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |