JP5878331B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5878331B2
JP5878331B2 JP2011229183A JP2011229183A JP5878331B2 JP 5878331 B2 JP5878331 B2 JP 5878331B2 JP 2011229183 A JP2011229183 A JP 2011229183A JP 2011229183 A JP2011229183 A JP 2011229183A JP 5878331 B2 JP5878331 B2 JP 5878331B2
Authority
JP
Japan
Prior art keywords
trench
semiconductor substrate
layer
region
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011229183A
Other languages
English (en)
Other versions
JP2013089778A (ja
Inventor
秀史 高谷
秀史 高谷
松木　英夫
英夫 松木
巨裕 鈴木
巨裕 鈴木
石川　剛
剛 石川
成雄 副島
成雄 副島
渡辺　行彦
行彦 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2011229183A priority Critical patent/JP5878331B2/ja
Priority to CN201280051533.1A priority patent/CN103890954B/zh
Priority to DE112012004406.1T priority patent/DE112012004406T5/de
Priority to US14/352,142 priority patent/US9276075B2/en
Priority to PCT/IB2012/002081 priority patent/WO2013057564A1/en
Publication of JP2013089778A publication Critical patent/JP2013089778A/ja
Application granted granted Critical
Publication of JP5878331B2 publication Critical patent/JP5878331B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/025—Manufacture or treatment of FETs having insulated gates [IGFET] of vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/146—VDMOS having built-in components the built-in components being Schottky barrier diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H10P30/221—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks characterised by the angle between the ion beam and the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本願は、半導体装置に関する。特に、トレンチ型の電極を用いた半導体構造（例えば、ＭＯＳＦＥＴ構造、ＩＧＢＴ構造あるいはダイオード構造等）が作り込まれている半導体装置の耐圧を向上する技術に関する。
第２導電型（例えばｎ型）のドリフト領域の表面に、第１導電型（例えばｐ型）のボディ領域が積層されている半導体基板に、半導体装置として機能する半導体構造（ＭＯＳＦＥＴ、ＩＧＢＴ、ダイオード等）を作り込む技術が発達している。この種の半導体装置では、トレンチ型電極が用いられることがある。従来、トレンチ底部を埋める絶縁膜を厚くして、トレンチ底部における電界緩和を実施することで、半導体装置の耐圧を高め、半導体装置のブレークダウンを抑制する技術が知られている。なお、上記技術に関連して、特許文献１が開示されている。
特開平１０−９８１８８号公報
特許文献１においても、トレンチ底部の厚い絶縁膜が許容する電界以上の高電界が印加された場合には、ブレークダウンが発生することがある。この場合、キャリアがトレンチ型電極のゲート酸化膜を通ってゲート電極へ流れ、ゲート絶縁膜にダメージが与えられてしまうことがある。
本願の技術は、上記の問題を解決するために創案された。すなわち、本願は、トレンチ型の電極を用いた半導体装置において、ブレークダウンが発生した場合に、ゲート絶縁膜にダメージが与えられることを抑制できる構造を提供する。
本願に開示される半導体装置は、少なくとも１つのトレンチが形成されている半導体基板を備えており、半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている。トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達している。半導体基板の表面に臨む範囲には、トレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第２導電型のソース領域が形成されている。ソース領域はソース電極に電気的に接続されており、半導体基板の裏面には、ドレイン電極が形成されている。トレンチの底部にはドリフト領域との接合部に空乏層を形成する特性を有する特定層が配置されており、特定層の上面およびトレンチの側壁は絶縁層で被覆されており、絶縁層で被覆されたトレンチ内部にゲート電極が形成されている。トレンチ側壁の一部には、トレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部が形成されており、導電部の第１の端部が特定層に接合しており、導電部の第２の端部が半導体基板の表面に到達するとともに、ソース電極に接続されている。
本願の半導体装置では、トレンチの底部に特定層が形成される。特定層はドリフト領域との接合部に空乏層を形成し、また特定層は導電部によってソース電極に接続されているため、特定層およびドリフト領域はダイオードとして機能する。そして、特定層とドリフト領域との接合部は、ドリフト領域とボディ領域との境界面よりも下方側に位置している。これにより、トレンチ底部の電界を緩和することができる。またこれにより、ドレイン電極−ソース電極間に高電界が印加された場合、トレンチ内壁を被覆している絶縁層よりも先に、特定層とドリフト領域との接合部分がブレークダウンするように制御することができる。そして、ブレークダウン時に発生したキャリアは、特定層からソース電極側へ逃すように制御することができるため、トレンチ内壁を被覆している絶縁層がダメージを受けないようにすることができる。
また、特定層をダイオードとして機能させることができるため、ダイオード一体型の半導体装置を作成することができる。すなわち、半導体基板の深さ方向にトランジスタとダイオードを一体化した半導体装置を作成することができる。よって、半導体基板の平面方向にトランジスタとダイオードを一体化した半導体装置（同一平面にトランジスタとダイオードとが混在して形成されている半導体装置）に比して、チップ面積を縮小することができる。
また、本願に開示される半導体装置では、特定層は金属層であり、特定層とドリフト領域との接合部はショットキー接合が形成されていることが好ましい。
これにより、特定層およびドリフト領域をショットキーバリアダイオードとして機能させることができる。そしてショットキーバリアダイオードを用いることで、ＰＮ接合によるダイオードを用いる場合に比して、順方向の電圧降下を低くすることや、スイッチング速度を高めることができる。
また、本願に開示される半導体装置では、導電部は第１導電型の半導体領域で形成されており、導電部の第１の端部は金属層である特定層と接合していることが好ましい。
第１導電型の導電部の第１の端部と、金属層である特定層とが接合しているため、ショットキー接合が形成されている。そして、トレンチがトランジスタとして動作する場合の電流方向の逆方向が、導電部と特定層とのショットキー接合部の順方向となる。トランジスタに順バイアス電圧が印加されるようにソース電極およびドレイン電極に電圧が印加される場合には、導電部と特定層とのショットキー接合部に逆バイアス電圧が印加されることになるため、空乏層が広がることで特定層とソース電極との電気的接続が切断され、特定層がフローティング状態となる。これにより、特定層とドリフト領域とのショットキー接合部を耐圧保持部として用いることが可能となる。また、トランジスタに逆バイアス電圧が印加されるようにソース電極およびドレイン電極に電圧が印加される場合には、導電部と特定層とのショットキー接合部に順バイアス電圧が印加されることになるため、特定層とソース電極とが電気的に接続される。よって、特定層およびドリフト領域をショットキーバリアダイオードとして機能させることができる。
また、本願に開示される半導体装置では、トレンチの側壁を被覆する絶縁層の膜厚に比して、特定層の上面を被覆する絶縁層の膜厚の方が大きいことが好ましい。
これにより、トレンチ底部における電界を緩和することができるため、半導体装置の耐圧をさらに高めることができる。
また、本願に開示される半導体装置では、トレンチは、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状に形成されており、導電部は、短辺に位置するトレンチ側壁の少なくとも一部に隣接しており、ソース領域は、長辺に位置するトレンチ側壁の少なくとも一部に隣接していることが好ましい。
これにより、長辺に位置するトレンチ側壁を用いて、トレンチをトランジスタとして機能させるとともに、短辺に位置するトレンチ側壁を用いて、トレンチ底部をダイオードとして機能させることができる。よって、半導体基板の深さ方向にトランジスタとダイオードを一体化した半導体装置を作成することが可能となる。
また、本願に開示される半導体装置の製造方法は、上述した半導体装置を製造する方法であって、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達している少なくとも１つのトレンチを形成するトレンチ形成工程と、トレンチ底面に特定層を形成する特定層形成工程と、トレンチ側壁面に導電部を形成する導電部形成工程と、トレンチ内壁面に第１の絶縁層を形成する第１の絶縁層形成工程と、トレンチ内部において、第１の絶縁層形成工程で形成された第１の絶縁層の上面のうちの最下点がドリフト領域とボディ領域との境界面よりも下方側に位置するように、第１の絶縁層形成工程で形成された第１の絶縁層をエッチングする第１のエッチング工程と、トレンチの側壁に第２の絶縁層を形成する第２の絶縁層形成工程と、を備えることを特徴とする。
これにより、トレンチの底部に特定層を形成することができる。また、特定層は導電部を介してソース電極に電気的に接続されているため、特定層およびドリフト領域をダイオードとして機能させることができる。そして、特定層とドリフト領域との接合部は、ドリフト領域とボディ領域との境界面よりも下方側に位置するように形成することができる。これにより、トレンチ底部の電界を緩和することができる。またこれにより、ドレイン電極−ソース電極間に高電界が印加された場合、トレンチ内壁を被覆している絶縁層よりも先に、特定層とドリフト領域との接合部分がブレークダウンするように制御することで、トレンチ内壁を被覆している絶縁層がダメージを受けないようにすることができる。
また、本願に開示される半導体装置の製造方法は、トレンチ形成工程は、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチを形成し、導電部形成工程は、特定層形成工程と同一の工程であり、特定層形成工程は特定層および導電部となる金属層をトレンチ内壁面に形成し、短辺に位置するトレンチ側壁を被覆している特定層を残存させるとともに長辺に位置するトレンチ側壁を被覆している特定層を除去する第２のエッチング工程をさらに備えることを特徴とする。
これにより、トレンチ側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部を、特定層と同じ金属層によって形成することができる。また、トレンチの底部に位置する特定層と、トレンチ側壁の一部に位置する導電部を、一体に形成することができる。よって、導電部と特定層との接合を確実にとることができる。また、導電部を作成するための別途新たな工程を省くことができるため、半導体装置の製造工程を簡略化することができる。
また、本願に開示される半導体装置の製造方法は、トレンチ形成工程は、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチを形成し、特定層形成工程は特定層となる金属層を形成し、短辺に位置するトレンチ側壁および長辺に位置するトレンチ側壁を被覆している金属層を除去する第２のエッチング工程をさらに備え、第２のエッチング工程と第１の絶縁層形成工程との間に、導電部形成工程が行われ、導電部形成工程は、短辺に位置するトレンチ側壁に半導体基板の垂直上方方向に対して傾いた角度を有してイオンを打ち込むことで、短辺に位置するトレンチ側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びる第１導電型の半導体領域を形成する打ち込み工程を備えることを特徴とする。
これにより、トレンチ側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部を、第１導電型の半導体領域によって形成することができる。よって、導電部と特定層とのショットキー接合部に逆バイアス電圧が印加された場合には、特定層をフローティング状態とできるため、特定層とドリフト領域とのショットキー接合部を耐圧保持部として用いることが可能となる。
本願の実施例１の半導体装置を示す平面図である。 図１のII−II線の断面図である。 図１のIII−III線の断面図である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その１）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その２）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その３）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その４）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その５）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その６）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その７）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その８）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その９）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その１０）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その１１）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その１２）である。 本願の実施例１に係る半導体装置の製造プロセスを示す図（その１３）である。 本願の実施例２の半導体装置を示す断面図である。 本願の実施例２の半導体装置を示す断面図である。 本願の実施例２に係る半導体装置の製造プロセスを示す図（その１）である。 本願の実施例２に係る半導体装置の製造プロセスを示す図（その２）である。 本願の実施例２に係る半導体装置の製造プロセスを示す図（その３）である。 本願の実施例２に係る半導体装置の製造プロセスを示す図（その４）である。 本願の実施例２に係る半導体装置の製造プロセスを示す図（その５）である。 本願の実施例２に係る半導体装置の製造プロセスを示す図（その６）である。 本願の変形例の半導体装置を示す断面図である。
以下に説明する実施例の主要な特徴を列記しておく。
（特徴１）セルエリアに形成されている半導体構造はＭＯＳＦＥＴ構造である。
以下、図面を参照しつつ本発明を具現化した半導体装置の実施例を詳細に説明する。半導体装置１００は、図１に示すように、外周１０４を有する半導体基板１０２を利用して製造されている。半導体基板１０２は、トランジスタ動作をする半導体構造が作り込まれているセルエリア１０５（図１中の破線で示す枠Ｘ内）と、そのセルエリア１０５を取り囲む終端エリア１０７に区分されている。セルエリア１０５には、６本のトレンチ１１３が、図１の上下方向（図１に示すｘ方向）に伸びるように形成されている。なおトレンチ１１３の本数は６本に限られず、任意の数に設定することが可能である。
図２および図３を参照して、半導体装置１００の内部構造を説明する。半導体装置１００は、シリコンカーバイド（以下、ＳｉＣと略す）が用いられた半導体装置である。図２に示すように、半導体基板１０２は、裏面側から表面側（図の下側から上側）に向けて、ｎ＋ドレイン領域１１１、ｎ−ドリフト領域１１２、ｐ−ボディ領域１４１の順に積層されている。ＳｉＣは、Ｓｉに比して不純物の拡散係数が小さいため、不純物拡散によりボディ領域１４１を形成することは困難である。本実施例では、ボディ領域１４１は、エピタキシャル成長法により形成されている。
トレンチ１１３は、半導体基板１０２の表面１０１からボディ領域１４１を貫通してドリフト領域１１２に達している。トレンチ１１３は、半導体基板１０２の表面から観測したときに、長辺と短辺を有する矩形形状に形成されている。トレンチ１１３の底部は特定層１８１で被覆されている。短辺に位置するトレンチ１１３の側壁は、導電部１８２で被覆されている。ソース領域１３１は、長辺に位置するトレンチ１１３の側壁の少なくとも一部に隣接している。特定層１８１と導電部１８２は、同一の金属層（チタン（Ｔｉ）層）によって一体に形成されている。特定層１８１の膜厚（トレンチ１１３の底面に対して垂直方向の膜厚）は、導電部１８２の膜厚（トレンチ１１３の側壁に対して垂直方向の膜厚）とほぼ同じ厚さである。
特定層１８１の表面には酸化膜１７１が形成されており、導電部１８２の表面にはゲート酸化膜１７２が形成されている。特定層１８１は、酸化膜１７１の底面１７１ａに接している。特定層１８１の底面１８１ａは、ドリフト領域１１２に接している。導電部１８２は、その側方においてゲート酸化膜１７２、ドリフト領域１１２およびボディ領域１４１と接している。導電部１８２の下端は第１の端部１８２ａであり、特定層１８１と接合されている。導電部１８２の上端は第２の端部１８２ｂであり、半導体基板１０２の表面に露出している。酸化膜１７１の底面１７１ａは、ドリフト領域１１２とボディ領域１４１との境界面よりも下方側に位置している。ゲート酸化膜１７２は、ドリフト領域１１２とボディ領域１４１との境界面よりも下方側まで伸びている。酸化膜１７１の膜厚（トレンチ１１３の底面に対して垂直方向の膜厚）は、ゲート酸化膜１７２の膜厚（トレンチ１１３の側壁に対して垂直方向の膜厚）よりも厚い。
トレンチ１１３には、ゲート酸化膜１７２および酸化膜１７１によって半導体基板１０２、特定層および導電部１８２から絶縁された状態で、ゲート電極１２２が埋め込まれている。ゲート電極１２２の材料は、ポリシリコンである。ゲート電極１２２は、ボディ領域１４１の表面からボディ領域１４１を貫通して、ドリフト領域１１２に達している。言い換えると、ゲート電極１２２の底面は、ドリフト領域１１２とボディ領域１４１との境界面よりも下方側に位置している。
半導体基板１０２の表面１０１において、トレンチ１１３に隣接する位置には、ｎ＋ソース領域１３１が形成されている。また、ソース領域１３１同士の間隙には、ｐ＋ボディコンタクト領域１３２が形成されている。ソース領域１３１とボディコンタクト領域１３２の表面には、ソース電極１３３が形成されている。ソース電極１３３はソース配線Ｓに接続されている。また、ソース電極１３３は、導電部１８２の第２の端部１８２ｂの表面の一部に接続されている。
ゲート電極１２２は、ゲート配線Ｇに接続されている。ゲート電極１２２にはゲート電圧が印加される。ゲート電極１２２は、ソース電極１３３とソース配線Ｓから絶縁されている。ゲート電圧は、セルエリア１０５に電流を流すか否かを制御するための電圧である。ｎ＋ドレイン領域１１１は、ドレイン配線Ｄに接続されている。ドレイン配線Ｄはプラスの電位に接続され、ソース配線Ｓは接地されて用いられる。セルエリア１０５内には、ソース領域１３１とボディ領域１４１とドリフト領域１１２とドレイン領域１１１とゲート電極１２２によって、縦型のパワーＭＯＳＦＥＴトランジスタ構造が形成されている。
半導体装置１００の動作を説明する。半導体装置１００は、ソース配線Ｓが接地されてＧＮＤ電位に維持され、ドレイン配線Ｄに正の電圧が印加された状態で用いられる。ゲート電極１２２に正の電圧を加えると、ゲート電極１２２に向かい合う領域において、ボディ領域１４１が反転し、チャネルが形成され、ソース領域１３１とドレイン領域１１１の間が導通する。ゲート電極１２２に正の電圧を加えなければ、ソース領域１３１とドレイン領域１１１の間に電流が流れない。これにより半導体装置１００は、トランジスタ動作をする。
本願の半導体装置１００の効果を説明する。図２に示す本願の半導体装置１００では、トレンチ１１３の底部に特定層１８１が形成される。特定層１８１はドリフト領域１１２との接合部に空乏層を形成し、また特定層１８１は導電部１８２によってソース電極１３３に接続されているため、特定層１８１およびドリフト領域１１２はダイオードとして機能する。そして、特定層１８１とドリフト領域１１２との接合部は、ドリフト領域１１２とボディ領域１４１との境界面よりも下方側に位置している。これにより、トレンチ１１３の底部の電界を緩和することができる。またこれにより、ドレイン電極−ソース電極間に高電界が印加された場合、トレンチ１１３の内壁を被覆している酸化膜１７１およびゲート酸化膜１７２よりも先に、特定層１８１とドリフト領域１１２との接合部分がブレークダウンするように制御することができる。そして、ブレークダウン時に発生したキャリアは、特定層１８１から導電部１８２を介してソース電極１３３｝側へ逃すように制御することができるため、ゲート酸化膜１７２がダメージを受けないようにすることができる。
また、特定層１８１をダイオードの一部として機能させることができるため、ダイオード一体型の半導体装置１００を作成することができる。すなわち、半導体基板１０２の深さ方向にトランジスタとダイオードを一体化した半導体装置１００を作成することができる。よって、半導体基板の平面方向にトランジスタとダイオードを一体化した半導体装置（同一平面にトランジスタとダイオードとが混在して形成されている半導体装置）に比して、チップ面積を縮小することができる。
また、特定層１８１は金属層であり、特定層１８１とドリフト領域１１２との接合部はショットキー接合が形成されているため、特定層１８１およびドリフト領域１１２をショットキーバリアダイオードとして機能させることができる。そしてショットキーバリアダイオードを用いることで、ＰＮ接合によるダイオードを用いる場合に比して、順方向の電圧降下を低くすることや、スイッチング速度を高めることができる。
また、トレンチ１１３の側壁を被覆するゲート酸化膜１７２の膜厚に比して、特定層１８１の上面を被覆する酸化膜１７１の膜厚の方が大きいため、トレンチ１１３の底部における電界を緩和することができる。これにより、半導体装置の耐圧をさらに高めることができる。
また、トレンチ１１３は、半導体基板１０２の表面から観測したときに、長辺と短辺を有する矩形形状に形成されている。そして、導電部１８２は、短辺に位置するトレンチ１１３の側壁の少なくとも一部に隣接しており、ソース領域１３１は、長辺に位置するトレンチ１１３の側壁の少なくとも一部に隣接している。これにより、長辺に位置するトレンチ１１３の側壁を用いて、トレンチ１１３をトランジスタとして機能させるとともに、短辺に位置するトレンチ１１３の側壁を用いて、トレンチ１１３の底部をダイオードとして機能させることができる。よって、半導体基板１０２の深さ方向にトランジスタとダイオードを一体化した半導体装置を作成することが可能となる。
次に、半導体装置１００の製造プロセスを図４ないし図１６を用いて説明する。図４，５，７，９，１１，１３，１５は、図１のII−II線の断面図に相当する。図６，８，１０，１２，１４，１６は、図１のIII−III線の断面図に相当する。まず、ドリフト領域１１２上に、ボディ領域１４１をエピタキシャル成長により形成する。これにより、図４に示すような、ドリフト領域１１２上にエピタキシャル層のボディ領域１４１を有する半導体基板１０２が作製される。
次に、半導体基板１０２にソース領域１３１およびボディコンタクト領域１３２を形成する。そして、この半導体基板１０２の表面１０１に、ＣＶＤ（Chemical Vapor Deposition）法によって酸化膜層（不図示）を形成し、酸化膜層の上面にレジスト層（不図示）を形成する。そしてフォトエッチング技術により、トレンチ１１３に対応した開口部（不図示）を酸化膜層に形成する。なお、フォトエッチング技術とは、フォトリソグラフィからＲＩＥ（Reactive Ion Etching）等のエッチングまでの一連の処理を意味する。フォトエッチング技術では従来公知の方法を用いることができるため、ここでは詳細な説明を省略する。次に、酸化膜層をマスクとして、ボディ領域１４１およびドリフト領域１１２に対するドライエッチングを行う（トレンチ形成工程）。これにより図５および図６に示すように、半導体基板の表面１０１からボディ領域１４１を貫通してドリフト領域１１２に達している、トレンチ１１３が形成される。半導体基板１０２の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチ１１３が形成される。
次に図７および図８に示すように、蒸着法、スパッタ法またはめっき法によって、半導体基板１０２の表面１０１の全面に、特定層１８１および導電部１８２としてのＴｉ層を成膜する（特定層形成工程および導電部形成工程）。これにより、トレンチ１１３の底部に特定層１８１が成膜され、トレンチ１１３の側壁に導電部１８２が成膜される。さらに、図７および８に示すように、特定層１８１および導電部１８２の表面にエッチング用のマスク５０１が形成される。マスク５０１は、トレンチ１１３の底部および短辺に位置する側壁に形成されたＴｉ層の表面に形成されている。マスク５０１は、トレンチ１１３の長辺に位置する側壁に形成されたＴｉ層の表面には形成されていない。なお、マスク５０１としてシリコン酸化膜等を用いる場合には、例えば、レジストを用いてフォトエッチングを行うことによってマスク５０１をパターニングすることができる。マスク５０１としてレジストを用いる場合には、マスク５０１をフォトエッチングによってパターニングすることができる。
次に、Ｔｉ層のエッチングが行われる（第２のエッチング工程）。エッチングは、等方性エッチング（ウェットエッチング）により行われる。これにより、図９および図１０に示すように、Ｔｉ層のマスク５０１に覆われていない部分が除去され、特定層１８１および導電部１８２となる部分のみが残存する。特定層１８１と導電部１８２の膜厚はほぼ同じであり、同一のＴｉ層によって一体に形成されている。
次にマスク５０１を除去した後で、図１１および図１２に示すように、ＣＶＤ法によって、半導体基板１０２の表面１０１の全面に、酸化膜１７１が堆積される（第１の絶縁層形成工程）。これにより、トレンチ１１３の内部に、酸化膜１７１が埋め込まれる。酸化膜１７１は、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）、ＢＰＳＧ（Boron Phosphor Silicate Glass）、ＳＯＧ（Spin on Glass）を原料として用いても良い。
次に、図１３および図１４に示すように、酸化膜１７１のエッチングが行われる（第１のエッチング工程）。エッチングは、異方性エッチング（ＲＩＥ）により行われる。これにより、セルエリア１０５内のボディ領域１４１の表面が露出される。また、トレンチ１１３内に充填されている酸化膜１７１の高さ調節が行なわれる。高さ調節は、トレンチ１１３内部において、酸化膜１７１の上面が、ドリフト領域１１２とボディ領域１４１との境界面よりも下方側（図１３および図１４の下側）に位置するように行われる。
次に図１５および図１６に示すように、トレンチ１１３の壁面に、熱酸化工程によってゲート酸化膜１７２が形成される（第２の絶縁層形成工程）。なお、ゲート酸化膜１７２は、ＣＶＤ膜などによって形成されてもよい。次に、半導体基板１０２の表面にポリシリコンが堆積される。そして、フォトエッチング技術により、トレンチ１１３以外の部分のポリシリコンが除去される。トレンチ１１３がポリシリコンで充填されることで、ゲート電極１２２が形成される。最後にソース電極およびドレイン電極を形成することにより、図１ないし図３に示した半導体装置１００が完成される。
本願の半導体装置１００の製造プロセスにより得られる効果を説明する。当該製造プロセスにより、トレンチ１１３の底部に特定層１８１を形成するとともにトレンチ１１３の側壁の一部に導電部１８２を形成することができる。そして、特定層１８１と導電部１８２とを第１の端部１８２ａにおいて接合させることができる。そして、導電部１８２の第２の端部１８２ｂを半導体基板１０２の表面に露出させて、ソース電極１３３に電気的に接続させることができる。これによって、特定層１８１とソース電極１３３とを電気的に接続させ、特定層１８１およびドリフト領域１１２をダイオードとして機能させることができる。また、特定層１８１とドリフト領域１１２との接合部は、ドリフト領域１１２とボディ領域１４１との境界面よりも下方側に位置するように形成することができる。
また、トレンチ形成工程は、半導体基板１０２の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチ１１３を形成する。そして、導電部形成工程を特定層形成工程と同一の工程として行い、特定層形成工程では特定層１８１および導電部１８２となるＴｉ層をトレンチ内壁面に形成する。そして、第１のエッチング工程は、短辺に位置するトレンチ１１３の側壁を被覆しているＴｉ層（導電部１８２）を残存させるとともに長辺に位置するトレンチ側壁を被覆しているＴｉ層（導電部１８２）を除去する。
これにより、トレンチ１１３の側壁の一部にトレンチ１１３の側壁に沿って半導体基板１０２の深さ方向に伸びる導電部１８２を、特定層１８１と同じ金属層によって形成することができる。また、トレンチ１１３の底部に位置する特定層１８１と、トレンチ１１３の側壁の一部に位置する導電部１８２を、一体に形成することができる。よって、導電部１８２と特定層１８１との接合を確実にとることができる。また、導電部１８２を作成するための別途新たな工程を省くことができるため、半導体装置１００の製造工程を簡略化することができる。
実施例２は、半導体基板に一体に形成されたｐ型の半導体領域である導電部２９２を備える半導体装置２００についての実施例である。図１７および図１８を参照して、半導体装置２００の内部構造を説明する。図１７および図１８は、それぞれ実施例１の図２および図３と同様のトレンチ断面図である。図１８に示すように、導電部２９２は、その側方において酸化膜２７２、ドリフト領域２１２およびボディ領域２４１と接している。導電部２９２の下端は第１の端部２９２ａであり、特定層２８１と接続されている。導電部２９２の上端は第２の端部２９２ｂであり、半導体基板２０２の表面に露出している。ソース電極２３３は、導電部２９２の第２の端部２９２ｂの表面の一部に接続されている。半導体装置２００のその他の構成は、半導体装置１００と同様であるため、図１ないし３の１００番台の参照番号を２００番台に読み替えることによって、重複説明を省略する。また、半導体装置２００の動作は、実施例１の半導体装置１００と同様である。よって、ここでは詳細な説明は省略する。
本願の半導体装置２００の効果を説明する。半導体装置２００では、導電部２９２はｐ型の半導体領域で形成されており、導電部２９２の第１の端部２９２ａはＴｉ層である特定層２８１と接合している。このため、導電部２９２と特定層２８１とのショットキー接合が形成されている。そして、トレンチ２１３がトランジスタとして動作する場合の電流方向の逆方向が、導電部２９２と特定層２８１とのショットキー接合部の順方向となる。トランジスタに順バイアス電圧が印加されるようにソース電極およびドレイン電極に電圧が印加される場合には、導電部２９２と特定層２８１とのショットキー接合部に逆バイアス電圧が印加される。このため、空乏層が広がることで特定層２８１とソース電極２３３との電気的接続が切断され、特定層２８１がフローティング状態となる。これにより、特定層２８１とドリフト領域２１２とのショットキー接合部を耐圧保持部として用いることが可能となる。また、トランジスタに逆バイアス電圧が印加されるようにソース電極およびドレイン電極に電圧が印加される場合には、導電部２９２と特定層２８１とのショットキー接合部に順バイアス電圧が印加される。このため、特定層２８１とソース電極２３３とが電気的に接続される。よって、特定層２８１およびドリフト領域２１２をショットキーバリアダイオードとして機能させることができる。
次に、半導体装置２００の製造プロセスを図１９ないし図２４を用いて説明する。図１９，２１は、図１７と同じ断面を示す断面図である。図２０，２２ないし２４は、図１８と同じ断面を示す断面図である。なお、半導体装置２００の製造プロセスの特定層形成工程までの工程、および、第１の絶縁層形成工程以降の工程は、実施例１で説明した半導体装置１００の製造プロセスと同様であるため、ここでは詳細な説明は省略する。
特定層形成工程において特定層２８１となるＴｉ層を形成した後に、さらに、図１９および図２０に示すように、特定層２８１の表面にエッチング用のマスク６０１を形成する。マスク６０１は、トレンチ２１３の底部に形成されたＴｉ層の表面に形成されている。マスク６０１は、トレンチ２１３の側壁に形成されたＴｉ層の表面には形成されていない。なお、マスク６０１のパターニングは、実施例１と同様の方法によって行うことができる。
次に、Ｔｉ層のエッチングが行われる（第２のエッチング工程）。エッチングは、等方性エッチング（ウェットエッチング）により行われる。これにより、図２１および図２２に示すように、Ｔｉ層のマスク６０１に覆われていない部分が除去され、特定層２８１となる部分のみが残存する。
次に、導電部形成工程を行う。まず、図２３に示すように、短辺に位置するトレンチ２１３の側壁に半導体基板の垂直上方方向に対して傾いた角度を有してイオンを打ち込む（打ち込み工程）。トレンチ１１３の底面にはマスク６０１が形成されているため、トレンチ１１３の底面にはイオンが打ち込まれることを防ぐことができる。これによって、短辺に位置するトレンチ２１３側壁にトレンチ２１３の側壁に沿って、ｐ型の半導体領域を形成するイオンを注入することができる。
次に、図２４に示すように、アニール処理を行うことによって、注入したイオンを活性化する（活性化工程）。これによって、短辺に位置するトレンチ２１３側壁の一部にトレンチ２１３の側壁に沿って半導体基板の深さ方向に伸びるｐ型の半導体領域（導電部２９２となる領域）を形成することができる。その後、実施例１と同様に、第１の絶縁層形成工程等を行うことにより、図１７および図１８に示した半導体装置２００が完成される。
本願の半導体装置２００の製造プロセスにより得られる効果を説明する。半導体装置２００の製造プロセスによれば、トレンチ形成工程は、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となるようにトレンチ２１３を形成する。特定層形成工程はＴｉ層の特定層２８１を形成する。第２のエッチング工程は、短辺に位置するトレンチ２１３の側壁および長辺に位置するトレンチ２１３の側壁を被覆しているＴｉ層を除去する。そして、第２のエッチング工程と第１の絶縁層形成工程との間に、導電部形成工程を行う。導電部形成工程は、打ち込み工程を備えており、打ち込み工程では、短辺に位置するトレンチ２１３の側壁に半導体基板の垂直上方方向に対して傾いた角度を有してイオンを打ち込む。これによって、短辺に位置するトレンチ２１３側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びるｐ型の半導体領域を形成する。
これにより、トレンチ２１３の側壁の一部にトレンチ２１３の側壁に沿って半導体基板の深さ方向に伸びる導電部２９２を、ｐ型の半導体領域によって形成することができる。
（変形例）
実施例１または２のように、側壁の深さ方向の全長に渡って、導電部（１８２，２９２）を同一材料で形成する形態に限られない。例えば、図２５に示す半導体装置３００のように、金属部分３９１と半導体部分３９２とを有する導電部３９０を備えていてもよい。導電部３９０の下端は、第１の端部３９０ａであり、半導体領域部分３９２の下端に一致する。第１の端部３９０ａは特定層３８１と接続されている。導電部３９０の上端は第２の端部３９０ｂであり、半導体基板３０２の表面に露出している。ソース電極３３３は、第２の端部３９０ｂの表面の一部に接続されている。金属部分３９１はＴｉ層であり、半導体部分３９２は、ｐ型の半導体領域である。金属部分３９１と半導体部分３９２は、接合面３９０ｃにおいて接合され、電気的に接続されている。接合面３９０ｃは、ドリフト領域３１２とボディ領域３４１との境界面よりも下方側に位置している。半導体装置３００のその他の構成は、半導体装置１００と同様であるため、図１ないし３の１００番台の参照番号を３００番台に読み替えることによって、重複説明を省略する。
半導体装置３００によっても、実施例１および２と同様に、ブレークダウンが発生した場合に、ゲート絶縁膜３７２にダメージが与えられることを抑制できる等の効果を得ることができる。また、半導体部分３９２は、ドリフト領域３１２とボディ領域３４１との境界面よりも下方側に位置しているため、実施例２と同様に、トランジスタに順バイアス電圧が印加される場合には、特定層３８１がフローティング状態となる。これにより、特定層３８１とドリフト領域３１２とのショットキー接合部を耐圧保持部として用いることが可能となる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
実施例および変形例に係る半導体装置１００，２００，３００において、使用される半導体はＳｉＣに限らない。シリコン（Ｓｉ）、窒化ガリウム（ＧａＮ）、砒化ガリウム（ＧａＡｓ）等の他の種類の半導体であってもよい。また、特定層および導電層として用いられる金属層はＴｉに限らない。モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、タングステン（Ｗ）等のドリフト領域とショットキー接合を形成する他の金属層であってもよい。また、本実施形態はパワーＭＯＳＦＥＴ構造について説明したが、この形態に限られない。本願の技術をＩＧＢＴ構造に適用しても、同様の効果を得ることができる。
また、各半導体領域については、ｐ型とｎ型とを入れ替えてもよい。また、絶縁領域については、酸化膜に限らず、窒化膜等の他の種類の絶縁膜でもよいし、複合膜でもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１００，２００，３００：半導体装置
１０２，２０２，３０２：半導体基板
１１１，２１１，３１１：ドレイン領域
１１２，２１２，３１２：ドリフト領域
１１３，２１３，３１３：トレンチ
１２２，２２２，３２２：ゲート電極
１４１，２４１，３４１：ボディ領域
１７１，２７１，３７１：酸化膜
１７２，２７２，３７２：ゲート酸化膜
１８１，２８１，３８１：特定層
１８２，２９２，３９０：導電部

Claims (6)

  1. 少なくとも１つのトレンチが形成されている半導体基板を備えており、
    半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、
    トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
    半導体基板の表面に臨む範囲には、トレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第２導電型のソース領域が形成されており、
    ソース領域はソース電極に電気的に接続されており、
    半導体基板の裏面にはドレイン電極が形成されており、
    トレンチの底部には、ドリフト領域との接合部に空乏層を形成する特性を有する特定層が配置されており、
    特定層は金属層であり、
    特定層とドリフト領域との接合部にはショットキー接合が形成されており、
    特定層の上面およびトレンチの側壁は絶縁層で被覆されており、
    絶縁層で被覆されたトレンチ内部にゲート電極が形成されており、
    トレンチ側壁の一部には、トレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部が形成されており、
    導電部の第１の端部が特定層に接合しており、
    導電部の第２の端部が半導体基板の表面に到達するとともに、ソース電極に接続されていることを特徴とする半導体装置。
  2. 導電部は第１導電型の半導体領域で形成されており、
    導電部の第１の端部は金属層である特定層と接合していることを特徴とする請求項１に記載の半導体装置。
  3. トレンチの側壁を被覆する絶縁層の膜厚に比して、特定層の上面を被覆する絶縁層の膜厚の方が大きいことを特徴とする請求項１または２に記載の半導体装置。
  4. トレンチは、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状に形成されており、
    導電部は、短辺に位置するトレンチ側壁の少なくとも一部に隣接しており、
    ソース領域は、長辺に位置するトレンチ側壁の少なくとも一部に隣接していることを特徴とする請求項１ないし３の何れか１項に記載の半導体装置。
  5. 少なくとも１つのトレンチが形成されている半導体基板を備えており、
    半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、
    トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
    半導体基板の表面に臨む範囲には、トレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第２導電型のソース領域が形成されており、
    ソース領域はソース電極に電気的に接続されており、
    半導体基板の裏面には、ドレイン電極が形成されており、
    トレンチの底部にはドリフト領域との接合部に空乏層を形成する特性を有する特定層が配置されており、
    特定層は金属層であり、
    特定層とドリフト領域との接合部にはショットキー接合が形成されており、
    特定層の上面およびトレンチの側壁は絶縁層で被覆されており、
    絶縁層で被覆されたトレンチ内部にゲート電極が形成されており、
    トレンチ側壁の一部には、トレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部が形成されており、
    導電部の第１の端部が特定層に接合しており、
    導電部の第２の端部が半導体基板の表面に到達するとともに、ソース電極に接続されている半導体装置を製造する方法であって、
    第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達しているとともに、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となる、少なくとも１つのトレンチを形成するトレンチ形成工程と、
    特定層および導電部となる金属層をトレンチ内壁面に形成する特定層形成工程と、
    トレンチ内壁面に第１の絶縁層を形成する第１の絶縁層形成工程と、
    トレンチ内部において、第１の絶縁層形成工程で形成された第１の絶縁層の上面のうちの最下点がドリフト領域とボディ領域との境界面よりも下方側に位置するように、第１の絶縁層形成工程で形成された第１の絶縁層をエッチングする第１のエッチング工程と、
    トレンチの側壁に第２の絶縁層を形成する第２の絶縁層形成工程と、
    短辺に位置するトレンチ側壁を被覆している金属層を残存させるとともに長辺に位置するトレンチ側壁を被覆している金属層を除去する第２のエッチング工程と、
    を備えることを特徴とする半導体装置の製造方法。
  6. 少なくとも１つのトレンチが形成されている半導体基板を備えており、
    半導体基板は、第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されており、
    トレンチは、半導体基板の表面からボディ領域を貫通してドリフト領域に達しており、
    半導体基板の表面に臨む範囲には、トレンチに隣接すると共に、ボディ領域によってドリフト領域から分離されている第２導電型のソース領域が形成されており、
    ソース領域はソース電極に電気的に接続されており、
    半導体基板の裏面には、ドレイン電極が形成されており、
    トレンチの底部にはドリフト領域との接合部に空乏層を形成する特性を有する特定層が配置されており、
    特定層は金属層であり、
    特定層とドリフト領域との接合部にはショットキー接合が形成されており、
    特定層の上面およびトレンチの側壁は絶縁層で被覆されており、
    絶縁層で被覆されたトレンチ内部にゲート電極が形成されており、
    トレンチ側壁の一部には、トレンチ側壁に沿って半導体基板の深さ方向に伸びる導電部が形成されており、
    導電部の第１の端部が特定層に接合しており、
    導電部の第２の端部が半導体基板の表面に到達するとともに、ソース電極に接続されている半導体装置を製造する方法であって、
    第２導電型のドリフト領域の表面に第１導電型のボディ領域が積層されている半導体基板の表面からボディ領域を貫通してドリフト領域に達しているとともに、半導体基板の表面から観測したときに、長辺と短辺を有する矩形形状となる、少なくとも１つのトレンチを形成するトレンチ形成工程と、
    トレンチ底面に特定層となる金属層を形成する特定層形成工程と、
    トレンチ側壁面に導電部を形成する導電部形成工程と、
    トレンチ内壁面に第１の絶縁層を形成する第１の絶縁層形成工程と、
    トレンチ内部において、第１の絶縁層形成工程で形成された第１の絶縁層の上面のうちの最下点がドリフト領域とボディ領域との境界面よりも下方側に位置するように、第１の絶縁層形成工程で形成された第１の絶縁層をエッチングする第１のエッチング工程と、
    トレンチの側壁に第２の絶縁層を形成する第２の絶縁層形成工程と、
    短辺に位置するトレンチ側壁および長辺に位置するトレンチ側壁を被覆している金属層を除去する第２のエッチング工程と、を備えており、
    第２のエッチング工程と第１の絶縁層形成工程との間に導電部形成工程が行われ、
    導電部形成工程は、短辺に位置するトレンチ側壁に半導体基板の垂直上方方向に対して傾いた角度を有してイオンを打ち込むことで、短辺に位置するトレンチ側壁の一部にトレンチ側壁に沿って半導体基板の深さ方向に伸びる第１導電型の半導体領域を形成する打ち込み工程を備えることを特徴とする半導体装置の製造方法。
JP2011229183A 2011-10-18 2011-10-18 半導体装置及びその製造方法 Expired - Fee Related JP5878331B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011229183A JP5878331B2 (ja) 2011-10-18 2011-10-18 半導体装置及びその製造方法
CN201280051533.1A CN103890954B (zh) 2011-10-18 2012-10-17 半导体装置以及制造半导体装置的方法
DE112012004406.1T DE112012004406T5 (de) 2011-10-18 2012-10-17 Halbleitereinrichtung und Verfahren zum Herstellen derselben
US14/352,142 US9276075B2 (en) 2011-10-18 2012-10-17 Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same
PCT/IB2012/002081 WO2013057564A1 (en) 2011-10-18 2012-10-17 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011229183A JP5878331B2 (ja) 2011-10-18 2011-10-18 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013089778A JP2013089778A (ja) 2013-05-13
JP5878331B2 true JP5878331B2 (ja) 2016-03-08

Family

ID=47324200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011229183A Expired - Fee Related JP5878331B2 (ja) 2011-10-18 2011-10-18 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US9276075B2 (ja)
JP (1) JP5878331B2 (ja)
CN (1) CN103890954B (ja)
DE (1) DE112012004406T5 (ja)
WO (1) WO2013057564A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6219704B2 (ja) * 2013-12-17 2017-10-25 トヨタ自動車株式会社 半導体装置
JP2016181617A (ja) 2015-03-24 2016-10-13 株式会社デンソー 半導体装置
JP6641523B2 (ja) * 2017-03-07 2020-02-05 三菱電機株式会社 半導体装置および電力変換装置
CN109244137A (zh) * 2018-09-19 2019-01-18 电子科技大学 一种高可靠性SiC MOSFET器件
CN109244136B (zh) * 2018-09-19 2021-07-27 电子科技大学 槽底肖特基接触SiC MOSFET器件
JP7147510B2 (ja) * 2018-11-26 2022-10-05 株式会社デンソー スイッチング素子
TWI773029B (zh) * 2020-12-17 2022-08-01 國立清華大學 具有溝槽式接面蕭基位障二極體的半導體結構
WO2024038504A1 (ja) * 2022-08-16 2024-02-22 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN117238968B (zh) 2023-11-10 2024-03-15 安建科技(深圳)有限公司 一种沟槽栅碳化硅mosfet器件及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0291975A (ja) * 1988-09-29 1990-03-30 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JPH1098188A (ja) 1996-08-01 1998-04-14 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
DE10124115A1 (de) * 2001-05-17 2003-02-13 Infineon Technologies Ag Halbleiteranordnung mit einem MOS-Transistor und einer parallelen Schottky-Diode
JP4453671B2 (ja) * 2006-03-08 2010-04-21 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2008016747A (ja) * 2006-07-10 2008-01-24 Fuji Electric Holdings Co Ltd トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法
KR100871550B1 (ko) * 2006-12-20 2008-12-01 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
US20080246082A1 (en) * 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP4840370B2 (ja) 2008-01-16 2011-12-21 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
JP2010109221A (ja) * 2008-10-31 2010-05-13 Rohm Co Ltd 半導体装置
TWI453913B (zh) * 2010-12-02 2014-09-21 大中積體電路股份有限公司 溝渠式空乏型半導體元件及其製作方法

Also Published As

Publication number Publication date
CN103890954B (zh) 2016-10-26
JP2013089778A (ja) 2013-05-13
DE112012004406T5 (de) 2014-07-03
CN103890954A (zh) 2014-06-25
US9276075B2 (en) 2016-03-01
WO2013057564A1 (en) 2013-04-25
US20140252465A1 (en) 2014-09-11

Similar Documents

Publication Publication Date Title
JP7563526B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP7786512B2 (ja) 半導体装置
US8421148B2 (en) Grid-UMOSFET with electric field shielding of gate oxide
JP5449094B2 (ja) 半導体装置
CN108346579B (zh) 具有单元沟槽结构和接触点的半导体器件及其制造方法
JP7643621B2 (ja) 半導体装置
US9276075B2 (en) Semiconductor device having vertical MOSFET structure that utilizes a trench-type gate electrode and method of producing the same
US8017494B2 (en) Termination trench structure for mosgated device and process for its manufacture
JP5687582B2 (ja) 半導体素子およびその製造方法
CN102097470A (zh) 半导体器件及其制造方法
CN115207085A (zh) 半导体装置
JP5758824B2 (ja) 半導体装置および半導体装置の製造方法
JP2018152522A (ja) 半導体装置および半導体装置の製造方法
JP6189045B2 (ja) 半導体素子の製造方法
JPWO2015141327A1 (ja) 半導体装置
CN105321996A (zh) 半导体装置
JP2016021547A (ja) 半導体装置の製造方法
JP3998454B2 (ja) 電力用半導体装置
JP2012043955A (ja) 半導体装置及びその製造方法
KR20170080510A (ko) 필드 전극을 갖는 트랜지스터 디바이스
US12068411B2 (en) Semiconductor device and method for manufacturing same
CN103137688A (zh) 一种沟槽mos结构半导体装置及其制造方法
JP2012160601A (ja) 半導体装置の製造方法
CN103050406B (zh) 用于制造半导体晶体管结构的方法
JP3921816B2 (ja) 炭化珪素半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160128

R151 Written notification of patent or utility model registration

Ref document number: 5878331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees