JP5963414B2 - トランジスタの作製方法 - Google Patents

トランジスタの作製方法 Download PDF

Info

Publication number
JP5963414B2
JP5963414B2 JP2011214628A JP2011214628A JP5963414B2 JP 5963414 B2 JP5963414 B2 JP 5963414B2 JP 2011214628 A JP2011214628 A JP 2011214628A JP 2011214628 A JP2011214628 A JP 2011214628A JP 5963414 B2 JP5963414 B2 JP 5963414B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
transistor
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011214628A
Other languages
English (en)
Other versions
JP2012094851A (ja
Inventor
聡志 鳥海
聡志 鳥海
忍 古川
忍 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011214628A priority Critical patent/JP5963414B2/ja
Publication of JP2012094851A publication Critical patent/JP2012094851A/ja
Application granted granted Critical
Publication of JP5963414B2 publication Critical patent/JP5963414B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/471—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different architectures, e.g. having both top-gate and bottom-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、トランジスタの作製方法に関する。
現在の液晶テレビには、画素部にボトムゲート（逆スタガ）構造の非晶質シリコン層を用いたトランジスタが多く用いられている。非晶質シリコントランジスタは、製造コストの面からも安価で比較的作りやすい構造とされている。
しかし、昨今の動画事情（例えば、３Ｄの映画鑑賞やスポーツ観戦など）から、非晶質シリコン層を用いたトランジスタを使った液晶テレビでは、動画の鮮明さを表現する事が困難である。このため、敏速に動作する移動度の高いトランジスタの開発が進められている。
特開２０００−２１６３９５号公報
非晶質シリコン層を用いてチャネルが形成されるトランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン層にチャネルが形成されるトランジスタは、非晶質シリコン層でチャネルが形成されるトランジスタと比較して、電界効果移動度は向上するもののオフ電流が増加してしまい、十分なスイッチング特性が得られないといった問題がある。
このオフ電流の増加は、ソース配線及びドレイン配線と、チャネルを形成する微結晶シリコン層が接する部分（微結晶シリコン層の側面）と、で漏れる電流が原因である。これによって、オフ電流が急激に増加してしまう。
この対策として、ボトムゲート（逆スタガ）構造の微結晶シリコントランジスタにおいて、シリコンアイランド形成後に側面部分をドライエッチング装置による酸素（Ｏ２）などのプラズマ処理によって側面酸化を行う事で、大部分のオフ電流（Ｉｏｆｆ）を抑える事が出来る。
しかし、基板面内のうち数点のトランジスタにおいて、突発的にオフ電流が跳ね上がる現象が起こる。これは、側面酸化処理時のドライエッチング装置内において、有機物や金属のゴミがシリコンアイランド側面に付着してしまい、その部分だけが酸化されない領域となってしまうため、トランジスタを作製した場合に、当該領域においてオフ電流が流れてしまうためである。
そこで、本発明の一態様は、特性のバラツキが少なく、電気特性が良好なトランジスタを作製することを課題とする。
本発明の一態様は、基板上にゲート電極を形成し、ゲート電極を覆うゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体を含む半導体層を形成し、半導体層上に不純物半導体層を形成し、不純物半導体層上にマスクを形成した後、マスクを用いて半導体層及び不純物半導体層をエッチングして、半導体積層体を形成し、マスクを除去した後半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝して半導体積層体の側面に障壁領域を形成し、半導体積層体の不純物半導体層上に配線を形成することを要旨とするトランジスタの作製方法である。
本発明の一態様は、基板上にゲート電極を形成し、ゲート電極を覆うゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体を含む半導体層を形成し、半導体層上に不純物半導体層を形成し、不純物半導体層上にマスクを形成した後、マスクを用いて半導体層及び不純物半導体層をエッチングして、半導体積層体を形成し、当該半導体積層体を酸素ガス雰囲気又は窒素ガス雰囲気で発生させたプラズマに曝して半導体積層体の側面に障壁領域を形成し、マスクを除去した後半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝し、半導体積層体の不純物半導体層上に配線を形成することを要旨とするトランジスタの作製方法である。
本発明の一態様は、基板上に第１のゲート電極及び第２のゲート電極を形成し、第１のゲート電極及び第２のゲート電極を覆うゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体を含む半導体層を形成し、半導体層上に不純物半導体層を形成し、不純物半導体層上にマスクを形成した後、マスクを用いて半導体層及び不純物半導体層をエッチングして、平面形状において第１のゲート電極の端部の外側に端部が位置する第１の半導体積層体と、平面形状において第２のゲート電極の端部の内側に端部が位置する第２の半導体積層体とを形成し、第１及び第２の半導体積層体を酸素ガス又は窒素ガス雰囲気で発生させたプラズマに曝して半導体積層体の側面に障壁領域を形成し、第１の半導体積層体及び第２の半導体積層体上に形成されるマスクを除去した後、第１の半導体積層体及び第２の半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝し、第１の半導体積層体の不純物半導体層及び障壁領域に接する第１の配線、及び第２の半導体積層体の不純物半導体層及び障壁領域に接する第２の配線を形成することを特徴とするトランジスタの作製方法である。
なお、ドライエッチング装置又はプラズマＣＶＤ装置などの真空処理装置において、希ガス雰囲気、酸素ガス又は窒素ガス雰囲気で発生させたプラズマに半導体積層体を曝す。
マスクを用いて半導体層及び不純物半導体層をエッチングして、半導体積層体を形成し、マスクを除去することで、半導体積層体の表面及び側面に付着した有機物や金属等のパーティクルを除去できる。この後、半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝すことで、均一性高く、半導体積層体の側面に障壁領域を形成することができる。
半導体積層体の側面に形成した障壁領域は、半導体層の微結晶半導体領域よりもバンドギャップの広い非晶質領域であり、代表的には非晶質シリコン、非晶質シリコンゲルマニウム等がある。半導体層及び配線の間に微結晶半導体領域よりバンドギャップの広い非晶質領域を設けることで、非晶質領域が障壁となり、配線から半導体層へのホールの注入が低減できる。
また、半導体層及び配線の間に設ける障壁領域は、少なくとも非晶質領域からなり、絶縁領域を含んでいてもよい。絶縁領域は、半導体酸化物または半導体窒化物であり、半導体酸化物としては、酸化シリコン、酸化窒化シリコン等があり、半導体窒化物としては、窒化シリコン、窒化酸化シリコン等がある。半導体層及び配線の間に絶縁領域を設けることで、絶縁領域が障壁となり、配線から半導体層へのホールの注入が低減できる。
なお、第１のゲート電極を有するトランジスタは、表示装置の駆動回路に形成し、第２のゲート電極を有するトランジスタは表示装置の画素部に形成する。
また、希ガスを含む雰囲気には、リンまたはボロンを含むガスを含んでもよい。リンまたはボロンを含むガスの代表例としては、ホスフィン、ジボラン等がある。
また、希ガスを含む雰囲気で発生させるプラズマは、高圧力下で発生させてもよい。ここでの、高圧力下とは、１００Ｐａ以上１００００Ｐａ以下、より好ましくは１０００Ｐａ以上４０００Ｐａ以下である。
また、微結晶半導体を含む半導体層は、微結晶半導体層でもよい。または微結晶半導体を含む半導体層は、ゲート絶縁層に接する微結晶半導体層と、該微結晶半導体層に接する非晶質半導体層であってもよい。
なお、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。
また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
以上のことから、特性のバラツキが少なく、電気特性が良好なトランジスタを作製することができる。
本発明の一態様に係るトランジスタの作製方法を説明する断面図である。 本発明の一態様に係るトランジスタの作製方法を説明する断面図である。 本発明の一態様に係るトランジスタのバンドギャップを説明する図である。 本発明の一態様に係るトランジスタの作製方法を説明する断面図である。 本発明の一態様に係るトランジスタの作製方法を説明する平面図である。 本発明の一態様に係るトランジスタの作製方法を説明する断面図である。 本発明の一態様に係るトランジスタの作製方法を説明する断面図である。 本発明の一態様に係るトランジスタの作製方法を説明する断面図である。 本発明の一態様に係るトランジスタの作製方法を説明する断面図である。 本発明の一態様に係るトランジスタの作製方法を説明する断面図である。 電子書籍の一例を説明する外観図である。 テレビジョン装置およびデジタルフォトフレームの例を説明する外観図である。 携帯型のコンピュータの一例を説明する斜視図である。 本発明の一実施例に係るトランジスタの作製方法を説明する断面図である。 本発明の一実施例に係るトランジスタの作製方法を説明する断面図である。 本発明の一実施例に係るトランジスタの作製方法を説明する断面図である。 トランジスタの電気特性を説明する図である。 トランジスタの電気特性を説明する図である。
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
（実施の形態１）
本実施の形態では、本発明の一形態であるトランジスタの作製方法について説明する。なお、トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成するトランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型のトランジスタの作製方法について説明する。
図１（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆うゲート絶縁層１０５、微結晶半導体層１０７を形成する。
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁層を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。また、基板１０１として、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のガラス基板を用いることができる。
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて導電層を形成し、該導電層上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電層をエッチングして形成することができる。また、ゲート電極１０３は、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することもできる。ここでは、基板１０１上に導電層を形成し、フォトマスクを用いて形成したレジストマスクを用いて導電層をエッチングしてゲート電極１０３を形成する。
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層または積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ＡｇＰｄＣｕ合金などを用いてもよい。
例えば、ゲート電極１０３の二層の積層構造としては、アルミニウム層上にモリブデン層が積層した二層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造、銅−マグネシウム合金層と銅層とを積層した二層構造、銅−マンガン合金層と銅層とを積層した二層構造、などとすることが好ましい。三層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層して形成することが好ましい。ゲート電極１０３を、このような積層構造にすると、電気抵抗が低い層上にバリア層として機能する金属層が積層されるため、電気抵抗を低く、且つ金属層から半導体層への金属元素の拡散を防止することができる。
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。後の工程で、ゲート電極１０３上には、絶縁層、半導体層及び配線層を形成するので、これらに段差箇所において切れを生じさせづらくさせるためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストマスクを後退させつつエッチングを行えばよい。
また、ゲート電極１０３を形成する工程によりゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別に設けてもよい。
ゲート絶縁層１０５は、ＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層または窒化酸化シリコン層を単層または積層して形成することができる。また、ゲート絶縁層１０５を酸化シリコン層または酸化窒化シリコン層により形成することで、トランジスタの閾値電圧の変動を低減することができる。ゲート絶縁層１０５のＣＶＤ法による形成工程において、グロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚの高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には６０ＭＨｚを印加することで行われる。また、１ＧＨｚ以上のマイクロ波の高周波電力を印加することで行われる。ＶＨＦ帯やマイクロ波の高周波電力を用いることで、成膜速度を高めることが可能である。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、成膜速度を高めることができる。また、高周波数が１ＧＨｚ以上であるマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁層１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の絶縁耐圧を向上させることができるため、信頼性の高いトランジスタを得ることができる。
また、ゲート絶縁層１０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することで、後に形成する半導体層の結晶性を高めることが可能であるため、トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
微結晶半導体層１０７としては、微結晶半導体層、代表的には、微結晶シリコン層、微結晶シリコンゲルマニウム層等を用いて形成する。微結晶半導体層１０７の厚さは、３〜１００ｎｍとすることが好ましく、より好ましくは５〜５０ｎｍとする。これは、微結晶半導体層１０７の厚さが薄すぎると、トランジスタのオン電流が低減し、また、微結晶半導体層１０７の厚さが厚すぎると、トランジスタが高温で動作する際に、オフ電流が上昇してしまうためである。微結晶半導体層１０７の厚さを厚さ３〜１００ｎｍ、好ましくは５〜５０ｎｍとすることで、トランジスタのオン電流及びオフ電流を制御することができる。
微結晶半導体層１０７は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスとを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体の流量に対して、水素の流量を１０〜２０００倍、好ましくは１０〜２００倍にして堆積性気体を希釈して、微結晶シリコンを形成する。なお、シリコンを含む堆積性気体と共に、ゲルマニウムを含む堆積性気体を用いることで、微結晶半導体層として、微結晶シリコンゲルマニウムを形成することができる。このときの堆積温度は、室温〜３００℃とすることが好ましく、より好ましくは２００〜２８０℃とする。
シリコンを含む堆積性気体の代表例としては、シラン、ジシラン等がある。また、ゲルマニウムを含む堆積性気体の代表例としては、ゲルマン、ジゲルマン等がある。
なお、ゲート絶縁層１０５を窒化シリコン層で形成すると、微結晶半導体層１０７の堆積初期において非晶質半導体領域が形成されやすくなるため、微結晶半導体層１０７の結晶性が低くなり、トランジスタの電気特性が悪くなってしまう。このため、ゲート絶縁層１０５を窒化シリコン層で形成する場合は、微結晶半導体層１０７を、シリコンを含む堆積性気体の希釈率の高い条件、または低温条件で堆積することが好ましい。代表的には、シリコンを含む堆積気体の流量に対して、水素の流量を２００〜２０００倍、好ましくは２５０〜４００倍とする高希釈率条件が好ましい。また、微結晶半導体層１０７の堆積温度を２００〜２５０℃とする低温条件が好ましい。高希釈率条件または低温条件により、初期核発生密度が高まり、ゲート絶縁層１０５上に形成される非晶質半導体領域が低減し、微結晶半導体層１０７の結晶性が向上する。また、窒化シリコン層で形成したゲート絶縁層１０５の表面を酸化処理することで、微結晶半導体層１０７の密着性が向上する。酸化処理としては、酸化性ガスへの暴露、酸化性ガス雰囲気でのプラズマ処理等がある。
微結晶半導体層１０７の原料ガスとして、シリコンを含む堆積性気体に、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを混合することで、微結晶半導体層１０７の成膜速度が高まる。また、成膜速度が高まることで、微結晶半導体層１０７に混入される不純物量が低減するため、微結晶半導体層１０７の結晶性を高めることができる。このため、トランジスタのオン電流及び電界効果移動度が高まると共に、スループットを高めることができる。
微結晶半導体層１０７を形成する際の、グロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、１ＧＨｚ以上のマイクロ波の高周波電力を印加することで行われる。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、成膜速度を高めることができる。
次に、図１（Ｂ）に示すように、微結晶半導体層１０７上に、不純物半導体層１１３を形成する。次に、不純物半導体層１１３上にレジストマスク１１５を形成する。
不純物半導体層１１３は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈した混合ガスでもよい）とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加された非晶質シリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐ型のトランジスタを作製する場合は、不純物半導体層１１３として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。
レジストマスク１１５はフォトリソグラフィ工程により形成することができる。
次に、レジストマスク１１５を用いて、微結晶半導体層１０７及び不純物半導体層１１３をエッチングする。この工程により、微結晶半導体層１０７及び不純物半導体層１１３を素子毎に分離し、半導体積層体４００を形成する。なお、半導体積層体４００は、微結晶半導体層１１７及び不純物半導体層１２１の積層により形成される。
次に、レジストマスク１１５を除去した後、微結晶半導体層１１７の側面および不純物半導体層１２１の上面および側面にプラズマ１２４を曝すプラズマ処理を行う（図２（Ａ）を参照。）。ここでは、ドライエッチング装置またはプラズマＣＶＤ装置等の真空処理装置において、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガス雰囲気でプラズマを発生させて、半導体積層体４００をプラズマ１２４に曝す。希ガス雰囲気でプラズマを発生させることで、希ガスラジカルが発生する。当該ラジカルはエネルギーを有するものの反応性が小さく、微結晶半導体層１１７および不純物半導体層１２１それぞれの層中における、原子間の結合を切断するため、半導体層は低密度化する。特に、微結晶半導体層１１７においては、低密度化されるとともに欠陥が生じ、非晶質化する。このため半導体積層体の側面に第１の障壁領域１２６ａ、半導体積層体上面に、第２の障壁領域１２６ｂが形成される（図２（Ｂ）参照。）。このようにレジストマスク１１５を用いて微結晶半導体層１０７及び不純物半導体層１１３をエッチングして、半導体積層体４００を形成し、レジストマスク１１５を除去することで、半導体積層体４００の上面及び側面に付着した有機物や金属等のパーティクルを除去できる。この後、半導体積層体４００を希ガスを含む雰囲気で発生させたプラズマ１２４に曝すことで、均一性よく、半導体積層体の上面および側面に障壁領域を形成することができる。
また、希ガス雰囲気には、リンまたはボロンを含むガスを含んでもよい。リンまたはボロンを含むガスの代表例としては、ホスフィン、ジボラン等がある。
また、希ガス雰囲気で発生させるプラズマ１２４は、高圧力下で発生させてもよい。ここでの、高圧力下とは、１００Ｐａ以上１００００Ｐａ以下、より好ましくは１０００Ｐａ以上４０００Ｐａ以下である。
ここで、配線及び半導体層のエネルギー準位について、図３を用いて説明する。ここでは、配線を金属と示し、半導体をＳｉと示す。
図３（Ａ）は、ゲート電極に電圧を印加していない（Ｖｇ＝０）状態の、金属の真空準位、金属の仕事関数（ｑφｍ）、及びフェルミ準位（ＥＦｍ）の関係と、半導体の真空準位、電子親和力（ｑχ）、及びバンドギャップ（Ｅｇ）の関係を示す。
図３（Ｂ）及び図３（Ｃ）は、ゲート電極に負の電圧が印加された状態（Ｖｇ＜０）の金属及び半導体のエネルギー準位を示し、図３（Ｂ）は半導体層が微結晶シリコンであり、図３（Ｃ）は半導体層が非晶質シリコンである。なお、微結晶シリコンのバンドギャップをＥｇ＿１、伝導帯下端をＥｃ＿１、フェルミ準位をＥＦ＿１、価電子帯上端をＥｖ＿１、エネルギー障壁をｑφｂｐ＿１、電子親和力をｑχ＿１と示し、非晶質シリコンのバンドギャップをＥｇ＿２、伝導帯下端をＥｃ＿２、フェルミ準位をＥＦ＿２、価電子帯上端をＥｖ＿２、エネルギー障壁をｑφｂｐ＿２、電子親和力をｑχ＿２と示す。
ゲート電極に負の電圧が印加された（Ｖｇ＜０）状態の金属及び半導体の障壁の高さｑφｂｐは、金属及び半導体の接合面における価電子帯Ｅｖとフェルミ準位ＥＦｍの差である。半導体が微結晶シリコンの場合の障壁の高さｑφｂｐ＿１は数式１で示すことができる。
ｑφｂｐ＿１＝Ｅｇ＿１−ｑ（φｍ−χ＿１） （数１）
また、半導体が非晶質シリコンの場合の障壁の高さｑφｂｐ＿２は数式２で示すことができる。
ｑφｂｐ＿２＝Ｅｇ＿２−ｑ（φｍ−χ＿２） （数２）
非晶質シリコンのバンドギャップＥｇ＿２は微結晶シリコンのバンドギャップＥｇ＿１より大きいため、金属に接する半導体を、障壁領域、代表的には非晶質シリコンとすることで、障壁の高さを高くすることが可能であり、半導体から金属へのホールの注入が低減し、オフ電流が低減する。
次に、不純物半導体層１２１及び微結晶半導体層１１７上に導電層１２８を形成する（図４（Ａ）参照。）。
導電層１２８は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等により単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（Ａｌ−Ｎｄ合金等）により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の層を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。
導電層１２８は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電層１２８は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。
次に、フォトリソグラフィ工程によりレジストマスクを形成し、当該レジストマスクを用いて導電層１２８、不純物半導体層１２１及び微結晶半導体層１１７の一部をエッチングして、ソース電極及びドレイン電極として機能する配線１２９ａ及び配線１２９ｂ、ソース領域及びドレイン領域として機能する一対の不純物半導体層１３１ａ及び不純物半導体層１３１ｂを形成する。また、微結晶半導体層１３３を形成する（図４（Ｂ）参照。）。
また、配線１２９ａ及び配線１２９ｂの一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
なお、ここでは、エッチングにおいてドライエッチングを用いているため、配線１２９ａ、１２９ｂの端部と、不純物半導体層１３１ａ、１３１ｂの端部とが揃っているが、導電層１２８をウェットエッチングし、不純物半導体層１２１をドライエッチングすると、配線１２９ａ、１２９ｂの端部と、不純物半導体層１３１ａ、１３１ｂの端部とがずれ、断面において、配線１２９ａ、１２９ｂの端部が、不純物半導体層１３１ａ、１３１ｂの端部より内側に位置する。
次に、微結晶半導体層１３３の表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理及び窒素プラズマ処理並びに酸素及び水素の混合ガスのプラズマ処理等を行ってもよい。
水プラズマ処理は、水蒸気（Ｈ２Ｏ蒸気）に代表される、水を主成分とするガスを反応室に導入し、プラズマを生成して行うことができる。この後、レジストマスクを除去する。なお、当該レジストマスクの除去はドライエッチング前に行ってもよい。
上記したように、微結晶半導体層１３３を形成した後に水プラズマ処理を行うことで、レジストマスクの残渣を除去することができる。また、該プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成するトランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。
次に、絶縁層１３７を形成する。絶縁層１３７は、ゲート絶縁層１０５と同様に形成することができる。また、絶縁層１３７は、有機樹脂層を用いて形成することができる。有機樹脂層としては、例えばアクリル、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテンなどを用いることができる。また、シロキサンポリマーを用いることができる。
次に、フォトリソグラフィ工程により形成したレジストマスクを用いて絶縁層１３７に開口部（図示しない。）を形成する。次に、配線電極１３９を形成する。
配線電極１３９は、スパッタリング法により、ゲート電極１０３と同様の材料を用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したレジストマスクを用いて上記薄膜をエッチングすることで形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる（図４（Ｃ）参照。）。
上記配線電極１３９は、微結晶半導体層からなるチャネル形成領域と重畳させて形成させることにより、バックゲート電極としても用いることが可能であり、それによりデュアルゲート駆動させることができる。
次に、トランジスタの平面図である図５を用いて、バックゲート電極として用いる配線電極１３９の形状を説明する。
図５（Ａ）に示すように、バックゲート電極として用いている配線電極１３９は、ゲート電極１０３と平行に形成することができる。この場合、配線電極１３９に印加する電位と、ゲート電極１０３に印加する電位とを、それぞれ任意に制御することが可能である。このため、トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、半導体領域のゲート絶縁膜１０５側及び絶縁膜１３７側に形成されるため、トランジスタのオン電流を高めることができる。
また、図５（Ｂ）に示すように、配線電極１３９は、ゲート電極１０３に接続させることができる。即ち、ゲート絶縁層１０５及び絶縁層１３７に形成した開口部１４９において、ゲート電極１０３及び配線電極１３９が接続する構造とすることができる。この場合、配線電極１３９に印加する電位と、ゲート電極１０３に印加する電位とは、等しい。この結果、半導体層において、キャリアが流れる領域、即ちチャネルが、半導体領域のゲート絶縁層１０５側及び絶縁層１３７側に形成されるため、トランジスタのオン電流を高めることができる。
また、図５（Ｃ）に示すように、配線電極１３９は、ゲート電極１０３と接続せず、フローティングでもよい。配線電極１３９に電圧を印加せずとも、チャネル領域が、半導体領域のゲート絶縁膜１０５側及び絶縁膜１３７側に形成されるため、トランジスタのオン電流を高めることができる。
さらには、図５（Ｄ）に示すように、配線電極１３９は、絶縁層１３７を介して配線１２９ａ、１２９ｂと重畳してもよい。ここでは、図５（Ａ）に示す構造の配線電極１３９を用いて示したが、図５（Ｂ）及び図５（Ｃ）に示す配線電極１３９も同様に配線１２９ａ、１２９ｂと重畳してもよい。
デュアルゲート型のトランジスタは、ゲート電極１０３と、配線電極１３９との各々に印加する電位を変えることができる。このため、トランジスタのしきい値電圧を制御することができる。または、ゲート電極１０３及び配線電極１３９に同じ電位を印加することができる。このため、微結晶半導体層１３３のゲート絶縁層１０５側の界面近傍と、絶縁層１３７側の界面近傍との２箇所の面にチャネルが形成される。
本実施の形態に示すデュアルゲート型のトランジスタは、キャリアが流れるチャネルが微結晶半導体層１３３のゲート絶縁層１０５側の界面近傍と、絶縁層１３７側の界面近傍との２箇所となるため、キャリアの移動量が増加し、オン電流及び電界効果移動度を高めることができる。
本実施の形態に示すトランジスタの作製方法において、レジストマスクを用いて微結晶半導体層及び不純物半導体層をエッチングして、半導体積層体を形成し、当該レジストマスクを除去した後、半導体積層体を希ガスを含む雰囲気で発生させたプラズマに曝すことで、均一性よく、半導体積層体の側面に障壁領域を形成することができる。微結晶半導体層１３３及び配線１２９ａ、１２９ｂの間に均一性よく第１の障壁領域１２６ａを設けることにより、配線１２９ａ、１２９ｂから微結晶半導体層１３３へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高いトランジスタを形成することができる。このため、トランジスタの面積を小さくすることが可能であり、半導体装置への高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示すトランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。
以上の工程により、図４（Ｃ）に示すような、チャネル形成領域が微結晶半導体層で形成されるトランジスタを作製することができる。それにより、特性のバラツキが小さく、また、オン電流及び電界効果移動度が高いトランジスタを作製することができる。
なお、本実施の形態は他の実施の形態に適用することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１と異なる構造のトランジスタの作製方法について、図６を用いて説明する。本実施の形態では実施の形態１と比較して、障壁領域の形成方法が異なる。
実施の形態１と同様に、図１（Ａ）及び図１（Ｂ）の工程を経て、基板１０１上にゲート電極１０３、ゲート絶縁層１０５、半導体積層体４００を形成する。なお、半導体積層体４００は、微結晶半導体層１１７及び不純物半導体層１２１の積層により形成される。（図６（Ａ）参照）。
次に、レジストマスク１１５を残存させたまま、半導体積層体４００の側面にプラズマ１２３を曝すプラズマ処理を行う（図６（Ｂ）を参照。）。ここでは、ドライエッチング装置またはプラズマＣＶＤ装置等の真空処理装置において、酸化ガスまたは窒化ガス雰囲気でプラズマを発生させて、半導体積層体４００にプラズマ１２３を曝す。酸化ガスとしては、酸素、オゾン、一酸化二窒素及び水蒸気並びに酸素及び水素の混合気体等がある。また、窒化ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化ガスまたは窒化ガス雰囲気でプラズマを発生させることで、酸素ラジカルまたは窒素ラジカルが発生する。当該ラジカルは半導体積層体４００と反応し、半導体積層体４００の側面に、絶縁領域である障壁領域１２８ａを形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、酸素ラジカルまたは窒素ラジカルを発生させてもよい。
また、酸化ガスとして、酸素、オゾン及び水蒸気並びに酸素及び水素の混合気体を用いると、図６（Ｃ）に示すように、プラズマ照射によりレジストが後退し、上面の面積が縮小したレジストマスク１１５ａが形成される。このため、当該プラズマ処理により、半導体積層体４００の側面と共に、露出された不純物半導体層１２１が酸化し、半導体積層体４００の側面及び不純物半導体層１２１の上面の一部にも障壁領域１２８ｂが形成される。
次に、レジストマスク１１５を除去した後、半導体積層体４００表面にプラズマ１２４を曝すプラズマ処理を行う（図７（Ａ）を参照。）。ここでは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガス雰囲気でプラズマを発生させて、半導体積層体４００にプラズマ１２４を曝す。希ガス雰囲気でプラズマを発生させることで、希ガスラジカルが発生する。当該ラジカルはエネルギーを有するものの反応性が少なく、半導体積層体４００層中における原子間の結合が切断されることによって、半導体層は低密度化する。特に、微結晶半導体層１１７においては、低密度化されるとともに欠陥が生じ、非晶質化する。
このように、レジストマスク１１５を用いて微結晶半導体層１１７及び不純物半導体層１２１をエッチングして、半導体積層体４００を形成し、レジストマスクを除去する前にプラズマ１２３に半導体積層体４００を曝し、その後レジストマスクを除去することで、半導体積層体４００の表面に付着した有機物や金属等のパーティクルを除去する。この後、半導体積層体４００を、希ガスを含む雰囲気で発生させたプラズマ１２４に曝すことによって、上記レジストマスク除去前に存在した有機物や金属等のパーティクルのためにプラズマ１２３に曝されなかった部分においても、プラズマ１２４を曝すことができる。このため、均一性よく、半導体積層体４００の側面に障壁領域１２７ａを形成することができる。このようにして、半導体積層体４００の側面に第１の障壁領域１２７ａが形成され、半導体積層体４００上面に第２の障壁領域１２６ｂが形成される。
このように、レジストマスクを除去する前に酸化ガス雰囲気もしくは窒化ガス雰囲気でプラズマ処理し、レジストマスクを除去後に希ガス雰囲気にてプラズマ処理することによって、不純物半導体層上面に絶縁領域を形成させず、半導体積層体の側面のみに絶縁領域を形成することが可能であるため、トランジスタのオン電流を保ちつつ、オフ電流を低減することができる。
この後、実施の形態１と同様の工程により、図７（Ｂ）に示すオン電流及び電界効果移動度が高く、特性バラツキの小さいトランジスタを作製することができる。
なお、本実施の形態は他の実施の形態に適用することが可能である。
（実施の形態３）
本実施の形態では、実施の形態１及び２と異なる構造のトランジスタの作製方法について、図８を用いて説明する。
実施の形態１と同様に、図１（Ａ）及び図１（Ｂ）の工程を経て、基板１０１上に第１のゲート電極１０３及び第２のゲート電極２０３、ゲート絶縁層１０５、微結晶半導体層１０７、及び不純物半導体層１１３を形成する。次に、不純物半導体層１１３上にレジストマスク１１５を形成する。
次に、レジストマスク１１５を用いて微結晶半導体層１０７及び不純物半導体層１１３をエッチングして、平面形状において第１のゲート電極１０３の端部の外側に端部が位置する第１の半導体積層体１４１と、平面形状において第２のゲート電極２０３の端部の内側に端部が位置する第２の半導体積層体１４３とを形成する（図８（Ａ）参照。）。
この後、実施の形態２と同様の工程により、第１の半導体積層体１４１及び第２の半導体積層体１４３のそれぞれの側面に第１の障壁領域１２７ａを形成し、第１の半導体積層体１４１及び第２の半導体積層体１４３のそれぞれの上面に第２の障壁領域１２６ｂを形成することで、図８（Ｂ）に示すオン電流及び電界効果移動度が高く、オフ電流の低いトランジスタ２００及びトランジスタ２０１を作製することができる。
なお、本実施の形態は他の実施の形態に適用することが可能である。
（実施の形態４）
本実施の形態では、実施の形態１乃至３と異なる構造のトランジスタの作製方法について、図９および図１０を用いて説明する。
図９（Ａ）に示すように、基板１０１上にゲート電極１０３、ゲート絶縁層１０５、微結晶半導体層１５０、半導体層１５１、及び不純物半導体層１１３を形成する。次に、不純物半導体層１１３上にレジストマスク１１５を形成する。
微結晶半導体層１５０を種結晶として、部分的に結晶成長させる条件（結晶成長を低減させる条件）で、微結晶半導体領域１６０ａ及び非晶質半導体領域１６０ｂを有する半導体層１５１を形成することができる。
微結晶半導体層１５０は、微結晶半導体層１０７と同様に形成することができる。半導体層１５１は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、微結晶半導体層１０７と同様にすることができる。
このとき、シリコンを含む堆積性気体と、水素との流量比は、微結晶半導体層１０７を形成する場合と同様に、微結晶半導体層を形成する流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、微結晶半導体層１０７の成膜条件よりも、結晶成長を低減することができる。具体的には、半導体層１５１の成膜初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に、結晶成長が抑制され、錐形状の微結晶半導体領域が成長すると共に、非晶質半導体領域が形成される。さらに、堆積中期または後期では、錐形状の微結晶半導体領域の結晶成長が停止し、非晶質半導体領域のみが堆積される。この結果、微結晶半導体層１５０、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体層で形成される半導体層１５１を形成することができる。
また、微結晶半導体層１５０及び半導体層１５１の原料ガスに、シリコンを含む堆積性気体とともに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。
他の半導体層の形成方法として、微結晶半導体層１５０の表面に窒素を含む気体を曝して、微結晶半導体層１５０の表面に窒素を吸着させた後、シリコンを含む堆積性気体及び水素を原料ガスとして半導体層１５１を形成することで、微結晶半導体層１５０及び半導体層１５１を有する半導体層を形成することができる。
次に、レジストマスク１１５を用いて、微結晶半導体層１５０、半導体層１５１及び不純物半導体層１１３をエッチングして、半導体積層体１５５を形成する。なお、半導体積層体１５５は、微結晶半導体層１５２、微結晶半導体領域１５３ａ、非晶質半導体領域１５３ｂおよび不純物半導体層１２１を積層して形成する。
次に、実施の形態２と同様の工程を経て、レジストマスク１１５を残存させたまま、半導体積層体１５５の側面にプラズマ１２３を曝すプラズマ処理を行うことにより、半導体積層体１５５の側面に障壁領域１２８ａを形成する（図９（Ｂ）参照。）。
次に、レジストマスク１１５を除去した後、半導体積層体１５５表面にプラズマ１２４を曝すプラズマ処理を行う。ここでは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン等の希ガス雰囲気でプラズマを発生させて、半導体積層体１５５にプラズマ１２４を曝す。希ガス雰囲気でプラズマを発生させることで、希ガスラジカルが発生する。当該ラジカルはエネルギーを有するものの反応性が少ないため、半導体積層体１５５層中における原子間の結合を切断し、半導体層を低密度化する。特に、微結晶半導体層１５２においては、低密度化されるとともに欠陥が生じ、非晶質化する（図９（Ｃ）を参照。）。
このように、レジストマスク１１５を用いて半導体積層体１５５を形成し、レジストマスクを除去する前にプラズマ１２３に半導体積層体１５５を曝し、その後レジストマスクを除去することで、半導体積層体１５５の表面に付着した有機物や金属等のパーティクルを除去する。この後、半導体積層体１５５を、希ガスを含む雰囲気で発生させたプラズマ１２４に曝すことによって、上記レジストマスク除去前に存在した有機物や金属等のパーティクルのためにプラズマ１２３に曝されなかった部分においてもプラズマ１２４を曝すことができる。このため、均一性よく、半導体積層体１５５の側面に第１の障壁領域１２７ａを形成することができる。このようにして、半導体積層体１５５の側面に第１の障壁領域１２７ａが形成され、半導体積層体１５５上面に第２の障壁領域１２６ｂが形成される。
この後、実施の形態２と同様の工程により、図１０に示すオン電流及び電界効果移動度が高く、オフ電流の低いトランジスタを作製することができる。
なお、本実施の形態は他の実施の形態に適用することが可能である。
（実施の形態５）
トランジスタを作製し、該トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
本実施の形態３及び図８（Ｂ）に示す第２のゲート電極２０３を有する第２のトランジスタ２０１は、第２のゲート電極２０３と重畳するゲート絶縁層１０５近傍で微結晶半導体層１３３と配線１２９ａ、１２９ｂが接してしまい、当該接する領域がショットキー接合となってしまう。そのため、当該領域からホールが微結晶半導体層１３３に注入され、オフ電流が発生してしまう。しかし、微結晶半導体層１３３と配線１２９ａ、１２９ｂとの間に絶縁領域である第１の障壁領域１２７ａを設けることで、本実施の形態のトランジスタは配線１２９ａ、１２９ｂから微結晶半導体層１３３へのホールの注入を抑制することが可能であり、トランジスタのオフ電流を低減することができる。また当該構造は、微結晶半導体層１３３がゲート電極２０３より面積が狭く、且つ微結晶半導体層１３３の全ての領域がゲート電極２０３と重畳しており、ゲート電極２０３が微結晶半導体層１３３に照射する光の遮光部材として機能するため、外光等の基板１０１側からの光が微結晶半導体層１３３に照射されるのを低減することが可能である。このため、第２のトランジスタ２０１は、光によるリーク電流を低減することができ、例えば表示装置において、画素のスイッチングに用いるのに適している。
また、本実施の形態３に示す第１のゲート電極１０３を有する第１のトランジスタ２００は、微結晶半導体層１３３がゲート電極１０３より面積が広く、外光等の基板側からの光が微結晶半導体層１３３に照射されるため、トランジスタの光リーク電流が増加してしまう。しかし第２のゲート電極２０３により形成される第２のトランジスタ２０１とは異なり、第１のゲート電極１０３により形成される第１のトランジスタ２００は、微結晶半導体領域と配線が第１の障壁領域１２７ａを挟んで隣り合う領域において、ゲート電極１０３と重畳しておらず、当該領域からホールが微結晶半導体領域に注入されることによるオフ電流が小さいという特徴を有する。このため、第１のトランジスタ２００を、例えば表示装置において駆動回路に用いるのに適している。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
（実施の形態６）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デンジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１１に示す。
図１１は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１１では表示部２７０５）に文章を表示し、左側の表示部（図１１では表示部２７０７）に画像を表示することができる。
また、図１１では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
（実施の形態７）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図１２（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１２（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１３は携帯型のコンピュータの一例を示す斜視図である。
図１３の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバイス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有している。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図１３の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライドさせて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させることなく、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
本実施例では、実施の形態４に示したトランジスタの電気特性の変化について説明する。
本実施例のトランジスタの具体的な作製工程を、図１４乃至１６を用いて説明する。
基板３０１上に絶縁層３０２を形成し、絶縁層３０２上にゲート電極３０３を形成した。
ここでは、基板３０１として、ガラス基板（コーニング製ＥＡＧＬＥ ＸＧ）を用いた。
チタンターゲットを流量２０ｓｃｃｍのアルゴンイオンでスパッタリングして、厚さ５０ｎｍのチタン層を絶縁層３０２上に形成し、その上にアルミニウムターゲットを流量５０ｓｃｃｍのアルゴンイオンでスパッタリングして、厚さ１００ｎｍのアルミニウム層を形成し、その上に、チタンターゲットを流量２０ｓｃｃｍのアルゴンイオンでスパッタリングして、厚さ５０ｎｍのチタン層を形成した。次に、チタン層上にレジストを塗布した後、第１のフォトマスクを用いて露光した後、現像してレジストマスクを形成した。
次に、当該レジストマスクを用いてエッチング処理を行って、ゲート電極３０３を形成した。ここでは、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）装置を用い、ＩＣＰパワー６００Ｗ、バイアスパワー２５０Ｗ、圧力１．２Ｐａ、エッチングガスに流量６０ｓｃｃｍの塩化ホウ素、流量２０ｓｃｃｍの塩素を用いて第１のエッチングを行った後、ＩＣＰパワー５００Ｗ、バイアスパワー５０Ｗ、圧力２．０Ｐａ、エッチングガスに流量８０ｓｃｃｍのフッ化炭素を用いて第２のエッチングを行った。
この後、レジストマスクを除去した。
次に、ゲート電極３０３及び絶縁層３０２上に、ゲート絶縁層３０４、微結晶半導体層３０５を形成した。
次に、微結晶半導体層３０５上に、微結晶半導体層３０５を種結晶として、部分的に結晶成長させる条件（結晶成長を低減させる条件）で、微結晶半導体領域３０６ａ及び非晶質半導体領域３０６ｂを有する半導体層３１０を形成し、半導体層３１０上に不純物半導体層３０７を形成した。
ここでは、ゲート絶縁層３０４として、厚さ３００ｎｍの窒化酸化シリコン層を形成し、プラズマ処理を行って表面改質を行った。
窒化酸化シリコン層の成膜条件としては、シランの流量を１５ｓｃｃｍ、アンモニアの流量を５００ｓｃｃｍ、一酸化二窒素の流量を１００ｓｃｃｍ、水素の流量を２００ｓｃｃｍ、窒素の流量を１８０ｓｃｃｍ、として材料ガスを導入して、処理室内の圧力を１００Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を２００Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。
プラズマ処理条件は、一酸化二窒素の流量を４００ｓｃｃｍ導入し、処理室内の圧力を６０Ｐａ、基板温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を３００Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。
次に、処理室内から基板を搬出した後、処理室内をクリーニングし、非晶質シリコン層を保護層として処理室内に堆積した後、処理室内に基板を搬入した後、７０ｎｍの微結晶半導体層３０５を形成した。
微結晶半導体層３０５の成膜条件としては、シランの流量を２．５ｓｃｃｍ、水素の流量を７５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして材料ガスを導入して、処理室内の圧力を１２３７Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１２０Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。
半導体層３１０の成膜条件としては、シランの流量を２５ｓｃｃｍ、１０００ｐｐｍアンモニア（水素希釈）の流量を１００ｓｃｃｍ、水素の流量を６５０ｓｃｃｍ、アルゴンの流量を７５０ｓｃｃｍとして材料ガスを導入して、処理室内の圧力を１２３７Ｐａ、基板の温度を２８０℃とし、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１５０Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。
不純物半導体層３０７として、リンが添加された非晶質シリコン層を、厚さ５０ｎｍ形成した。このときの成膜条件は、成膜温度を２８０℃、シランの流量を９０ｓｃｃｍ、０．５％ホスフィン（シラン希釈）の流量を１０ｓｃｃｍ、水素の流量を１００ｓｃｃｍ、圧力６０Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を３０Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。
次に、不純物半導体層３０７上にレジストを塗布した後、第２のフォトマスクを用いて露光し、現像してレジストマスク３１５を形成した。ここまでの工程を図１４（Ａ）に示す。
当該レジストマスクを用いて、微結晶半導体層３０５、半導体層３１０、不純物半導体層３０７をエッチングして、半導体積層体３１７を形成した。半導体積層体３１７は、微結晶半導体層３１１ａ、微結晶半導体領域３１１ｂ、非晶質半導体領域３１１ｃ、及び不純物半導体層３１３の積層からなる。ここで、試料１、試料２、及び試料４は、半導体積層体３１７が平面形状においてゲート電極の端部の外側に端部が位置するように形成し、試料３は、半導体積層体３１７が平面形状においてゲート電極の端部の内側に端部が位置するように形成する。ここまでの工程を図１４（Ｂ）に示す。
ここでは、ＩＣＰ装置を用い、ＩＣＰパワー４５０Ｗ、バイアスパワー１００Ｗ、圧力２．０Ｐａ、エッチングガスに流量３６ｓｃｃｍの塩化ホウ素を、流量３６ｓｃｃｍのフッ化炭素を、流量８ｓｃｃｍの酸素を用いてエッチングを行った。
次に、試料２、試料３及び試料４においては、レジストマスク３１５を残存したまま半導体積層体３１７の側面にプラズマ３２３を曝すプラズマ処理を行った。
試料２、試料３及び試料４において、ＩＣＰ装置を用い、ＩＣＰパワー２０００Ｗ、バイアスパワー３５０Ｗ、圧力０．６７Ｐａ、流量１００ｓｃｃｍの酸素雰囲気下でプラズマ処理を行い、障壁領域３２５を形成した（図１４（Ｃ）参照。）。
この後、レジストマスクを除去した。
試料１、試料２及び試料３においては、プラズマＣＶＤ装置を用い、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を１５０Ｗ、圧力４０００Ｐａ、流量１６５０ｓｃｃｍのアルゴン雰囲気下でプラズマ処理を行い、障壁領域３２６を形成した（図１５（Ａ）参照）。
次に、図１５（Ｂ）に示すように、ゲート絶縁層３０４、半導体積層体３１７を覆う導電層３２７を形成した。ここでは、チタンターゲットを流量２０ｓｃｃｍのアルゴンイオンでスパッタリングして、厚さ５０ｎｍのチタン層を形成し、その上にアルミニウムターゲットを流量５０ｓｃｃｍのアルゴンイオンでスパッタリングして、厚さ２００ｎｍのアルミニウム層を形成し、その上に、チタンターゲットを流量２０ｓｃｃｍのアルゴンイオンでスパッタリングして、厚さ５０ｎｍのチタン層を形成した。
次に、導電層３２７上にレジストを塗布した後、第３のフォトマスクを用いて露光し、現像してレジストマスクを形成した。当該レジストマスクを用いて導電層３２７をドライエッチングして、配線３２９を形成し、不純物半導体層３１３をドライエッチングしてソース領域及びドレイン領域３３０を形成し、更には、非晶質半導体領域３１１ｃ、微結晶半導体領域３１１ｂ及び微結晶半導体層３１１ａの一部をエッチングした。
ここでは、ＩＣＰパワー４５０Ｗ、バイアスパワー１００Ｗ、圧力１．９Ｐａ、エッチングガスに流量６０ｓｃｃｍの塩化ホウ素及び流量２０ｓｃｃｍの塩素を用いたエッチング条件を用いた。また、半導体積層体３１７の凹部の深さを２０〜４０ｎｍとするエッチングを行い、半導体積層体３１７の配線３２９に覆われない領域の厚さを１６５〜１８５ｎｍとした。なお、本実施例では、ソース電極及びドレイン電極として機能する配線３２９の平面形状は、直線型である。
この後、レジストマスクを除去した。ここまでの工程を、図１５（Ｃ）に示す。
次に、半導体積層体３１７表面にフッ化炭素プラズマを照射し、半導体積層体３１７表面に残留する不純物を除去した。ここでは、ソースパワー１０００Ｗ、バイアスパワー０Ｗ、圧力０．６７Ｐａ、エッチングガスに流量１００ｓｃｃｍのフッ化炭素を用いたエッチング条件を用いた。
次に、絶縁層３３７として、窒化シリコン層を形成した。このときの成膜条件は、シランの流量を２０ｓｃｃｍ、ＮＨ３の流量を２２０ｓｃｃｍ、窒素の流量を４５０ｓｃｃｍ、水素の流量を４５０ｓｃｃｍとして材料ガスを導入し、処理室内の圧力を１６０Ｐａ、基板の温度を２５０℃とし、２００Ｗの出力によりプラズマ放電を行って、厚さ３００ｎｍの窒化シリコン層を形成した。
次に、ここでは図示しないが、絶縁層３３７上にレジストを塗布した後、第４のフォトマスクを用いて露光し、現像してレジストマスクを形成した。当該レジストマスクを用いて絶縁層の一部をドライエッチングして、ソース電極及びドレイン電極として機能する配線３２９を露出した。また、絶縁層３３７及びゲート絶縁層３０４の一部をドライエッチングして、ゲート電極３０３を露出した。この後、レジストマスクを除去した。
次に、絶縁層３３７上に導電膜を形成した後、該導電膜上にレジストを塗布し、第５のフォトマスクを用いて露光し、現像してレジストで形成されたマスクを形成した。シングルゲート型のトランジスタでは、当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして、配線３２９に接続する導電膜、及びゲート電極３０３に接続する導電膜を形成した。また、デュアルゲート型のトランジスタでは、当該レジストで形成されたマスクを用いて導電膜の一部をウェットエッチングして、配線３２９に接続する導電膜、及びゲート電極３０３に接続するバックゲート電極３３９を形成した。なお、上記導電膜はトランジスタの電気特性を測定する際のパッドとして機能する。
ここでは、導電膜として、スパッタリング法により厚さ５０ｎｍのインジウム錫酸化物を形成した後、ウェットエッチング処理によりバックゲート電極３３９を形成した。なお、ここでは図示しないが、バックゲート電極３３９は、ゲート電極３０３と接続されている。その後、レジストで形成されたマスクを除去した。
以上の工程により、トランジスタ３４１を作製した（図１６参照。）。
次に、シングルゲート駆動のトランジスタの電気特性を測定した結果を図１７及び図１８に示す。図１７及び図１８において、横軸はゲート電圧Ｖｇ、左縦軸はドレイン電流Ｉｄ、右縦軸は電界効果移動度μＦＥを示す。また、ドレイン電圧が１Ｖ及び１０Ｖの電流電圧特性を実線で示し、ドレイン電圧が１０Ｖの電界効果移動度を破線で示す。なお、本実施例のトランジスタのチャネル長を３．４μｍ、チャネル幅を２０．１μｍ、ゲート絶縁層の厚さを３００ｎｍ、平均比誘電率を５．６として電界効果移動度を計算した。
図１７（Ａ）は、試料１のトランジスタの電気特性を示し、図１７（Ｂ）は試料２のトランジスタの電気特性を示し、図１８（Ａ）は試料３のトランジスタの電気特性を示し、図１８（Ｂ）は試料４のトランジスタの電気特性を示す。なお、図１７及び図１８に示す電気特性測定結果は、作製したサンプルにおいて面内１６ポイント測定した結果となっている。
また、試料１乃至試料４のトランジスタにおいて、ドレイン電圧が１０Ｖでゲート電圧が１５Ｖのときのオン電流（Ｉｏｎ（Ｖｇ＝１５Ｖ）と示す。）、最小オフ電流（Ｉｏｆｆ（ｍｉｎ）と示す。）、最小オフ電流のゲート電圧−１０Ｖのときのオフ電流（Ｉｏｆｆ（ｍｉｎ．−１０Ｖ）と示す。）、閾値電圧（Ｖｔｈと示す。）、Ｓ値（Ｓ−ｖａｌｕｅと示す。）、ドレイン電圧が１０Ｖのときの電界効果移動度（μＦＥ（Ｖｄ＝１０Ｖ）と示す。）を表１に示す。なお、表１に示す値は、作製したサンプルにおいて面内１６ポイント測定した結果の平均値となっている。
表１、図１７及び図１８の結果より、Ａｒプラズマ処理していない試料４は、オフ電流のバラツキが大きく、サンプル面内において不良点が多いことがわかる。それに比べて試料１及び試料２はオフ電流のバラツキが小さく、さらにＡｒプラズマ処理のみの試料１と比べて酸素プラズマ処理、Ａｒプラズマ処理を行った試料２は、閾値がプラスになっており、非常に良好な電気特性を示している。
さらに、試料１、試料２及び試料４と構造の異なる試料３においても、酸素プラズマ処理およびＡｒプラズマ処理を行って作製したサンプルの電気特性は、図１８（Ａ）に示すように、良好な電気特性であることがわかる。
以上のことから、試料１のように、半導体積層体３１７を形成し、レジストマスクを除去した後、半導体積層体をＡｒプラズマに曝し、半導体積層体の上面及び側面に障壁領域を形成することで、トランジスタのオフ電流を低くしつつ、かつバラツキを低減することができる。さらに、試料２及び試料３のように、半導体積層体３１７の側面を酸素プラズマ及びＡｒプラズマに曝し、半導体積層体の側面に絶縁領域及び非晶質領域を形成することで、トランジスタのオフ電流を低減させ、かつバラツキを小さくすることが可能である。このため、試料１乃至試料３のトランジスタを表示装置に用いることで、画素内の保持容量を小さく、開口率を高くすることが可能となり、表示装置の高画質及び高精細化が可能である。
１０１ 基板
１０３ ゲート電極
１０５ ゲート絶縁層
１０７ 微結晶半導体層
１１３ 不純物半導体層
１１５ レジストマスク
１１７ 微結晶半導体層
１２１ 不純物半導体層
１２３ プラズマ
１２４ プラズマ
１２８ 導電層
１３３ 微結晶半導体層
１３７ 絶縁層
１３９ 配線電極
１４１ 半導体積層体
１４３ 半導体積層体
１４９ 開口部
１５０ 微結晶半導体層
１５１ 半導体層
１５２ 微結晶半導体層
１５５ 半導体積層体
２００ トランジスタ
２０１ トランジスタ
２０３ ゲート電極
３０１ 基板
３０２ 絶縁層
３０３ ゲート電極
３０４ ゲート絶縁層
３０５ 微結晶半導体層
３０７ 不純物半導体層
３１０ 半導体層
３１３ 不純物半導体層
３１５ レジストマスク
３１７ 半導体積層体
３２３ プラズマ
３２５ 障壁領域
３２６ 障壁領域
３２７ 導電層
３２９ 配線
３３０ ドレイン領域
３３７ 絶縁層
３３９ バックゲート電極
３４１ トランジスタ
４００ 半導体積層体
１１５ａ レジストマスク
１２６ａ 障壁領域
１２６ｂ 障壁領域
１２７ａ 障壁領域
１２８ａ 障壁領域
１２８ｂ 障壁領域
１２９ａ 配線
１２９ｂ 配線
１３１ａ 不純物半導体層
１３１ｂ 不純物半導体層
１５３ａ 微結晶半導体領域
１５３ｂ 非晶質半導体領域
１６０ａ 微結晶半導体領域
１６０ｂ 非晶質半導体領域
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
３０６ａ 微結晶半導体領域
３０６ｂ 非晶質半導体領域
３１１ａ 微結晶半導体層
３１１ｂ 微結晶半導体領域
３１１ｃ 非晶質半導体領域
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部

Claims (7)

  1. ゲート電極を形成し、
    前記ゲート電極を覆うゲート絶縁層を形成し、
    前記ゲート絶縁層上に半導体層を形成し、
    前記半導体層上に不純物半導体層を形成し、
    前記不純物半導体層上にマスクを形成した後、前記マスクを用いて前記半導体層及び前記不純物半導体層をエッチングして、半導体積層体を形成し、
    前記マスクを除去した後、前記半導体積層体を希ガス雰囲気で発生させたプラズマに曝すことにより、前記半導体積層体の上面及び側面を非晶質化し、
    前記プラズマに曝された前記半導体積層体と接する導電層を形成し、
    前記導電層、前記半導体積層体における前記不純物半導体層および前記半導体層の一部をエッチングすることで、配線層、ソース領域及びドレイン領域を形成することを特徴とするトランジスタの作製方法。
  2. ゲート電極を形成し、
    前記ゲート電極を覆うゲート絶縁層を形成し、
    前記ゲート絶縁層上に半導体層を形成し、
    前記半導体層上に不純物半導体層を形成し、
    前記不純物半導体層上にマスクを形成した後、前記マスクを用いて前記半導体層及び前記不純物半導体層をエッチングして、半導体積層体を形成し、
    前記半導体積層体を酸素ガス雰囲気で発生させたプラズマに曝し、
    前記マスクを除去した後、前記半導体積層体を希ガス雰囲気で発生させたプラズマに曝すことにより、前記半導体積層体の上面及び側面を非晶質化し、
    前記プラズマに曝された前記半導体積層体と接する導電層を形成し、
    前記導電層、前記半導体積層体における前記不純物半導体層および前記半導体層の一部をエッチングすることで、配線層、ソース領域及びドレイン領域を形成することを特徴とするトランジスタの作製方法。
  3. 請求項１または２において、
    前記希ガス雰囲気で発生させたプラズマによる処理は、リンまたはボロンが含まれるガスとの混合ガスで行うことを特徴とするトランジスタの作製方法。
  4. 請求項１乃至３のいずれか一項において、
    前記半導体層のチャネル形成領域となる部分に重畳して、バックゲート電極が設けられていることを特徴とするトランジスタの作製方法。
  5. 請求項１乃至４のいずれか一項において、
    前記半導体層は、前記ゲート絶縁層と接する微結晶半導体層および前記微結晶半導体層と接する非晶質半導体層を含むことを特徴とするトランジスタの作製方法。
  6. 請求項１乃至５のいずれか一項において、
    平面形状において、前記ゲート電極の端部の外側に前記半導体積層体の端部が位置するように、前記半導体層及び前記不純物半導体層をエッチングすることを特徴とするトランジスタの作製方法。
  7. 請求項１乃至５のいずれか一項において、
    平面形状において、前記ゲート電極の端部の内側に前記半導体積層体の端部が位置するように、前記半導体層及び前記不純物半導体層をエッチングすることを特徴とするトランジスタの作製方法。
JP2011214628A 2010-10-01 2011-09-29 トランジスタの作製方法 Expired - Fee Related JP5963414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011214628A JP5963414B2 (ja) 2010-10-01 2011-09-29 トランジスタの作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010223447 2010-10-01
JP2010223447 2010-10-01
JP2011214628A JP5963414B2 (ja) 2010-10-01 2011-09-29 トランジスタの作製方法

Publications (2)

Publication Number Publication Date
JP2012094851A JP2012094851A (ja) 2012-05-17
JP5963414B2 true JP5963414B2 (ja) 2016-08-03

Family

ID=45890158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011214628A Expired - Fee Related JP5963414B2 (ja) 2010-10-01 2011-09-29 トランジスタの作製方法

Country Status (2)

Country Link
US (1) US8338240B2 (ja)
JP (1) JP5963414B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
JP6059968B2 (ja) 2011-11-25 2017-01-11 株式会社半導体エネルギー研究所 半導体装置、及び液晶表示装置
KR20130066247A (ko) * 2011-12-12 2013-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015181679A1 (en) * 2014-05-27 2015-12-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5771126A (en) 1980-10-21 1982-05-01 Semiconductor Energy Lab Co Ltd Semiamorhous semiconductor
JPS5892217A (ja) 1981-11-28 1983-06-01 Semiconductor Energy Lab Co Ltd 半導体装置作製方法
JPS5972781A (ja) 1982-10-20 1984-04-24 Semiconductor Energy Lab Co Ltd 光電変換半導体装置
JP2752983B2 (ja) * 1988-03-30 1998-05-18 株式会社東芝 液晶表示用薄膜トランジスタの製造方法
JPH01259565A (ja) * 1988-04-11 1989-10-17 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP2839529B2 (ja) 1989-02-17 1998-12-16 株式会社東芝 薄膜トランジスタ
US5221631A (en) 1989-02-17 1993-06-22 International Business Machines Corporation Method of fabricating a thin film transistor having a silicon carbide buffer layer
DE69120574T2 (de) 1990-03-27 1996-11-28 Toshiba Kawasaki Kk Ohmscher Kontakt-Dünnschichttransistor
JPH03278466A (ja) 1990-03-27 1991-12-10 Toshiba Corp 薄膜トランジスタおよびその製造方法
US5514879A (en) 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
US5849601A (en) 1990-12-25 1998-12-15 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
KR950013784B1 (ko) 1990-11-20 1995-11-16 가부시키가이샤 한도오따이 에네루기 겐큐쇼 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터
US7115902B1 (en) 1990-11-20 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
US7098479B1 (en) 1990-12-25 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH04266019A (ja) 1991-02-20 1992-09-22 Canon Inc 成膜方法
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
EP0535979A3 (en) 1991-10-02 1993-07-21 Sharp Kabushiki Kaisha A thin film transistor and a method for producing the same
US6835523B1 (en) 1993-05-09 2004-12-28 Semiconductor Energy Laboratory Co., Ltd. Apparatus for fabricating coating and method of fabricating the coating
JPH06326314A (ja) * 1993-05-12 1994-11-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JPH06326312A (ja) 1993-05-14 1994-11-25 Toshiba Corp アクティブマトリクス型表示装置
JP3157985B2 (ja) 1993-06-10 2001-04-23 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US5932302A (en) 1993-07-20 1999-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating with ultrasonic vibration a carbon coating
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
JPH07263702A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 薄膜トランジスタの製造方法
FR2719416B1 (fr) * 1994-04-29 1996-07-05 Thomson Lcd Procédé de passivation des flancs d'un composant semiconducteur à couches minces.
JP3197431B2 (ja) * 1994-05-26 2001-08-13 株式会社半導体エネルギー研究所 半導体装置作製方法、半導体装置、電気光学装置の作製方法、電気光学装置および液晶表示装置
TW303526B (ja) 1994-12-27 1997-04-21 Matsushita Electric Industrial Co Ltd
US5677236A (en) 1995-02-24 1997-10-14 Mitsui Toatsu Chemicals, Inc. Process for forming a thin microcrystalline silicon semiconductor film
US5920772A (en) 1997-06-27 1999-07-06 Industrial Technology Research Institute Method of fabricating a hybrid polysilicon/amorphous silicon TFT
US5998229A (en) * 1998-01-30 1999-12-07 Samsung Electronics Co., Ltd. Methods of manufacturing thin film transistors and liquid crystal displays by plasma treatment of undoped amorphous silicon
US6372535B1 (en) * 1998-02-02 2002-04-16 Samsung Electronics Co., Ltd. Manufacturing method of a thin film transistor
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP2000077665A (ja) 1998-08-27 2000-03-14 Toshiba Corp 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法
US6579749B2 (en) 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
JP3353832B2 (ja) 1998-11-17 2002-12-03 日本電気株式会社 薄膜トランジスタの製造方法及び製造装置
TW405269B (en) * 1999-02-09 2000-09-11 Ind Tech Res Inst Manufacture method of thin film transistor
JP2000277439A (ja) 1999-03-25 2000-10-06 Kanegafuchi Chem Ind Co Ltd 結晶質シリコン系薄膜のプラズマｃｖｄ方法およびシリコン系薄膜光電変換装置の製造方法
JP2001007024A (ja) 1999-06-18 2001-01-12 Sanyo Electric Co Ltd 多結晶シリコン膜の形成方法
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2001228477A (ja) * 2000-02-15 2001-08-24 Sakae Tanaka 液晶表示素子の製造方法とバックライト
GB0017471D0 (en) 2000-07-18 2000-08-30 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP2002057343A (ja) * 2000-08-10 2002-02-22 Nec Kagoshima Ltd 薄膜トランジスタの製造方法
KR100421480B1 (ko) * 2001-06-01 2004-03-12 엘지.필립스 엘시디 주식회사 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법
JP4073671B2 (ja) * 2002-01-16 2008-04-09 株式会社半導体エネルギー研究所 半導体装置の作製方法及び表示装置の作製方法
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
JP2004014958A (ja) 2002-06-11 2004-01-15 Fuji Electric Holdings Co Ltd 薄膜多結晶太陽電池とその製造方法
US6841431B2 (en) * 2003-01-29 2005-01-11 Chunghwa Picture Tubes, Ltd. Method for reducing the contact resistance
CN100552893C (zh) 2003-03-26 2009-10-21 株式会社半导体能源研究所 半导体装置及其制造方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
JP2005050905A (ja) 2003-07-30 2005-02-24 Sharp Corp シリコン薄膜太陽電池の製造方法
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1537938A3 (en) 2003-12-02 2009-02-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP2005167051A (ja) 2003-12-04 2005-06-23 Sony Corp 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2005302752A (ja) * 2004-04-06 2005-10-27 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
US7229863B2 (en) * 2005-10-25 2007-06-12 Chunghwa Picture Tubes, Ltd. Method for fabricating thin film transistors
JP2008124392A (ja) 2006-11-15 2008-05-29 Sharp Corp 半導体装置、その製造方法及び表示装置
JP5395382B2 (ja) * 2007-08-07 2014-01-22 株式会社半導体エネルギー研究所 トランジスタの作製方法
US9054206B2 (en) * 2007-08-17 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8101444B2 (en) * 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7611930B2 (en) * 2007-08-17 2009-11-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing display device
JP5331407B2 (ja) * 2007-08-17 2013-10-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
JP5416460B2 (ja) 2008-04-18 2014-02-12 株式会社半導体エネルギー研究所 薄膜トランジスタおよび薄膜トランジスタの作製方法
KR101703511B1 (ko) 2008-06-27 2017-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 트랜지스터
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5414213B2 (ja) * 2008-07-18 2014-02-12 株式会社ジャパンディスプレイ 画像表示装置およびその製造方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5590868B2 (ja) * 2008-12-11 2014-09-17 株式会社半導体エネルギー研究所 半導体装置
CN103730515B (zh) 2009-03-09 2016-08-17 株式会社半导体能源研究所 半导体器件
US8343858B2 (en) * 2010-03-02 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor

Also Published As

Publication number Publication date
US20120083078A1 (en) 2012-04-05
JP2012094851A (ja) 2012-05-17
US8338240B2 (en) 2012-12-25

Similar Documents

Publication Publication Date Title
JP5700637B2 (ja) トランジスタ
JP5700638B2 (ja) トランジスタ
JP5808589B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5700785B2 (ja) トランジスタ
JP5775322B2 (ja) 半導体装置及びその作製方法
US8916425B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5785770B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5774410B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5897828B2 (ja) 半導体装置
JP5823821B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5709579B2 (ja) 微結晶半導体膜の作製方法
JP5963414B2 (ja) トランジスタの作製方法
JP5752446B2 (ja) 半導体装置
JP5752447B2 (ja) 半導体装置
JP5961391B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160628

R150 Certificate of patent or registration of utility model

Ref document number: 5963414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees