JP6119637B2 - アニール基板の製造方法、及び半導体装置の製造方法 - Google Patents

アニール基板の製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6119637B2
JP6119637B2 JP2014035156A JP2014035156A JP6119637B2 JP 6119637 B2 JP6119637 B2 JP 6119637B2 JP 2014035156 A JP2014035156 A JP 2014035156A JP 2014035156 A JP2014035156 A JP 2014035156A JP 6119637 B2 JP6119637 B2 JP 6119637B2
Authority
JP
Japan
Prior art keywords
ion implantation
substrate
semiconductor substrate
flash lamp
ppma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014035156A
Other languages
English (en)
Other versions
JP2015162489A (ja
Inventor
大槻　剛
剛 大槻
竹野　博
博 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2014035156A priority Critical patent/JP6119637B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to KR1020167022696A priority patent/KR20160125379A/ko
Priority to DE112015000650.8T priority patent/DE112015000650T5/de
Priority to PCT/JP2015/000319 priority patent/WO2015129155A1/ja
Priority to US15/117,269 priority patent/US20160351415A1/en
Priority to CN201580010104.3A priority patent/CN106030762A/zh
Priority to TW104104377A priority patent/TWI596662B/zh
Publication of JP2015162489A publication Critical patent/JP2015162489A/ja
Application granted granted Critical
Publication of JP6119637B2 publication Critical patent/JP6119637B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H10P95/902—Thermal treatments, e.g. annealing or sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/113—Isolations within a component, i.e. internal isolations
    • H10D62/114—PN junction isolations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H10P34/422—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing using incoherent radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、半導体基板表面に不純物拡散層を形成する工程を含むデバイス製造工程で用いられるフラッシュランプアニール用半導体基板、半導体基板表面に不純物拡散層を形成する工程が行われたアニール基板、これらの基板を用いて作製された半導体装置、並びに半導体基板表面に不純物拡散層を形成する工程を含むデバイス製造工程を含む半導体装置の製造方法に関する。
ＬＳＩ高性能化のために微細化が進められ、トランジスタのゲート長が短くなってきている。ゲート長が短くなるのに伴って、ソース・ドレイン領域の拡散層の深さを浅くする必要が生じている。たとえば、ゲート長が３０ｎｍ程度のデバイス（トランジスタ）であれば、ソース・ドレイン部の拡散深さは１５ｎｍ程度の非常に浅い拡散深さが必要となる。
従来よりこのような拡散層形成には、イオン注入が用いられ、たとえばＢ＋やＢＦ２ ＋＋を０．２〜０．５ｋｅＶという非常に低加速で注入する方法が用いられる。しかしイオン注入された原子はこのままでは抵抗を下げることができない。またイオン注入された領域ではシリコン基板中に格子間シリコンや原子空孔などの点欠陥が生じる。
このため、イオン注入後には、原子の活性化（抵抗を下げる）と欠陥回復のためにアニールを行うが、このアニールにより、イオン注入された原子は拡散し不純物分布が広がってしまう。さらにアニールだけでなくイオン注入により生じた点欠陥により不純物拡散が増速する現象も知られている。
以上に述べた拡散による広がりを考慮しても、深さが１５ｎｍ以下で、イオン注入用マスク直下横方向の広がりが１０ｎｍ以下の浅い接合を形成できるようにするために、非常に短時間で高エネルギーを照射するアニール方法が検討され、採用されている（例えば、特許文献１−２参照）。
このアニール方法としては、キセノン等の希ガスを封入したフラッシュランプを使用したアニール等が挙げられる。このランプは数十Ｊ／ｃｍ２以上の高エネルギーを０．１〜１００ミリ秒のパルス光として照射する方法である。このためイオン注入により形成した不純物分布をほとんど変化させずに活性化させることが可能である。
しかしながら、この高エネルギーを用いるがゆえに、シリコン基板中の熱応力が大きくなりシリコン基板の割れやスリップといったダメージが生じることが考えられ、実際にこれに対する検討がされている。
例えば、特許文献３には、半導体基板中にダメージを招かずに、浅い不純物拡散領域を形成するために、半導体基板に対してアクセプタまたはドナーとなる物質と、半導体基板に対してアクセプタまたはドナーにならない物質とを有する物質を半導体基板に注入することが記載されている。
特開２００２−１９８３２２号公報 特開２００５−３４７７０４号公報 特開２００９−０２７０２７号公報
しかしながら、特許文献３に開示されている技術においては、複数のイオン種を注入する必要があり、工程が複雑になるという問題点があった。また、特許文献３に開示されている技術は、シリコン基板の割れやスリップといったダメージを解決するものであり、イオン注入欠陥の残留を防止するという観点において改善の余地があった。
本発明は、上記問題点に鑑みてなされたものであって、フラッシュランプアニール工程を使用したデバイスにおいてイオン注入欠陥の残留を簡単かつ確実に防止できるフラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、イオン注入を行い半導体基板表面にｐ−ｎ接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程で用いられるフラッシュランプアニール用半導体基板であって、前記半導体基板の炭素濃度が０．５ｐｐｍａ以下であることを特徴とするフラッシュランプアニール用半導体基板を提供する。
このように、炭素濃度が０．５ｐｐｍａ以下の半導体基板であれば、イオン注入を行い半導体基板表面にｐ−ｎ接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程を用いた場合に、イオン注入欠陥の残留を簡単かつ確実に防止できる。
このとき、前記半導体基板をシリコンとすることができる。
このようなシリコンからなるフラッシュランプアニール用半導体基板に、本発明を好適に適用することができる。
また、本発明は、上記のフラッシュランプアニール用半導体基板を用いて作製されたものであることを特徴とする半導体装置を提供する。
本発明のフラッシュランプアニール用半導体基板を用いて作製された半導体装置であれば、半導体基板表面におけるｐ−ｎ接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止でき、高い歩留まりを得ることができる高性能なものとすることができる。
さらに、本発明は、イオン注入を行い半導体基板表面にｐ−ｎ接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させたアニール基板であって、前記アニール基板は、基板表面に前記ｐ−ｎ接合を有し、炭素濃度が０．５ｐｐｍａ以下であることを特徴とするアニール基板を提供する。
このように、炭素濃度が０．５ｐｐｍａ以下のアニール基板であれば、半導体基板表面におけるｐ−ｎ接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止できる。
このとき、前記アニール基板をシリコンとすることができる。
このようなシリコンからなるアニール基板に、本発明を好適に適用することができる。
また、本発明は、上記のアニール基板を用いて作製されたものであることを特徴とする半導体装置を提供する。
本発明のフラッシュランプアニール用半導体基板を用いて作製された半導体装置であれば、半導体基板表面におけるｐ−ｎ接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止でき、高い歩留まりを得ることができる高性能なものとすることができる。
また、本発明は、半導体基板表面にｐ−ｎ接合を形成する工程であって、イオン注入を行い、その後フラッシュランプアニールを行い、イオン注入欠陥を回復させる工程を含み、前記アニールを、炭素濃度が０．５ｐｐｍａ以下の半導体基板を用いて行うことを特徴とする半導体装置の製造方法を提供する。
このように、イオン注入後のフラッシュランプアニールを、炭素濃度が０．５ｐｐｍａ以下の半導体基板を用いて行うことで、半導体基板表面におけるｐ−ｎ接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止できる。
以上のように、本発明によれば、イオン注入後のアニールとしてフラッシュランプアニールを用いた場合に、半導体基板表面におけるｐ−ｎ接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止でき、高い歩留まりを得ることができる。
炭素濃度によるＣＬスペクトルの違いを示す図である。 ＣＬのブロードな発光スペクトルの最大強度と、炭素濃度との関係を示す図である。
前述のように、ＬＳＩ高性能化のために微細化に伴って、ソース・ドレイン領域の拡散層の深さを浅くする必要が生じており、浅い接合を形成できるようにするために、非常に短時間で高エネルギーを照射するアニール方法（フラッシュランプアニール）が検討され、採用されている。
このアニール方法としては、キセノン等の希ガスを封入したフラッシュランプを使用したアニール等が挙げられるが、フラッシュランプアニールはこれに限定されず、非常に短時間で高エネルギーを照射するものであればよい。
このアニール方法は、高エネルギーを用いるがゆえに、シリコン基板中の熱応力が大きくなり、シリコン基板の割れやスリップといったダメージが生じることが考えられ、実際にこれに対する検討がされている。
しかしながら、イオン注入欠陥の残留を防止するという観点においては、改善の余地があった。
そこで、本発明者らは、フラッシュランプアニール工程を使用したデバイスにおいてイオン注入欠陥の残留を簡単かつ確実に防止できるフラッシュランプアニール用半導体基板について鋭意検討を重ねた。
本発明者らは、シリコン基板の割れやスリップという観点ではなく、点欠陥挙動に着目し、炭素濃度が０．５ｐｐｍａ以下の半導体基板であれば、イオン注入を行い半導体基板表面にｐ−ｎ接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程を用いた場合に、イオン注入欠陥の残留を簡単かつ確実に防止できることを見出し、本発明をなすに至った。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
まず、本発明のフラッシュランプアニール用半導体基板について説明する。
本発明のフラッシュランプアニール用半導体基板は、イオン注入を行い半導体基板表面にｐ−ｎ接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程で用いられるものであり、半導体基板の炭素濃度が０．５ｐｐｍａ以下になっている。
このように、炭素濃度が０．５ｐｐｍａ以下の半導体基板であれば、イオン注入を行い半導体基板表面にｐ−ｎ接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させる製造工程に用いた場合に、イオン注入欠陥の残留を簡単かつ確実に防止できる。
この場合、上記のフラッシュランプアニール用半導体基板をシリコンとすることができる。
このようなシリコンからなるフラッシュランプアニール用半導体基板に、本発明を好適に適用することができる。
次に、本発明のアニール基板について説明する。
本発明のアニール基板は、イオン注入を行い半導体基板表面にｐ−ｎ接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させたものであり、基板表面にｐ−ｎ接合を有し、炭素濃度が０．５ｐｐｍａ以下になっているものである。
このように、炭素濃度が０．５ｐｐｍａ以下のアニール基板であれば、半導体基板表面におけるｐ−ｎ接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止できる。
この場合、上記のアニール基板をシリコンとすることができる。
このようなシリコンからなるアニール基板に、本発明を好適に適用することができる。
次に、本発明の半導体装置について説明する。
本発明の半導体装置は、上記のフラッシュランプアニール用半導体基板、又は、上記のアニール基板を用いて作製された半導体装置である。
本発明のフラッシュランプアニール用半導体基板、又は、本発明のアニール基板を用いて作製された半導体装置であれば、半導体基板表面におけるｐ−ｎ接合形成時のイオン注入欠陥の残留を確実に防止でき、高い歩留まりを得ることができる高性能なものとすることができる。
次に、本発明の半導体装置の製造方法について説明する。
本発明の半導体装置の製造方法は、半導体基板表面にｐ−ｎ接合を形成する工程であって、イオン注入を行い、その後フラッシュランプアニールを行い、イオン注入欠陥を回復させる工程を含み、上記のアニールを、炭素濃度が０．５ｐｐｍａ以下の半導体基板を用いて行っている。
イオン注入後のフラッシュランプアニールを、炭素濃度が０．５ｐｐｍａ以下の半導体基板を用いて行うことで、半導体基板表面におけるｐ−ｎ接合形成時のイオン注入欠陥の残留を簡単かつ確実に防止できる。
（実験例）
炭素濃度の低い単結晶シリコンウェーハ（炭素濃度：０．０５ｐｐｍａ）と、炭素濃度の高い単結晶シリコンウェーハ（炭素濃度：１ｐｐｍａ）を準備し、これらにボロンをイオン注入した。このイオン注入により点欠陥がシリコン基板中に形成された。
その後、イオン注入による欠陥の回復と活性化のためにフラッシュランプアニールを行い、イオン注入による欠陥の回復状況を調査した。
透過型電子顕微鏡（以下、ＴＥＭと称する）観察による評価では、イオン注入した領域には、どちらの水準にも欠陥は観察されなかった。一方、カソードルミネッセンス（以下、ＣＬと称する）を用いた評価では、炭素濃度の高い単結晶シリコンウェーハにおいてブロードな特徴ある発光が観察されるが、炭素濃度の低いシリコン基板においては、シリコンのバンド端発光に起因するＴＯ線（波長が１１２０ｎｍ付近のピークに相当）以外は観察されなかった（図１参照）。
ＴＥＭ観察による評価と、ＣＬを用いた評価との検出感度の違いは、以下の理由によるものと考えられる。すなわち、ＴＥＭは観察領域が狭い上に、点欠陥を像として捉えることが難しい一方で、ＣＬは走査型電子顕微鏡（ＳＥＭ）を用いているため観察領域（特に深さ方向）が大きく、また原理的に深い準位の発光中心を検出するため、検出感度が高い。
さらに、炭素濃度が０．１ｐｐｍａ、０．２ｐｐｍａ、０．４ｐｐｍａ、０．５ｐｐｍａ、０．６ｐｐｍａ、０．７ｐｐｍａ、０．８ｐｐｍａのシリコン基板についても、同様にして、ＣＬを用いた評価を行った。
図２は、ＣＬのブロードな発光スペクトルの最大強度と、基板の炭素濃度との関係を示す図である。
図２からわかるように、０．５ｐｐｍａ以下の炭素濃度であればＣＬ発光がない、すなわち、イオン注入により形成された欠陥が回復している。
基板の炭素濃度が低くなるとイオン注入欠陥の残留が少なくなる理由として以下のことが考えられる。すなわち、炭素は比較的原子半径が小さく、炭素が存在する箇所には歪が存在するためイオン注入で生じた格子間シリコンが集まりやすくなる。従って、基板の炭素濃度が低くなれば、格子間シリコンが集まりやすい領域が減るので、イオン注入欠陥の残留が少なくなる。
また、イオン注入欠陥が残留している場合に、ブロードな特徴ある発光が観測される理由として以下のことが考えられる。すなわち、フラッシュランプアニールを行った場合には、イオン注入欠陥を回復させる反応途中をクエンチしたような状況となり、複雑なＣＬスペクトルを示す。
以下、実施例、比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
試料として、多結晶原料及び石英ルツボは高純度のものを用い、ボロンのみをドープして製造したｐ型で直径２００ｍｍのシリコン単結晶から切り出した単結晶シリコンウェーハを用いた。この単結晶シリコンウェーハの抵抗率は１０Ω・ｃｍ、炭素濃度は０．０５ｐｐｍａであった。
このウェーハにボロンを１０ｋｅＶで５×１０１３ａｔｏｍｓ／ｃｍ２のイオン注入を行い、予備加熱５００℃でキセノンランプを光源としたフラッシュランプアニールを照射エネルギー２２Ｊ／ｃｍ２、照射時間１．４ミリ秒、照射温度１２００℃の条件で施した。この後、ＣＬにてイオン注入欠陥を評価したところ、図１に示すようにシリコンのバンド端発光に起因するＴＯ線以外は観察されなかった。
同じ基板を準備し、１０００℃のＰｙｒｏ（水蒸気）雰囲気中で３００ｎｍの厚さの酸化を行い、これにフォトリソグラフィーを行い酸化膜に窓明けを行った。なお、フォトリソグラフィー後の酸化膜エッチングには、フッ酸によるウエットエッチングを用いた。
この後、このウェーハにボロンを１０ｋｅＶで５×１０１３ａｔｏｍｓ／ｃｍ２のイオン注入を行い、次にリンを３ｋｅＶで５×１０１４ａｔｏｍｓ／ｃｍ２のイオン注入を行い、その後予備加熱５００℃でキセノンランプを光源としたフラッシュランプアニールを照射エネルギー２２Ｊ／ｃｍ２、照射時間１．４ミリ秒、照射温度１２００℃の条件で施しｐ−ｎ接合を形成した。
ｐ−ｎ接合部の面積はそれぞれ４ｍｍ２とした。ｐ−ｎ接合部で測定した逆方向リーク電流値は１５ｐＡであった。
（実施例２）
試料として、ボロンと微量の炭素をドープして製造したシリコン単結晶から切り出した単結晶シリコンウェーハを用いた。このときの単結晶シリコンウェーハの炭素濃度は０．５ｐｐｍａであった。
このウェーハにボロンを１０ｋｅＶで５×１０１３ａｔｏｍｓ／ｃｍ２のイオン注入を行い、予備加熱５００℃でキセノンランプを光源としたフラッシュランプアニールを照射エネルギー２２Ｊ／ｃｍ２、照射時間１．４ミリ秒、照射温度１２００℃の条件で施した。この後、ＣＬにてイオン注入欠陥を評価したところ、図１の炭素濃度が０．０５ｐｐｍａの水準と同様に、シリコンのバンド端発光に起因するＴＯ線以外は観察されなかった。
同じ基板を準備し、実施例１と同様にしてｐ−ｎ接合を形成した。
ｐ−ｎ接合部の面積はそれぞれ４ｍｍ２とした。ｐ−ｎ接合部で測定した逆方向リーク電流値は１５ｐＡであった。
（比較例１）
試料として実施例２と同様にボロンと微量の炭素をドープして製造したシリコン単結晶から切り出した単結晶シリコンウェーハを用いた。ただし、このときの単結晶シリコンウェーハの炭素濃度は１ｐｐｍａであった。
このウェーハにボロンを１０ｋｅＶで５×１０１３ａｔｏｍｓ／ｃｍ２のイオン注入を行い、予備加熱５００℃でキセノンランプを光源としたフラッシュランプアニールを照射エネルギー２２Ｊ／ｃｍ２、照射時間１．４ミリ秒、照射温度１２００℃の条件で施した。この後、ＣＬにてイオン注入欠陥を評価したところ、図１に示すように、ブロードな特徴ある発光が観察された。
同じ基板を準備し、実施例１と同様にしてｐ−ｎ接合を形成した。
ｐ−ｎ接合部の面積はそれぞれ４ｍｍ２とした。ｐ−ｎ接合部で測定した逆方向リーク電流値は２００ｐＡであった。
炭素濃度が０．５ｐｐｍａ以下である実施例１−２の水準では、ＣＬによるイオン注入欠陥評価でシリコンのバンド端発光に起因するＴＯ線以外の発光が観察されず、ｐ−ｎ接合部のリーク電流は小さくなっているが、炭素濃度が１ｐｐｍａの比較例１の水準では、ＣＬによるイオン注入欠陥評価でブロードな特徴ある発光が観察され、ｐ−ｎ接合部のリーク電流が大きくなっていることがわかる。
従って、炭素濃度が０．５ｐｐｍａ以下である基板を用いれば、イオン注入後のアニールとして、フラッシュランプアニールを用いた場合に、半導体基板表面におけるｐ−ｎ接合形成時のイオン注入欠陥の残留を確実に防止でき、ｐ−ｎ接合部のリーク電流値を低く抑えることができ、高い歩留まりを得ることができることがわかる。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (2)

  1. アニール基板の製造方法であって、
    炭素濃度が０．５ｐｐｍａ以下の単結晶シリコン基板にイオン注入を行い基板表面にｐ−ｎ接合を形成し、フラッシュランプアニールによりイオン注入欠陥を回復させて、シリコンからなり、基板表面に前記ｐ−ｎ接合を有し、炭素濃度が０．５ｐｐｍａ以下であり、カソードルミネッセンス評価においてシリコンのバンド端発光に起因するＴＯ線以外は観察されないアニール基板を作製することを特徴とするアニール基板の製造方法。
  2. 請求項１に記載のアニール基板の製造方法を用いて作製されたアニール基板を用いて半導体装置を製造することを特徴とする半導体装置の製造方法。
JP2014035156A 2014-02-26 2014-02-26 アニール基板の製造方法、及び半導体装置の製造方法 Active JP6119637B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014035156A JP6119637B2 (ja) 2014-02-26 2014-02-26 アニール基板の製造方法、及び半導体装置の製造方法
DE112015000650.8T DE112015000650T5 (de) 2014-02-26 2015-01-26 Halbleitersubstrat für eine Blitzlampentemperung, Tempersubstrat, Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
PCT/JP2015/000319 WO2015129155A1 (ja) 2014-02-26 2015-01-26 フラッシュランプアニール用半導体基板、アニール基板、半導体装置、並びに半導体装置の製造方法
US15/117,269 US20160351415A1 (en) 2014-02-26 2015-01-26 Semiconductor substrate for flash lamp anneal, anneal substrate, semiconductor device, and method for manufacturing semiconductor device
KR1020167022696A KR20160125379A (ko) 2014-02-26 2015-01-26 플래쉬 램프 어닐용 반도체기판, 어닐기판, 반도체장치, 그리고 반도체장치의 제조방법
CN201580010104.3A CN106030762A (zh) 2014-02-26 2015-01-26 闪光灯退火用半导体基板、退火基板、半导体装置、以及半导体装置的制造方法
TW104104377A TWI596662B (zh) 2014-02-26 2015-02-10 Semiconductor substrate for stroboscopic annealing, annealing substrate, semiconductor device, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014035156A JP6119637B2 (ja) 2014-02-26 2014-02-26 アニール基板の製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015162489A JP2015162489A (ja) 2015-09-07
JP6119637B2 true JP6119637B2 (ja) 2017-04-26

Family

ID=54008494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014035156A Active JP6119637B2 (ja) 2014-02-26 2014-02-26 アニール基板の製造方法、及び半導体装置の製造方法

Country Status (7)

Country Link
US (1) US20160351415A1 (ja)
JP (1) JP6119637B2 (ja)
KR (1) KR20160125379A (ja)
CN (1) CN106030762A (ja)
DE (1) DE112015000650T5 (ja)
TW (1) TWI596662B (ja)
WO (1) WO2015129155A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531729B2 (ja) * 2016-07-19 2019-06-19 株式会社Sumco シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法
JP6852703B2 (ja) * 2018-03-16 2021-03-31 信越半導体株式会社 炭素濃度評価方法
JP2020155447A (ja) * 2019-03-18 2020-09-24 信越半導体株式会社 半導体デバイスの形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5147808A (en) * 1988-11-02 1992-09-15 Universal Energy Systems, Inc. High energy ion implanted silicon on insulator structure
JPH03184345A (ja) * 1989-12-13 1991-08-12 Nippon Steel Corp シリコンウェハおよびその製造方法
JPH05339093A (ja) * 1992-06-10 1993-12-21 Fujitsu Ltd 低炭素シリコン結晶成長方法
JP2002198322A (ja) * 2000-12-27 2002-07-12 Ushio Inc 熱処理方法及びその装置
JP2002293691A (ja) * 2001-03-30 2002-10-09 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法及びシリコン単結晶並びにシリコンウエーハ
JP3910603B2 (ja) * 2004-06-07 2007-04-25 株式会社東芝 熱処理装置、熱処理方法及び半導体装置の製造方法
JP2010147248A (ja) * 2008-12-18 2010-07-01 Siltronic Ag アニールウェハおよびアニールウェハの製造方法
TWI566300B (zh) * 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
JP5799936B2 (ja) * 2012-11-13 2015-10-28 株式会社Sumco 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法

Also Published As

Publication number Publication date
TW201545212A (zh) 2015-12-01
CN106030762A (zh) 2016-10-12
WO2015129155A1 (ja) 2015-09-03
JP2015162489A (ja) 2015-09-07
US20160351415A1 (en) 2016-12-01
KR20160125379A (ko) 2016-10-31
DE112015000650T5 (de) 2016-10-27
TWI596662B (zh) 2017-08-21

Similar Documents

Publication Publication Date Title
US10453682B2 (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP6083404B2 (ja) 半導体基板の評価方法
JP6119637B2 (ja) アニール基板の製造方法、及び半導体装置の製造方法
JP2012012227A (ja) 結晶欠陥の除去方法
JP5200412B2 (ja) Ｓｏｉ基板の製造方法
TW201923842A (zh) 基板的熱處理方法
JP6323383B2 (ja) 半導体装置の評価方法
CN111902911A (zh) 半导体外延晶片的制造方法以及半导体器件的制造方法
JP5239460B2 (ja) 半導体デバイス用シリコン単結晶ウェーハ及びその作製法
WO2014033982A1 (ja) 半導体素子の製造方法
JPS6392030A (ja) 半導体装置の製造方法
CN109891553B (zh) 装置形成方法
US11175231B2 (en) Method for evaluating carbon concentration
JP6413938B2 (ja) 半導体基板の評価方法
CN106653781A (zh) 半导体器件的制造方法
JP2015185811A (ja) 半導体基板の評価方法
JP2017044570A (ja) 半導体評価方法
JPH01200618A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170228

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170313

R150 Certificate of patent or registration of utility model

Ref document number: 6119637

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250