JP6146732B2

JP6146732B2 - 半導体素子搭載用基板及びその製造方法

Info

Publication number: JP6146732B2
Application number: JP2013007577A
Authority: JP
Inventors: 忠臣高岡; 英寿秋葉
Original assignee: SH Materials Co Ltd
Current assignee: SH Materials Co Ltd
Priority date: 2013-01-18
Filing date: 2013-01-18
Publication date: 2017-06-14
Anticipated expiration: 2033-01-18
Also published as: JP2014138170A

Description

本発明は、半導体素子搭載用基板と同基板の製造方法に関するものである。

従来から、導電性金属板からなるベース基板に半導体搭載領域とパイロットホールを形成した半導体素子搭載用基板を用いてリードレス表面実装型の樹脂封止された半導体装置が製造されている。

そして、前記基板の導電性を有する一面側に、所定のパターニングを施したレジスト層を形成し、該基板のレジスト層から露出した部分に導電性金属を電鋳することで、半導体素子搭載用のダイパッド部と外部端子部とを独立して形成した後、レジスト層を除去し、ダイパッド部に半導体素子を搭載し、半導体素子の電極と外部端子部をボンディングワイヤにより電気的に接続し、半導体素子、ダイパッド部、外部端子部及びボンディングワイヤを樹脂により封止した後、前記基板を除去してダイパッド部と外部端子部の各裏面が露出した樹脂封止体とし、該樹脂封止体の各半導体装置間を切り離して、個片化された半導体装置を得るようにしたリードレス表面実装型の半導体装置の製造方法が知られている（例えば、特許文献１参照）。

以下、図面を用いながらこの種従来の半導体装置の製造方法を具体的に説明する。
図１は、従来のリードレス表面実装型の半導体装置の製造方法を示す断面図である。先ず、図１（Ａ）に示すように、厚さが０．１〜０．５ｍｍのステンレスや銅等の導電性金属板から成るベース基板１に、プレスやエッチング等によってパイロットホールを形成する（パイロットホールは図示せず）。このパイロットホールは、この後の工程において位置合わせ基準として使用される。

次いで、図１（Ｂ）及び（Ｃ）に示すように、上記ベース基板１の一面に感光性樹脂から成るレジスト層２を形成し、露光及び現像処理によってダイパッド部４と外部端子部３が形成される領域を形成し、その領域部分のベース基板１を露出させる。

そして、図１（Ｄ）に示すように、ベース基板１が露出した端子等形成領域３に電鋳を施し、ダイパッド部及び外部端子部を形成する。電鋳には、Ｎｉ、Ｎｉ-Ｃo合金又はＣｕが用いられる。

更に、図1（Ｅ）に示すように、アルカリ溶液等を用いてレジスト層２を剥離除去することにより、半導体素子搭載用ベース基板１０が得られる。

そして、図１（Ｆ）に示すように、かくして得られたベース基板１のダイパッド部４上に半導体素子６を搭載し、ボンディングワイヤ５によって半導体素子６上の電極と外部端子部３とを電気的に接続する。

そして、図１（Ｇ）に示すように、ベース基板１上の半導体素子６、ダイパッド部４、外部端子部３及びボンディングワイヤ５を封止樹脂７によって封止する。通常、モールド金型を用い、複数の半導体装置が一括して樹脂封止される。

次に、図１（Ｈ）に示すように、ベース基板１をエッチング又はピーリングにより除去し、ダイパッド部４と外部端子部３の各裏面が露出した状態の樹脂封止体を得る。

そして、図１（Ｉ）に示すように、ダイシング等により各半導体装置間の樹脂封止体を切断することにより、個片化された半導体装置が得られる。

ところで、従来のリードレス表面実装型の半導体装置に用いられる半導体素子搭載用基板は、図２に示すような短冊状シートの形態で取り扱われている。同図に示す半導体素子搭載領域には、電鋳によってダイパッド部と外部端子部が数百個単位で多数組形成されている。

一般に、電鋳を用いた半導体素子搭載用基板は、エッチングやスタンピングを用いた半導体素子搭載用基板に比べて高精細な回路を高密度に形成できるため、半導体装置の小型化や生産性向上を図ることができる。

特開２００２−１６１８１号公報

しかしながら、上記従来の構成では、ベース基板１が平板状であるため電鋳時のめっき応力の影響を受け易く、例えば図３に示すようにベース基板１が反り量１１として示すように反ってしまい、半導体素子搭載工程や樹脂封止工程において半導体素子搭載用基板の取り扱いが困難となり、搬送不具合が生じるといった問題があった。また、ベース基板１の平坦性確保が難しいため、ワイヤボンディングにおいて接続不良が発生し易いといった問題があった。

この場合、電鋳条件を調整することでめっき応力を低減させることは可能であるが、例えば、電流密度を上げ過ぎると電鋳表面が粗くなり、電流密度を下げ過ぎると生産効率が低下するといった不具合が懸念される。また、めっき浴の組成を変更することでもめっき応力の低減は可能であるが、設備的に対応できない場合もある。

また、ベース基板１の厚みを厚くすることで、半導体素子搭載用基板の反りを抑制することも出来るが、材料費増加によるコストアップにつながるといった問題があった。

本発明は上記課題に鑑みてなされたものであり、リードレス表面実装型の半導体装置について、原材料費を増加させることなく、生産性が良好な、反り量の小さい半導体素子搭載用基板及びその製造方法並びにそれを用いた半導体装置の製造方法を提供することを目的としている。

前記課題を解決するために、本発明による半導体装置搭載用基板は、導電性金属板からなるベース基板の半導体素子搭載領域に多数組のダイパッド部と外部端子部が電鋳形成されていて、短冊状シートで取り扱われリードレス表面実装型の半導体装置の製造に用いられる半導体素子搭載用基板であって、前記ベース基板の半導体素子搭載面側の半導体素子搭載領域の外周縁領域のみに前記ベース基板をプレス成形することにより反り方向のみに沿って複数個形成された凹状圧痕部を備え、個々の前記凹状圧痕部は縦断面Ｖ形の長溝状で溝の底部が反り方向に直交する方向のみに伸び、半導体素子搭載面に対向する面側は平面であることを特徴としている。

また、本発明による半導体素子搭載用基板の製造方法は、短冊状シートで取り扱われリードレス表面実装型の半導体装置の製造に用いられる半導体素子搭載用基板の製造方法において、導電性金属板からなるベース基板の半導体素子搭載領域に多数組のダイパッド部と外部端子部を電鋳形成した後に、前記ベース基板の半導体素子搭載領域の外周縁領域のみに、Ｖ型パンチを用いてプレス成形することにより、縦断面Ｖ形の長溝状で溝の底部が反り方向に直交する方向のみに伸びる凹状圧痕部を反り方向のみに沿って複数個形成することを特徴としている。

本発明によれば、原材料費を増加させることなく半導体素子搭載用基板の反りを抑制することができ、生産性良く半導体装置を製造することができる。

図１は従来の半導体素子搭載用基板と半導体装置の製造方法の一実施形態を示す断面図である。図２は従来の半導体素子搭載用基板の一実施形態を示す平面図である。図３は半導体素子搭載用基板の反り量を示す側面図である。図４（Ａ）は、本発明の半導体素子搭載用基板の一実施形態を示す平面図であり、図４（Ｂ）は、図４（Ａ）のＸ−Ｘ’線に沿う断面図である。図５は本発明の半導体素子搭載用基板の製造方法の一実施形態を示す断面図である。図６は本発明の半導体素子搭載用基板の製造過程に用いられるＶ型パンチ先端部の一実施形態を示す断面図である。図７は半導体素子搭載用基板の反り方向と反り方向に直交する方向を示す斜視図である。

まず、実施例の説明に先立ち、図４及び図５を用いて本発明の半導体素子搭載用基板について説明すると共に、本発明の作用効果について説明する。

本発明による半導体素子搭載用基板１０は、短冊状シートで取り扱われる半導体素子搭載用基板において、導電性金属板からなるベース基板の半導体素子搭載領域の外周縁領域９に、該ベース基板をプレス成形して形成された凹状圧痕部１２を備えている。この凹状圧痕部１２によって、ベース基板１の反りに対する応力が向上し、半導体素子搭載用基板１０の反りを低減させることが可能となる。

また、本発明による半導体素子搭載用基板１０は、リードレス表面実装型の半導体装置の製造に用いる半導体素子搭載用基板であって、導電性金属板からなるベース基板１の半導体素子搭載領域には多数組のダイパッド部４及び外部端子部３が電鋳形成されており、ベース基板１の半導体素子搭載領域の外周縁領域９に、ベース基板１をプレス成形して形成された凹状圧痕部１２を備えている。この凹状圧痕部１２によって、ベース基板１の反りに対する応力が向上し、半導体素子搭載用基板１０の反りを抑制することが可能となり、電鋳時のめっき応力による反りも低減させることができる。
そして、この凹状圧痕部１２は、長溝状の溝の底部がベース基板１の反り湾曲面外側（弧の外側）のみに反り方向に直交する方向に伸びるように反り方向のみに沿って複数個形成されている。

また、この凹状圧痕部１２は縦断面Ｖ形の長溝状に形成され、その深さはベース基板１の大きさや厚さや材質により適宜選択可能である。縦断面Ｖ形のパンチを用いることで、プレス装置の加工能力が低い場合であっても、凹状圧痕部１２の深さを安定して確保することができ、ベース基板１の反り量が大きい場合であっても、確実に反り量を低減させることが可能となる。

また、本発明による半導体素子搭載用基板１０の製造方法は、前記した半導体素子搭載用基板を製造するに際し、凹状圧痕部１２を電鋳工程後に形成することを特徴とする。プレス条件を、電鋳でのめっき応力による反り量１１に応じて調整することで、半導体素子搭載用基板１０の反り量を最小限に抑えることができる。

このような反りの抑制された基板１を用いることで、搬送不具合やボンディング不具合等を起こすこともなく、生産性良くリードレス表面実装型の半導体装置を製造することができる。

次に、本発明の半導体素子搭載用基板の製造方法及び半導体装置の製造方法を図４及び図５に基づいて説明する。

図５は、本発明の一実施例に係るリードレス表面実装型の半導体装置の製造方法を示した断面図である。

図５（Ａ）は、厚みが０．１〜０．５ｍｍのステンレスやＣｕ等の導電性金属板からなるベース基板１に、プレスによってパイロットホール８を形成する工程を示す（パイロットホールは図示せず）。ベース基板１の仕様に特に制限はないが、取扱性やコストの問題から、厚み０．１５〜０．１８ｍｍのステンレス板が好適に使用される。

図５（Ｂ）は、ベース基板１の半導体素子搭載面側にレジスト層２を形成する工程を示す。レジスト層２には種々の材料を用いてよいが、例えば、感光性ドライフィルムレジストを用いてもよい。また、レジスト層２の厚みも用途に応じて適宜設定してよいが、例えば、厚さ７５μｍ程度としてもよい。なお、本実施例ではベース基板１の半導体素子搭載面に対向する面にレジスト層を設けていないが、その後の工程で該対向面を保護するためにレジスト層を設けてもよい。

図５（Ｃ）は、レジスト層２に端子等形成領域を形成する工程を示した図である。例えば、露光及び現像により端子等形成領域を形成する場合は、露光処理において所定のマスクパターンを形成したガラスマスクでレジスト層２を覆って光を照射し、レジスト層２にマスクパターンを転写する。ここで、レジスト層２としてネガ型の感光性ドライフィルムを用いた場合、光が当たった部分はレジスト層が硬化して現像液への溶解性が低下し、遮光された部分のレジスト層は現像液に溶解する。露光処理した後、現像処置によってアルカリ溶液等からなる現像液で遮光された部分のレジスト層２を溶解除去し、所定のパターンからなる端子等形成領域が形成され、該領域ではベース基板が露出した状態となる。

図５（Ｄ）は、レジスト層から露出したベース基板に電鋳を実施する工程を示す。電鋳金属としてはＮｉ、Ｎｉ・Ｃｏ合金、Ｃｕ等が用いられ、半導体装置の用途に応じて適宜選択される。電鋳の厚みも適宜設定されるが、１０〜１００μｍの範囲が一般的である。また、電鋳は、例えばＡｕ／Ｎｉ／ＡｕやＡｕ／Ｎｉ／Ｐｄ／Ａｇの順に積層された複数層構造としても良く、電鋳上下面の金属組成はワイヤボンディング性や外部基板への実装性に応じて適宜設定される。ここで、多くの場合、めっき応力によるベース基板に反りが発生する。

図５（Ｅ）は、レジスト層２を除去してダイパッド部４と外部端子部３を形成する工程を示す。例えば、レジスト層２が感光性ドライフィルムからなる場合は、５％水酸化ナトリウム水溶液に浸漬することで剥離除去することができる。また、本実施例ではベース基板１の半導体素子搭載面に対向する面にはレジスト層を設けていないが、該対向する面にレジスト層が設けられている場合は、半導体素子搭載面と該対向する面の両面に形成されたレジスト層を同時に除去することも可能である。

図５（Ｆ）は、凹状圧痕部１２を形成する工程を示す。図６に示すような縦断面Ｖ形のパンチ（以下、Ｖ型パンチという。）１３を使用し、ベース基板１の反り湾曲面外側（弧の外側）の外周縁領域に、長溝状の溝の底部が反り方向に直交する方向に伸びるように、縦断面Ｖ形状の長溝を反り方向のみに沿って複数個形成する。本実施例で用いたＶ型パンチ１３は、その先端部が半径０．０２０ｍｍの円弧状をなし、Ｖ形の角度が６０°のものを用いたが、Ｖ形状であればプレス装置の加工能力に応じてその数値は適宜変更可能である。また、パンチの縦断面形状がＶ形状であるため、プレス（凹状圧痕部）深さに応じてベース基板１の面方向圧縮量を適宜調整することができるので、一種類のパンチでプレス深さを適宜選択するだけで各種反り量を低減することが可能である。

図５（Ｇ）は、半導体素子搭載工程を示す。ダイパッド部４上にダイボンド材を用いて半導体素子６を載置し、半導体素子６上の電極と外部端子部３とをボンディングワイヤ５により電気的に接続する。なお、ダイパッド部４と外部端子部３は、図４に示すように半導体素子搭載領域に多数組形成されており、各ダイパッド部４にそれぞれ半導体素子６が搭載され、半導体素子６上の電極とダイパッド部４の周囲に形成された外部端子部３とがボンディングワイヤ５により電気的に接続される。

図５（Ｈ）は、樹脂封止工程を示す。この工程では、半導体素子搭載領域の各半導体素子６、ダイパッド部４、外部端子部３及びボンディングワイヤ５を絶縁樹脂材料にて一括して封止し、樹脂封止体を形成する。樹脂封止は、半導体素子６が搭載された半導体素子搭載用基板１０がモールド金型（上型）に装着され、モールド金型内に形成されたキャビティにエポキシ樹脂等が圧入されることによって行われる。この樹脂封止においては、半導体素子搭載用基板１０がモールド金型（下型）としての機能を果たす。

図５（Ｉ）は、樹脂封止体からベース基板１を除去する工程を示す。ベース基板１を除去する方法としては、エッチングによる溶解除去や物理的に引き剥がす方法がある。引き剥がし除去は、薬品を使用せず設備も簡易なもので済むため、低コストでベース基板１を除去することができる。樹脂封止体からは、ダイパッド部４と外部端子部３との各裏面が露出している。ベース基板１を引き剥がす際、樹脂封止体側を固定せずフリーな状態にし、ベース基板１のみに曲げ応力を加えれば、樹脂封止体にストレスを与えることなくベース基板１を引き剥がし除去することができる。

図５（Ｊ）は、各半導体装置間の樹脂封止体を切除し、個々の半導体装置を得る工程を示す。

以上の製造方法により、リードレス表面実装型の半導体装置が完成する。

１ベース基板
２レジスト層
３外部端子部
４ダイパッド部
５ボンディングワイヤ
６半導体素子
７封止樹脂
８パイロットホール
９外周縁領域
１０半導体素子搭載用基板
１１反り量
１２凹状圧痕部
１３Ｖ型パンチ

Claims

導電性金属板からなるベース基板の半導体素子搭載領域に多数組のダイパッド部と外部端子部が電鋳形成されていて、短冊状シートで取り扱われリードレス表面実装型の半導体装置の製造に用いられる半導体素子搭載用基板であって、前記ベース基板の半導体素子搭載面側の半導体素子搭載領域の外周縁領域のみに前記ベース基板をプレス成形することにより反り方向のみに沿って複数個形成された凹状圧痕部を備え、個々の前記凹状圧痕部は縦断面Ｖ形の長溝状で溝の底部が反り方向に直交する方向のみに伸び、半導体素子搭載面に対向する面側は平面であることを特徴とする半導体素子搭載用基板。
短冊状シートで取り扱われリードレス表面実装型の半導体装置の製造に用いられる半導体素子搭載用基板の製造方法において、導電性金属板からなるベース基板の半導体素子搭載領域に多数組のダイパッド部と外部端子部を電鋳形成した後に、前記ベース基板の半導体素子搭載領域の外周縁領域のみに、Ｖ型パンチを用いてプレス成形することにより、縦断面Ｖ形の長溝状で溝の底部が反り方向に直交する方向のみに伸びる凹状圧痕部を反り方向のみに沿って複数個形成することを特徴とする半導体素子搭載用基板の製造方法。