JP6227287B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6227287B2
JP6227287B2 JP2013123308A JP2013123308A JP6227287B2 JP 6227287 B2 JP6227287 B2 JP 6227287B2 JP 2013123308 A JP2013123308 A JP 2013123308A JP 2013123308 A JP2013123308 A JP 2013123308A JP 6227287 B2 JP6227287 B2 JP 6227287B2
Authority
JP
Japan
Prior art keywords
oxide semiconductor
layer
film
semiconductor layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013123308A
Other languages
English (en)
Other versions
JP2014017477A (ja
JP2014017477A5 (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013123308A priority Critical patent/JP6227287B2/ja
Publication of JP2014017477A publication Critical patent/JP2014017477A/ja
Publication of JP2014017477A5 publication Critical patent/JP2014017477A5/ja
Application granted granted Critical
Publication of JP6227287B2 publication Critical patent/JP6227287B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/683—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being parallel to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F30/00—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors
    • H10F30/20—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors
    • H10F30/21—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation
    • H10F30/22—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes
    • H10F30/221—Individual radiation-sensitive semiconductor devices in which radiation controls the flow of current through the devices, e.g. photodetectors the devices having potential barriers, e.g. phototransistors the devices being sensitive to infrared, visible or ultraviolet radiation the devices having only one potential barrier, e.g. photodiodes the potential barrier being a PN homojunction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/048—Interaction techniques based on graphical user interfaces [GUI]
    • G06F3/0487—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser
    • G06F3/0488—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using a touch-screen or digitiser, e.g. input of commands through traced gestures
    • G06F3/04886—Interaction techniques based on graphical user interfaces [GUI] using specific features provided by the input device, e.g. functions controlled by the rotation of a mouse with dual sensing arrangements, or of the nature of the input device, e.g. tap gestures based on pressure sensed by a digitiser using a touch-screen or digitiser, e.g. input of commands through traced gestures by partitioning the display area of the touch-screen or the surface of the digitising tablet into independently controllable areas, e.g. virtual keyboards or menus
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本明細書等で開示する発明は、半導体装置及び半導体装置の作製方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、画像表示装置、半導体回路及び電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又は、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献１及び特許文献２参照）。
また、非特許文献１には、酸化物半導体を積層させた構造を含むトランジスタが開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
Ａｒｏｋｉａ Ｎａｔｈａｎ ｅｔ ａｌ．， "Ａｍｏｒｐｈｏｕｓ Ｏｘｉｄｅ ＴＦＴｓ：Ｐｒｏｇｒｅｓｓ ａｎｄ Ｉｓｓｕｅｓ"， ＳＩＤ ２０１２ Ｄｉｇｅｓｔ ｐ．１−４
酸化物半導体を用いたトランジスタは、酸化物半導体層と、該酸化物半導体層に接する絶縁層との界面状態により電気特性が左右される。
例えば、酸化物半導体層と、該酸化物半導体層に接する絶縁層との界面におけるキャリアの界面散乱は、トランジスタの電界効果移動度を低下させる原因となる。また、該界面にトラップ準位（界面準位ともよぶ）が存在すると、トランジスタの電気特性（例えば、しきい値電圧、サブスレッショルド係数（Ｓ値）又は、電界効果移動度）の変動の原因となる。
また、非特許文献１の構成は、チャネルとして機能する酸化物半導体が酸化シリコン膜と接するため、酸化シリコン膜の構成元素であるシリコンがチャネルに不純物として混入してしまう恐れがある。チャネルに混入した不純物は、トランジスタの電気特性を低下させる要因となる。
そこで、本発明の一態様は、酸化物半導体を用いた半導体装置に高い電界効果移動度を付与することを課題の一とする。
また、本発明の一態様は、酸化物半導体を用いた半導体装置において、電気特性の変動を抑制し、信頼性の高い半導体装置を提供することを課題の一とする。
本発明の一態様は、酸化物半導体層を含有するボトムゲート型のトランジスタにおいて、トランジスタの電流経路（チャネル）として機能する酸化物半導体層を挟んで、該酸化物半導体層よりもキャリア密度が低く、チャネルと絶縁層との界面安定化のためのバッファ層として機能する酸化物半導体層を含む構成とする。当該構成とすることで、チャネルを酸化物半導体積層に接する絶縁層界面から遠ざけ、埋め込みチャネルを形成することができる。より具体的には、例えば以下の構成とすることができる。
本発明の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ゲート絶縁層と接する第１の酸化物半導体層と、第１の酸化物半導体層上に接し、ｎ型の導電性を付与する不純物を含有する第２の酸化物半導体層と、第２の酸化物半導体層上に接する第３の酸化物半導体層と、を含む半導体装置である。
また、本発明の一態様は、ゲート電極層と、ゲート電極層上のゲート絶縁層と、ゲート絶縁層を介してゲート電極層と重畳する酸化物半導体積層と、酸化物半導体積層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体積層は、ゲート絶縁層と接する第１の酸化物半導体層と、第１の酸化物半導体層上に接し、ｎ型の導電性を付与する不純物を含有する第２の酸化物半導体層と、第２の酸化物半導体層上に接する第３の酸化物半導体層と、を含み、第１の酸化物半導体層乃至第３の酸化物半導体層を構成する金属元素のうち、少なくとも一は同一の金属元素である半導体装置である。
上記の半導体装置において、第１の酸化物半導体層及び第３の酸化物半導体層のキャリア密度は、第２の酸化物半導体層のキャリア密度よりも低く、第１の酸化物半導体層及び第３の酸化物半導体層は、ｉ型の酸化物半導体層であることが好ましい。
また、上記の半導体装置において、第１の酸化物半導体層、第２の酸化物半導体層及び第３の酸化物半導体層は端部が一致していてもよい。
または、上記の半導体装置において、第３の酸化物半導体層は、第１の酸化物半導体層及び第２の酸化物半導体層を覆うように設けられていてもよい。
本発明の一態様に係る構成の効果を、図１を用いて以下に説明する。図１は、酸化物半導体積層のエネルギーバンド構造の一例であり、伝導帯下端（Ｅｃ）とフェルミ準位（Ｅｆ）の関係を示す。
本発明の一態様のトランジスタは、ゲート絶縁層と接する第１の酸化物半導体層Ｓ１と、第１の酸化物半導体層Ｓ１上に接する第２の酸化物半導体層Ｓ２と、第２の酸化物半導体層Ｓ２上に接する第３の酸化物半導体層Ｓ３と、を含む酸化物半導体積層を有する。
酸化物半導体積層において、第１の酸化物半導体層Ｓ１と第３の酸化物半導体層Ｓ３とに挟まれた第２の酸化物半導体層Ｓ２はチャネルとして機能する。第２の酸化物半導体層Ｓ２は、ｎ型の導電性を付与する不純物を含有する酸化物半導体層（ｎ型の酸化物半導体層ともよぶ）であり、該不純物濃度が第２の酸化物半導体層Ｓ２よりも低い第１の酸化物半導体層Ｓ１及び第３の酸化物半導体層Ｓ３よりもキャリア密度が高い。よって、第２の酸化物半導体層Ｓ２は、第１の酸化物半導体層Ｓ１及び第３の酸化物半導体層Ｓ３と比較してフェルミ準位（Ｅｆ）が伝導帯下端（Ｅｃ）に近い位置にある。この結果、トランジスタの電界効果移動度を向上させることができる。
第１の酸化物半導体層Ｓ１及び第３の酸化物半導体層Ｓ３は該不純物濃度が第２の酸化物半導体層Ｓ２よりも低い酸化物半導体層であり、好ましくはｉ型の酸化物半導体層とする。
図１に示すように、ｎ型の導電性を付与する不純物を含有する第２の酸化物半導体層Ｓ２を挟むように、該不純物濃度が第２の酸化物半導体層Ｓ２よりも低い第１の酸化物半導体層Ｓ１及び第３の酸化物半導体層Ｓ３を設けることで、第１の酸化物半導体層Ｓ１及び第３の酸化物半導体層Ｓ３の伝導帯下端より、第２の酸化物半導体層Ｓ２の伝導帯下端が下がり、伝導帯バンドオフセットが形成される。これによって、キャリアが、酸化物半導体積層と接する絶縁層から離れた領域を流れる構造（いわゆる埋め込みチャネル）とすることができる。第２の酸化物半導体層Ｓ２を埋め込みチャネルとすることで、キャリアの界面散乱が低減され、高い電界効果移動度を実現することができる。
また、酸化物半導体積層の上層又は下層に接する絶縁層と、チャネルとの界面を安定化することができ、チャネル側界面又はバックチャネル側界面に形成されうるトラップ準位の影響を低減することができる。チャネル側界面でのトラップ準位の影響を低減することで、トランジスタの劣化、特に光負バイアス劣化等の光劣化を防止し、信頼性の高いトランジスタとすることができる。また、バックチャネル側界面におけるトラップ準位の影響を低減することで、トランジスタのしきい値電圧を制御することができる。
ｎ型の酸化物半導体層である第２の酸化物半導体層Ｓ２は、第１の酸化物半導体層Ｓ１及び第３の酸化物半導体層Ｓ３よりも導電性が高い。従って、ｎ型の第２の酸化物半導体層Ｓ２をチャネルに有するトランジスタは、高い電界効果移動度を実現することができる。
なお、本発明の一態様のトランジスタに含まれる酸化物半導体積層は、チャネルとして機能する第２の酸化物半導体層Ｓ２を挟むように、第１の酸化物半導体層Ｓ１と第３の酸化物半導体層Ｓ３とによって伝導帯バンドオフセットが形成されればよい。よって、第２の酸化物半導体層Ｓ２の伝導帯下端が、第１の酸化物半導体層Ｓ１及び第３の酸化物半導体層Ｓ３それぞれの伝導帯下端よりも低く、凹型の伝導帯エネルギーバンド図を構成する限りにおいて、図１の構成に限定されない。例えば、第１の酸化物半導体層Ｓ１の伝導帯の下端は、第３の酸化物半導体層Ｓ３の伝導帯下端よりも低くてもよく、第１の酸化物半導体層Ｓ１の伝導帯下端と第３の酸化物半導体層Ｓ３の伝導帯下端が同じエネルギーレベルであってもよい。
なお、第１の酸化物半導体層Ｓ１と第２の酸化物半導体層Ｓ２の間、又は、第３の酸化物半導体層Ｓ３と第２の酸化物半導体層Ｓ２の間に生じる伝導帯下端のエネルギー差（ビルトインポテンシャル）は、０．０５ｅＶ以上であることが好ましく、０．１ｅＶ以上であることがより好ましい。
第２の酸化物半導体層Ｓ２に含まれるｎ型を付与する不純物としては、ボロン、窒素、リン等が挙げられる。不純物を導入してｎ型化させる手段としては、例えば、第２の酸化物半導体層Ｓ２の成膜時に窒素または一酸化二窒素を含む混合雰囲気でのスパッタリング法で成膜すればよい。または、ボロン又はリンを含有するスパッタリングターゲットを用いて、第２の酸化物半導体層Ｓ２を成膜してもよい。
第１の酸化物半導体層Ｓ１として適用可能な酸化物半導体としては、Ｍ１ａＭ２ｂＭ３ｃＯｘ（ａは０以上２以下の実数、ｂは０より大きく５以下の実数、ｃは０以上５以下の実数、ｘは任意の実数）で表記される材料を用いることができる。Ｍ１としてはＩｎを含み、Ｍ２としてはＧａ、Ｍｇ、Ｈｆ、Ａｌ、Ｓｎ、Ｚｒなどの金属元素を含み、Ｍ３としてはＺｎを含む。
また、第２の酸化物半導体層Ｓ２として適用可能な酸化物半導体としては、Ｍ４ｄＭ５ｅＭ６ｆＯｘ（ｄは０より大きく５以下の実数、ｅは０以上３以下の実数、ｆは０より大きく５以下の実数、ｘは任意の実数）で表記される材料を用いることができる。Ｍ４としてはＩｎを含み、Ｍ５としてはＧａ、Ｍｇ、Ｈｆ、Ａｌ、Ｓｎ、Ｚｒなどの金属元素を含み、Ｍ６としてはＺｎを含む。
また、第３の酸化物半導体層Ｓ３として適用可能な酸化物半導体としては、Ｍ７ｇＭ８ｈＭ９ｉＯｘ（ｇは０以上２以下の実数、ｈは０より大きく５以下の実数、ｉは０以上５以下の実数、ｘは任意の実数）で表記される材料を用いることができる。Ｍ７としてはＩｎを含み、Ｍ８としてはＧａ、Ｍｇ、Ｈｆ、Ａｌ、Ｓｎ、Ｚｒなどの金属元素を含み、Ｍ９としてはＺｎを含む。
ただし、第２の酸化物半導体層Ｓ２の構成元素に対して、第１の酸化物半導体層Ｓ１の構成元素のうちの少なくとも一が同一の金属元素である。また、第２の酸化物半導体層Ｓ２の構成元素に対して、第３の酸化物半導体層Ｓ３の構成元素のうちの少なくとも一が同一の金属元素である。
本発明の一態様により、酸化物半導体を含むトランジスタにおいて、高い電界効果移動度を実現することが可能となる。
また、本発明の一態様により、酸化物半導体を含むトランジスタにおいて、電気特性の変動を抑制することができ、信頼性の高い半導体装置を提供することが可能となる。
酸化物半導体積層の一態様を示すバンド図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製方法の一例を示す図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 電子機器を示す図。 電子機器を示す図。 半導体装置の一態様を説明する図。 半導体装置の一態様を説明する図。 半導体装置の一態様を示す断面図。 （Ａ）平板状のスパッタリング粒子の模式図。（Ｂ）成膜中のモデルを示す図。（Ｃ）平板状のスパッタリング粒子の状態を示すモデル図。 （Ａ）成膜中のモデルを示す図。（Ｂ）平板状のスパッタリング粒子の酸素が放出される状態を示すモデル図。 （Ａ）及び（Ｂ）成膜中のモデルを示す図。（Ｃ）平板状のスパッタリング粒子の状態を示すモデル図。 半導体装置の製造に適用可能な成膜装置を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する本発明の構成において、同一部分又は同様の機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を有する部分を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるものであり、工程順又は積層順を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図２及び図３を用いて説明する。本実施の形態では、半導体装置の一例として、酸化物半導体層を有するボトムゲート型のトランジスタを示す。
図２（Ａ）にトランジスタ３１０の構成例を示す。図２（Ａ）に示すトランジスタ３１０は、絶縁表面を有する基板４００上に設けられたゲート電極層４０２と、ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４と接し、ゲート電極層４０２と重畳する酸化物半導体積層４０８と、酸化物半導体積層４０８と電気的に接続するソース電極層４１０ａ及びドレイン電極層４１０ｂと、を含む。また、ソース電極層４１０ａ及びドレイン電極層４１０ｂを覆い、酸化物半導体積層４０８と接する絶縁層４１２をトランジスタ３１０の構成要素としてもよい。トランジスタ３１０のチャネル長は、例えば１μｍ以上とすることができる。
本実施の形態において、ゲート絶縁層４０４は、ゲート電極層４０２と接するゲート絶縁層４０４ａと、ゲート絶縁層４０４ａ及び酸化物半導体積層４０８と接するゲート絶縁層４０４ｂの積層構造とする。また、絶縁層４１２は、ソース電極層４１０ａ及びドレイン電極層４１０ｂと接する絶縁層４１２ａと、絶縁層４１２ａ上の絶縁層４１２ｂの積層構造とする。
トランジスタ３１０において、酸化物半導体積層４０８は、第１の酸化物半導体層４０８ａ、第２の酸化物半導体層４０８ｂ及び第３の酸化物半導体層４０８ｃの積層構造を含んで構成される。第２の酸化物半導体層４０８ｂとしては、ｎ型の導電性を付与する不純物を含有する酸化物半導体層を適用する。また、第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃとしては、該不純物濃度が第２の酸化物半導体層４０８ｂよりも低く、好ましくはｉ型（真性）または実質的にｉ型の酸化物半導体層を適用する。すなわち、酸化物半導体積層４０８は、第２の酸化物半導体層４０８ｂを挟んで、第２の酸化物半導体層４０８ｂよりもキャリア密度の低い第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃが設けられている。
なお、第２の酸化物半導体層４０８ｂは、第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃより導電性が高い。第２の酸化物半導体層４０８ｂの導電性を高めると、第２の酸化物半導体層４０８ｂとドレイン電極層４１０ｂとの距離（第３の酸化物半導体層４０８ｃの膜厚）が支配的となり、見かけ上、順方向に対してはチャネル長が短くなったと見なせる。よって、トランジスタのオン特性を向上することができる。また、逆方向に対しては、第３の酸化物半導体層４０８ｃは空乏化して十分に低いオフ電流を期待することができる。
酸化物半導体積層４０８において、チャネルとして機能する第２の酸化物半導体層４０８ｂをｎ型の酸化物半導体層とすることで、チャネルのキャリア密度を高めることができ、エネルギーバンド図におけるフェルミ準位（Ｅｆ）が伝導帯側に近づく。この結果、トランジスタの電界効果移動度を向上させることができる。
また、第２の酸化物半導体層４０８ｂとしてｎ型の酸化物半導体層を用い、第２の酸化物半導体層４０８ｂを挟む第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃのｎ型を付与する不純物濃度を第２の酸化物半導体層４０８ｂより低く、好ましくはｉ型とする。このような構成とすることで、第１の酸化物半導体層４０８ａ又は第３の酸化物半導体層４０８ｃと、第２の酸化物半導体層４０８ｂとの間に伝導帯バンドオフセットが形成される。よって、キャリアが酸化物半導体積層４０８と接する絶縁層（ゲート絶縁層４０４及び／又は絶縁層４１２）から離れた領域を流れる構造（埋め込みチャネル）とすることができる。第２の酸化物半導体層４０８ｂを埋め込みチャネルとすることで、キャリアの界面散乱が低減され、高い電界効果移動度を実現することができる。
第１の酸化物半導体層４０８ａと第２の酸化物半導体層４０８ｂの間、又は、第３の酸化物半導体層４０８ｃと第２の酸化物半導体層４０８ｂの間に生じる伝導帯下端のエネルギー差（ビルトインポテンシャル）は、０．０５ｅＶ以上であることが好ましく、０．１ｅＶ以上であることがより好ましい。
第１の酸化物半導体層４０８ａを設けて、チャネルとゲート絶縁層との界面でのキャリアの捕獲を抑制することで、トランジスタの光劣化（例えば、光負バイアス劣化）を低減することができ、信頼性の高いトランジスタを得ることができる。
なお、一般的に、酸化物半導体層は、スパッタリング法を用いて成膜されることが多い。一方で、酸化物半導体層のスパッタリングの際にイオン化された希ガス元素（例えば、アルゴン）や、スパッタリングターゲット表面からはじき飛ばされた元素が、ゲート絶縁層などの酸化物半導体層の被形成面となる膜の構成元素をはじき飛ばしてしまうことがある。このようにして被形成面となる膜からはじき飛ばされた元素は、酸化物半導体層に不純物元素として取り込まれてしまい、特に酸化物半導体層の被形成面近傍には、不純物元素が高い濃度で取り込まれる恐れがある。又、不純物元素が酸化物半導体層の被形成面近傍に残存すると、当該酸化物半導体層が高抵抗化してしまい、トランジスタの電気特性の低下の要因となる。
しかしながら、トランジスタ３１０においては、チャネルが形成される第２の酸化物半導体層４０８ｂと、ゲート絶縁層４０４との間に第１の酸化物半導体層４０８ａを有することで、ゲート絶縁層４０４の構成元素がチャネルまで拡散することを抑制することができる。すなわち、第１の酸化物半導体層４０８ａは、ゲート絶縁層４０４の構成元素（例えば、シリコン）を不純物として含む場合がある。第１の酸化物半導体層４０８ａを含むことで、トランジスタ３１０の電気特性をより安定化することができ、信頼性の高い半導体装置を提供することができる。
また、第２の酸化物半導体層４０８ｂのバックチャネル側に設けられた第３の酸化物半導体層４０８ｃは、トランジスタ３１０のバックチャネル側界面におけるトラップ準位の影響を低減する。よって、第３の酸化物半導体層４０８ｃを設けることでトラップ準位に起因するＳ値の増大の抑制、及び／又は、しきい値電圧の制御を可能とすることができる。第３の酸化物半導体層４０８ｃによってしきい値電圧を制御することで、ノーマリオフのトランジスタを実現することができる。
チャネル側界面のトラップ準位の影響を低減し、トランジスタの電気特性を安定化させる第１の酸化物半導体層４０８ａの膜厚は、例えば、５ｎｍ以上１５ｎｍ以下、または、５ｎｍ以上１０ｎｍ以下とすることができる。また、チャネルとして機能する第２の酸化物半導体層４０８ｂの膜厚は、５ｎｍ以上３０ｎｍ以下とすることが好ましく、５ｎｍ以上２０ｎｍ以下とすることがより好ましい。また、バックチャネル側界面のトラップ準位の影響を低減し、しきい値電圧の制御を可能とする第３の酸化物半導体層４０８ｃの膜厚は、例えば、５ｎｍ以上３０ｎｍ以下、または、５ｎｍ以上２０ｎｍ以下とすることができる。
第１の酸化物半導体層４０８ａ乃至第３の酸化物半導体層４０８ｃは、構成元素の異なる酸化物半導体を用いてもよいし、構成元素を同一とし、組成を異ならせてもよい。但し、トランジスタ３１０のチャネルとして機能する第２の酸化物半導体層４０８ｂとしては、電界効果移動度の高い酸化物半導体を適用することが好ましい。
例えば、第１の酸化物半導体層４０８ａ乃至第３の酸化物半導体層４０８ｃとしてインジウム及びガリウムを含有する酸化物半導体を用いる場合、第２の酸化物半導体層４０８ｂとしてインジウムの組成がガリウムの組成よりも大きい酸化物半導体を用いることが好ましく、第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃとしては、インジウムの組成がガリウムの組成以下である酸化物半導体を用いることが好ましい。
酸化物半導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向がある。よって、第２の酸化物半導体層４０８ｂにおいて、インジウムの組成をガリウムの組成よりも大きくすることで、インジウムの組成がガリウムの組成以下である酸化物と比較して高い電界効果移動度を備えることが可能となる。
また、他の金属元素に対するガリウムの割合が大きいほど、エネルギーギャップの大きい金属酸化物となるため、インジウムの組成をガリウムの組成以下とすることで、第１の酸化物半導体層４０８ａ、第３の酸化物半導体層４０８ｃは第２の酸化物半導体層４０８ｂよりも大きなエネルギーギャップを有する。よって、第２の酸化物半導体層４０８ｂと第１の酸化物半導体層４０８ａ、第３の酸化物半導体層４０８ｃとの間に効果的に伝導帯バンドオフセットを形成するため好ましい。また、ガリウムはインジウムと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、インジウムの組成がガリウムの組成以下である金属酸化物はインジウムの組成がガリウムの組成より大きい金属酸化物と比較して安定した特性を備える。よって、第２の酸化物半導体層４０８ｂのチャネル側界面及びバックチャネル側界面をより安定化することが可能となる。なお、第１の酸化物半導体層４０８ａ及び／又は第３の酸化物半導体層４０８ｃとして、酸化ガリウム、又は酸化亜鉛ガリウムを用いてもよい。
例えば、第１の酸化物半導体層４０８ａ乃至第３の酸化物半導体層４０８ｃとして、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を用いる場合、第１の酸化物半導体層４０８ａ又は第３の酸化物半導体層４０８ｃには、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２（＝１／６：３／６：２／６）、Ｉｎ：Ｇａ：Ｚｎ＝２：４：３（＝２／９：４／９：３／９）、あるいはＩｎ：Ｇａ：Ｚｎ＝１：５：３（＝１／９：５／９：３／９）の組成（原子数比）のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の金属酸化物を用いることが好ましい。第２の酸化物半導体層４０８ｂには、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２（＝３／６：１／６：２／６）、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３（＝４／９：２／９：３／９）、Ｉｎ：Ｇａ：Ｚｎ＝５：１：３（＝５／９：１／９：３／９）、Ｉｎ：Ｇａ：Ｚｎ＝５：３：４（＝５／１２：３／１２：４／１２）、Ｉｎ：Ｇａ：Ｚｎ＝６：２：４（＝６／１２：２／１２：４／１２）、あるいはＩｎ：Ｇａ：Ｚｎ＝７：１：３（＝７／１１：１／１１：３／１１）の組成（原子数比）のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の金属酸化物を用いることが好ましい。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの組成がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、組成がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。
第１の酸化物半導体層４０８ａ乃至第３の酸化物半導体層４０８ｃの構成元素は、少なくとも一つが共通する。このとき、材料や成膜条件によっては、各酸化物半導体層同士の界面が不明確になる場合もある。よって、図２においては、各酸化物半導体層の界面を模式的に点線で図示している。これは以降の各図面においても同様である。
本実施の形態においては、第１の酸化物半導体層４０８ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の組成（原子数比）のＩｎ−Ｇａ−Ｚｎ系酸化物を用い、第２の酸化物半導体層４０８ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の組成（原子数比）のＩｎ−Ｇａ−Ｚｎ系酸化物を用い、第３の酸化物半導体層４０８ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の組成（原子数比）のＩｎ−Ｇａ−Ｚｎ系酸化物を用いるものとする。
なお、酸化物半導体積層４０８に適用する酸化物半導体としては、これらに限られず、必要とする電気的特性（電界効果移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする電気的特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、トランジスタの電気特性のばらつきを減らすためのスタビライザーとして、ガリウム（Ｇａ）に代えて、又はガリウム（Ｇａ）に加えて、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）のいずれか一種または複数種を有していてもよい。また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を有してもよい。
酸化物半導体層は、スパッタリング法によって形成することができ、スパッタリングターゲットにインジウムを含有すると成膜時のパーティクルの発生を低減することができる。よって、インジウムを含む酸化物半導体層を適用することがより好ましい。
以下では、酸化物半導体層の構造について説明する。
酸化物半導体層は、単結晶酸化物半導体層と非単結晶酸化物半導体層とに大別される。非単結晶酸化物半導体層とは、非晶質酸化物半導体層、微結晶酸化物半導体層、多結晶酸化物半導体層、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。
非晶質酸化物半導体層は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体層である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体層が典型である。
微結晶酸化物半導体層は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体層は、非晶質酸化物半導体層よりも欠陥準位密度が低いという特徴がある。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体層の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体層よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体層であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
なお、第１の酸化物半導体層４０８ａ乃至第３の酸化物半導体層４０８ｃはそれぞれ、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ膜のいずれの構造であってもよいし、二種以上を有する混合膜であってもよい。または、例えば、非晶質酸化物半導体層、微結晶酸化物半導体層、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
なお、例えば被成膜基板の温度を２００℃以上とすることで、ＣＡＡＣ−ＯＳ膜を得ることができる。
被成膜基板の温度を２００℃以上とすると、成膜中は、ターゲットから微小なスパッタリング粒子が飛翔して基板上にそのスパッタリング粒子がはりつくようにして成膜され、且つ、基板が加熱されているため、再配列し高密度な膜となる。
以下に、図３を用いてトランジスタ３１０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に、ゲート電極層４０２（これと同じ層で形成される配線を含む）を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制約はないが、少なくとも後の熱処理に耐えられる程度の耐熱性を有することが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラス等のガラス基板、セラミック基板、石英基板、サファイヤ基板などを用いることができる。また、シリコンや炭化シリコン等の単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を適用することができ、これらの基板に半導体素子が設けられたものを基板４００として用いてもよい。また、基板４００上に下地絶縁層を形成してもよい。
ゲート電極層４０２の材料は、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて形成することができる。また、ゲート電極層４０２としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイド等のシリサイド膜を用いてもよい。ゲート電極層４０２は単層構造としてもよいし、積層構造としてもよい。ゲート電極層４０２はテーパ形状としてもよく、例えばテーパ角を１５°以上７０°以下とすればよい。ここで、テーパ角とは、テーパ形状を有する層の側面と、当該層の底面との間の角度を指す。
また、ゲート電極層４０２の材料は、酸化インジウム酸化スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウムスズ酸化物、酸化インジウム酸化亜鉛、酸化ケイ素を添加したインジウムスズ酸化物等の導電性材料を適用することもできる。
または、ゲート電極層４０２の材料として、窒素を含むＩｎ−Ｇａ−Ｚｎ系酸化物、窒素を含むＩｎ−Ｓｎ系酸化物、窒素を含むＩｎ−Ｇａ系酸化物、窒素を含むＩｎ−Ｚｎ系酸化物、窒素を含むＳｎ系酸化物、窒素を含むＩｎ系酸化物、金属窒化物膜（窒化インジウム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いてもよい。これらの材料は、５電子ボルト以上の仕事関数を有するため、これらの材料を用いてゲート電極層４０２を形成することでトランジスタのしきい値電圧をプラスにすることができ、ノーマリオフのスイッチングトランジスタを実現できる。
次いで、ゲート電極層４０２を覆うようにゲート電極層４０２上にゲート絶縁層４０４を形成する（図３（Ａ）参照）。ゲート絶縁層４０４としては、プラズマＣＶＤ法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、単層で、または積層で用いる。
なお、ゲート絶縁層４０４において、後に形成される第１の酸化物半導体層４０８ａと接する領域（本実施の形態においては、ゲート絶縁層４０４ｂ）は、酸化物絶縁層であることが好ましく、酸素過剰領域を有することがより好ましい。ゲート絶縁層４０４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にてゲート絶縁層４０４を形成すればよい。又は、成膜後のゲート絶縁層４０４に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
本実施の形態では、ゲート絶縁層４０４ａとして窒化シリコン膜を形成し、ゲート絶縁層４０４ｂとして酸化シリコン膜を形成する。
次いで、ゲート絶縁層４０４上に、酸化物半導体膜４０７ａを成膜する。
酸化物半導体膜４０７ａの成膜方法は、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。
なお、ゲート絶縁層４０４及び酸化物半導体膜４０７ａは、大気開放せずに連続的に成膜することが好ましい。ゲート絶縁層４０４及び酸化物半導体膜４０７ａの成膜を大気開放せずに連続的に行うことで、酸化物半導体膜４０７ａ表面への水素又は水素化合物の付着（例えば、吸着水など）を防止することができるため、不純物の混入を抑制することができる。
酸化物半導体膜を成膜するためのスパッタリングターゲットは多結晶、且つ、相対密度（充填率）の高いものを用いる。また、成膜時のスパッタリングターゲットは十分冷やして室温とし、被成膜基板の被成膜面は、室温以上に高め、成膜室内に水分や水素がほとんどない雰囲気下で酸化物半導体膜の成膜を行う。
スパッタリングターゲットは高密度であるほど好ましい。スパッタリングターゲットの密度が高いことで成膜される膜密度も高くできる。具体的には、ターゲットの相対密度（充填率）は９０％以上１００％以下、好ましくは９５％以上、さらに好ましくは９９．９％以上とする。なお、スパッタリングターゲットの相対密度とは、スパッタリングターゲットの密度と同一組成の材料の気孔のない状態における密度との比をいう。
スパッタリングターゲットは、不活性ガス雰囲気（窒素または希ガス雰囲気）下、真空中または高圧雰囲気中で焼成を行うことが好ましい。焼成方法として常圧焼成法、加圧焼成法等を適宜用いて得られる多結晶ターゲットを用いる。加圧焼成法としては、ホットプレス法、熱間等方加圧（ＨＩＰ；Ｈｏｔ Ｉｓｏｓｔａｔｉｃ Ｐｒｅｓｓｉｎｇ）法、放電プラズマ焼結法、又は衝撃法を適用することが好ましい。焼成の最高温度はスパッタリングターゲット材料の焼結温度により選択するが、１０００℃〜２０００℃程度とするのが好ましく、１２００℃〜１５００℃とするのがより好ましい。また、最高温度の保持時間は、スパッタリングターゲット材料により選択するが、０．５時間〜３時間とするのが好ましい。
Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を成膜する場合、スパッタリングターゲットは、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のターゲットや、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いる。例えば、本実施の形態では、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比のターゲットを用いて、酸化物半導体膜４０７ａを成膜する。また、酸化物半導体膜４０７ｂの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比のターゲットを用い、酸化物半導体膜４０７ｃの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比のターゲットを用いる。
また、成膜室内に残存する不純物を低減することも緻密な膜を得る上で重要である。成膜室内の背圧（到達真空度：反応ガスを導入する前の真空度）を５×１０−３Ｐａ以下、好ましくは６×１０−５Ｐａ以下とし、成膜時の圧力を２Ｐａ未満、好ましくは０．４Ｐａ以下とする。背圧を低くすることで成膜室内の不純物を低減する。
また、成膜室内に導入するガス、即ち、成膜時に用いるガス中の不純物を低減することも緻密な膜を得る上で重要である。また、成膜ガス中の酸素割合を高め、電力を最適化することが重要である。成膜ガス中の酸素割合（上限は酸素１００％）を高め、電力を最適化することによって成膜時のプラズマダメージを軽減することができる。そのため、緻密な膜を得やすくなる。
また、酸化物半導体膜の成膜前または成膜中には成膜室内の水分量などを監視（モニター）するため、四重極形質量分析計（以下、Ｑ−ｍａｓｓと呼ぶ）を常に作動させた状態で成膜を行うことが好ましい。
例えば、スパッタリング法を用いて酸化物半導体膜４０７ａの成膜を行う場合には、スパッタリング装置の成膜室内に供給する成膜ガスとして、水素、水、水酸基又は水素化物などの不純物が除去された高純度の希ガスと酸素の混合ガス、又は酸素を用いる。
なお、成膜後の酸化物半導体膜４０７ａに、脱水化又は脱水素化処理のための熱処理を適宜行ってもよい。また、脱水化又は脱水素化処理を行った酸化物半導体膜４０７ａに、酸素を供給してもよい。
次いで、酸化物半導体膜４０７ａ上に接して、ｎ型の酸化物半導体膜４０７ｂを成膜する。酸化物半導体膜４０７ｂの成膜は、酸化物半導体膜４０７ａとは、別の成膜室内にて行うことが好ましい。例えば、成膜室内に供給する成膜ガスとして、酸化物半導体膜４０７ａで示した成膜ガスに、窒素ガス、又は一酸化二窒素ガス等の窒素を含むガスを混合して供給することで、ｎ型の酸化物半導体膜４０７ｂを成膜する。その他の成膜条件は、酸化物半導体膜４０７ａと同様とすることができる。
その後、酸化物半導体膜４０７ｂ上に接して、酸化物半導体膜４０７ｃを成膜する（図３（Ｂ）参照）。酸化物半導体膜４０７ｃの成膜は、酸化物半導体膜４０７ａと同じ成膜室を用いて成膜してもよい。酸化物半導体膜４０７ｃの成膜条件は、酸化物半導体膜４０７ａと同様とすることができる。
酸化物半導体膜４０７ａと酸化物半導体膜４０７ｂと酸化物半導体膜４０７ｃを順次積層する工程を大気に触れることなく連続的に行う場合、図１６に上面図を示す製造装置を用いればよい。
図１６に示す製造装置は、枚葉式マルチチャンバー設備であり、３つのスパッタ装置１０ａ、１０ｂ、１０ｃや、被処理基板を収容するカセットポート１４を３つ有する基板供給室１１や、ロードロック室１２ａ、１２ｂや、搬送室１３や、基板加熱室１５などを有している。なお、基板供給室１１及び搬送室１３には、被処理基板を搬送するための搬送ロボットがそれぞれ配置されている。スパッタ装置１０ａ、１０ｂ、１０ｃ、搬送室１３、及び基板加熱室１５は、水素及び水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。図１６の製造装置を用いた作製工程の手順の一例は、まず、基板供給室１１から被処理基板を搬送し、ロードロック室１２ａと搬送室１３を経て基板加熱室１５に移動させ、基板加熱室１５で被処理基板に付着している水分を真空ベークなどで除去し、その後、搬送室１３を経てスパッタ装置１０ｃに被処理基板を移動させ、スパッタ装置１０ｃ内で酸化物半導体膜４０７ａを成膜する。そして、大気に触れることなく、搬送室１３を経てスパッタ装置１０ａに被処理基板を移動させ、スパッタ装置１０ａ内で酸化物半導体膜４０７ｂを成膜する。そして、大気に触れることなく、搬送室１３を経てスパッタ装置１０ｂに被処理基板を移動させ、スパッタ装置１０ｂ内で酸化物半導体膜４０７ｃを成膜する。必要であれば、大気に触れることなく、搬送室１３を経て基板加熱室１５に被処理基板を移動させ、加熱処理を行う。このように、図１６の製造装置を用いることによって、被処理基板が大気に触れることなく、作製プロセスを進めることができる。
次いで、酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃを、フォトリソグラフィ法を用いたエッチング処理によって島状の第１の酸化物半導体層４０８ａ乃至第３の酸化物半導体層４０８ｃに加工して、酸化物半導体積層４０８を形成する（図３（Ｃ）参照）。
なお、本実施の形態においては、酸化物半導体膜４０７ａ乃至酸化物半導体膜４０７ｃを一度のエッチング処理によって島状に加工することで、酸化物半導体積層４０８に含まれる各酸化物半導体層の端部は一致する。なお、本明細書等において、一致とは、概略一致も含むものとする。例えば、同じマスクを用いてエッチングした積層構造の層Ａの端部と層Ｂの端部とは一致しているとみなす。
次いで、酸化物半導体積層４０８上に導電膜を形成し、これを加工してソース電極層４１０ａ及びドレイン電極層４１０ｂ（これと同じ層で形成される配線を含む）を形成する（図３（Ｄ）参照）。
ソース電極層４１０ａ及びドレイン電極層４１０ｂとしては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としてもよい。また、ソース電極層４１０ａ及びドレイン電極層４１０ｂを、導電性の金属酸化物で形成してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ２Ｏ３−ＳｎＯ２）、酸化インジウム酸化亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。
また、ソース電極層４１０ａ及びドレイン電極層４１０ｂとして窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜、窒素を含むＩｎ−Ｏ膜等の金属窒化物膜を用いることができる。これらの膜は、酸化物半導体積層４０８と同じ構成元素を含むため、酸化物半導体積層４０８との界面を安定化させることができる。
次いで、ソース電極層４１０ａ、ドレイン電極層４１０ｂ及び露出した酸化物半導体積層４０８を覆うように、絶縁層４１２を形成する（図３（Ｅ）参照）。
絶縁層４１２としてはプラズマＣＶＤ法、スパッタリング法により形成することができ、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜等を単層で、又は積層して用いることができる。但し、酸化物半導体積層４０８と接する絶縁層４１２（本実施の形態においては、絶縁層４１２ａ）として、酸化物絶縁層を形成すると、該酸化物絶縁層によって酸化物半導体積層４０８へ酸素を供給することが可能となるため、好ましい。
例えば、プラズマＣＶＤ装置の真空排気された成膜室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、成膜室に原料ガスを導入して成膜室内における圧力を３０Ｐａ以上２５０Ｐａ以下、さらに好ましくは４０Ｐａ以上２００Ｐａ以下とし、成膜室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。上記条件として成膜することで、酸素が拡散する酸化物絶縁層を形成することができる。
また、該酸素が拡散する酸化物絶縁層を成膜後、大気開放せずにプラズマＣＶＤ装置の真空排気された成膜室内に載置された基板を１８０℃以上２５０℃以下、さらに好ましくは１８０℃以上２３０℃以下に保持し、成膜室に原料ガスを導入して成膜室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、成膜室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２６Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成してもよい。当該条件にて成膜することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、成膜される酸化シリコン膜又は酸化窒化シリコン膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論比を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁層を形成することができる。
本実施の形態においては、絶縁層４１２ａとして、上述の酸素が拡散する酸化シリコン膜及び加熱により酸素の一部が脱離する酸化シリコン膜を形成し、絶縁層４１２ｂとして、窒化シリコン膜を形成する。
本実施の形態の構成は、酸化物半導体積層４０８と接する絶縁層（ゲート絶縁層４０４ｂ及び絶縁層４１２ａ）として酸化物絶縁層（具体的には酸化シリコン膜）を含む。よって、第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃに酸素を供給することが可能となり、該酸化物半導体層の酸素欠損を補填することができる。また、酸化物絶縁層に接して酸化物半導体積層４０８の上下側に設けられた絶縁層（ゲート絶縁層４０４ａ及び絶縁層４１２ｂ）として、窒化シリコン膜を含む。窒化シリコン膜は、水素又は水素を含む化合物（水など）が酸化物半導体積層４０８へと侵入することを抑制するバリア膜として機能することができる。よって、このような積層構造を有するトランジスタの信頼性を向上させることができる。
絶縁層４１２を形成後、熱処理を行ってもよい。該熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、好ましくは２００℃以上４５０℃以下、更に好ましくは３００℃以上４５０℃以下とする。
以上によって、本実施の形態のトランジスタ３１０を形成することができる。
本実施の形態で示すトランジスタは、トランジスタの電流経路（チャネル）として機能する第２の酸化物半導体層４０８ｂを挟んで、第２の酸化物半導体層４０８ｂよりもキャリア密度が低い第１の酸化物半導体層４０８ａ及び第３の酸化物半導体層４０８ｃを含む構成とする。これによって、チャネルを酸化物半導体積層４０８に接する絶縁層界面から遠ざけ、埋め込みチャネルを形成することができ、トランジスタの電界効果移動度を向上させることができる。
また、チャネルとして機能する第２の酸化物半導体層４０８ｂの界面におけるトラップ準位の形成を抑制し、信頼性の高いトランジスタとすることができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置の一形態を、図１２を用いて説明する。
図１２（Ａ）にトランジスタ３２０の構成例を示す。図１２（Ａ）に示すトランジスタ３２０は、図２のトランジスタ３１０と同様に、絶縁表面を有する基板４００上に設けられたゲート電極層４０２と、ゲート電極層４０２上のゲート絶縁層４０４と、ゲート絶縁層４０４と接し、ゲート電極層４０２と重畳する酸化物半導体積層と、酸化物半導体積層と電気的に接続するソース電極層４１０ａ及びドレイン電極層４１０ｂと、を含む。また、ソース電極層４１０ａ及びドレイン電極層４１０ｂを覆い、酸化物半導体積層と接する絶縁層４１２をトランジスタ３２０の構成要素としてもよい。
トランジスタ３２０に含まれる酸化物半導体積層４０９は、ゲート絶縁層４０４に接する第１の酸化物半導体層４０８ａと、第１の酸化物半導体層４０８ａ上に接する第２の酸化物半導体層４０８ｂと、第２の酸化物半導体層４０８ｂ上に接し、ソース電極層４１０ａ及びドレイン電極層４１０ｂと接する第３の酸化物半導体層４０９ｃと、を含む。第３の酸化物半導体層４０９ｃは、第１の酸化物半導体層４０８ａの側面及び第２の酸化物半導体層４０８ｂの側面を覆って設けられている。また、第３の酸化物半導体層４０９ｃの周縁部は、ゲート絶縁層４０４と接する。
なお、トランジスタ３２０において、酸化物半導体積層以外の構成は、トランジスタ３１０と同様であり、トランジスタ３１０についての説明を参酌することができる。
第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂは、トランジスタ３１０と同様の構成とすることができる。酸化物半導体積層４０９の作製方法は、まず、第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂとなる酸化物半導体膜を、フォトリソグラフィ法を用いたエッチング処理によって島状に加工して、第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂを形成する。その後、第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂを覆うように酸化物半導体膜を形成し、該酸化物半導体膜を、第１の酸化物半導体層４０８ａ及び第２の酸化物半導体層４０８ｂの加工に用いたマスクとは別のマスクを用いて島状に加工することで、第３の酸化物半導体層４０９ｃを形成すればよい。
図１２（Ａ）に示す酸化物半導体積層４０９では、チャネルとして機能する第２の酸化物半導体層４０８ｂの側面が、第３の酸化物半導体層４０９ｃで覆われることで、ソース電極層４１０ａ及びドレイン電極層４１０ｂと接しない構成とすることができる。このような構成とすることで、トランジスタのソース電極層４１０ａ及びドレイン電極層４１０ｂのリーク電流の発生を低減することができる。
また、図１２（Ｂ）に、トランジスタ３３０の構成例を示す。図１２（Ｂ）に示すトランジスタ３３０は、図２のトランジスタ３１０と同様に、絶縁表面を有する基板４００上に設けられたゲート電極層４０２と、ゲート電極層４０２上のゲート絶縁層と、ゲート絶縁層と接し、ゲート電極層４０２と重畳する酸化物半導体積層４０８と、酸化物半導体積層４０８と電気的に接続するソース電極層４１０ａ及びドレイン電極層４１０ｂと、を含む。トランジスタ３３０において、酸化物半導体積層４０８は、ゲート絶縁層４０４に接する第１の酸化物半導体層４０８ａと、第１の酸化物半導体層４０８ａ上に接する第２の酸化物半導体層４０８ｂと、第２の酸化物半導体層４０８ｂ上に接し、ソース電極層４１０ａ及びドレイン電極層４１０ｂと接する第３の酸化物半導体層４０８ｃと、を含む。また、ソース電極層４１０ａ及びドレイン電極層４１０ｂを覆い、酸化物半導体積層４０８と接する絶縁層４１２をトランジスタ３３０の構成要素としてもよい。
トランジスタ３３０は、ゲート絶縁層として、ゲート電極層４０２側から、ゲート絶縁層４０３ａ、ゲート絶縁層４０３ｂ及びゲート絶縁層４０３ｃを含む第１のゲート絶縁層４０３と、第２のゲート絶縁層４０６との積層構造を含む点で、トランジスタ３１０と相違する。
なお、トランジスタ３３０において、ゲート絶縁層以外の構成は、トランジスタ３１０と同様であり、トランジスタ３１０についての説明を参酌することができる。
トランジスタ３３０において、第１のゲート絶縁層４０３としては窒素を含むシリコン膜を適用する。窒素を含むシリコン膜は、酸化シリコン膜と比較して比誘電率が高く、同等の静電容量を得るのに必要な膜厚が大きいため、ゲート絶縁層を物理的に厚膜化することができる。よって、トランジスタ３３０の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、半導体装置の静電破壊を抑制することができる。
また、第１の酸化物半導体層４０８ａと接する第２のゲート絶縁層４０６としては、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜等の酸素を含む絶縁層を適用する。第２のゲート絶縁層４０６は化学量論比よりも過剰に酸素を含む領域（酸素過剰領域）を含むことがより好ましい。第１の酸化物半導体層４０８ａと接する絶縁層が酸素過剰領域を含むことで、第１の酸化物半導体層４０８ａへ酸素を供給することが可能となり、第１の酸化物半導体層４０８ａからの酸素の脱離を防止するとともに酸素欠損を補填することが可能となるためである。第２のゲート絶縁層４０６に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて第２のゲート絶縁層４０６を形成すればよい。又は、成膜後の第２のゲート絶縁層４０６に酸素を導入して、酸素過剰領域を形成してもよい。
第１のゲート絶縁層４０３に適用する窒素を含むシリコン膜としては、例えば、窒化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜が挙げられるが、酸素に対する窒素の含有量が多い程高い比誘電率を有するため、窒化シリコン膜を適用することが好ましい。また、酸化シリコンのエネルギーギャップが８ｅＶであるのに対して窒化シリコンのエネルギーギャップは５．５ｅＶと小さく、それに応じて固有抵抗も小さいため、窒化シリコン膜を用いることでより高いＥＳＤ（Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）耐性を付与することが可能となる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
ゲート電極層４０２と接するゲート絶縁層４０３ａは、アンモニアの含有量が、少なくともゲート絶縁層４０３ｂよりも低い窒素を含むシリコン膜とする。アンモニアは、窒素原子上の孤立電子対の働きにより、金属錯体の配位子となる。よって、例えば、ゲート電極層４０２として銅を用いる場合、アンモニアの含有量が多いゲート絶縁層を該ゲート電極層と接する態様で設けるとアンモニア基と銅が錯体を形成して、銅がゲート絶縁層中に拡散する恐れがある。
トランジスタ３３０では、アンモニアの含有量が低い（少なくとも、ゲート絶縁層４０３ｂよりも低い）ゲート絶縁層４０３ａをゲート電極層４０２と接する態様で設けることで、ゲート電極層４０２の材料（例えば、銅）が第１のゲート絶縁層４０３中へ拡散することを抑制することができる。即ち、ゲート絶縁層４０３ａは、ゲート電極層４０２を構成する金属材料に対するバリア膜として機能することができる。ゲート絶縁層４０３ａを設けることで、トランジスタの信頼性をより向上させることができる。
ゲート絶縁層４０３ｂは、ゲート絶縁層４０３ａよりも厚い膜厚を有し、膜中欠陥が低減された窒素を含むシリコン膜とする。例えば、ゲート絶縁層４０３ｂの膜厚を３００ｎｍ以上４００ｎｍ以下とする。このように、膜中欠陥が低減された窒素を含むシリコン膜を厚い膜厚（例えば、３００ｎｍ以上）で設けることにより、ゲート絶縁層４０３ｂのＥＳＤ耐性を、例えば３００Ｖ以上とすることが可能である。
また、ゲート絶縁層４０３ｃは、含有水素濃度の低減された窒素を含むシリコン膜とする。ゲート絶縁層４０３ｃの水素濃度は、少なくともゲート絶縁層４０３ｂよりも低い濃度とする。例えば、プラズマＣＶＤ法によりゲート絶縁層４０３ｃを成膜する場合に、供給ガス中に含まれる水素濃度をゲート絶縁層４０３ｂの成膜に用いる供給ガスより低下させることで、ゲート絶縁層４０３ｃの水素濃度をゲート絶縁層４０３ｂよりも低減することができる。具体的には、ゲート絶縁層４０３ｂ及びゲート絶縁層４０３ｃとして窒化シリコン膜を形成する場合には、ゲート絶縁層４０３ｂ成膜のための供給ガスよりもアンモニア流量を低減、またはアンモニアを用いずにゲート絶縁層４０３ｃを成膜すればよい。
ゲート絶縁層４０３ｃとして含有水素濃度が低減された窒化シリコン膜を設けることで、第２のゲート絶縁層４０６及び酸化物半導体積層４０８への水素、又は水素化合物（例えば、水）の混入を低減することができる。水素は、キャリアである電子を生じさせてトランジスタのしきい値電圧をマイナス方向に変動（シフト）させる要因となるため、水素濃度の低減された窒化シリコン膜をゲート絶縁層４０３ｃとして設けることで、トランジスタの電気特性を安定化させることができる。また、水素濃度の低減された窒化シリコン膜をゲート絶縁層４０３ｃとして設けることで、ゲート絶縁層４０３ｂに含有される水素又は水素化合物等の不純物の酸化物半導体積層４０８への拡散を防止するバリア膜としての効果も奏する。
本実施の形態では、第１のゲート絶縁層４０３を構成するゲート絶縁層４０３ａ、ゲート絶縁層４０３ｂ及びゲート絶縁層４０３ｃとして窒化シリコン膜を用い、第２のゲート絶縁層４０６として酸化窒化シリコン膜を用い、各ゲート絶縁層はプラズマＣＶＤ法によって連続的に形成するものとする。具体的には、シラン（ＳｉＨ４）と窒素（Ｎ２）の混合ガスを供給してゲート絶縁層４０３ａとなる窒化シリコン膜を成膜した後、供給ガスをシラン（ＳｉＨ４）、窒素（Ｎ２）及びアンモニア（ＮＨ３）の混合ガスに切り替えて、ゲート絶縁層４０３ｂとなる窒化シリコン膜を成膜し、その後、供給ガスを、シラン（ＳｉＨ４）と窒素（Ｎ２）の混合ガスに切り替えて、ゲート絶縁層４０３ｃとなる窒化シリコン膜を成膜し、その後、供給ガスをシラン（ＳｉＨ４）及び一酸化二窒素（Ｎ２Ｏ）に切り替えて、第２のゲート絶縁層４０６となる酸化窒化シリコン膜を成膜する。
ゲート絶縁層４０３ａの膜厚は、３０ｎｍ以上１００ｎｍ以下、好ましくは３０ｎｍ以上５０ｎｍ以下とすることが好ましい。また、トランジスタの静電破壊対策として設けるゲート絶縁層４０３ｂの膜厚は３００ｎｍ以上４００ｎｍ以下とすることが好ましく、酸化物半導体積層４０８への水素の拡散を防止するバリア膜として機能するゲート絶縁層４０３ｃの膜厚は、２５ｎｍ以上１５０ｎｍ以下とすることが好ましい。また、第２のゲート絶縁層４０６の膜厚は、２５ｎｍ以上１００ｎｍ以下とすることが好ましい。但し、第１のゲート絶縁層４０３の膜厚（ゲート絶縁層４０３ａ、ゲート絶縁層４０３ｂ及びゲート絶縁層４０３ｃの膜厚の合計）と、第２のゲート絶縁層４０６の膜厚の合計を、３５５ｎｍ以上５５０ｎｍ以下とするように、各ゲート絶縁層の膜厚を適宜調整することが好ましい。
トランジスタ３３０は、ゲート絶縁層として、ゲート電極層の構成元素（例えば、銅）に対するバリア膜として機能する窒素を含むシリコン膜、厚膜（例えば、膜厚３００ｎｍ）の膜中欠陥の低減された窒素を含むシリコン膜、及び、水素濃度が低減され、水素に対するブロッキング性を有する窒素を含むシリコン膜を含む第１のゲート絶縁層と、酸素を含む第２のゲート絶縁層との積層構造を有するトランジスタである。よって、トランジスタ３３０は、電気特性変動が抑制され、且つ静電破壊が抑制されている。このようなトランジスタを含むことで、信頼性の高い半導体装置を歩留まりよく提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、酸化物半導体層として適用可能なＣＡＡＣ−ＯＳ膜について説明する。より具体的には、ＣＡＡＣ−ＯＳ膜を成膜中の現象について図１３乃至図１５を用いて詳細に説明する。
上述したように、被成膜基板の温度を２００℃以上とすると、成膜中は、ターゲットから微小なスパッタリング粒子が飛翔して基板上にそのスパッタリング粒子がはりつくようにして成膜され、且つ、基板が加熱されているため、再配列し高密度な膜となる。
スパッタリングターゲットの表面にイオンが衝突すると、スパッタリングターゲットに含まれる結晶領域は、ａ−ｂ面から劈開し、ａ−ｂ面に平行な層に沿った形状（平板状またはペレット状）のスパッタリング粒子が剥離する。スパッタリングターゲット２００２の表面でスパッタリングされ、放出される結晶の粒子は、ｃ軸配向であり、図１３（Ａ）に示すような平板状のスパッタリング粒子２００１であると仮定すると、図１３（Ｂ）に示すモデル図で模式的に膜形成を表すことができる。また、平板状のスパッタリング粒子は、図１３（Ｃ）に示すような状態、即ち最外面は（Ｇａ、Ｚｎ）Ｏ面となっていることが好ましい。
成膜中において、酸素流量が多く、チャンバー２００３内の圧力が高いと、図１４（Ａ）に示すように、酸素イオンが平板状のスパッタリング粒子に付着し、多くの酸素を表面に有する状態とすることができる。この付着した酸素が抜けてしまう前に他の平板状のスパッタリング粒子が積層されるため、図１５（Ｃ）に示すように、膜中に酸素を多く含ませることができる。この表面吸着した酸素は酸化物半導体中の酸素欠損を低減させることに寄与する。
また、ｃ軸配向した結晶領域を有する酸化物半導体膜が形成するには、成膜時の基板温度を上げることが好ましい。しかし、基板温度が３５０℃よりも高い温度とすると、図１４（Ｂ）に示すように表面吸着した酸素が放出される恐れがある。従って、基板温度は、１５０℃以上３５０℃以下、好ましくは１６０℃以上２３０℃以下とし、成膜ガスとして酸素ガスのみを用いると、ｃ軸配向した結晶領域を有する酸化物半導体膜、即ちＣＡＡＣ−ＯＳ膜を形成することができる。
成膜中において、一つの平板状のスパッタリング粒子が基板２０００の表面に到達して安定する過程のモデルの一考察を図１５（Ａ）に例示する。図１５（Ａ）に示すように平板状のスパッタリング粒子が、結晶状態を維持したまま基板表面に到達することでＣＡＡＣ−ＯＳ膜が形成されやすくなる。そして、平板状のスパッタリング粒子が、図１５（Ｂ）に示すように積層されることによってＣＡＡＣ−ＯＳ膜が形成されやすくなる。なお、ＣＡＡＣ−ＯＳ膜は、図１５（Ｃ）に示すように酸素を多く含み、酸素欠損が低減された膜となる。
基板２０００上のＣＡＡＣ−ＯＳ膜のインジウム原子は、横方向に２個以上２０個以下程度の数が連なっており、インジウム原子を含む層を形成している。なお、インジウム原子を含む層は、横方向に２０個より多く連なっていることもある。例えば、２個以上５０個以下、２個以上１００個以下または２個以上５００個以下のインジウム原子が横方向に連なっていてもよい。
また、インジウム原子を含む層は、層同士が重畳しており、その層数は１層以上２０層以下、１層以上１０層以下または１層以上４層以下である。
このように、インジウム原子を含む層の積層体は、横方向が数個程度、縦方向が数層程度の塊であることが多いように見える。これは、スパッタリング粒子が平板状であることに起因すると考えられる。
また、被成膜基板の温度を高めることで、基板表面でのスパッタリング粒子のマイグレーションが起こりやすくなる。この作用でスパッタリング粒子は、平板状で基板表面に到達後、わずかに移動し、平らな面（ａ−ｂ面）を基板表面に向けて付着する。そのため、表面に垂直な方向から見てｃ軸配向した結晶領域を有する酸化物半導体膜が得やすくなる。
また、酸化物半導体膜の成膜後に、２００℃以上の加熱処理を行い、さらに緻密な膜としてもよい。ただし、酸化物半導体膜中の不純物元素（水素や、水など）が低減される際に酸素欠損が生じる恐れがあるため、加熱処理を行う前に、酸化物半導体膜上または酸化物半導体膜下に酸素過剰の絶縁層を設けておくことが好ましく、加熱処理によって酸化物半導体膜中の酸素欠損を低減することができる。
成膜直後の酸化物半導体膜の膜質を高密度なものとすることで、薄膜でありながら単結晶に近い緻密な膜を実現でき、膜中を酸素や水素などがほとんど拡散しないため、緻密な酸化物半導体膜を用いた半導体装置は、信頼性の向上を実現できる。
本発明の一態様のトランジスタに含まれる酸化物半導体積層において、第１の酸化物半導体層乃至第３の酸化物半導体層には、非晶質構造、結晶構造のいずれの酸化物半導体層を適用してもよい。但し、チャネルとして機能する第２の酸化物半導体層として、ＣＡＡＣ−ＯＳ膜を適用すると、当該第２の酸化物半導体層中に存在する酸素欠損に起因するＤＯＳ（ｄｅｎｓｉｔｙ ｏｆ ｓｔａｔｅ）を減少させることが可能となるため、好ましい。
また、第２の酸化物半導体層をＣＡＡＣ−ＯＳ膜として、第２の酸化物半導体層上に接して形成される第３の酸化物半導体層もＣＡＡＣ−ＯＳ膜とする場合、第２の酸化物半導体層から第３の酸化物半導体層へ結晶が連続的に形成されることが好ましい。第３の酸化物半導体層が結晶的に第２の酸化物半導体層と連続すると、２層の界面にＤＯＳが生じにくいためである。
なお、第１の酸化物半導体層乃至第３の酸化物半導体層の全ての層をＣＡＡＣ−ＯＳ膜とすることも可能である。但し、上述したように、ゲート絶縁層と接する第１の酸化物半導体層は、ゲート絶縁層の構成元素を不純物として含有することで、結晶性が低下する場合もある。また、第１の酸化物半導体層乃至第３の酸化物半導体層の全ての層が非晶質構造であってもよい。
本実施の形態で示す酸化物半導体膜は、実施の形態１又は実施の形態２の半導体装置に適用することが可能である。
（実施の形態４）
実施の形態１又は２に示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部又は全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図４（Ａ）において、基板４００１上に設けられた画素部４００２を囲むようにして、シール材４００５が設けられ、基板４００６によって封止されている。図４（Ａ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、ＩＣチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８ａ、４０１８ｂから供給されている。
図４（Ｂ）及び図４（Ｃ）において、基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、基板４００１とシール材４００５と基板４００６とによって、表示素子と共に封止されている。図４（Ｂ）及び（Ｃ）においては、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、ＩＣチップ、又は別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。図４（Ｂ）及び図４（Ｃ）においては、信号線駆動回路４００３と走査線駆動回路４００４を通して画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図４（Ｂ）及び図４（Ｃ）においては、信号線駆動回路４００３を別途形成し、基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装してもよいし、信号線駆動回路の一部又は走査線駆動回路の一部のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図４（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、図４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図４（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
なお、表示装置とは、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。すなわち、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、表示素子が封止された状態にあるパネルだけでなく、コネクター、例えばＦＰＣもしくはＴＣＰが取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、又は表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１又は２に示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流又は電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インク表示装置（電子ペーパー）など、電気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図４及び図５を用いて説明する。図５（Ａ）及び図５（Ｂ）は、図４（Ｂ）のＭ−Ｎにおける断面図に相当する。図５では表示素子として液晶素子を用いた液晶表示装置の例を示す。
液晶表示装置は、縦電界方式、又は、横電界方式を適用することができる。図５（Ａ）では、縦電界方式を採用する例を示し、図５（Ｂ）では、横電界方式の一例として、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードを採用する例を示す。
但し、表示パネルは、画素部４００２に設けられたトランジスタ４０１０が表示素子と電気的に接続して構成され、該表示素子としては表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図４及び図５で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８又はＦＰＣ４０１８ｂが有する端子と異方性導電層４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３４と同じ導電層から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電層で形成されている。
また基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図５では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図５では、トランジスタ４０１０、４０１１上には絶縁層４０３２が設けられている。
また、図５（Ｂ）では、絶縁層４０３２上に平坦化絶縁層４０４０が設けられ、第１の電極層４０３４と第２の電極層４０３１との間に絶縁層４０４２が設けられている。
トランジスタ４０１０、４０１１としては、実施の形態１又は２に示したトランジスタを適用することができる。本実施の形態では、実施の形態１で示したトランジスタ３１０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ４０１０、４０１１は、ボトムゲート構造のトランジスタである。
トランジスタ４０１０、４０１１は、電流経路（チャネル）として機能する第２の酸化物半導体層を挟んで、第２の酸化物半導体層よりもキャリア密度が低い第１の酸化物半導体層及び第３の酸化物半導体層を含む。よって、トランジスタ４０１０、４０１１は電流経路が絶縁層界面から遠ざけられた埋め込みチャネル型のトランジスタであり、高い電界効果移動度を有する。また、バックチャネル側に形成されうる界面準位の影響を低減されるとともに、トランジスタの光劣化（例えば、光負バイアス劣化）を低減された信頼性の高いトランジスタである。
また、駆動回路用のトランジスタ４０１１の酸化物半導体層のチャネル形成領域と重なる位置にさらに導電層を設けてもよい。導電層を酸化物半導体層のチャネル形成領域と重なる位置に設けることによって、トランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位が、例えばフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。
図５において、液晶素子４０１３は、第１の電極層４０３４、第２の電極層４０３１、及び液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３８、４０３３が設けられている。
図５（Ａ）では、第２の電極層４０３１は基板４００６側に設けられ、第１の電極層４０３４と第２の電極層４０３１とは液晶層４００８を介して積層する構成となっている。また、図５（Ｂ）では、液晶層４００８の下方に開口パターンを有する第２の電極層４０３１を有し、絶縁層４０４２を介して第２の電極層４０３１のさらに下方に、平板状の第１の電極層４０３４を有する。図５（Ｂ）において開口パターンを有する第２の電極層４０３１は、屈曲部や枝分かれした櫛歯状を含む形状である。第１の電極層４０３４及び第２の電極層４０３１はその電極間に電界を発生させるため、同形状で完全に重なる配置は避ける。なお、平坦化絶縁層４０４０上に接して平板状の第２の電極層４０３１を形成し、絶縁層４０４２を介して第２の電極層４０３１上に、画素電極として機能し、開口パターンを有する第１の電極層４０３４を有する構成としてもよい。
第１の電極層４０３４、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３４、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極層４０３４、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリン又はその誘導体、ポリピロール又はその誘導体、ポリチオフェン又はその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
またスペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、低分子化合物でも高分子化合物でもよい。これらの液晶材料（液晶組成物）は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶層４００８に、配向膜を用いないブルー相を発現する液晶組成物を用いてもよい。この場合、液晶層４００８と、第１の電極層４０３４及び第２の電極層４０３１とは接する構造となる。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は、液晶及びカイラル剤を混合させた液晶組成物を用いて発現させることができる。また、ブルー相が発現する温度範囲を広げるために、ブルー相を発現する液晶組成物に重合性モノマー及び重合開始剤などを添加し、高分子安定化させる処理を行って液晶層を形成することもできる。ブルー相を発現する液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。本明細書に開示する酸化物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本明細書に開示する酸化物半導体層を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本明細書に開示する酸化物半導体層を用いたトランジスタは、高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このようなトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。また、画素部においても、このようなトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
図１０に、図５に示す表示装置において、基板４００６に設けられた第２の電極層４０３１と電気的に接続するための共通接続部（パッド部）を、基板４００１上に形成する例を示す。
共通接続部は、基板４００１と基板４００６とを接着するためのシール材と重なる位置に配置され、シール材に含まれる導電性粒子を介して第２の電極層４０３１と電気的に接続される。又は、シール材と重ならない箇所（但し、画素部を除く）に共通接続部を設け、共通接続部に重なるように導電性粒子を含むペーストをシール材とは別途設けて第２の電極層４０３１と電気的に接続してもよい。
図１０（Ａ）は、共通接続部の断面図であり、図１０（Ｂ）に示す上面図のＧ１−Ｇ２に相当する。
共通電位線４９１は、ゲート絶縁層４０２０上に設けられ、図５に示すトランジスタ４０１０、４０１１のソース電極層又はドレイン電極層と同じ材料及び同じ工程で作製される。
また、共通電位線４９１は、絶縁層４０３２で覆われ、絶縁層４０３２は、共通電位線４９１と重なる位置に複数の開口部を有している。この開口部は、トランジスタ４０１０のソース電極層又はドレイン電極層の一方と、第１の電極層４０３４とを接続するコンタクトホールと同じ工程で作製される。
また、共通電極４９２は、絶縁層４０３２上に設けられ、接続端子電極４０１５や、画素部の第１の電極層４０３４と同じ材料及び同じ工程で作製される。
このように、画素部４００２のスイッチング素子の作製工程と共通させて共通接続部を作製することができる。
共通電極４９２は、シール材に含まれる導電性粒子と接触する電極であり、基板４００６の第２の電極層４０３１と電気的に接続が行われる。
また、図１０（Ｃ）に示すように、共通電位線４９１を、トランジスタ４０１０、４０１１のゲート電極層と同じ材料、同じ工程で作製してもよい。
図１０（Ｃ）に示す共通接続部において、共通電位線４９１は、ゲート絶縁層４０２０及び絶縁層４０３２の下層に設けられ、ゲート絶縁層４０２０及び絶縁層４０３２は、共通電位線４９１と重なる位置に複数の開口部を有する。該開口部は、トランジスタ４０１０のソース電極層又はドレイン電極層の一方と第１の電極層４０３４とを接続するコンタクトホールと同じ工程で絶縁層４０３２をエッチングした後、さらにゲート絶縁層４０２０を選択的にエッチングすることで形成される。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。本実施の形態では、発光素子として有機ＥＬ素子を用いる例を示す。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図６（Ａ）（Ｂ）、及び図１１に表示素子として発光素子を用いた発光装置の例を示す。
図６（Ａ）は発光装置の平面図であり、図６（Ａ）中の一点鎖線Ｓ１−Ｔ１、Ｓ２−Ｔ２、及びＳ３−Ｔ３で切断した断面が図６（Ｂ）に相当する。また、図１１は、図６（Ａ）の一点鎖線Ｓ４−Ｔ４で切断した断面図に相当する。なお、図６（Ａ）の平面図においては、電界発光層５４２及び第２の電極層５４３は省略してあり図示していない。
図６に示す発光装置は、基板５００上に、トランジスタ５１０、容量素子５２０、配線層交差部５３０を有しており、トランジスタ５１０は発光素子５４０と電気的に接続している。なお、図６は基板５００を通過して発光素子５４０からの光を取り出す、下面射出型構造の発光装置である。
トランジスタ５１０としては、実施の形態１又は２に示したトランジスタを適用することができる。本実施の形態では、実施の形態２で示したトランジスタ３３０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ５１０は、ボトムゲート構造のトランジスタである。
トランジスタ５１０はゲート電極層５１１ａ、５１１ｂ、ゲート絶縁層５０１、５０２、第１の酸化物半導体層５１２ａ、ｎ型の第２の酸化物半導体層５１２ｂ及び第３の酸化物半導体層５１２ｃを含む酸化物半導体積層５１２、ソース電極層又はドレイン電極層として機能する導電層５１３ａ、５１３ｂを含む。また、トランジスタ５１０上には絶縁層５２５が形成されている。
容量素子５２０は、導電層５２１ａ、５２１ｂ、ゲート絶縁層５０１、５０２、第１の酸化物半導体層５２２ａ、ｎ型の第２の酸化物半導体層５２２ｂ、第３の酸化物半導体層５２２ｃを含む酸化物半導体積層５２２、導電層５２３を含み、導電層５２１ａ、５２１ｂと導電層５２３とで、ゲート絶縁層５０１、５０２及び酸化物半導体積層５２２を挟む構成とすることで容量を形成する。
配線層交差部５３０は、ゲート電極層５１１ａ、５１１ｂと、導電層５３３との交差部であり、ゲート電極層５１１ａ、５１１ｂと、導電層５３３とは、間にゲート絶縁層５０１、５０２を介して交差する。
本実施の形態においては、ゲート電極層５１１ａ及び導電層５２１ａとして膜厚３０ｎｍのチタン膜を用い、ゲート電極層５１１ｂ及び導電層５２１ｂとして膜厚２００ｎｍの銅膜を用いる。よって、ゲート電極層はチタン膜と銅膜との積層構造となる。
トランジスタ５１０は、電流経路（チャネル）として機能する第２の酸化物半導体層を挟んで、第２の酸化物半導体層よりもキャリア密度が低い第１の酸化物半導体層及び第３の酸化物半導体層を含む。よって、トランジスタ５１０は電流経路が絶縁層界面から遠ざけられた埋め込みチャネル型のトランジスタであり、高い電界効果移動度を有する。また、バックチャネル側に形成されうる界面準位の影響を低減されるとともに、トランジスタの光劣化（例えば、光負バイアス劣化）を低減された信頼性の高いトランジスタである。
また、トランジスタ５１０は、ゲート絶縁層５０２としてアンモニアの含有量の低減された銅のバリア膜として機能する第１の窒素を含むシリコン膜、厚膜（例えば、膜厚３００ｎｍ）の膜中欠陥の低減された第２の窒素を含むシリコン膜、水素濃度の低減された第３の窒素を含むシリコン膜の積層構造を含み、ゲート絶縁層５０１として酸化物絶縁層を有するトランジスタである。このような構成とすることで、トランジスタ５１０の電気特性を良好とすることができ、またトランジスタ５１０の静電破壊を防止することができる。よって、信頼性の高い半導体装置を歩留まりよく提供することが可能となる。
トランジスタ５１０、容量素子５２０、及び配線層交差部５３０上には層間絶縁層５０４が形成され、層間絶縁層５０４上において発光素子５４０と重畳する領域にカラーフィルタ層５０５が設けられている。層間絶縁層５０４及びカラーフィルタ層５０５上には平坦化絶縁層として機能する絶縁層５０６が設けられている。
絶縁層５０６上に第１の電極層５４１、電界発光層５４２、第２の電極層５４３の順に積層した積層構造を含む発光素子５４０が設けられている。発光素子５４０とトランジスタ５１０とは、導電層５１３ａに達する絶縁層５０６及び層間絶縁層５０４に形成された開口において、第１の電極層５４１及び導電層５１３ａが接することによって電気的に接続されている。なお、第１の電極層５４１の一部及び該開口を覆うように隔壁５０７が設けられている。
絶縁層５０６には膜厚１５００ｎｍの感光性のアクリル膜、隔壁５０７には膜厚１５００ｎｍの感光性のポリイミド膜を用いることができる。
カラーフィルタ層５０５としては、例えば有彩色の透光性樹脂を用いることができる。有彩色の透光性樹脂としては、感光性、非感光性の有機樹脂を用いることができるが、感光性の有機樹脂層を用いるとレジストマスク数を削減することができるため、工程が簡略化し好ましい。
有彩色は、黒、灰、白などの無彩色を除く色であり、カラーフィルタ層は、着色された有彩色の光のみを透過する材料で形成される。有彩色としては、赤色、緑色、青色などを用いることができる。また、シアン、マゼンダ、イエロー（黄）などを用いてもよい。着色された有彩色の光のみを透過するとは、カラーフィルタ層における透過光は、その有彩色の光の波長にピークを有するということである。カラーフィルタ層は、含ませる着色材料の濃度と光の透過率の関係に考慮して、最適な膜厚を適宜制御するとよい。例えば、カラーフィルタ層５０５の膜厚は１５００ｎｍ以上２０００ｎｍ以下とすればよい。
隔壁５０７は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層５４１上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層５４２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでもよい。
発光素子５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層５４３及び隔壁５０７上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
また、発光素子５４０に酸素、水素、水分、二酸化炭素等が侵入しないように、発光素子５４０を覆う有機化合物を含む層を蒸着法により形成してもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能である。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子又は第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものである。カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、平坦化絶縁層として機能する絶縁層５０６は、アクリル樹脂、ポリイミド、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の低誘電率材料（ｌｏｗ−ｋ材料）を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層５０６を形成してもよい。
絶縁層５０６の形成法は、特に限定されず、その材料に応じて、スパッタリング法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いることができる。
第１の電極層５４１、第２の電極層５４３としては、図５に示す表示装置の第１の電極層４０３４、第２の電極層４０３１と同様の材料を適用することができる。
本実施の形態においては、図６に示す発光装置は下面射出型なので、第１の電極層５４１は透光性、第２の電極層５４３は反射性を有する。よって、第１の電極層５４１に金属膜を用いる場合は透光性を保てる程度膜厚を薄く、第２の電極層５４３に透光性を有する導電層を用いる場合は、反射性を有する導電層を積層するとよい。
また、駆動回路保護用の保護回路を設けてもよい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１又は２で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態５）
実施の形態１又は２に示したトランジスタを用いて、対象物の情報を読み取るイメージセンサ機能を有する半導体装置を作製することができる。
図７（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図７（Ａ）はフォトセンサの等価回路であり、図７（Ｂ）はフォトセンサの一部を示す断面図である。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレインの他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。トランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォトセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体層を用いるトランジスタと明確に判明できるように、酸化物半導体層を用いるトランジスタの記号には「ＯＳ」と記載している。図７（Ａ）において、トランジスタ６４０、トランジスタ６５６は実施の形態１又は２に示したトランジスタが適用でき、酸化物半導体層を用いるトランジスタである。本実施の形態では、実施の形態１で示したトランジスタ３１０と同様な構造を有するトランジスタを適用する例を示す。トランジスタ６４０は、ボトムゲート構造のトランジスタである。
図７（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０に示す断面図であり、絶縁表面を有する基板６０１（素子基板）上に、センサとして機能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられている。
トランジスタ６４０上には絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４が設けられている。フォトダイオード６０２は、層間絶縁層６３３上に形成された電極層６４１ｂと、電極層６４１ｂ上に順に積層された第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃと、層間絶縁層６３４上に設けられ、第１乃至第３の半導体膜を介して電極層６４１ｂと電気的に接続する電極層６４２と、電極層６４１ｂと同じ層に設けられ、電極層６４２と電気的に接続する電極層６４１ａと、を有している。
電極層６４１ｂは、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、電極層６４２は電極層６４１ａを介して導電層６４５と電気的に接続している。導電層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体膜６０６ａとしてｐ型の導電型を有する半導体膜と、第２半導体膜６０６ｂとして高抵抗な半導体膜（ｉ型半導体膜）、第３半導体膜６０６ｃとしてｎ型の導電型を有する半導体膜を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体膜６０６ａはｐ型半導体膜であり、ｐ型を付与する不純物元素を含むアモルファスシリコン膜により形成することができる。第１半導体膜６０６ａの形成には１３族の不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第１半導体膜６０６ａの膜厚は１０ｎｍ以上５０ｎｍ以下となるよう形成することが好ましい。
第２半導体膜６０６ｂは、ｉ型半導体膜（真性半導体膜）であり、アモルファスシリコン膜により形成する。第２半導体膜６０６ｂの形成には、半導体材料ガスを用いて、アモルファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体膜６０６ｂの形成は、ＬＰＣＶＤ法、気相成長法、スパッタリング法等により行ってもよい。第２半導体膜６０６ｂの膜厚は２００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体膜６０６ｃは、ｎ型半導体膜であり、ｎ型を付与する不純物元素を含むアモルファスシリコン膜により形成する。第３半導体膜６０６ｃの形成には、１５族の不純物元素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッタリング法等を用いればよい。第３半導体膜６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以下となるよう形成することが好ましい。
また、第１半導体膜６０６ａ、第２半導体膜６０６ｂ、及び第３半導体膜６０６ｃは、アモルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半導体を用いて形成してもよい。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型のフォトダイオードはｐ型の半導体膜側を受光面とする方がよい特性を示す。ここでは、ｐｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２が受ける光を電気信号に変換する例を示す。また、受光面とした半導体膜側とは逆の導電型を有する半導体膜側からの光は外乱光となるため、電極層は遮光性を有する導電層を用いるとよい。また、ｎ型の半導体膜側を受光面として用いることもできる。
トランジスタ６４０は、電流経路（チャネル）として機能する第２の酸化物半導体層を挟んで、第２の酸化物半導体層よりもキャリア密度が低い第１の酸化物半導体層及び第３の酸化物半導体層を含む。よって、トランジスタ６４０は電流経路が絶縁層界面から遠ざけられた埋め込みチャネル型のトランジスタであり、高い電界効果移動度を有する。また、バックチャネル側に形成されうる界面準位の影響を低減されるとともに、トランジスタの光劣化（例えば、光負バイアス劣化）を低減された信頼性の高いトランジスタである。
絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４としては、絶縁性材料を用いて、その材料に応じて、スパッタリング法、プラズマＣＶＤ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷等を用いて形成することができる。
層間絶縁層６３３、６３４としては、表面凹凸を低減するため平坦化絶縁層として機能する絶縁層が好ましい。層間絶縁層６３３、６３４としては、例えばポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いることができる。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、テレビジョン装置（テレビ、又はテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、遊技機（パチンコ機、スロットマシン等）、ゲーム筐体が挙げられる。これらの電子機器の具体例を図８に示す。
図８（Ａ）は、表示部を有するテーブル９０００を示している。テーブル９０００は、筐体９００１に表示部９００３が組み込まれており、表示部９００３により映像を表示することが可能である。なお、４本の脚部９００２により筐体９００１を支持した構成を示している。また、電力供給のための電源コード９００５を筐体９００１に有している。
上記実施の形態のいずれかに示す半導体装置は、表示部９００３に用いることが可能であり、電子機器に高い信頼性を付与することができる。
表示部９００３は、タッチ入力機能を有しており、テーブル９０００の表示部９００３に表示された表示ボタン９００４を指などで触れることで、画面操作や、情報を入力することができ、また他の家電製品との通信を可能とする、又は制御を可能とすることで、画面操作により他の家電製品をコントロールする制御装置としてもよい。例えば、実施の形態３に示したイメージセンサ機能を有する半導体装置を用いれば、表示部９００３にタッチ入力機能を持たせることができる。
また、筐体９００１に設けられたヒンジによって、表示部９００３の画面を床に対して垂直に立てることもでき、テレビジョン装置としても利用できる。狭い部屋においては、大きな画面のテレビジョン装置は設置すると自由な空間が狭くなってしまうが、テーブルに表示部が内蔵されていれば、部屋の空間を有効に利用することができる。
図８（Ｂ）は、テレビジョン装置９１００を示している。テレビジョン装置９１００は、筐体９１０１に表示部９１０３が組み込まれており、表示部９１０３により映像を表示することが可能である。なお、ここではスタンド９１０５により筐体９１０１を支持した構成を示している。
テレビジョン装置９１００の操作は、筐体９１０１が備える操作スイッチや、別体のリモコン操作機９１１０により行うことができる。リモコン操作機９１１０が備える操作キー９１０９により、チャンネルや音量の操作を行うことができ、表示部９１０３に表示される映像を操作することができる。また、リモコン操作機９１１０に、当該リモコン操作機９１１０から出力する情報を表示する表示部９１０７を設ける構成としてもよい。
図８（Ｂ）に示すテレビジョン装置９１００は、受信機やモデムなどを備えている。テレビジョン装置９１００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線又は無線による通信ネットワークに接続することにより、一方向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
上記実施の形態のいずれかに示す半導体装置は、表示部９１０３、９１０７に用いることが可能であり、テレビジョン装置、及びリモコン操作機に高い信頼性を付与することができる。
図８（Ｃ）はコンピュータであり、本体９２０１、筐体９２０２、表示部９２０３、キーボード９２０４、外部接続ポート９２０５、ポインティングデバイス９２０６等を含む。
上記実施の形態のいずれかに示す半導体装置は、表示部９２０３に用いることが可能であり、コンピュータに高い信頼性を付与することができる。
図９（Ａ）及び図９（Ｂ）は２つ折り可能なタブレット型端末である。図９（Ａ）は、開いた状態であり、タブレット型端末は、筐体９６３０、表示部９６３１ａ、表示部９６３１ｂ、表示モード切り替えスイッチ９０３４、電源スイッチ９０３５、省電力モード切り替えスイッチ９０３６、留め具９０３３、操作スイッチ９０３８、を有する。
上記実施の形態のいずれかに示す半導体装置は、表示部９６３１ａ、表示部９６３１ｂに用いることが可能であり、信頼性の高いタブレット型端末とすることが可能となる。
表示部９６３１ａは、一部をタッチパネルの領域９６３２ａとすることができ、表示された操作キー９６３８にふれることでデータ入力をすることができる。なお、表示部９６３１ａにおいては、一例として半分の領域が表示のみの機能を有する構成、もう半分の領域がタッチパネルの機能を有する構成を示しているが該構成に限定されない。表示部９６３１ａの全ての領域がタッチパネルの機能を有する構成としても良い。例えば、表示部９６３１ａの全面をキーボードボタン表示させてタッチパネルとし、表示部９６３１ｂを表示画面として用いることができる。
また、表示部９６３１ｂにおいても表示部９６３１ａと同様に、表示部９６３１ｂの一部をタッチパネルの領域９６３２ｂとすることができる。また、タッチパネルのキーボード表示切り替えボタン９６３９が表示されている位置に指やスタイラスなどでふれることで表示部９６３１ｂにキーボードボタン表示することができる。
また、タッチパネルの領域９６３２ａとタッチパネルの領域９６３２ｂに対して同時にタッチ入力することもできる。
また、表示モード切り替えスイッチ９０３４は、縦表示又は横表示などの表示の向きを切り替え、白黒表示やカラー表示の切り替えなどを選択できる。省電力モード切り替えスイッチ９０３６は、タブレット型端末に内蔵している光センサで検出される使用時の外光の光量に応じて表示の輝度を最適なものとすることができる。タブレット型端末は光センサだけでなく、ジャイロ、加速度センサ等の傾きを検出するセンサなどの他の検出装置を内蔵させてもよい。
また、図９（Ａ）では表示部９６３１ｂと表示部９６３１ａの表示面積が同じ例を示しているが特に限定されず、一方のサイズともう一方のサイズが異なっていてもよく、表示の品質も異なっていてもよい。例えば一方が他方よりも高精細な表示を行える表示パネルとしてもよい。
図９（Ｂ）は、閉じた状態であり、タブレット型端末は、筐体９６３０、太陽電池９６３３、充放電制御回路９６３４を有する。なお、図９（Ｂ）では充放電制御回路９６３４の一例としてバッテリー９６３５、ＤＣＤＣコンバータ９６３６を有する構成について示している。
なお、タブレット型端末は２つ折り可能なため、未使用時に筐体９６３０を閉じた状態にすることができる。従って、表示部９６３１ａ、表示部９６３１ｂを保護できるため、耐久性に優れ、長期使用の観点からも信頼性の優れたタブレット型端末を提供できる。
また、この他にも図９（Ａ）及び図９（Ｂ）に示したタブレット型端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報をタッチ入力操作又は編集するタッチ入力機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。
タブレット型端末の表面に装着された太陽電池９６３３によって、電力をタッチパネル、表示部、又は映像信号処理部等に供給することができる。なお、太陽電池９６３３は、筐体９６３０の片面又は両面に設けることができ、バッテリー９６３５の充電を効率的に行うことができる。なおバッテリー９６３５としては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図９（Ｂ）に示す充放電制御回路９６３４の構成、及び動作について図９（Ｃ）にブロック図を示し説明する。図９（Ｃ）には、太陽電池９６３３、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３、表示部９６３１について示しており、バッテリー９６３５、ＤＣＤＣコンバータ９６３６、コンバータ９６３７、スイッチＳＷ１乃至ＳＷ３が、図９（Ｂ）に示す充放電制御回路９６３４に対応する箇所となる。
まず外光により太陽電池９６３３により発電がされる場合の動作の例について説明する。太陽電池で発電した電力は、バッテリー９６３５を充電するための電圧となるようＤＣＤＣコンバータ９６３６で昇圧又は降圧がなされる。そして、表示部９６３１の動作に太陽電池９６３３からの電力が用いられる際にはスイッチＳＷ１をオンにし、コンバータ９６３７で表示部９６３１に必要な電圧に昇圧又は降圧をすることとなる。また、表示部９６３１での表示を行わない際には、ＳＷ１をオフにし、ＳＷ２をオンにしてバッテリー９６３５の充電を行う構成とすればよい。
なお太陽電池９６３３については、発電手段の一例として示したが、特に限定されず、圧電素子（ピエゾ素子）や熱電変換素子（ペルティエ素子）などの他の発電手段によるバッテリー９６３５の充電を行う構成であってもよい。例えば、無線（非接触）で電力を送受信して充電する無接点電力伝送モジュールや、また他の充電手段を組み合わせて行う構成としてもよい。
本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
３１０ トランジスタ
３２０ トランジスタ
３３０ トランジスタ
４００ 基板
４０２ ゲート電極層
４０３ 第１のゲート絶縁層
４０３ａ ゲート絶縁層
４０３ｂ ゲート絶縁層
４０３ｃ ゲート絶縁層
４０４ ゲート絶縁層
４０４ａ ゲート絶縁層
４０４ｂ ゲート絶縁層
４０６ 第２のゲート絶縁層
４０７ａ 酸化物半導体膜
４０７ｂ 酸化物半導体膜
４０７ｃ 酸化物半導体膜
４０８ 酸化物半導体積層
４０８ａ 第１の酸化物半導体層
４０８ｂ 第２の酸化物半導体層
４０８ｃ 第３の酸化物半導体層
４０９ 酸化物半導体積層
４０９ｃ 第３の酸化物半導体層
４１０ａ ソース電極層
４１０ｂ ドレイン電極層
４１２ 絶縁層
４１２ａ 絶縁層
４１２ｂ 絶縁層
４９１ 共通電位線
４９２ 共通電極
５００ 基板
５０１ ゲート絶縁層
５０２ ゲート絶縁層
５０４ 層間絶縁層
５０５ カラーフィルタ層
５０６ 絶縁層
５０７ 隔壁
５１０ トランジスタ
５１１ａ ゲート電極層
５１１ｂ ゲート電極層
５１２ 酸化物半導体積層
５１２ａ 第１の酸化物半導体層
５１２ｂ 第２の酸化物半導体層
５１２ｃ 第３の酸化物半導体層
５１３ａ 導電層
５１３ｂ 導電層
５２０ 容量素子
５２１ａ 導電層
５２１ｂ 導電層
５２２ 酸化物半導体積層
５２２ａ 第１の酸化物半導体層
５２２ｂ 第２の酸化物半導体層
５２２ｃ 第３の酸化物半導体層
５２３ 導電層
５２５ 絶縁層
５３０ 配線層交差部
５３３ 導電層
５４０ 発光素子
５４１ 電極層
５４２ 電界発光層
５４３ 電極層
６０１ 基板
６０２ フォトダイオード
６０６ａ 半導体膜
６０６ｂ 半導体膜
６０６ｃ 半導体膜
６０８ 接着層
６１３ 基板
６３２ 絶縁層
６３３ 層間絶縁層
６３４ 層間絶縁層
６４０ トランジスタ
６４１ａ 電極層
６４１ｂ 電極層
６４２ 電極層
６４３ 導電層
６４５ 導電層
６５６ トランジスタ
６５８ フォトダイオードリセット信号線
６５９ ゲート信号線
６７１ フォトセンサ出力信号線
６７２ フォトセンサ基準信号線
２０００ 基板
２００１ スパッタリング粒子
２００２ スパッタリングターゲット
２００３ チャンバー
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ ゲート絶縁層
４０３１ 電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３４ 電極層
４０３５ スペーサ
４０３８ 絶縁層
４０４０ 平坦化絶縁層
４０４２ 絶縁層
９０００ テーブル
９００１ 筐体
９００２ 脚部
９００３ 表示部
９００４ 表示ボタン
９００５ 電源コード
９０３３ 留め具
９０３４ スイッチ
９０３５ 電源スイッチ
９０３６ スイッチ
９０３８ 操作スイッチ
９１００ テレビジョン装置
９１０１ 筐体
９１０３ 表示部
９１０５ スタンド
９１０７ 表示部
９１０９ 操作キー
９１１０ リモコン操作機
９２０１ 本体
９２０２ 筐体
９２０３ 表示部
９２０４ キーボード
９２０５ 外部接続ポート
９２０６ ポインティングデバイス
９６３０ 筐体
９６３１ 表示部
９６３１ａ 表示部
９６３１ｂ 表示部
９６３２ａ 領域
９６３２ｂ 領域
９６３３ 太陽電池
９６３４ 充放電制御回路
９６３５ バッテリー
９６３６ ＤＣＤＣコンバータ
９６３７ コンバータ
９６３８ 操作キー
９６３９ ボタン

Claims (5)

  1. 第１の酸化物絶縁層と、
    前記第１の酸化物絶縁層上の酸化物半導体積層と、
    前記酸化物半導体積層上の第２の酸化物絶縁層と、
    前記酸化物半導体積層と重なる領域を有するゲート電極層と、
    前記酸化物半導体積層と電気的に接続されたソース電極層及びドレイン電極層とを有し、
    前記酸化物半導体積層は、第１の酸化物半導体層と、前記第１の酸化物半導体層上に接する第２の酸化物半導体層と、前記第２の酸化物半導体層上に接する第３の酸化物半導体層とを有し、
    前記第２の酸化物半導体層のフェルミ準位と伝導帯下端との差は、前記第１の酸化物半導体層のフェルミ準位と伝導帯下端との差よりも小さく、
    前記第２の酸化物半導体層のフェルミ準位と伝導帯下端との差は、前記第３の酸化物半導体層のフェルミ準位と伝導帯下端との差よりも小さく、
    前記第３の酸化物半導体層は、前記第１の酸化物半導体層の側面と接する領域と、前記第２の酸化物半導体層の側面と接する領域とを有することを特徴とする半導体装置。
  2. 第１の窒化物絶縁層と、
    前記第１の窒化物絶縁層上の第１の酸化物絶縁層と、
    前記第１の酸化物絶縁層上の酸化物半導体積層と、
    前記酸化物半導体積層上の第２の酸化物絶縁層と、
    前記第２の酸化物絶縁層上の第２の窒化物絶縁層と、
    前記酸化物半導体積層と重なる領域を有するゲート電極層と、
    前記酸化物半導体積層と電気的に接続されたソース電極層及びドレイン電極層とを有し、
    前記酸化物半導体積層は、第１の酸化物半導体層と、前記第１の酸化物半導体層上に接する第２の酸化物半導体層と、前記第２の酸化物半導体層上に接する第３の酸化物半導体層とを有し、
    前記第２の酸化物半導体層のフェルミ準位と伝導帯下端との差は、前記第１の酸化物半導体層のフェルミ準位と伝導帯下端との差よりも小さく、
    前記第２の酸化物半導体層のフェルミ準位と伝導帯下端との差は、前記第３の酸化物半導体層のフェルミ準位と伝導帯下端との差よりも小さく、
    前記第３の酸化物半導体層は、前記第１の酸化物半導体層の側面と接する領域と、前記第２の酸化物半導体層の側面と接する領域とを有することを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記第２の酸化物半導体層は、ｎ型の導電性を付与する不純物を有することを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記第１の酸化物半導体層及び前記第３の酸化物半導体層は、ｉ型の酸化物半導体層であることを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記第３の酸化物半導体層は、インジウムを有することを特徴とする半導体装置。
JP2013123308A 2012-06-15 2013-06-12 半導体装置 Expired - Fee Related JP6227287B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013123308A JP6227287B2 (ja) 2012-06-15 2013-06-12 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012136437 2012-06-15
JP2012136437 2012-06-15
JP2013123308A JP6227287B2 (ja) 2012-06-15 2013-06-12 半導体装置

Publications (3)

Publication Number Publication Date
JP2014017477A JP2014017477A (ja) 2014-01-30
JP2014017477A5 JP2014017477A5 (ja) 2016-07-28
JP6227287B2 true JP6227287B2 (ja) 2017-11-08

Family

ID=49755063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013123308A Expired - Fee Related JP6227287B2 (ja) 2012-06-15 2013-06-12 半導体装置

Country Status (3)

Country Link
US (4) US8901557B2 (ja)
JP (1) JP6227287B2 (ja)
KR (1) KR102105519B1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
EP2880690B1 (en) * 2012-08-03 2019-02-27 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device with oxide semiconductor stacked film
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI761605B (zh) 2012-09-14 2022-04-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9287411B2 (en) 2012-10-24 2016-03-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190527B2 (en) 2013-02-13 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
JP2015053477A (ja) 2013-08-05 2015-03-19 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6384822B2 (ja) * 2013-11-07 2018-09-05 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ及びその製造方法
KR102386362B1 (ko) 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6523695B2 (ja) * 2014-02-05 2019-06-05 株式会社半導体エネルギー研究所 半導体装置
CN111524967B (zh) * 2014-02-21 2024-07-12 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
TWI588978B (zh) * 2014-08-18 2017-06-21 群創光電股份有限公司 薄膜電晶體及顯示面板
US9647132B2 (en) * 2015-01-30 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
CN114512547A (zh) * 2015-02-12 2022-05-17 株式会社半导体能源研究所 氧化物半导体膜及半导体装置
US9842938B2 (en) * 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
JP2017041536A (ja) * 2015-08-20 2017-02-23 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
JP6780649B2 (ja) * 2015-09-30 2020-11-04 大日本印刷株式会社 放射線画像形成装置
JP6495808B2 (ja) * 2015-11-17 2019-04-03 株式会社東芝 酸化物半導体及び半導体装置
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
WO2017103723A1 (ja) * 2015-12-15 2017-06-22 株式会社半導体エネルギー研究所 トランジスタ、半導体装置、電子機器およびトランジスタの作製方法
JP7020783B2 (ja) 2016-02-03 2022-02-16 株式会社半導体エネルギー研究所 撮像装置
KR102734238B1 (ko) * 2016-03-04 2024-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
WO2017178912A1 (en) 2016-04-13 2017-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
TWI626526B (zh) * 2016-04-22 2018-06-11 Susa Inc mouse
TWI771281B (zh) * 2016-07-11 2022-07-21 日商半導體能源硏究所股份有限公司 金屬氧化物及包括該金屬氧化物的半導體裝置
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
TWI778959B (zh) * 2017-03-03 2022-10-01 日商半導體能源硏究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9953977B1 (en) 2017-04-13 2018-04-24 International Business Machines Corporation FinFET semiconductor device
US20190326268A1 (en) * 2018-04-19 2019-10-24 Innolux Corporation Electronic device
KR102619290B1 (ko) * 2018-12-04 2023-12-28 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치
US11849584B2 (en) 2019-01-25 2023-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of semiconductor device, and operation method of semiconductor device
JP2024163588A (ja) * 2023-05-12 2024-11-22 株式会社ジャパンディスプレイ 半導体装置

Family Cites Families (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
TWI372413B (en) * 2004-09-24 2012-09-11 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same, and electric appliance
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
US20090278121A1 (en) * 2008-05-08 2009-11-12 Tpo Displays Corp. System for displaying images and fabrication method thereof
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5345359B2 (ja) 2008-09-18 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
CN102023440B (zh) * 2009-09-15 2012-07-04 群康科技(深圳)有限公司 触控屏幕及其制造方法
JP5503667B2 (ja) * 2009-11-27 2014-05-28 株式会社日立製作所 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
WO2011081009A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8879010B2 (en) * 2010-01-24 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
KR102276768B1 (ko) 2010-04-02 2021-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101977152B1 (ko) 2010-04-02 2019-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10570113B2 (en) 2010-04-09 2020-02-25 Semiconductor Energy Laboratory Co., Ltd. Aromatic amine derivative, light-emitting element, light-emitting device, electronic device, and lighting device
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR20140002616A (ko) * 2010-08-20 2014-01-08 어플라이드 머티어리얼스, 인코포레이티드 수소 미함유 실리콘 함유 유전체막을 형성하기 위한 방법들
TWI416387B (zh) * 2010-08-24 2013-11-21 Au Optronics Corp 觸控面板
US8797487B2 (en) 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20190039345A (ko) 2011-06-17 2019-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
KR102932705B1 (ko) 2012-04-13 2026-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102071545B1 (ko) 2012-05-31 2020-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN104335353B (zh) * 2012-06-06 2017-04-05 株式会社神户制钢所 薄膜晶体管
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) * 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
US10483406B2 (en) 2019-11-19
US20150187949A1 (en) 2015-07-02
US8901557B2 (en) 2014-12-02
US9490369B2 (en) 2016-11-08
US9847430B2 (en) 2017-12-19
KR20130141379A (ko) 2013-12-26
US20170054031A1 (en) 2017-02-23
JP2014017477A (ja) 2014-01-30
KR102105519B1 (ko) 2020-04-29
US20130334523A1 (en) 2013-12-19
US20180108785A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
JP7675141B2 (ja) 表示装置
JP7521092B2 (ja) 表示装置
JP7693910B2 (ja) 半導体装置
JP6227287B2 (ja) 半導体装置
JP6567150B2 (ja) 半導体装置
JP6134598B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160608

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170425

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171011

R150 Certificate of patent or registration of utility model

Ref document number: 6227287

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees