JP6286780B2 - 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス - Google Patents

無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス Download PDF

Info

Publication number
JP6286780B2
JP6286780B2 JP2016159361A JP2016159361A JP6286780B2 JP 6286780 B2 JP6286780 B2 JP 6286780B2 JP 2016159361 A JP2016159361 A JP 2016159361A JP 2016159361 A JP2016159361 A JP 2016159361A JP 6286780 B2 JP6286780 B2 JP 6286780B2
Authority
JP
Japan
Prior art keywords
layer
substrate
support substrate
silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016159361A
Other languages
English (en)
Other versions
JP2016219833A (ja
Inventor
ディディエ ランドル，
ディディエ ランドル，
ルチアナ カペロ，
ルチアナ カペロ，
エリック デスボネッツ，
エリック デスボネッツ，
クリストフ フィグエ，
クリストフ フィグエ，
オレグ コノンチュク，
オレグ コノンチュク，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of JP2016219833A publication Critical patent/JP2016219833A/ja
Application granted granted Critical
Publication of JP6286780B2 publication Critical patent/JP6286780B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Recrystallisation Techniques (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、支持基板上に電子構成要素を支持する半導体層を備える、無線周波数用途又は電力用途のための電子装置と、そのような装置を製造するためのプロセスとに関するものである。
マイクロ電子装置の作製は、特に無線周波数又は電力の分野における用途のために、高い電気抵抗率及び優れた熱伝導率を有する支持基板上に構成要素を配設することを要求する。
実際、高い抵抗率は、トランジスタ間の高周波相互作用（寄生効果を引き起こす基板内への力線侵入）を制限することを可能にする。
優れた熱伝導率は、高周波又は高電力装置動作によって生成された熱を排出するために必要である。
既知の解決法によれば、これらの装置は、ＳＯＩ（用語「Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ」の頭字語）型基板上に作製されてもよく、シリコン支持基板（又はそのシリコン支持基板の一部）は高抵抗性である。
この手法に関して、文献ＵＳ２００９／３２１，８７３号は、シリコン支持基板と、高抵抗性シリコンの層と、酸化シリコンの層と、構成要素が形成されるシリコンの薄層とを連続的に備える構造を記載する。
文献ＵＳ２００７／０３２，０４０号は、３０００オーム・ｃｍよりも大きい電気抵抗率を有するシリコン支持基板と、酸化シリコンの層と、構成要素が形成されるシリコンの薄層とを備えるＳＯＩ基板を記載する。
しかしながら、これらの基板は、特に、不十分な熱導体である酸化シリコン（ＳｉＯ２）の比較的厚い層の存在に起因して、低い熱伝導率を有するという欠点を伴う。
そのようなＳＯＩ基板の熱伝導率は、酸化物の厚さが約５０ｎｍを超えるので、それゆえ、およそ１Ｗ／ｍ Ｋから２Ｗ／ｍ Ｋまでの、この酸化シリコンの伝導率によって制限されることがあり、その伝導率は、意図された用途に対して不十分である。
第２の既知の解決法によれば、構成要素は、第１の基板、例えばシリコン基板上に作製されてもよく、構成要素の作製の後にその構成要素は、およそ１０１４オーム・ｃｍの電気抵抗率を有する材料であるサファイアでできた最終的な支持基板上に移し替えられてもよい。
そのようなアプローチは、例えば文献ＵＳ６，９４４，３７５号に示される。
しかしながら、サファイアは３０Ｗ／ｍ Ｋから４０Ｗ／ｍ Ｋまでの熱伝導率を有し、その熱伝導率は、意図された用途に対して改善するための余地があると考えられる。
酸化物層は、接合を容易にするために、構成要素を支持する層とサファイア基板との間に挿入される。
しかしながら、上記で説明したように、この酸化物層は、サファイア基板内の熱放散を阻止する熱障壁を形成し得る。
その上、サファイア基板は、特に１５０ｍｍよりも大きい直径の場合、比較的費用がかかる。
従って、本発明の１つの目的は、無線周波数用途又は電力用途のための装置用の支持基板を提供することである。
より詳細には、この支持基板は、高い電気抵抗率、すなわち３０００オーム・ｃｍよりも大きい電気抵抗率と、シリコンの（好適には３０Ｗ／ｍ Ｋよりも大きい）熱伝導率と少なくとも同様に優れた熱伝導率との両方を有してもよく、更に、サファイアよりも費用がかからない。
この基板は、大型ウェハ、すなわち、典型的には１５０ｍｍよりも大きい直径を有するウェハを形成するために製造されるのに適しているべきである。
この支持基板はまた、装置の製造プロセスにも適しているべきであり、特に、規定されたプロセスに従って（特に、熱膨張係数及び温度耐性の点において）要求された熱的特性を有する。
本発明は、支持基板上に電子構成要素を支持する半導体層を備える、無線周波数用途又は電力用途のための電子装置において、支持基板が、少なくとも３０Ｗ／ｍ Ｋの熱伝導率を有するベース層と、少なくとも５μｍの厚さを有する表面層とを含み、表面層が、少なくとも３０００オーム・ｃｍの電気抵抗率及び少なくとも３０Ｗ／ｍ Ｋの熱伝導率を有することを特徴とする、電子装置に関するものである。
表面層は、ベース層と半導体層との間にある。
本発明の実施形態によれば、支持基板は、シリコンベース基板上に５μｍよりも大きい厚さを有するＡｌＮ、アルミナ又は非晶質ダイヤモンドライクカーボンの表面層を含む、二重層基板である。
本発明の実施形態によれば、支持基板は、５μｍよりも大きい厚さを有する多孔性表面領域を含むシリコン基板である。
本発明の実施形態によれば、支持基板は、５μｍよりも大きい厚さを有するＡｌＮ又はアルミナ被覆で包まれたアルミニウム基板である。
本発明の実施形態によれば、支持基板は、１０１５ａｔ／ｃｍ３よりも高い濃度で金をドープされた表面領域であって、５μｍよりも大きい厚さを有する表面領域を含む、シリコン基板である。
構成要素を支持する半導体層は、好適には、シリコン、ゲルマニウム又はＩＩＩ‐Ｖ族合金でできている。
任意選択で、５０ｎｍよりも小さい厚さを有する酸化シリコン層が、支持基板と構成要素を支持する半導体層との間に挿入される。
あるいは、ＡｌＮ、アルミナ、非晶質ダイヤモンドライクカーボン又は高抵抗性多結晶質シリコンの層が、支持基板と構成要素を支持する半導体層との間に挿入されてもよい。
電子装置は、１５０ｍｍ以上の直径を有するウェハであってもよい。
あるいは、電子装置はチップであってもよい。
本発明の別の対象は、支持基板上に電子構成要素を支持する層を備える、無線周波数用途又は電力用途のための装置を製造するためのプロセスであって、当該プロセスが、以下の連続的なステップ、すなわち
（ａ）支持基板上に半導体層を含む構造を形成するステップと、
（ｂ）半導体層に構成要素を製造するステップとを含む、ステップにおいて、
ステップ（ａ）では、少なくとも３０Ｗ／ｍ Ｋの熱伝導率を有するベース層と、少なくとも５μｍの厚さを有する表面層とを含む支持基板であって、その表面層が、少なくとも３０００オーム・ｃｍの電気抵抗率と、少なくとも３０Ｗ／ｍ Ｋの熱伝導率とを有する、支持基板が使用されることを特徴とする、プロセスである。
実施形態によれば、支持基板は、シリコンベース基板上に５μｍよりも大きい厚さを有するＡｌＮ、アルミナ又は非晶質ダイヤモンドライクカーボンの層を含む、二重層基板である。
別の実施形態によれば、支持基板は、５μｍよりも大きい厚さを有する多孔性表面領域を含むシリコン基板である。
本発明の別の対象は、支持基板上に電子構成要素を支持する層を備える、無線周波数用途又は電力用途のための装置を製造するためのプロセスであって、以下の連続的なステップ、すなわち、
（ａ）ドナー基板の半導体層に構成要素を製造するステップと、
（ｂ）構成要素を支持する半導体層を中間基板上に接合するステップと、
（ｃ）構成要素を支持する層を中間層上に移し替えるためにドナー基板の残りを除去するステップと、
（ｄ）構成要素を支持する層を支持基板上に接合するステップと、
（ｅ）中間基板を除去するステップとを含む、プロセスにおいて、
ステップ（ｄ）では、少なくとも３０Ｗ／ｍ Ｋの熱伝導率を有するベース層と、少なくとも５μｍの厚さを有する表面層とを含む支持基板であって、表面層が、少なくとも３０００オーム・ｃｍの電気抵抗率と、少なくとも３０Ｗ／ｍ Ｋの熱伝導率とを有する、支持基板が使用されることを特徴とする、プロセスである。
実施形態によれば、支持基板は、シリコンベース基板上に５μｍよりも大きい厚さを有するＡｌＮ、アルミナ又は非晶質ダイヤモンドライクカーボンの層を含む、二重層基板である。
実施形態によれば、支持基板は、５μｍよりも大きい厚さを有する多孔性表面領域を含むシリコン基板である。
別の実施形態によれば、支持基板は、５μｍよりも大きい厚さを有するＡｌＮ又はアルミナ被覆で包まれたアルミニウム基板である。
別の実施形態によれば、支持基板は、１０１５ａｔ／ｃｍ３よりも高い濃度で金をドープされた表面領域であって、５μｍよりも大きい厚さを有する表面領域を含む、シリコン基板である。
特に好適には、ドナー基板は、第１の基板と、５０ｎｍよりも小さい厚さを有する酸化シリコン層と、半導体層とを連続的に備え、ステップ（ｃ）の間、酸化シリコン層は、構成要素を支持する半導体層上に残される。
本発明の更なる特徴及び利点は、添付された図面を参照にして、発明を実施するための形態から以下に明らかになるであろう。
本発明に係る装置を製造するための第１のプロセスの主なステップを概略的に例示する。 本発明に係る装置を製造するための第１のプロセスの主なステップを概略的に例示する。 本発明に係る装置を製造するための第１のプロセスの主なステップを概略的に例示する。 本発明に係る装置を製造するための第１のプロセスの主なステップを概略的に例示する。 本発明に係る装置を製造するための第１のプロセスの主なステップを概略的に例示する。 本発明に係る装置の実施形態の概略図である。 本発明に係る装置の別の実施形態の概略図である。 本発明に係る装置を製造するための第２のプロセスの主なステップを概略的に例示する。 本発明に係る装置を製造するための第２のプロセスの主なステップを概略的に例示する。 本発明に係る装置を製造するための第２のプロセスの主なステップを概略的に例示する。 本発明に係る装置を製造するための第２のプロセスの主なステップを概略的に例示する。 本発明に係る装置を製造するための第２のプロセスの主なステップを概略的に例示する。 本発明に係る装置を製造するための第２のプロセスの主なステップを概略的に例示する。
装置の例示を容易にするために、様々な層の厚さの比率が必ずしも守られていないことを明示する。
装置は、図１Ａから図１Ｅまで及び図４Ａから図４Ｆまでをそれぞれ参照にして以下に記載される、２つの主なプロセスに従って、製造され得る。
第１のプロセス：支持基板上の半導体層における構成要素の製造
第１のプロセスは、一般に、支持基板と、構成要素を受け入れるための薄い半導体層とを備える構造をまず製造することと、その半導体層に構成要素を製造することとからなる。
構成要素を製造するための技術は、高温、すなわち、典型的には１０００℃よりも高い温度を伴う。
従って、このことは、支持基板が、そのような温度に耐え得る必要があることを意味する。
その上、支持基板は、構成要素を製造する間にその構造に応力が発生することを阻止するために、構成要素を支持する半導体層の材料の熱膨張係数とほぼ同じ程度の熱膨張係数を問題となっている温度で有するべきである。
このようにして、シリコンでできた構成要素を支持する半導体層の場合、および、８００℃にさらされることを要求する構造を製造するためのプロセスの場合、支持基板の熱膨張係数は、１ｘ１０−６Ｋ−１と５ｘ１０−６Ｋ−１との間にある。
図１Ａを参照にすると、以下に詳細に記載される基板から選択される支持基板１が、準備される。
図１Ｂを参照にすると、半導体層２を含むドナー基板２０が準備される。
半導体層２の厚さは、典型的には１０ｎｍと１０μｍとの間にある。
半導体層２は、好適には、シリコン、ゲルマニウム、又は１つ若しくは複数のＩＩＩ族元素の窒化物（例えば、窒化ガリウム）、或いはＩｎＰ若しくはＡｓＧａなどのＩＩＩ‐Ｖ族合金を含む。
層２は、特にバルク基板の場合、ドナー基板の一体化した部分であってもよい。
代替の実施形態では、層２は、エピタキシーによって基板２２（この場合には層２の材料のエピタキシャル成長に適した基板２２の材料）上に形成されていてもよいし、基板２２上に接合されていてもよい。
図１Ｃを参照にすると、半導体層２は支持基板１上に接合される。
任意選択で、ある層（ここには図示されていない）が、接合を容易にするために半導体層２上に形成されてもよい。
この接合層は、意図された用途と適合する電気的及び／又は熱的特性を有し、接合を可能にする材料で作製されてもよい。例えば、接合層は、その接合層の厚さが５０ｎｍを超えないならば、アルミナ、ＡｌＮ、高い電気抵抗性多結晶質シリコン、又は酸化シリコンからなってもよい。
図１Ｄを参照にすると、支持基板１上に半導体層２だけをとどめるように、ドナー基板２０の一部２２は除去される。
この移し替えは、典型的には、スマートカット（Ｓｍａｒｔ−Ｃｕｔ）（登録商標）プロセスによって実行されてもよく、それによって、（図１Ｂに示されるように）ドナー基板２０は、脆化ゾーン２１を形成するように、移し替えられる層２の厚さに対応する深さに原子種の注入を前もって受けていることになる。接合後、脆化ゾーンに対して熱的及び／又は機械的応力を加えることは、残りの構造からのドナー基板の分離を目的として、そのドナー基板の劈開を可能にする。
あるいは、ドナー基板は、化学的及び／又は物理的エッチングによって得られる、そのドナー基板の裏面からの薄型化によって除去されてもよい。
図１Ｅを参照にすると、構成要素は、当業者に知られた任意の技術によって、半導体層２に形成される。
このプロセスの実施に適しており、優れた電気抵抗率と優れた熱伝導率との両方を有する支持基板は、図２及び図３を参照にして次に記載される。
支持基板１は、電子装置のための機械的支えを構成するベース層と、高い熱伝導率と高い電気抵抗率との両方を有するように選択された表面層とを有利に含む。
「表面」とは、その層が、半導体層２に最も近いベース層の側面上に位置することを意味する。
しかしながら、いくつかの実施形態では、表面層を形成する手法次第で、ベース層は、表面層によって封入されてもよい。あるいは、表面層は、ベース層の両側上に成膜されてもよい。
表面層は少なくとも５μｍの厚さを有する。
表面層は、高い熱伝導率と高い電気抵抗率との両方を有する。
好適には、表面層の熱伝導率は少なくとも３０Ｗ／ｍ Ｋであり、その表面層の電気抵抗率は少なくとも３０００オーム・ｃｍである。
ベース層は、電子装置に対して十分な剛性を与えるように選択された厚さを有する。
ベース層は、好適には、支持基板全体を通した熱放散を可能にするために、高い熱伝導率（すなわち、少なくとも３０Ｗ／ｍ Ｋ）を有する。
しかしながら、ベース層は、半導体層から（少なくとも５μｍ厚さの表面層によって分離された半導体層から）比較的離れているので、そのベース層は、任意特定の電気抵抗率を示すことを必要としない。
特に、ベース層は、表面層の電気抵抗率よりも低い電気抵抗率を有してもよい。
この点において、ベース層は、大きな直径で利用可能である材料であって、サファイアよりも費用のかからない材料ででき得る一方で、より高い熱伝導率を示す。
熱伝導率及び電気抵抗率の要求を切り離すことによって、従って、構成要素に最も近い５μｍ厚さの層における高い電気抵抗率と、高い熱伝導率とを示す支持基板を定義することが可能である。
従って、電気抵抗率を規定する層と、熱伝導率を規定する層とを独立して選択することが可能である。
支持基板のいくつかの実施形態は、以下に記載される。
二重層支持基板
「二重層」とは、本文において、支持基板が、異なる熱伝導率及び電気抵抗率を有する少なくとも２つの層を含むことを意味する。
その少なくとも２つの層は、異なる材料でできていてもよい。
図２を参照にすると、支持基板１は、高い熱伝導率を有する第１の材料でできたベース基板１２であって、同じく高い熱伝導率を有するが何よりも高い電気抵抗率を有する第２の材料でできた表面層１３で被覆された、ベース基板１２を含む。
第２の材料は、好適には、薄層２の半導体材料に対して優れた付着性を更に有する。
これが無い場合には、上記したような接合層が、その支持基板の表面上に設けられてもよい。
この基板１は、第２の材料の厚い層（すなわち、典型的には１０μｍよりも大きい厚さ、いずれにしても５μｍよりも大きい厚さを有する層）１３を第１の材料の基板１２上に成膜することによって製造される。
１つの好適な実施形態によれば、第１の材料はシリコンであり、第２の材料はＡｌＮ又は非晶質の（ＤＬＣとして知られてもいる）ダイヤモンドライクカーボンである。
これらの材料の成膜のための技術は、当業者に知られている。
ＡｌＮ成膜は、化学蒸着（ＣＶＤ）及び特に高温化学蒸着（ＨＴＣＶＤ）プロセスを含んでもよい。
ＡｌＮ成膜に適した更なるプロセスは、パルス状のＤＣスパッタリングである。
非晶質ダイヤモンドライクカーボン成膜のために、以下の技術、すなわち、プラズマ促進化学蒸着（ＰＥＣＶＤ）、フィルター処理された陰極真空アーク（ＦＣＶＡ：ｆｉｌｔｅｒｅｄ ｃａｔｈｏｄｉｃ ｖａｃｕｕｍ ａｒｃ）技術、パルスレーザー成膜（ＰＬＤ）が挙げられ得る。
任意選択で、基板１の厚い層１３上に層２を接合すること考慮して、微細な酸化シリコン層３が層２上に形成されてもよい。
前の事例に記載されたように、酸化物層は５０ｎｍよりも小さい厚さを有する。
改変された表面領域を有する支持基板
本発明に係る支持基板を得るための代替の実施形態は、バルク基板に対して、熱伝導率及び／又は電気抵抗率の点で改善された特性を基板の表面領域に与える表面処理の利用を含む。
この点において、ベース層及び表面層は同じ材料でできていてもよいが、表面層の電気抵抗率及び／又は熱伝導率がベース層の電気抵抗率及び／又は熱伝導率と異なるように、表面層の材料は、構造的に並びに／或いは化学的に及び／又は物理的に改変される。
より詳細には、バルクシリコン基板の表面は、表面上に、厚い、すなわちおよそ５μｍの厚さを有する、多孔性表面層を形成するために、多孔を持たせられ（ｐｏｒｏｓｉｆｉｅｄ）てもよい。
多孔性表面層は、例えばＨＦ型電解質における電気化学反応によって形成される。
多孔を持たせられた領域において高い抵抗率を得ることは、この領域の形態構造と関連付けられる。
従って、非常に高い電気抵抗率を有する基板の表面領域が形成されることを確実にすることが可能である。
図３は、そのような支持基板１上に構成要素の層２’を備える装置を例示し、層２’の下に位置する基板１の領域１４は、非常に高い抵抗率を有する。
その上、その基板はシリコンでできているので、その基板は、意図された用途のための十分な熱伝導率を有する。
第２のプロセス：構成要素を支持する層の支持基板上への移し替え
第２のプロセスは、一般に、ドナー基板と呼ばれる基板の半導体層に構成要素を製造することと、構成要素を含む層を最終的な支持基板上に移し替えるために２度の移し替えを実行することとからなる。
図４Ａに示されるように、半導体層２を含むドナー基板２０が準備される。
半導体層２の厚さは、典型的には１０ｎｍと１０μｍとの間にある。
半導体層２は、好適には、シリコン、ゲルマニウム、又は１つ若しくは複数のＩＩＩ族元素の窒化物（例えば、窒化ガリウム）、或いは例えばＩｎＰ若しくはＡｓＧａなどのＩＩＩ‐Ｖ族合金を含む。
層２は、特にバルク基板の場合には、ドナー基板の一体化した部分であってもよい。
代替の実施形態では、層２は、ドナー基板２０を形成するために、エピタキシー（この場合には層２の材料のエピタキシャル成長に適した基板２２の材料）によって基板２２上に形成されていてもよいし、基板２２上に接合されていてもよい。
ドナー基板の材料は、構成要素の製造のために使用される高温に耐えるのに適している。
その材料はまた、プロセスの様々なステップの間の取り扱いのために十分な剛性を全体に与えるべきでもある。
本発明の１つの好適な実施形態によれば、ドナー基板は、絶縁体上の半導体（ＳＯＩ：
ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）型の基板であり、すなわち、機械的な基板として作用する第１の基板２２と、５０ｎｍよりも小さい厚さを有する酸化シリコンの層又はＡｌＮ、アルミナ若しくは高抵抗性多結晶質シリコンの層であり得る埋め込まれた層２３と、構成要素が製造される層２とを連続的に備える。
この実施形態は、図４Ａから図４Ｆまでに例示される。
図４Ｂを参照にすると、必要とされる構成要素は、当業者に知られたプロセスを用いて、半導体層２に及び／又は半導体層２上に製造される。
図４Ｃを参照にすると、構成要素を含む半導体層２’は、中間基板４上に接合される。
この場合では、半導体層２’の構成要素は、その構成要素が製造された配置に対して逆にされた位置に見られる。
図４Ｄを参照にすると、ドナー基板の残り２２は、中間基板４上に、層２３で被覆された構成要素を支持する層２’だけを残すように、除去される。
典型的には後に化学的エッチングが続く機械的なエッチングによって実行される、このドナー基板除去ステップにおいて、層２３は、エッチング剤に対してバリア層として作用し、層２’を保護することを可能にする。
図４Ｅを参照にすると、前のステップにおいて得られた構造は、装置の最終的な支持基板である支持基板１上に接合され、層２３は境界面に位置している。
支持基板１は、本発明に係る基板であり、すなわち、少なくとも５μｍ厚さの表面層で、高い電気抵抗率と、高い熱伝導率との両方を有する基板である。
但し、ドナー基板の接合処理及び薄型化処理が、構成要素の製造よりも低い温度で実施されるならば、支持基板に加えられる熱応力は、第１のプロセスの場合よりも低い。
この手法では、支持基板は、４００℃と６００℃との間の温度に耐えるべきであり、その支持基板の熱膨張係数の影響はまた、第１のプロセスの場合よりも低い。
プロセスの実施のために適した支持基板は、以下に記載される。
もちろん、第１のプロセスの実施のために考案された支持基板はまた、加えられる熱応力がより低いので、第２のプロセスに使用するのにも適している。
この接合ステップでは、層２３は、支持基板１上への層２’の付着を容易にするための接合層として作用する。
図４Ｆを参照にすると、中間基板４は、支持基板１上に、再び埋め込まれる層２３と、構成要素を含む半導体層２’とだけを残すように除去される。
従って、構成要素は、その構成要素が製造された配置に戻される。
この除去ステップは、当業者に知られた任意の技術を用いて実施されてもよい。
例えば、ドナー基板は、そのドナー基板の裏面からの薄型化であって、化学的及び／又は物理的エッチング（研磨）による材料除去を含む薄型化をされてもよい。
構成要素を支持する層のこの移し替えプロセスを実施するために、そのプロセスの実施の例を記載する文献ＵＳ６，９１１，３７５号に対して、参照がなされてもよい。
層２３が酸化シリコンの層である場合、その層は、装置に熱障壁を形成しないように十分に薄いことが留意されるべきである。
高い電気抵抗率及び高い熱伝導率の両方を有し、このプロセスに使用するのに適した複数の支持基板は、次に記載される。
改変された表面層を有する支持基板
図３に示される他の実施形態は、熱伝導率及び／又は電気抵抗率の点で改善された特性を基板の表面層に与える表面処理にさらされるバルク基板の使用を含む。
この点において、多孔性表面層を有するシリコン支持基板は、この第２のプロセスの実施に適している。
１つの代替案によれば、アルミニウム基板は、陽極処理されるか、窒化処理される。
陽極処理は、基板について厚さ数十μｍまでのアルミナ被覆１４の形成をもたらす。
その上、形成される層が厚ければ厚いほど、その層の多孔性はより高くなる。
アルミニウム基板の窒化処理は、基板についてＡｌＮ被覆１４の形成を引き起こす。
そのようなＡｌＮ層を得る更なる手段は、基板を被覆するアルミナ層の炭素還元を実行することから成る。
このＡｌＮ層の厚さは、大きく、すなわち、典型的には５μｍよりも大きい厚さを有する。
更なる選択肢は、この層において１０１５ａｔ／ｃｍ３よりも高い金濃度を得るように、シリコン基板の上面の比較的かなり大きな厚さ（すなわち、少なくとも５μおよび好適には数十μｍ）にわたって、金を拡散することである。
そのような支持基板は、例えば、金層をシリコン基板の上面上に成膜することによって、更に、シリコン基板のその厚さに金原子の拡散を引き起こす熱処理を加えることによって、得られる。
熱処理条件、特にその熱処理の期間は、金が、約５μｍの厚さを超えて、更に、その基板の厚さ全体にわたらないで、基板の表面層だけに拡散するように、決定される。
論文「Ｓｅｍｉ‐ｉｎｓｕｌａｔｉｎｇ ｓｉｌｉｃｏｎ ｆｏｒ ｍｉｃｒｏｗａｖｅ ｄｅｖｉｃｅｓ」、Ｄ．Ｍ．Ｊｏｒｄａｎら、Ｓｏｌｉｄ Ｓｔａｔｅ Ｐｈｅｎｏｍｅｎａ、第１５６〜１５８巻（２０１０）、第１０１〜１０６頁は、金を基板全体にわたって拡散することによってシリコン基板をドーピングするためのプロセスを開示するが、ＳＯＩ型構造の形成のために、封入層の使用を必要とする。
得られた装置
次に、図１Ｅ及び図４Ｆに一般に例示されるように、構成要素を支持する半導体層に最も近い層上で少なくとも高い電気抵抗率と、高い熱伝導率との両方を有する支持基板１上に、構成要素を支持する薄層２’を備えるウェハが得られる。
特に、そのウェハは、そのウェハの構造において、熱障壁を備えていない。なぜなら、そのウェハの断熱性が支持基板内の熱放散を阻害しないように、構成要素を支持する層と支持基板との間に配置された任意の接合層が、断熱材として作用しない材料（例えばＡｌ、ＡｌＮ又は高抵抗性多結晶質シリコン）、又は十分に微細な（すなわち、５０ｎｍよりも小さい厚さを有する）酸化シリコンでできているからである。
図２及び図３は、支持基板の性質に従って、ウェハの様々な実施形態を例示する。
ウェハは、１５０ｍｍよりも大きい、好適には２００ｍｍよりも大きい直径を有利に有する。
更にまた、ウェハは、個々のチップに分離するためにそのウェハの厚さに沿って切断されてもよく、その切断技術は当業者に知られている。
チップの形成はまた、支持基板の薄型化も含んでもよい。
実際、その基板は、プロセスを実施するためのステップの間に十分な剛性を表わすために比較的かなり大きな厚さ（典型的には、およそ１ｍｍ）で提供されるが、チップは、より薄い支持基板（典型的には、およそ５０μｍまたは２０μｍ）を用いて機能してもよい。
最後に、上記で与えられた例は、本発明の用途の分野に関して決して限定的ではない単なる特定の例示に過ぎないことは明白である。
１…支持基板、２、２’…半導体層、３、２３…接合層、１２…ベース層、１３、１４…表面層。

Claims (2)

  1. 支持基板（１）上に電子構成要素を支持する層（２’）を備える、無線周波数用途又は電力用途のための装置を製造するためのプロセスであって、以下の連続的なステップ、すなわち、
    （ａ）ドナー基板（２０）の半導体層（２）における前記電子構成要素を製造するステップと、
    （ｂ）前記電子構成要素を支持する前記層（２’）を中間基板（４）上に接合するステップと、
    （ｃ）前記電子構成要素を支持する前記層（２’）を前記中間基板（４）上に移し替えるために前記ドナー基板（２０）の残り（２２）を除去するステップと、
    （ｄ）前記電子構成要素を支持する前記層（２’）を前記支持基板（１）上に接合するステップと、
    （ｅ）前記中間基板（４）を除去するステップとを含む、プロセスにおいて、
    接合層（２３）が、前記支持基板（１）と前記電子構成要素を支持する前記層（２’）との間にあり、前記接合層（２３）が、５０ｎｍよりも小さい厚さを有する酸化シリコン層、ＡｌＮの層、アルミナの層又は高抵抗性多結晶質シリコンの層からなり、ステップ（ｄ）では、少なくとも３０Ｗ／ｍＫの熱伝導率を有するベース層（１２）と、少なくとも５μｍの厚さを有する表面層（１３、１４）とを含む支持基板（１）であって、前記表面層が、少なくとも３０００オーム・ｃｍの電気抵抗率と、少なくとも３０Ｗ／ｍＫの熱伝導率とを有する、支持基板（１）が使用され、前記支持基板（１）は、前記表面層として表面領域を含み、前記表面領域は、１０１５ａｔ／ｃｍ３よりも高い濃度で金をドープされており、５μｍよりも大きい厚さを有する、ことを特徴とする、プロセス。
  2. 前記支持基板が、シリコンベース基板（１２）を含む、請求項１に記載のプロセス。
JP2016159361A 2010-11-19 2016-08-15 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス Active JP6286780B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1059539A FR2967812B1 (fr) 2010-11-19 2010-11-19 Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
FR1059539 2010-11-19

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013539237A Division JP6089252B2 (ja) 2010-11-19 2011-11-16 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス

Publications (2)

Publication Number Publication Date
JP2016219833A JP2016219833A (ja) 2016-12-22
JP6286780B2 true JP6286780B2 (ja) 2018-03-07

Family

ID=44041749

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013539237A Active JP6089252B2 (ja) 2010-11-19 2011-11-16 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
JP2016159361A Active JP6286780B2 (ja) 2010-11-19 2016-08-15 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013539237A Active JP6089252B2 (ja) 2010-11-19 2011-11-16 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス

Country Status (9)

Country Link
US (1) US9198294B2 (ja)
EP (1) EP2641265B1 (ja)
JP (2) JP6089252B2 (ja)
KR (1) KR101876912B1 (ja)
CN (1) CN103168342B (ja)
FR (1) FR2967812B1 (ja)
SG (1) SG189443A1 (ja)
TW (1) TWI503951B (ja)
WO (1) WO2012066021A1 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142448B2 (en) * 2011-11-04 2015-09-22 The Silanna Group Pty Ltd Method of producing a silicon-on-insulator article
KR101436289B1 (ko) * 2012-07-18 2014-08-29 엔지케이 인슐레이터 엘티디 복합 웨이퍼 및 그 제조 방법
FR2995444B1 (fr) * 2012-09-10 2016-11-25 Soitec Silicon On Insulator Procede de detachement d'une couche
JP6024400B2 (ja) * 2012-11-07 2016-11-16 ソニー株式会社 半導体装置、半導体装置の製造方法、及びアンテナスイッチモジュール
KR20160024361A (ko) 2013-06-27 2016-03-04 소이텍 희생 재료로 충전된 공동을 포함하는 반도체 구조를 제조하는 방법들
FI130149B (en) * 2013-11-26 2023-03-15 Okmetic Oyj High-resistive silicon substrate with a reduced radio frequency loss for a radio-frequency integrated passive device
KR102360695B1 (ko) 2014-01-23 2022-02-08 글로벌웨이퍼스 씨오., 엘티디. 고 비저항 soi 웨이퍼 및 그 제조 방법
US20150371905A1 (en) * 2014-06-20 2015-12-24 Rf Micro Devices, Inc. Soi with gold-doped handle wafer
FR3024587B1 (fr) * 2014-08-01 2018-01-26 Soitec Procede de fabrication d'une structure hautement resistive
US9899499B2 (en) 2014-09-04 2018-02-20 Sunedison Semiconductor Limited (Uen201334164H) High resistivity silicon-on-insulator wafer manufacturing method for reducing substrate loss
US9853133B2 (en) * 2014-09-04 2017-12-26 Sunedison Semiconductor Limited (Uen201334164H) Method of manufacturing high resistivity silicon-on-insulator substrate
JP6650463B2 (ja) 2014-11-18 2020-02-19 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
WO2016081367A1 (en) 2014-11-18 2016-05-26 Sunedison Semiconductor Limited HIGH RESISTIVITY SILICON-ON-INSULATOR SUBSTRATE COMPRISING A CHARGE TRAPPING LAYER FORMED BY He-N2 CO-IMPLANTATION
JP6726180B2 (ja) 2014-11-18 2020-07-22 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
JP6345107B2 (ja) * 2014-12-25 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP4120320A1 (en) 2015-03-03 2023-01-18 GlobalWafers Co., Ltd. Charge trapping polycrystalline silicon films on silicon substrates with controllable film stress
US10032870B2 (en) * 2015-03-12 2018-07-24 Globalfoundries Inc. Low defect III-V semiconductor template on porous silicon
US9881832B2 (en) 2015-03-17 2018-01-30 Sunedison Semiconductor Limited (Uen201334164H) Handle substrate for use in manufacture of semiconductor-on-insulator structure and method of manufacturing thereof
CN107408532A (zh) 2015-03-17 2017-11-28 太阳能爱迪生半导体有限公司 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
CN107873106B (zh) 2015-06-01 2022-03-18 环球晶圆股份有限公司 制造绝缘体上硅锗的方法
WO2016196060A1 (en) 2015-06-01 2016-12-08 Sunedison Semiconductor Limited A method of manufacturing semiconductor-on-insulator
FR3037443B1 (fr) * 2015-06-12 2018-07-13 Soitec Heterostructure et methode de fabrication
JP6749394B2 (ja) 2015-11-20 2020-09-02 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． 滑らかな半導体表面の製造方法
US9831115B2 (en) 2016-02-19 2017-11-28 Sunedison Semiconductor Limited (Uen201334164H) Process flow for manufacturing semiconductor on insulator structures in parallel
US10468294B2 (en) 2016-02-19 2019-11-05 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising a charge trapping layer formed on a substrate with a rough surface
US10622247B2 (en) 2016-02-19 2020-04-14 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a buried high resistivity layer
WO2017155804A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Method of manufacturing a semiconductor on insulator structure by a pressurized bond treatment
WO2017155806A1 (en) 2016-03-07 2017-09-14 Sunedison Semiconductor Limited Semiconductor on insulator structure comprising a plasma oxide layer and method of manufacture thereof
EP3758050A1 (en) 2016-03-07 2020-12-30 GlobalWafers Co., Ltd. Semiconductor on insulator structure comprising a low temperature flowable oxide layer and method of manufacture thereof
US11114332B2 (en) 2016-03-07 2021-09-07 Globalwafers Co., Ltd. Semiconductor on insulator structure comprising a plasma nitride layer and method of manufacture thereof
US10354910B2 (en) 2016-05-27 2019-07-16 Raytheon Company Foundry-agnostic post-processing method for a wafer
CN111201341B (zh) 2016-06-08 2023-04-04 环球晶圆股份有限公司 具有经改进的机械强度的高电阻率单晶硅锭及晶片
US10269617B2 (en) 2016-06-22 2019-04-23 Globalwafers Co., Ltd. High resistivity silicon-on-insulator substrate comprising an isolation region
EP4723861A2 (en) 2016-10-26 2026-04-08 GlobalWafers Co., Ltd. High resistivity silicon-on-insulator substrate having enhanced charge trapping efficiency
JP6715345B2 (ja) * 2016-11-01 2020-07-01 信越化学工業株式会社 デバイス層を転写基板に転写する方法
CN115714130A (zh) 2016-12-05 2023-02-24 环球晶圆股份有限公司 高电阻率绝缘体上硅结构及其制造方法
CN114093764B (zh) 2016-12-28 2025-07-22 太阳能爱迪生半导体有限公司 单晶硅晶片
FR3062517B1 (fr) * 2017-02-02 2019-03-15 Soitec Structure pour application radiofrequence
US10388518B2 (en) * 2017-03-31 2019-08-20 Globalwafers Co., Ltd. Epitaxial substrate and method of manufacturing the same
WO2018182680A1 (en) * 2017-03-31 2018-10-04 Intel Corporation Thermally resistive intercalation layers in a resistive switch device
SG11201913769RA (en) 2017-07-14 2020-01-30 Sunedison Semiconductor Ltd Method of manufacture of a semiconductor on insulator structure
JP7160943B2 (ja) 2018-04-27 2022-10-25 グローバルウェーハズ カンパニー リミテッド 半導体ドナー基板からの層移転を容易にする光アシスト板状体形成
EP4210092A1 (en) 2018-06-08 2023-07-12 GlobalWafers Co., Ltd. Method for transfer of a thin layer of silicon
TWI698029B (zh) * 2018-11-28 2020-07-01 財團法人金屬工業研究發展中心 形成半導體結構之方法
FR3091010B1 (fr) * 2018-12-24 2020-12-04 Soitec Silicon On Insulator Structure de type semi-conducteur pour applications digitales et radiofréquences, et procédé de fabrication d’une telle structure
WO2021015816A1 (en) * 2019-07-19 2021-01-28 Iqe Plc Semiconductor material having tunable permittivity and tunable thermal conductivity
JP7192757B2 (ja) * 2019-12-19 2022-12-20 株式会社Sumco エピタキシャルシリコンウェーハ及びその製造方法並びにｘ線検出センサ
CN112113449B (zh) * 2020-09-04 2022-05-20 Oppo广东移动通信有限公司 均热板、均热板的制作方法、电子器件和电子装置
KR20230086681A (ko) * 2020-10-14 2023-06-15 큐로미스, 인크 가공된 기판에 mmic 및 rf 디바이스를 제조하기 위한 방법 및 시스템
GB2612040B (en) 2021-10-19 2025-02-12 Iqe Plc Porous distributed Bragg reflector apparatuses, systems, and methods
US12094726B2 (en) * 2021-12-13 2024-09-17 Applied Materials, Inc. Adapting electrical, mechanical, and thermal properties of package substrates
CN219246703U (zh) * 2022-12-06 2023-06-23 苏州晶湛半导体有限公司 一种复合衬底、外延片及半导体器件

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5624163U (ja) * 1979-08-01 1981-03-04
US5053283A (en) * 1988-12-23 1991-10-01 Spectrol Electronics Corporation Thick film ink composition
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
US5773151A (en) * 1995-06-30 1998-06-30 Harris Corporation Semi-insulating wafer
JPH10335615A (ja) * 1997-05-22 1998-12-18 Harris Corp 半導体デバイスに関する改良
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
FR2781082B1 (fr) 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
US20020089016A1 (en) * 1998-07-10 2002-07-11 Jean-Pierre Joly Thin layer semi-conductor structure comprising a heat distribution layer
JP4556255B2 (ja) * 1998-12-07 2010-10-06 株式会社デンソー 半導体装置の製造方法
US6328796B1 (en) * 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
JP2002299263A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 半導体装置の作製方法
US6717212B2 (en) * 2001-06-12 2004-04-06 Advanced Micro Devices, Inc. Leaky, thermally conductive insulator material (LTCIM) in semiconductor-on-insulator (SOI) structure
US7148079B1 (en) * 2002-11-01 2006-12-12 Advanced Micro Devices, Inc. Diamond like carbon silicon on insulator substrates and methods of fabrication thereof
JP3551187B2 (ja) 2002-11-28 2004-08-04 セイコーエプソン株式会社 光学素子及び照明装置並びに投射型表示装置
FR2851079B1 (fr) * 2003-02-12 2005-08-26 Soitec Silicon On Insulator Structure semi-conductrice sur substrat a forte rugosite
US6911375B2 (en) 2003-06-02 2005-06-28 International Business Machines Corporation Method of fabricating silicon devices on sapphire with wafer bonding at low temperature
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
WO2005031842A2 (en) 2003-09-26 2005-04-07 Universite Catholique De Louvain Method of manufacturing a multilayer semiconductor structure with reduced ohmic losses
US9813152B2 (en) * 2004-01-14 2017-11-07 Luxtera, Inc. Method and system for optoelectronics transceivers integrated on a CMOS chip
FR2871172B1 (fr) * 2004-06-03 2006-09-22 Soitec Silicon On Insulator Support d'epitaxie hybride et son procede de fabrication
JP4559839B2 (ja) 2004-12-13 2010-10-13 トヨタ自動車株式会社 半導体装置の製造方法
JP2007012897A (ja) 2005-06-30 2007-01-18 Nec Electronics Corp 半導体装置およびその製造方法
EP2095406A1 (en) * 2006-12-26 2009-09-02 S.O.I.Tec Silicon on Insulator Technologies Method for producing a semiconductor-on-insulator structure
JP4380709B2 (ja) * 2007-01-31 2009-12-09 セイコーエプソン株式会社 半導体装置の製造方法
JP2009027604A (ja) 2007-07-23 2009-02-05 Elmo Co Ltd ノイズ低減装置およびノイズ低減方法
US20090278233A1 (en) * 2007-07-26 2009-11-12 Pinnington Thomas Henry Bonded intermediate substrate and method of making same
FR2933233B1 (fr) 2008-06-30 2010-11-26 Soitec Silicon On Insulator Substrat de haute resistivite bon marche et procede de fabrication associe
US8367520B2 (en) * 2008-09-22 2013-02-05 Soitec Methods and structures for altering strain in III-nitride materials
FR2947380B1 (fr) * 2009-06-26 2012-12-14 Soitec Silicon Insulator Technologies Procede de collage par adhesion moleculaire.
FR2950734B1 (fr) * 2009-09-28 2011-12-09 Soitec Silicon On Insulator Procede de collage et de transfert d'une couche
TWM389354U (en) * 2010-05-05 2010-09-21 Paragon Technologies Co Ltd Substrate with metallized surface

Also Published As

Publication number Publication date
CN103168342A (zh) 2013-06-19
CN103168342B (zh) 2015-09-30
JP2013543276A (ja) 2013-11-28
EP2641265B1 (en) 2019-01-02
TWI503951B (zh) 2015-10-11
FR2967812A1 (fr) 2012-05-25
EP2641265A1 (en) 2013-09-25
KR20140005900A (ko) 2014-01-15
FR2967812B1 (fr) 2016-06-10
JP2016219833A (ja) 2016-12-22
WO2012066021A1 (en) 2012-05-24
TW201225256A (en) 2012-06-16
KR101876912B1 (ko) 2018-07-11
US20130294038A1 (en) 2013-11-07
WO2012066021A4 (en) 2012-07-19
JP6089252B2 (ja) 2017-03-08
US9198294B2 (en) 2015-11-24
SG189443A1 (en) 2013-05-31

Similar Documents

Publication Publication Date Title
JP6286780B2 (ja) 無線周波数用途又は電力用途のための電子装置及びそのような装置を製造するためのプロセス
JP6650463B2 (ja) 電荷トラップ層を備えた高抵抗率の半導体・オン・インシュレーターウェハーの製造方法
CN100442439C (zh) 一种特别适用于光学、电子学或光电子学器件的基片加工方法和由该方法获得的基片
US7939428B2 (en) Methods for making substrates and substrates formed therefrom
TWI687969B (zh) 製造高電阻率絕緣層上覆矽基板之方法
JP2021005720A (ja) 向上した電荷捕獲効率を有する高抵抗率シリコンオンインシュレータ基板
JP2019153797A (ja) 膜応力を制御可能なシリコン基板の上に電荷トラップ用多結晶シリコン膜を成長させる方法
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
US20190058031A1 (en) Carrier for a semiconductor structure
CN107408532A (zh) 用于绝缘体上半导体结构的制造的热稳定电荷捕获层
JP2020113792A (ja) 高抵抗率半導体・オン・インシュレータウエハおよび製造方法
CN110582852B (zh) 垂直型氮化镓肖特基二极管
KR20140118984A (ko) 실리콘-온-인슐레이터 물품 제조방법
KR20220163388A (ko) 복합 기판 및 그 제조 방법
KR100662694B1 (ko) 열 분산층을 포함하는 박막 반도체 구조
US7749863B1 (en) Thermal management substrates
CN106062922A (zh) 复合基板
TW200527507A (en) Semiconductor member, manufacturing method thereof, and semiconductor device
JP7186872B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2008526009A (ja) 回路を接地面に移動する方法
US7695564B1 (en) Thermal management substrate
US10600635B2 (en) Method and apparatus for a semiconductor-on-higher thermal conductive multi-layer composite wafer
TWI909017B (zh) 用於製作在載體底材上包含單晶半導體製薄層之複合結構之方法
TWI751352B (zh) 集成射頻元件用底材及其製作方法
CN121666051A (zh) 一种可转移衬底的半导体器件及其制备方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180118

R150 Certificate of patent or registration of utility model

Ref document number: 6286780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250