JP6599111B2 - 酸化物半導体膜の作製方法 - Google Patents

酸化物半導体膜の作製方法 Download PDF

Info

Publication number
JP6599111B2
JP6599111B2 JP2015043762A JP2015043762A JP6599111B2 JP 6599111 B2 JP6599111 B2 JP 6599111B2 JP 2015043762 A JP2015043762 A JP 2015043762A JP 2015043762 A JP2015043762 A JP 2015043762A JP 6599111 B2 JP6599111 B2 JP 6599111B2
Authority
JP
Japan
Prior art keywords
semiconductor
transistor
conductor
insulator
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015043762A
Other languages
English (en)
Other versions
JP2015181161A (ja
JP2015181161A5 (ja
Inventor
舜平 山崎
良則 山田
裕介 野中
将志 太田
陽一 黒澤
典隆 石原
崇 浜田
充弘 一條
勇司 恵木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015043762A priority Critical patent/JP6599111B2/ja
Publication of JP2015181161A publication Critical patent/JP2015181161A/ja
Publication of JP2015181161A5 publication Critical patent/JP2015181161A5/ja
Application granted granted Critical
Publication of JP6599111B2 publication Critical patent/JP6599111B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、プロセッサに関する。または、半導体、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置の駆動方法に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体としてシリコンが知られている。
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シリコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適である。一方、駆動回路と画素回路とを同一基板上に形成するような高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
近年は、酸化物半導体が注目されている。例えば、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタが開示されている（特許文献１参照。）。酸化物半導体は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体に用いることができる。また、酸化物半導体を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路と画素回路とを同一基板上に形成するような高機能の表示装置を実現できる。また、非晶質シリコンを用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
なお、１９８５年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物の合成が報告されている（非特許文献１参照。）。また、１９９５年には、Ｉｎ−Ｇａ−Ｚｎ酸化物がホモロガス構造をとり、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数。）という組成式で記述されることが報告されている（非特許文献２参照。）。
また、２０１２年には、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタと比べ、優れた電気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタについて報告されている（非特許文献３参照。）。ここでは、ＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）を有するＩｎ−Ｇａ−Ｚｎ酸化物は、結晶粒界が明確に確認されないことが報告されている。
また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献２参照。）。また、酸化物半導体からなる活性層で井戸型ポテンシャルを構成することにより、高い電界効果移動度を有するトランジスタが得られることが開示されている（特許文献３参照。）。
特開２００６−１６５５２８号公報 特開２０１２−２５７１８７号公報 特開２０１２−５９８６０号公報
Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ： Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍｉｓｔｒｙ １９８５ ｖｏｌ．６０ ｐｐ．３８２−３８４ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ： Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍｉｓｔｒｙ １９９５ ｖｏｌ．１１６ ｐ１７０−ｐ１７８ Ｓ． Ｙａｍａｚａｋｉ， Ｊ． Ｋｏｙａｍａ， Ｙ． Ｙａｍａｍｏｔｏ， ａｎｄ Ｋ． Ｏｋａｍｏｔｏ： Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ ２０１２ ＤＩＧＥＳＴ ｐ．１８３−ｐ．１８６．
トランジスタの半導体などに適用可能な、酸化物を作製する方法を提供することを課題の一とする。特に、結晶粒界などの欠陥の少ない酸化物を作製する方法を提供することを課題の一とする。
または、酸化物を半導体に用いた半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。または、酸化物を半導体に用いた半導体装置を有するモジュールを提供することを課題の一とする。または、結晶性酸化物を半導体に用いた半導体装置、または結晶性酸化物を半導体に用いた半導体装置を有するモジュールを有する電子機器を提供することを課題の一とする。
または、高い電界効果移動度を有するトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。または、オフ時の電流の小さいトランジスタを提供することを課題の一とする。または、当該トランジスタを有する半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
（１）
本発明の一態様は、酸化物半導体と、絶縁体と、導電体と、を有し、酸化物半導体は、絶縁体を介して、酸化物半導体と導電体とが互いに重なる領域を有し、酸化物半導体は、円相当径が１ｎｍ以上の結晶粒と、円相当径が１ｎｍ未満の結晶粒と、を有する半導体装置である。
（２）
または、本発明の一態様は、酸化物半導体と、第１の導電体と、第２の導電体と、絶縁体と、を有し、酸化物半導体は、絶縁体を介して、酸化物半導体と第１の導電体とが互いに重なる領域を有し、酸化物半導体は、第２の導電体と接する領域を有し、酸化物半導体は、円相当径が１ｎｍ以上の結晶粒と、円相当径が１ｎｍ未満の結晶粒と、を有する半導体装置である。
（３）
または、本発明の一態様は、（２）において、第１の導電体は、第１の導電体と第２の導電体とが互いに重なる領域を有する半導体装置である。
（４）
または、本発明の一態様は、（１）乃至（３）のいずれか一において、酸化物半導体は、二次イオン質量分析法によって水素の濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満の領域を有する半導体装置である。
（５）
または、本発明の一態様は、（１）乃至（４）のいずれか一において、酸化物半導体は、二次イオン質量分析法によって炭素の濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満の領域を有する半導体装置である。
トランジスタの半導体などに適用可能な、酸化物を作製する方法を提供することができる。特に、結晶粒界などの欠陥の少ない酸化物を作製する方法を提供することができる。
または、酸化物を半導体に用いた半導体装置を提供することができる。または、新規な半導体装置を提供することができる。または、酸化物を半導体に用いた半導体装置を有するモジュールを提供することができる。または、結晶性酸化物を半導体に用いた半導体装置、または結晶性酸化物を半導体に用いた半導体装置を有するモジュールを有する電子機器を提供することができる。
または、高い電界効果移動度を有するトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、オフ時の電流の小さいトランジスタを提供することができる。または、当該トランジスタを有する半導体装置を提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によって、または状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によって、または状況に応じて、これらの効果を有さない場合もある。
本発明の一態様に係る酸化物半導体の断面図。 酸化物半導体のナノビーム電子回折パターンを示す図。 酸化物半導体の電子照射による結晶部の大きさの変化を示す図。 本発明の一態様に係るトランジスタの断面図およびバンド図を示す図。 本発明の一態様に係るトランジスタのバンド図を示す図。 本発明の一態様に係るトランジスタのバンド図を示す図。 本発明の一態様に係るトランジスタのバンド図を示す図。 本発明の一態様に係るトランジスタのバンド図を示す図。 本発明の一態様に係るトランジスタのバンド図を示す図。 本発明の一態様に係る製造装置を示す図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係るトランジスタを示す上面図および断面図。 本発明の一態様に係るトランジスタを示す断面図。 本発明の一態様に係る半導体装置の回路図。 本発明の一態様に係る記憶装置の回路図。 本発明の一態様に係るＲＦタグのブロック図。 本発明の一態様に係るＲＦタグの使用例を示す図。 本発明の一態様に係るＣＰＵを示すブロック図。 本発明の一態様に係る記憶素子の回路図。 本発明の一態様に係る表示装置の上面図および回路図。 本発明の一態様に係る表示モジュールを説明する図。 本発明の一態様に係る電子機器を示す図。 酸化物の組成と電子親和力、イオン化エネルギーおよびエネルギーギャップの関係の一例を示す図。 酸化物半導体の深さ方向における組成を示す図。 酸化物半導体の深さ方向における不純物濃度を示す図。 酸化物半導体のＸＲＤスペクトルを示す図。 酸化物半導体の平面ＴＥＭ像を示す図。 酸化物半導体の高分解能平面ＴＥＭ像を示す図。 酸化物半導体の高分解能平面ＴＥＭ像を示す図。 酸化物半導体の高分解能平面ＴＥＭ像を示す図。 酸化物半導体の断面ＴＥＭ像を示す図。 酸化物半導体の高分解能断面ＴＥＭ像を示す図。 酸化物半導体の高分解能断面ＴＥＭ像を示す図。 酸化物半導体の高分解能断面ＴＥＭ像を示す図。 酸化物半導体の高分解能断面ＴＥＭ像を示す図。 酸化物半導体の高分解能断面ＴＥＭ像を示す図。 酸化物半導体の高分解能断面ＴＥＭ像を示す図。 酸化物半導体の高分解能断面ＴＥＭ像を示す図。 酸化物半導体の高分解能断面ＴＥＭ像を示す図。 酸化物半導体の高分解能断面ＴＥＭ像および電子回折パターンを示す図。 酸化物半導体の高分解能断面ＴＥＭ像および電子回折パターンを示す図。 酸化物半導体の電子回折測定前後における高分解能断面ＴＥＭ像を示す図。 酸化物半導体の電子回折パターンの解析を説明する図。 酸化ガリウムの電気特性を示す図。 酸化ガリウムの電気特性を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
本明細書において、例えば、物体の形状を「径」、「粒径」、「大きさ」、「サイズ」、「幅」などで規定する場合、物体が収まる最小の立方体における一辺の長さ、または物体の一断面における円相当径と読み替えてもよい。物体の一断面における円相当径とは、物体の一断面と等しい面積となる正円の直径をいう。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン膜である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書において、Ａが濃度Ｂの領域を有する、と記載する場合、例えば、Ａのある領域における深さ方向全体の濃度がＢである場合、Ａのある領域における深さ方向の濃度の平均値がＢである場合、Ａのある領域における深さ方向の濃度の中央値がＢである場合、Ａのある領域における深さ方向の濃度の最大値がＢである場合、Ａのある領域における深さ方向の濃度の最小値がＢである場合、Ａのある領域における深さ方向の濃度の収束値がＢである場合、測定上Ａそのものの確からしい値の得られる領域における濃度がＢである場合などを含む。
また、本明細書において、Ａが大きさＢ、長さＢ、厚さＢ、幅Ｂまたは距離Ｂの領域を有する、と記載する場合、例えば、Ａのある領域における全体の大きさ、長さ、厚さ、幅、または距離がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の平均値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の中央値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最大値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の最小値がＢである場合、Ａのある領域における大きさ、長さ、厚さ、幅、または距離の収束値がＢである場合、測定上Ａそのものの確からしい値の得られる領域での大きさ、長さ、厚さ、幅、または距離がＢである場合などを含む。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の上面に形成されるチャネル領域の割合に対して、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
なお、本明細書において、ＡがＢより迫り出した形状を有すると記載する場合、上面図または断面図において、Ａの少なくとも一端が、Ｂの少なくとも一端よりも外側にある形状を有することを示す場合がある。したがって、ＡがＢより迫り出した形状を有すると記載されている場合、例えば上面図において、Ａの一端が、Ｂの一端よりも外側にある形状を有すると読み替えることができる。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
＜酸化物半導体＞
図１に、本発明の一態様に係る酸化物半導体の断面図を示す。
酸化物半導体である半導体１０６は、領域１５０ａ、領域１５０ｂ、領域１５０ｃ、領域１５２ａ、領域１５２ｂおよび領域１５４などを有する。
透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像（ＴＥＭ像ともいう。）で、領域１５０ａ、領域１５０ｂおよび領域１５０ｃは、円相当径が１ｎｍ以上の結晶部である。また、領域１５２ａおよび領域１５２ｂは、円相当径が１ｎｍ未満の結晶部である。なお、結晶部を結晶粒と呼びかえることができる。なお、領域１５２ａおよび領域１５２ｂは、円相当径が小さいため、ＴＥＭによって明確に結晶部を確認することが難しい場合がある。
なお、領域１５０ａと、領域１５０ｂと、領域１５０ｃと、は同様の結晶構造を有する場合がある。例えば、領域１５０ａと、領域１５０ｂと、領域１５０ｃと、が六方晶または菱面体晶を有する場合がある。特に、領域１５０ａと、領域１５０ｂと、領域１５０ｃと、がホモロガス構造を有すると好ましい。
なお、領域１５０ａと、領域１５０ｂと、領域１５０ｃと、の間で特定の結晶軸（例えば、ａ軸、ｂ軸またはｃ軸）の向きは異なる。したがって、半導体１０６は、明確な結晶の配向性を有さない。ただし、領域１５０ａと、領域１５０ｂと、領域１５０ｃと、の間で特定の結晶軸の向きが揃っても構わない。
また、領域１５４は、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）構造を有する領域である。酸化物半導体の構造の詳細については後述する。
なお、半導体１０６の各領域において、組成が異なっていても構わない。例えば、領域１５０ａ、領域１５０ｂおよび領域１５０ｃが、ＩｎＭＯ３（ＺｎＯ）２で示される結晶構造を有し、領域１５４がＩｎＭＯ３（ＺｎＯ）で示される結晶構造を有しても構わない。なお、元素ＭにはＦｅ、Ｇａ、Ａｌなどがある。
なお、半導体１０６は不純物濃度の低い酸化物半導体である。
例えば、半導体１０６は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって、水素濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満となる領域、５×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域、または３×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域を有する酸化物半導体である。
同様に、半導体１０６は、ＳＩＭＳによって炭素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満となる領域、または５×１０１９ａｔｏｍｓ／ｃｍ３未満となる領域を有する酸化物半導体である。
同様に、半導体１０６は、ＳＩＭＳによって窒素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域、または５×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域を有する酸化物半導体である。
同様に、半導体１０６は、ＳＩＭＳによってフッ素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域、５×１０１６ａｔｏｍｓ／ｃｍ３未満となる領域、または３×１０１６ａｔｏｍｓ／ｃｍ３未満となる領域を有する酸化物半導体である。
したがって、半導体１０６は、不純物に起因した欠陥準位密度の低い酸化物半導体である。
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、非単結晶酸化物半導体と単結晶酸化物半導体とに大別される。非単結晶酸化物半導体とは、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などをいう。
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部を有する酸化物半導体の一つである。
ＣＡＡＣ−ＯＳをＴＥＭによって明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と概略平行な方向から、ＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳの被形成面または上面と平行に配列する。
一方、試料面と概略垂直な方向から、ＣＡＡＣ−ＯＳの平面の高分解能ＴＥＭ像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
なお、ＣＡＡＣ−ＯＳに対し、電子回折を行うと、配向性を示すスポット（輝点）が観測される。例えば、ＣＡＡＣ−ＯＳの上面に対し、例えば１ｎｍ以上３０ｎｍ以下の電子線を用いる電子回折（ナノビーム電子回折ともいう。）を行うと、スポットが観測される（図２（Ａ）参照。）。
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ−ＯＳの結晶部は配向性を有していることがわかる。
なお、ＣＡＡＣ−ＯＳに含まれるほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがって、ＣＡＡＣ−ＯＳに含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ただし、ＣＡＡＣ−ＯＳに含まれる複数の結晶部が連結することで、一つの大きな結晶部を形成する場合がある。例えば、平面の高分解能ＴＥＭ像において、２５００ｎｍ２以上、５μｍ２以上または１０００μｍ２以上となる結晶部が観察される場合がある。
ＣＡＡＣ−ＯＳに対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（０ ０ ９）面に帰属されることから、ＣＡＡＣ−ＯＳの結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳに対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１ １ ０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１ １ ０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳの場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳでは、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。したがって、前述の断面の高分解能ＴＥＭ像で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳを成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳの被形成面または上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳの形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳの被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ中において、ｃ軸配向した結晶部の分布が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳの結晶部が、ＣＡＡＣ−ＯＳの上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもｃ軸配向した結晶部の割合が高くなることがある。また、不純物の添加されたＣＡＡＣ−ＯＳは、不純物が添加された領域が変質し、部分的にｃ軸配向した結晶部の割合の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳのｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳは、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳは、不純物濃度の低い酸化物半導体である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体の主成分以外の元素である。特に、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体内部に含まれると、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳは、欠陥準位密度の低い酸化物半導体である。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体を高純度真性または実質的に高純度真性である酸化物半導体という。したがって、当該酸化物半導体を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体は、キャリアトラップが少ない。そのため、当該酸化物半導体を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体を用いたトランジスタは、電気特性が不安定となる場合がある。
また、ＣＡＡＣ−ＯＳを用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、多結晶酸化物半導体について説明する。
多結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶粒を確認することができる。多結晶酸化物半導体に含まれる結晶粒は、例えば、高分解能ＴＥＭ像で、２ｎｍ以上３００ｎｍ以下、３ｎｍ以上１００ｎｍ以下または５ｎｍ以上５０ｎｍ以下の粒径であることが多い。また、多結晶酸化物半導体は、高分解能ＴＥＭ像で、結晶粒界を確認できる場合がある。
多結晶酸化物半導体は、複数の結晶粒を有し、当該複数の結晶粒間において結晶の方位が異なっている場合がある。また、多結晶酸化物半導体に対し、ＸＲＤ装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有する多結晶酸化物半導体のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピーク、２θが３６°近傍のピーク、またはそのほかのピークが現れる場合がある。
多結晶酸化物半導体は、高い結晶性を有するため、高い電子移動度を有する場合がある。したがって、多結晶酸化物半導体を用いたトランジスタは、高い電界効果移動度を有する。ただし、多結晶酸化物半導体は、結晶粒界に不純物が偏析する場合がある。また、多結晶酸化物半導体の結晶粒界は欠陥準位となる。多結晶酸化物半導体は、結晶粒界がキャリアトラップやキャリア発生源となる場合があるため、多結晶酸化物半導体を用いたトランジスタは、ＣＡＡＣ−ＯＳを用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる場合がある。
次に、微結晶酸化物半導体について説明する。
微結晶酸化物半導体は、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体を、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。また、ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。したがって、本発明の一態様に係る酸化物半導体は、さらに１ｎｍ未満の結晶部を有する微結晶酸化物半導体の一種であるといえる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用いて構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、ｎｃ−ＯＳに対し、結晶部よりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある（図２（Ｂ）参照。）。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
したがって、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて、キャリア密度が高くなる場合がある。キャリア密度が高い酸化物半導体は、電子移動度が高くなる場合がある。したがって、ｎｃ−ＯＳを用いたトランジスタは、高い電界効果移動度を有する場合がある。また、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。したがって、ｎｃ−ＯＳを用いたトランジスタは、ＣＡＡＣ−ＯＳを用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。ただし、ｎｃ−ＯＳは、比較的不純物が多く含まれていても形成することができるため、ＣＡＡＣ−ＯＳよりも形成が容易となり、用途によっては好適に用いることができる場合がある。そのため、ｎｃ−ＯＳを用いたトランジスタを有する半導体装置は、生産性高く作製することができる場合がある。
次に、非晶質酸化物半導体について説明する。
非晶質酸化物半導体は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体である。石英のような無定形状態を有する酸化物半導体が一例である。
非晶質酸化物半導体は、高分解能ＴＥＭ像において結晶部を確認することができない。
非晶質酸化物半導体に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
非晶質酸化物半導体は、水素などの不純物を高い濃度で含む酸化物半導体である。また、非晶質酸化物半導体は、欠陥準位密度の高い酸化物半導体である。
不純物濃度が高く、欠陥準位密度が高い酸化物半導体は、キャリアトラップやキャリア発生源が多い酸化物半導体である。
したがって、非晶質酸化物半導体は、ｎｃ−ＯＳと比べて、さらにキャリア密度が高くなる場合がある。そのため、非晶質酸化物半導体を用いたトランジスタは、ノーマリーオンの電気特性になりやすい。したがって、ノーマリーオンの電気特性が求められるトランジスタに好適に用いることができる場合がある。非晶質酸化物半導体は、欠陥準位密度が高いため、キャリアトラップが多くなる場合がある。したがって、非晶質酸化物半導体を用いたトランジスタは、ＣＡＡＣ−ＯＳやｎｃ−ＯＳを用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジスタとなる。
次に、単結晶酸化物半導体について説明する。
単結晶酸化物半導体は、不純物濃度が低く、欠陥準位密度が低い（酸素欠損が少ない）酸化物半導体である。そのため、キャリア密度を低くすることができる。したがって、単結晶酸化物半導体を用いたトランジスタは、ノーマリーオンの電気特性になることが少ない。また、単結晶酸化物半導体は、不純物濃度が低く、欠陥準位密度が低いため、キャリアトラップが少なくなる場合がある。したがって、単結晶酸化物半導体を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体は、欠陥が少ないと密度が高くなる。また、酸化物半導体は、結晶性が高いと密度が高くなる。また、酸化物半導体は、水素などの不純物濃度が低いと密度が高くなる。単結晶酸化物半導体は、ＣＡＡＣ−ＯＳよりも密度が高い。また、ＣＡＡＣ−ＯＳは、微結晶酸化物半導体よりも密度が高い。また、多結晶酸化物半導体は、微結晶酸化物半導体よりも密度が高い。また、微結晶酸化物半導体は、非晶質酸化物半導体よりも密度が高い。
なお、酸化物半導体は、ｎｃ−ＯＳと非晶質酸化物半導体との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体を、特に非晶質ライク酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。ａ−ｌｉｋｅ ＯＳは、ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なｎｃ−ＯＳであれば、ＴＥＭによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、ａ−ｌｉｋｅ ＯＳおよびｎｃ−ＯＳの結晶部の大きさの計測は、高分解能ＴＥＭ像を用いて行うことができる。例えば、ＩｎＧａＺｎＯ４の結晶は層状構造を有し、Ｉｎ−Ｏ層の間に、Ｇａ−Ｚｎ−Ｏ層を２層有する。ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、（０ ０ ９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。そのため、高分解能ＴＥＭ像における格子縞に着目し、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所においては、それぞれの格子縞がＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応すると見なした。その格子縞の観察される領域の最大長を、ａ−ｌｉｋｅ ＯＳおよびｎｃ−ＯＳの結晶部の大きさとする。なお、結晶部の大きさは、０．８ｎｍ以上のものを選択的に評価する。
図３は、高分解能ＴＥＭ像により、ａ−ｌｉｋｅ ＯＳ（黒三角で表記。）およびｎｃ−ＯＳ（白丸で表記。）の結晶部（２０箇所から４０箇所）の平均の大きさの変化を調査した例である。図３より、ａ−ｌｉｋｅ ＯＳは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部が、累積照射量が４．２×１０８ｅ−／ｎｍ２においては２．６ｎｍ程度の大きさまで成長していることがわかる。一方、良質なｎｃ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２になるまでの範囲で、電子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。
また、図３に示す、ａ−ｌｉｋｅ ＯＳおよびｎｃ−ＯＳの結晶部の大きさの変化を線形近似して、電子の累積照射量０ｅ−／ｎｍ２まで外挿すると、結晶部の平均の大きさが正の値をとることがわかる。そのため、ａ−ｌｉｋｅ ＯＳおよびｎｃ−ＯＳの結晶部が、ＴＥＭによる観察前から存在していることがわかる。
＜連続接合を有するトランジスタ＞
以下では、本発明の一態様に係るトランジスタの構造について説明する。
図４（Ａ）は、トランジスタの構造を示す断面図である。図４（Ａ）に示すトランジスタは、基板１００上の絶縁体１０２と、絶縁体１０２上の半導体１０６と、半導体１０６の上面と接する導電体１１６ａおよび導電体１１６ｂと、半導体１０６上、導電体１１６ａ上および導電体１１６ｂ上の絶縁体１１２と、絶縁体１１２を介して半導体１０６と重なる導電体１０４と、を有する。なお、導電体１０４は、トランジスタのゲート電極として機能する。また、導電体１１６ａおよび導電体１１６ｂは、トランジスタのソース電極およびドレイン電極として機能する。また、図４（Ａ）に示すトランジスタは、半導体１０６の上面と接する導電体１１６ａおよび導電体１１６ｂを有するが、これに限定されない。例えば、半導体１０６の下面と接する導電体１１６ａおよび導電体１１６ｂを有しても構わない。
なお、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に設けられている。
または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）と、接している。または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の少なくとも一部（または全部）と、接している。
または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）と、電気的に接続されている。または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の少なくとも一部（または全部）と、電気的に接続されている。
または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に、近接して配置されている。または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の少なくとも一部（または全部）に、近接して配置されている。
または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の横側に配置されている。または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の少なくとも一部（または全部）の横側に配置されている。
または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の斜め上側に配置されている。または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の少なくとも一部（または全部）の斜め上側に配置されている。
または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の上側に配置されている。または、導電体１１６ａ（または／および導電体１１６ｂ）の、少なくとも一部（または全部）は、半導体１０６などの半導体の少なくとも一部（または全部）の上側に配置されている。
図４（Ｂ）および図４（Ｃ）は、図４（Ａ）に示す一点鎖線Ｌ１−Ｌ２に対応するバンド図である。バンド図は、理解を容易にするため、絶縁体１０２、半導体１０６および絶縁体１１２の伝導帯下端のエネルギー（Ｅｃ）と、導電体１０４のフェルミ準位（ｆｅｒｍｉ ｌｅｖｅｌ）を示す。なお、真空準位（ｖａｃｕｕｍ ｌｅｖｅｌ）と伝導帯下端のエネルギーとの差を、電子親和力（ｅｌｅｃｔｒｏｎ ａｆｆｉｎｉｔｙ）と呼ぶ。
以下は、図４（Ａ）に示すトランジスタが、ｎチャネル型であるとして説明する。なお、以下の説明をｐチャネル型トランジスタに適用することは、当業者であれば容易に想到しうるものとして省略する。
図４（Ｂ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する（段階的ではなく、なだらかに変化すると表現することもできる。）。具体的には、半導体１０６の電子親和力は、絶縁体１０２および半導体１０６の界面に向かって低くなるような勾配と、半導体１０６および絶縁体１１２の界面に向かって低くなるような勾配と、を有するＵ字状となる。
一方、図４（Ｃ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で一定となる。
図４（Ｂ）に示すように、絶縁体１０２から絶縁体１１２までの間で、バンド図が徐々に変化していくことを、連続接合（ｃｏｎｔｉｎｕｏｕｓ ｊｕｎｃｔｉｏｎ）と呼ぶ。一方、図４（Ｃ）に示すように、絶縁体１０２から絶縁体１１２までの間で、バンド図が一定であることを、不連続接合（ｄｉｓｃｏｎｔｉｎｕｏｕｓ ｊｕｎｃｔｉｏｎ）と呼ぶ。
図４（Ｂ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６の界面、ならびに半導体１０６および絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図４（Ｂ）に示すバンド図とすることにより、キャリアである電子の移動経路（チャネル領域）が界面準位を有する領域から離れる。即ち、界面準位の影響を受けにくい構造であるため、界面準位に起因したオン電流の低下が起こりにくい。したがって、オン電流が高く、サブスレッショルドスイング値（Ｓ値ともいう。）の低いトランジスタとなる。また、ゲート電極からの電界が相対的に小さくなる。そのため、絶縁体１０２および半導体１０６の界面近傍の領域におけるキャリア密度が低くなり、該領域で生じるリーク電流は小さくなる。即ち、トランジスタのオフ電流を小さくすることができる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
＜連続接合を有するトランジスタの作製方法＞
以下では、連続接合を有するトランジスタの作製方法について、図４（Ａ）を用いて説明する。
まず、基板１００を準備する。
基板１００としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムなどの化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板１００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板１００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板１００として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板１００が伸縮性を有してもよい。また、基板１００は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板１００の厚さは、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下とする。基板１００を薄くすると、半導体装置を軽量化することができる。また、基板１００を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板１００上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板１００としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板１００は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板１００としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板１００として好適である。
次に、絶縁体１０２を形成する。
絶縁体１０２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体１０２としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
なお、絶縁体１０２は過剰酸素を含む絶縁体であると好ましい。
例えば、過剰酸素を含む絶縁体は、加熱処理によって酸素を放出する機能を有する絶縁体である。例えば、過剰酸素を含む酸化シリコンは、加熱処理などによって酸素を放出することができる酸化シリコンである。したがって、絶縁体１０２は膜中を酸素が移動可能な絶縁体である。即ち、絶縁体１０２は酸素透過性を有する絶縁体とすればよい。
過剰酸素を含む絶縁体は、半導体１０６中の酸素欠損を低減させる機能を有する場合がある。半導体１０６中で酸素欠損は、ＤＯＳを形成し、正孔トラップなどとなる。また、酸素欠損のサイトに水素が入ることによって、キャリアである電子を生成することがある。したがって、半導体１０６中の酸素欠損を低減することで、トランジスタに安定した電気特性を付与することができる。
ここで、加熱処理によって酸素を放出する絶縁体は、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、１００℃以上７００℃以下または１００℃以上５００℃以下の表面温度の範囲で１×１０１８ａｔｏｍｓ／ｃｍ３以上、１×１０１９ａｔｏｍｓ／ｃｍ３以上または１×１０２０ａｔｏｍｓ／ｃｍ３以上の酸素（酸素原子数換算）を放出することもある。
ここで、ＴＤＳ分析を用いた酸素の放出量の測定方法について、以下に説明する。
測定試料をＴＤＳ分析したときの気体の全放出量は、放出ガスのイオン強度の積分値に比例する。そして標準試料との比較により、気体の全放出量を計算することができる。
例えば、標準試料である所定の密度の水素を含むシリコン基板のＴＤＳ分析結果、および測定試料のＴＤＳ分析結果から、測定試料の酸素分子の放出量（ＮＯ２）は、下に示す式で求めることができる。ここで、ＴＤＳ分析で得られる質量電荷比３２で検出されるガスの全てが酸素分子由来と仮定する。ＣＨ３ＯＨは質量電荷比が３２であるが、存在する可能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸素原子および質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試料をＴＤＳ分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、ＮＨ２／ＳＨ２とする。ＳＯ２は、測定試料をＴＤＳ分析したときのイオン強度の積分値である。αは、ＴＤＳ分析におけるイオン強度に影響する係数である。上に示す式の詳細に関しては、特開平６−２７５６９７公報を参照する。なお、上記酸素の放出量は、電子科学株式会社製の昇温脱離分析装置ＥＭＤ−ＷＡ１０００Ｓ／Ｗを用い、標準試料として、例えば１×１０１６ａｔｏｍｓ／ｃｍ２の水素原子を含むシリコン基板を用いて測定する。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量についても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。酸素原子に換算したときの放出量は、酸素分子の放出量の２倍となる。
または、加熱処理によって酸素を放出する絶縁体は、過酸化ラジカルを含むこともある。具体的には、過酸化ラジカルに起因するスピン密度が、５×１０１７ｓｐｉｎｓ／ｃｍ３以上であることをいう。なお、過酸化ラジカルを含む絶縁体は、ＥＳＲにて、ｇ値が２．０１近傍に非対称の信号を有することもある。
または、過剰酸素を含む絶縁体は、酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））は、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定した値である。
絶縁体１０２は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて成膜すればよい。絶縁体１０２は、ＣＶＤ法で成膜すると好ましい。
なお、絶縁体１０２を積層膜で構成する場合には、それぞれの膜を、上記のような成膜方法を用いて、異なる成膜方法で成膜してもよい。例えば、１層目をＣＶＤ法で成膜し、２層目をＡＬＤ法で成膜してもよい。または、１層目をスパッタリング法で成膜し、２層目をＡＬＤ法で成膜してもよい。このように、それぞれ、異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、ｎ層目の膜を、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ＋１層目の膜を、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜する（ｎは自然数）。なお、ｎ層目の膜と、ｎ＋１層目の膜とで、成膜方法が同じでも異なっていてもよい。なお、ｎ層目の膜とｎ＋２層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法が同じでもよい。
または、基板１００としてシリコン基板を用いた場合、絶縁体１０２となる絶縁体は、熱酸化法によって形成してもよい。
なお、絶縁体１０２は、過剰酸素を含ませるように成膜すればよい。または、絶縁体１０２の成膜後に酸素を添加しても構わない。酸素の添加は、例えば、イオン注入法により、加速電圧を２ｋＶ以上１００ｋＶ以下とし、ドーズ量を５×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下として行えばよい。
次に、絶縁体１０２となる絶縁体の表面を平坦化するために、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行ってもよい。ＣＭＰ処理を行うことで、絶縁体１０２となる絶縁体の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．３ｎｍ以下、さらに好ましくは０．１ｎｍ以下とする。上述の数値以下のＲａとすることで、半導体１０６の結晶性が向上する場合がある。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）にて測定可能である。
次に、半導体１０６を形成する。
なお、半導体１０６としては、酸化物半導体を用いると好ましい。酸化物半導体の具体例については後述する。
半導体１０６となる半導体は、ＣＶＤ法を用いて成膜すると好ましい。
半導体１０６となる半導体をエッチングし、半導体１０６を形成する場合、半導体１０６の加工面にダメージが入らないようエッチングすることが好ましい。例えば、ドライエッチング法を用いて、中性ビームエッチングを行えばよい。中性ビームであることから、電荷によるチャージアップが起こらず、また低エネルギーであるため、低ダメージでエッチングすることが可能となる。または、半導体１０６が結晶である場合、結晶面によってエッチレートが異なることを利用したウェットエッチング法を用いても構わない。ウェットエッチング法を用いることにより、加工面へのダメージを低減することができる。
半導体１０６は、例えば、電子親和力が連続的に変化する半導体である。半導体の電子親和力を連続的に変化させるためには、例えば、組成を連続的に変化させる方法や不純物濃度を連続的に変化させる方法などがある。
なお、半導体１０６を、積層膜とする場合には、一例としては、電子親和力が連続的に変化する半導体と、電子親和力が連続的に変化しない半導体とを組み合わせて、積層膜を形成してもよい。例えば、電子親和力が連続的に変化しない半導体の上下を、電子親和力が連続的に変化する半導体で挟んだ３層構造としてもよいし、電子親和力が連続的に変化する半導体の上下を、電子親和力が連続的に変化しない半導体で挟んだ３層構造としてもよい。
例えば、ＣＶＤ法を用いることで、組成を連続的に変化した半導体１０６となる半導体を成膜することができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。熱ＣＶＤ法は、プラズマを用いないため、プラズマダメージが生じず、欠陥の少ない膜が得られる。
ＣＶＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＭＣＶＤ法およびＭＯＣＶＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＭＣＶＤ法およびＭＯＣＶＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、トランジスタの生産性を高めることができる。ＭＯＣＶＤ法を用いることが可能な成膜装置の具体例については後述する。
または、例えば、スパッタリング法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法を用いて組成が連続的に変化した膜を成膜してもよい。
絶縁体１０２は、半導体１０６と接する。したがって半導体１０６となる半導体の成膜時に、絶縁体１０２へダメージを与えない成膜方法を用いると好ましい。即ち、該半導体の成膜には、例えば、ＭＯＣＶＤ法などを用いると好ましい。
なお、半導体１０６を積層膜で構成する場合には、それぞれの膜を、スパッタリング法、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような成膜方法を用いて、異なる成膜方法で成膜してもよい。例えば、１層目をＭＯＣＶＤ法で成膜し、２層目をスパッタリング法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をＭＯＣＶＤ法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をスパッタリング法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をスパッタリング法で成膜し、３層目をＡＬＤ法で成膜してもよい。このように、それぞれ、異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、半導体１０６を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ＋１層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜する場合、ｎ層目の膜と、ｎ＋１層目の膜とで、成膜方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法が同じでもよい。
なお、半導体１０６、または半導体１０６の積層膜の内の少なくとも一つの膜と、絶縁体１０２、または絶縁体１０２の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。または、例えば、半導体１０６と接する絶縁体１０２と、絶縁体１０２と接する半導体１０６とは、同じ成膜方法を用いてもよい。これにより、同じチャンバーで成膜することができる。その結果、不純物の混入を防ぐことができる。このように、半導体１０６と絶縁体１０２の場合だけでなく、近接して配置されている別々の膜において、同じ成膜方法を用いてもよい。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
なお、半導体１０６となる半導体の成膜後、または半導体１０６の形成後に、第１の加熱処理を行うことが好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下で行えばよい。第１の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。または、第１の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第１の加熱処理によって、半導体１０６となる半導体、または半導体１０６の結晶性を高めることや、水素や水などの不純物を除去することなどができる。
次に、導電体１１６ａおよび導電体１１６ｂを形成する。
導電体１１６ａおよび導電体１１６ｂとしては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
導電体１１６ａおよび導電体１１６ｂとなる導電体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
導電体１１６ａおよび導電体１１６ｂは、導電体１１６ａおよび導電体１１６ｂとなる導電体を成膜した後で、該導電体の一部をエッチングすることで形成される。したがって、該導電体の成膜時に、半導体１０６へダメージを与えない成膜方法を用いると好ましい。即ち、該導電体の成膜には、ＭＣＶＤ法などを用いると好ましい。
なお、導電体１１６ａおよび導電体１１６ｂを積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような成膜方法を用いて、異なる成膜方法で成膜してもよい。例えば、１層目をＭＯＣＶＤ法で成膜し、２層目をスパッタリング法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をＭＯＣＶＤ法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をスパッタリング法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をスパッタリング法で成膜し、３層目をＡＬＤ法で成膜してもよい。このように、それぞれ、異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、導電体１１６ａおよび導電体１１６ｂを積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ＋１層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ層目の膜と、ｎ＋１層目の膜とで、成膜方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法が同じでもよい。
なお、導電体１１６ａ（導電体１１６ｂ）、または導電体１１６ａ（導電体１１６ｂ）の積層膜の内の少なくとも一つの膜と、半導体１０６、または半導体１０６の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。または、例えば、半導体１０６と接する導電体１１６ａ（導電体１１６ｂ）と、導電体１１６ａ（導電体１１６ｂ）と接する半導体１０６とは、同じ成膜方法を用いてもよい。これにより、同じチャンバーで成膜することができる。その結果、不純物の混入を防ぐことができる。このように、半導体１０６と導電体１１６ａ（導電体１１６ｂ）の場合だけでなく、近接して配置されている別々の膜において、同じ成膜方法を用いてもよい。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
なお、導電体１１６ａ（導電体１１６ｂ）、または導電体１１６ａ（導電体１１６ｂ）の積層膜の内の少なくとも一つの膜と、半導体１０６、または半導体１０６の積層膜の内の少なくとも一つの膜と、絶縁体１０２、または絶縁体１０２の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どれも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
次に、絶縁体１１２を形成する。
絶縁体１１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体１１２としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
絶縁体１１２は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。絶縁体１１２は、ＣＶＤ法で成膜すると好ましい。
なお、絶縁体１１２を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような成膜方法を用いて、異なる成膜方法で成膜してもよい。例えば、１層目をＭＯＣＶＤ法で成膜し、２層目をスパッタリング法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をＭＯＣＶＤ法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をスパッタリング法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をスパッタリング法で成膜し、３層目をＡＬＤ法で成膜してもよい。このように、それぞれ、異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、絶縁体１１２を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ＋１層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ層目の膜と、ｎ＋１層目の膜とで、成膜方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法が同じでもよい。
なお、絶縁体１１２、または絶縁体１１２の積層膜の内の少なくとも一つの膜と、導電体１１６ａ（導電体１１６ｂ）、または導電体１１６ａ（導電体１１６ｂ）の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。または、例えば、絶縁体１１２と接する導電体１１６ａ（導電体１１６ｂ）と、導電体１１６ａ（導電体１１６ｂ）と接する絶縁体１１２とは、同じ成膜方法を用いてもよい。これにより、同じチャンバーで成膜することができる。その結果、不純物の混入を防ぐことができる。
なお、絶縁体１１２、または絶縁体１１２の積層膜の内の少なくとも一つの膜と、導電体１１６ａ（導電体１１６ｂ）、または導電体１１６ａ（導電体１１６ｂ）の積層膜の内の少なくとも一つの膜と、半導体１０６、または半導体１０６の積層膜の内の少なくとも一つの膜と、絶縁体１０２、または絶縁体１０２の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どれも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
次に、第２の加熱処理を行っても構わない。第２の加熱処理を行うことで、絶縁体１０２に含まれる過剰酸素が半導体１０６まで移動する。そのため、半導体１０６の欠陥（酸素欠損）を低減することができる。なお、第２の加熱処理は、絶縁体１０２中の過剰酸素（酸素）が半導体１０６まで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。または、第２の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の加熱処理と第２の加熱処理の温度差は、２０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下とする。これにより、絶縁体１０２から余分に過剰酸素（酸素）が放出することを抑えることができる。
次に、導電体１０４を形成する。
導電体１０４としては、例えば、ホウ素、窒素、酸素、フッ素、シリコン、リン、アルミニウム、チタン、クロム、マンガン、コバルト、ニッケル、銅、亜鉛、ガリウム、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、インジウム、スズ、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。例えば、合金や化合物であってもよく、アルミニウムを含む導電体、銅およびチタンを含む導電体、銅およびマンガンを含む導電体、インジウム、スズおよび酸素を含む導電体、チタンおよび窒素を含む導電体などを用いてもよい。
導電体１０４となる導電体は、スパッタリング法、ＣＶＤ法、ＭＢＥ法またはＰＬＤ法、ＡＬＤ法などを用いて成膜すればよい。
絶縁体１１２は、トランジスタのゲート絶縁体として機能する。したがって導電体１０４は、導電体１０４となる導電体の成膜時に、絶縁体１１２へダメージを与えない成膜方法を用いると好ましい。即ち、該導電体の成膜には、ＭＣＶＤ法などを用いると好ましい。
なお、導電体１０４を積層膜で構成する場合には、それぞれの膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのような成膜方法を用いて、異なる成膜方法で成膜してもよい。例えば、１層目をＭＯＣＶＤ法で成膜し、２層目をスパッタリング法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をＭＯＣＶＤ法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をスパッタリング法で成膜してもよい。または、１層目をＡＬＤ法で成膜し、２層目をスパッタリング法で成膜し、３層目をＡＬＤ法で成膜してもよい。このように、それぞれ、異なる成膜方法を用いることによって、各層の膜に異なる機能や性質を持たせることができる。そして、それらの膜を積層することによって、積層膜全体として、より適切な膜を構成することができる。
つまり、導電体１０４を積層膜で構成する場合には、例えば、ｎ層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ＋１層目の膜を、ＣＶＤ法（プラズマＣＶＤ法、熱ＣＶＤ法、ＭＣＶＤ法、ＭＯＣＶＤ法など）、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などのうちの少なくとも１つの方法で成膜し、ｎ層目の膜と、ｎ＋１層目の膜とで、成膜方法が異なっていてもよい（ｎは自然数）。なお、ｎ層目の膜とｎ＋２層目の膜とで、成膜方法が同じでもよい。または、すべての膜において、成膜方法が同じでもよい。
なお、導電体１０４、または導電体１０４の積層膜の内の少なくとも一つの膜と、絶縁体１１２、または絶縁体１１２の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どちらも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。または、例えば、絶縁体１１２と接する導電体１０４と、導電体１０４と接する絶縁体１１２とは、同じ成膜方法を用いてもよい。これにより、同じチャンバーで成膜することができる。その結果、不純物の混入を防ぐことができる。
なお、導電体１０４、または導電体１０４の積層膜の内の少なくとも一つの膜と、絶縁体１１２、または絶縁体１１２の積層膜の内の少なくとも一つの膜と、導電体１１６ａ（導電体１１６ｂ）、または導電体１１６ａ（導電体１１６ｂ）の積層膜の内の少なくとも一つの膜と、半導体１０６、または半導体１０６の積層膜の内の少なくとも一つの膜と、絶縁体１０２、または絶縁体１０２の積層膜の内の少なくとも一つの膜とは、同じ成膜方法を用いてもよい。例えば、どれも、ＡＬＤ法を用いてもよい。これにより、大気に触れさせずに成膜することができる。その結果、不純物の混入を防ぐことができる。ただし、本発明の一態様に係る半導体装置の作製方法は、これらに限定されない。
次に、第３の加熱処理を行っても構わない。第３の加熱処理を行うことで、絶縁体１０２に含まれる過剰酸素が半導体１０６まで移動する。そのため、半導体１０６の欠陥（酸素欠損）を低減することができる。なお、第３の加熱処理は、絶縁体１０２中の過剰酸素（酸素）が半導体１０６まで拡散する温度で行えばよい。例えば、第１の加熱処理についての記載を参照しても構わない。または、第３の加熱処理は、第１の加熱処理よりも低い温度が好ましい。第１の加熱処理と第３の加熱処理の温度差は、２０℃以上１５０℃以下、好ましくは４０℃以上１００℃以下とする。これにより、絶縁体１０２から余分に過剰酸素（酸素）が放出することを抑えることができる。なお、トランジスタを覆って酸素をブロックする機能を有する絶縁体を形成したあとで、第３の加熱処理を行っても構わない。その場合、過剰酸素が外方拡散することを抑制でき、効率よく半導体１０６の欠陥（酸素欠損）を低減することができる。
なお、第１の加熱処理、第２の加熱処理、第３の加熱処理の全てまたは一部を行わなくても構わない。
以上のようにして、本発明の一態様に係るトランジスタを作製することができる。
＜トランジスタのそのほかの例＞
上述したように、組成などを連続的に変化させながら成膜することにより、半導体などのバンド図を任意に制御できることがわかる。以下では、図４（Ｂ）、図４（Ｃ）に示したバンド図とは異なるバンド図を有するトランジスタの例について図５乃至図９を用いて説明する。なお、図５乃至図８に示すバンド図は、図４（Ａ）に示したトランジスタの一点鎖線Ｌ１−Ｌ２に対応する。
図５（Ａ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、絶縁体１０２および半導体１０６の界面に向かって低くなるような勾配を有する。また、半導体１０６と絶縁体１１２との界面において、電子親和力の不連続点を有する。
したがって、図５（Ａ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図５（Ａ）に示すバンド図とすることにより、チャネル領域が界面準位を有する領域から離れる。即ち、界面準位の影響を受けにくい構造であるため、界面準位に起因したオン電流の低下が起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとなる。また、ゲート電極からの電界が相対的に小さくなる。そのため、絶縁体１０２および半導体１０６の界面近傍の領域におけるキャリア密度が低くなり、該領域で生じるリーク電流は小さくなる。即ち、トランジスタのオフ電流を小さくすることができる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
図５（Ｂ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、半導体１０６および絶縁体１１２の界面に向かって低くなるような勾配を有する。また、絶縁体１０２と半導体１０６との界面において、電子親和力の不連続点を有する。
したがって、図５（Ｂ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、半導体１０６および絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図５（Ｂ）に示すバンド図とすることにより、チャネル領域が界面準位を有する領域から離れる。即ち、界面準位の影響を受けにくい構造であるため、界面準位に起因したオン電流の低下が起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとなる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
図５（Ｃ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、絶縁体１０２および半導体１０６の界面に向かって低くなるような勾配と、半導体１０６および絶縁体１１２の界面に向かって低くなるような勾配と、を有する連続接合となる。また、絶縁体１０２および絶縁体１１２も、半導体１０６に向かって電子親和力が高くなる勾配を有する連続接合となる。
したがって、図５（Ｃ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６の界面、ならびに半導体１０６および絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図５（Ｃ）に示すバンド図とすることにより、界面の接合状態が良好になるため、界面準位密度を低くすることができる。また、チャネル領域が界面準位を有する領域から離れる。即ち、界面準位密度が低く、かつその影響を受けにくい構造であるため、界面準位に起因したオン電流の低下が起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとなる。また、ゲート電極からの電界が相対的に小さくなる。そのため、絶縁体１０２および半導体１０６の界面近傍の領域におけるキャリア密度が低くなり、該領域で生じるリーク電流は小さくなる。即ち、トランジスタのオフ電流を小さくすることができる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
図６（Ａ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、絶縁体１０２および半導体１０６の界面に向かって低くなるような勾配と、半導体１０６および絶縁体１１２の界面に向かって低くなるような勾配と、半導体１０６の中央近傍に向かって電子親和力が高くなるような勾配と、を有する連続接合となる。
したがって、図６（Ａ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６の界面、ならびに半導体１０６および絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図６（Ａ）に示すバンド図とすることにより、チャネル領域が界面準位を有する領域からより離れる。即ち、界面準位の影響を特に受けにくい構造であるため、界面準位に起因したオン電流の低下が特に起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとなる。また、ゲート電極からの電界が相対的に小さくなる。そのため、絶縁体１０２および半導体１０６の界面近傍の領域におけるキャリア密度が低くなり、該領域で生じるリーク電流は小さくなる。即ち、トランジスタのオフ電流を小さくすることができる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
図６（Ｂ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、絶縁体１０２および半導体１０６の界面に向かって低くなるような勾配と、半導体１０６の中央近傍に向かって高くなるような勾配と、を有する。また、半導体１０６と絶縁体１１２との界面において、電子親和力の不連続点を有する。
したがって、図６（Ｂ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６の界面、ならびに半導体１０６および絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図６（Ｂ）に示すバンド図とすることにより、チャネル領域が界面準位を有する領域からより離れる。即ち、界面準位の影響を特に受けにくい構造であるため、界面準位に起因したオン電流の低下が起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとなる。また、ゲート電極からの電界が相対的に小さくなる。そのため、絶縁体１０２および半導体１０６の界面近傍の領域におけるキャリア密度が低くなり、該領域で生じるリーク電流は小さくなる。即ち、トランジスタのオフ電流を小さくすることができる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
図６（Ｃ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、半導体１０６の中央近傍に向かって高くなるような勾配と、半導体１０６および絶縁体１１２の界面に向かって低くなるような勾配と、を有する。また、絶縁体１０２と半導体１０６との界面において、電子親和力の不連続点を有する。
したがって、図６（Ｃ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６の界面、ならびに半導体１０６および絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図６（Ｃ）に示すバンド図とすることにより、チャネル領域が界面準位を有する領域からより離れる。即ち、界面準位密度が低く、かつその影響を特に受けにくい構造であるため、界面準位に起因したオン電流の低下が起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとなる。また、ゲート電極からの電界が相対的に小さくなる。そのため、絶縁体１０２および半導体１０６の界面近傍の領域におけるキャリア密度が低くなり、該領域で生じるリーク電流は小さくなる。即ち、トランジスタのオフ電流を小さくすることができる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
図７（Ａ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、絶縁体１０２および半導体１０６の界面に向かって低くなるような勾配と、半導体１０６および絶縁体１１２の界面に向かって低くなるような勾配と、半導体１０６の中央近傍に向かって高くなるような勾配と、を有する。
したがって、図７（Ａ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６の界面、ならびに半導体１０６および絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図７（Ａ）に示すバンド図とすることにより、チャネル領域が界面準位を有する領域からより離れる。即ち、界面準位の影響を特に受けにくい構造であるため、界面準位に起因したオン電流の低下が特に起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとなる。また、ゲート電極からの電界が相対的に小さくなる。そのため、絶縁体１０２および半導体１０６の界面近傍の領域におけるキャリア密度が低くなり、該領域で生じるリーク電流は小さくなる。即ち、トランジスタのオフ電流を小さくすることができる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
図７（Ｂ）に示す半導体１０６は、半導体１０６ａと、半導体１０６ｂと、半導体１０６ｃと、を有する。半導体１０６ａおよび半導体１０６ｃは、それぞれ略一定の電子親和力を有する。また、半導体１０６ｂの電子親和力は、半導体１０６ｂの中央近傍に向かって高くなるような勾配を有する。
したがって、図７（Ｂ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６ａの界面、ならびに半導体１０６ｃおよび絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図７（Ｂ）に示すバンド図とすることにより、チャネル領域が界面準位を有する領域からより離れる。即ち、界面準位の影響を特に受けにくい構造であるため、界面準位に起因したオン電流の低下が起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとなる。また、ゲート電極からの電界が相対的に小さくなる。そのため、絶縁体１０２および半導体１０６ａの界面近傍の領域におけるキャリア密度が低くなり、該領域で生じるリーク電流は小さくなる。即ち、トランジスタのオフ電流を小さくすることができる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
図７（Ｃ）に示す半導体１０６は、半導体１０６ａと、半導体１０６ｂと、半導体１０６ｃと、を有する。半導体１０６ａ、半導体１０６ｂおよび半導体１０６ｃは、それぞれ略一定の電子親和力を有する不連続接合となる。
したがって、図７（Ｃ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６ａの界面、ならびに半導体１０６ｃおよび絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図７（Ｃ）に示すバンド図とすることにより、チャネル領域が界面準位を有する領域からより離れる。即ち、界面準位密度が低く、かつその影響を特に受けにくい構造であるため、界面準位に起因したオン電流の低下が起こりにくい。したがって、オン電流が高く、Ｓ値の低いトランジスタとなる。また、ゲート電極からの電界が相対的に小さくなる。そのため、絶縁体１０２および半導体１０６ａの界面近傍の領域におけるキャリア密度が低くなり、該領域で生じるリーク電流は小さくなる。即ち、トランジスタのオフ電流を小さくすることができる。また、界面準位を有する領域と、チャネル領域との間にエネルギー差があることにより、界面準位にキャリアが捕獲されにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
図８（Ａ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、絶縁体１０２および半導体１０６の界面に向かって高くなるような勾配と、半導体１０６および絶縁体１１２の界面に向かって高くなるような勾配と、を有する。また、絶縁体１０２と半導体１０６との界面において、電子親和力の不連続点を有する。また、半導体１０６と絶縁体１１２との界面において、電子親和力の不連続点を有する。
したがって、図８（Ａ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、半導体１０６および絶縁体１１２の界面における電子親和力が高いことにより、ゲート電極からの電界に対して敏感となる。また、例えば、絶縁体１０２および半導体１０６の界面における電子親和力が高いことにより、低いゲート電圧でトランジスタをオン（導通）させることができる。
図８（Ａ）に示すバンド図とすることにより、オン、オフの切り替えの速いトランジスタとなる。したがって、Ｓ値の低いトランジスタとなる。また、低いゲート電圧で高いオン電流を得ることができる。即ち、消費電力の小さいトランジスタとすることができる。
図８（Ｂ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、絶縁体１０２および半導体１０６の界面に向かって高くなるような勾配を有する。また、絶縁体１０２と半導体１０６との界面において、電子親和力の不連続点を有する。また、半導体１０６と絶縁体１１２との界面において、電子親和力の不連続点を有する。
したがって、図８（Ｂ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６の界面における電子親和力が高いことにより、低いゲート電圧でトランジスタをオンさせることができる。
図８（Ｂ）に示すバンド図とすることにより、低いゲート電圧で高いオン電流を得ることができる。即ち、消費電力の小さいトランジスタとすることができる。
図８（Ｃ）に示す半導体１０６の電子親和力は、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６の電子親和力は、半導体１０６および絶縁体１１２の界面に向かって高くなるような勾配を有する。また、絶縁体１０２と半導体１０６との界面において、電子親和力の不連続点を有する。また、半導体１０６と絶縁体１１２との界面において、電子親和力の不連続点を有する。
したがって、図８（Ｃ）に示すバンド図とすることで、図４（Ｃ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、半導体１０６および絶縁体１１２の界面における電子親和力が高いことにより、ゲート電極からの電界に対して敏感となる。
図８（Ｃ）に示すバンド図とすることにより、オン、オフの切り替えの速いトランジスタとなる。したがって、Ｓ値の低いトランジスタとなる。
図９（Ａ）および図９（Ｂ）は、図４（Ａ）に示す一点鎖線Ｌ１−Ｌ２に対応するバンド図である。バンド図は、上述した構成に加え、絶縁体１０２、半導体１０６および絶縁体１１２の価電子帯上端のエネルギー（Ｅｖ）を示す。なお、真空準位と価電子帯上端のエネルギーとの差を、イオン化エネルギー（ｉｏｎｉｚａｔｉｏｎ ｅｎｅｒｇｙ）と呼ぶ。
図９（Ａ）に示す半導体１０６のイオン化エネルギーは、絶縁体１０２および絶縁体１１２の間で連続的に変化する。具体的には、半導体１０６のイオン化エネルギーは、絶縁体１０２および半導体１０６の界面に向かって高くなるような勾配と、半導体１０６および絶縁体１１２の界面に向かって高くなるような勾配と、を有する逆Ｕ字状となる。
一方、図９（Ｂ）に示す半導体１０６のイオン化エネルギーは、絶縁体１０２および絶縁体１１２の間で一定となる。
図９（Ａ）に示すバンド図とすることで、図９（Ｂ）に示すバンド図とする場合と比べて、トランジスタの電気特性を向上させることができる場合がある。例えば、絶縁体１０２および半導体１０６の界面、ならびに半導体１０６および絶縁体１１２の界面には、異種接合、成膜ダメージ、不純物の混入などに起因した界面準位が形成される場合がある。
図９（Ａ）に示すバンド図とすることにより、正孔が生成された場合でも界面準位を有する領域から離れるため、界面準位に正孔が捕獲されにくくなる。即ち、界面準位の影響を受けにくい構造であるため、界面準位に起因したオン電流の低下が起こりにくい。したがって、界面準位に起因した電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
または、例えば、絶縁体１０２または／および絶縁体１１２中に正孔捕獲中心を有する場合がある。図９（Ｂ）に示すバンド図では、例えば、半導体に光が入射することで正孔が生成された際、ゲート電極に電圧が印加されると半導体１０６中の準位を介して絶縁体１０２または／および絶縁体１１２中の正孔捕獲中心まで正孔が移動する場合がある。絶縁体１０２または／および絶縁体１１２中の正孔捕獲中心に捕獲された正孔は放出されにくいため、固定電荷として振舞う場合がある。
一方、図９（Ａ）に示すバンド図とすることにより、半導体１０６中の準位と絶縁体１０２または／および絶縁体１１２中の正孔捕獲中心とが離れる。そのため、例えば、半導体に光が入射することで正孔が生成された際でも、半導体１０６中の準位を介して絶縁体１０２または／および絶縁体１１２中の正孔捕獲中心まで正孔が移動することが起こりにくくなる。したがって、絶縁体１０２または／および絶縁体１１２中に正孔捕獲中心を有する場合でも、電気特性の変動が起こりにくく、信頼性の高いトランジスタとなる。
以上に示したように、半導体などのバンド図を任意に制御することで、優れた電気特性を有するトランジスタを得ることができる。
なお、半導体などのバンド図は一例である。例えば、上述したバンド図の一部または全部を組み合わせて作成したバンド図を有するトランジスタについても、本発明の一態様の範疇となる。
＜成膜装置＞
以下では、本発明の一態様に係る半導体などを成膜することが可能な、成膜装置の具体例について説明する。
図１０（Ａ）に示す成膜装置を含む製造装置は、ロード室７０２、搬送室７１０、前処理室７０３、熱ＣＶＤ法を利用した成膜室である処理室７３１、アンロード室７０６を少なくとも有する。また、図１０（Ａ）に示す製造装置は、大気に触れることなく、連続的に成膜を行うことができる。そのため、積層膜を成膜する場合、膜中および膜の界面へ不純物の混入を防止することができる。なお、製造装置のチャンバー（ロード室、処理室、搬送室、成膜室、アンロード室などを含む）は、チャンバー内壁への水分の付着などを防ぐため、露点が−６０℃未満、好ましくは−８０℃未満、さらに好ましくは−１００℃未満の不活性ガス（窒素ガス、希ガスなど）を充填させておくことが好ましい。または、チャンバーは、圧力を１Ｐａ未満、好ましくは０．１Ｐａ未満、さらに好ましくは１×１０−４Ｐａ未満の減圧状態とする。
また、処理室７０４または／および処理室７０５は、処理室７３１と同様の熱ＣＶＤ法を利用する成膜室（熱ＣＶＤ装置ともいう。）としてもよい。
例えば、処理室７３１にて半導体を成膜し、処理室７０４にて絶縁体を成膜し、処理室７０５にて金属を成膜してもよい。その場合、それらの積層膜を大気に触れることなく、連続的に成膜することができる。
まず、基板７２０をロード室７０２に搬入する。次に、搬送室７１０の搬送ユニット７０７によって基板を前処理室７０３に搬送する。前処理室７０３では、基板表面を洗浄する処理や加熱処理を行う。次に、基板を処理室７３１に搬送して半導体を成膜する。前処理室７０３で処理されることによって、基板表面を清浄化することができる。また、基板表面の処理から半導体の成膜までの間に大気に触れないため、不純物などが基板表面に付着することを抑制できる。
次に、搬送ユニット７０７によって基板を処理室７０４に搬送して酸化ハフニウムなどの絶縁体を成膜する。次に、搬送ユニット７０７によって基板を処理室７０５に搬送してタングステンなどの金属を成膜する。次に、搬送ユニット７０７によって基板をアンロード室７０６に搬送する。以上の手順により、半導体、絶縁体および金属を順に積層することができる。
図１０（Ｂ）に熱ＣＶＤ装置の一例を示す。熱ＣＶＤ装置は、基板の搬入されたチャンバーに原料ガス（一種または複数種）、酸化剤（Ｏ２、Ｏ３など）などを同時に供給し、基板近傍または基板表面で反応させ、生成物を堆積させることで成膜を行う。
熱ＣＶＤ装置の処理室７３１は、基板ホルダ７１９と、複数の原料ガスの導入口の接続された部材７２１と、排気装置７１８とを少なくとも有する。原料ガスの導入口には、それぞれ供給管、圧力調整器、バルブ、マスフローコントローラ（マスフローコントローラ７２２、マスフローコントローラ７２４、マスフローコントローラ７２６、マスフローコントローラ７２８）を介して原料供給部（原料供給部７２３、原料供給部７２５、原料供給部７２７、原料供給部７２９）と接続されており、排出口は、排出管やバルブや圧力調整器を介して排気装置７１８と接続されている。
成膜時の処理室７３１内は大気圧としてもよいし、減圧としてもよい。
また、原料ガスを供給する際には、シャワーヘッドのような複数の開口部から原料ガスを供給してもよい。
また、基板面内における膜の厚さを均一にするため、基板ホルダ７１９を回転させ、基板ホルダ７１９に固定されている基板７２０を回転させてもよい。
なお、熱ＣＶＤ法は、プラズマを用いないため、プラズマに起因して膜に欠陥が生成されることがない。
熱ＣＶＤ法によって、金属、半導体、絶縁体など様々な膜を形成することができる。例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物を成膜する場合には、原料ガスとして、トリメチルインジウム（（ＣＨ３）３Ｉｎ）、トリメチルガリウム（（ＣＨ３）３Ｇａ）、およびジメチル亜鉛（（ＣＨ３）２Ｚｎ）などを用いる。ただし、Ｉｎ−Ｇａ−Ｚｎ酸化物の原料ガスは、これらの組み合わせに限定されない。例えば、トリメチルガリウムに代えてトリエチルガリウム（（Ｃ２Ｈ５）３Ｇａ）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（（Ｃ２Ｈ５）２Ｚｎ）を用いることもできる。また、例えば、酸化ガリウムを成膜する場合には、原料ガスとして、トリメチルガリウムまたはトリエチルガリウムを用いればよい。
また、図１０（Ａ）では搬送室７１０の上面形状が六角形であるマルチチャンバーの製造装置の例を示しているが、それより角の多い多角形（七角形、八角形など）としてより多くのチャンバーと連結させてもよい。または、搬送室７１０の上面形状が五角形または四角形であるマルチチャンバーの製造装置であってもよい。また、チャンバーを複数連結することで搬送室を省略した、インライン製造装置としてもよい。インライン製造装置は、搬送室を有さないことにより、搬送の時間が短くできるため、生産性の高い製造装置である。なお、図１０（Ａ）では枚葉式の製造装置の例を示したが、複数枚の基板を一度に成膜するバッチ式の製造装置としてもよい。また、各処理室にクリーニング（例えばプラズマクリーニングなど）を行うための機構を有してもよい。
また、図１０（Ａ）においては、処理室７０４、処理室７０５および処理室７３１に熱ＣＶＤ装置を用いる例を示したが、いずれか一をスパッタリング装置やＡＬＤ装置など、そのほかの成膜装置としてもよい。
＜トランジスタの構造＞
以下では、本発明の一態様に係るトランジスタの構造について説明する。
＜トランジスタ構造１＞
図１１（Ａ）および図１１（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図１１（Ａ）は上面図であり、図１１（Ｂ）は、図１１（Ａ）に示す一点鎖線Ａ１−Ａ２、および一点鎖線Ａ３−Ａ４に対応する断面図である。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１１（Ａ）および図１１（Ｂ）に示すトランジスタは、基板４００上の凸部を有する絶縁体４０２と、絶縁体４０２の凸部上の半導体４０６と、半導体４０６の上面および側面と接する導電体４１６ａおよび導電体４１６ｂと、半導体４０６上、導電体４１６ａ上および導電体４１６ｂ上の絶縁体４１２と、絶縁体４１２の上面に接し、半導体４０６の上面および側面に面する導電体４０４と、導電体４１６ａ上、導電体４１６ｂ上および導電体４０４上の絶縁体４１８と、を有する。なお、絶縁体４０２が凸部を有さなくても構わない。なお、導電体４０４は、トランジスタのゲート電極として機能する。また、導電体４１６ａおよび導電体４１６ｂは、トランジスタのソース電極およびドレイン電極として機能する。
図１１（Ｂ）に示すように、導電体４１６ａおよび導電体４１６ｂの側面が半導体４０６の側面と接する。また、導電体４０４の電界によって、半導体４０６を電気的に取り囲むことができる（導電体から生じる電界によって、半導体を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。）。そのため、半導体４０６の全体（バルク）にチャネルが形成される場合がある。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのソース−ドレイン間に大電流を流すことができ、高いオン電流を得ることができる。
高いオン電流が得られるため、ｓ−ｃｈａｎｎｅｌ構造は、微細化されたトランジスタに適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。例えば、トランジスタのチャネル長を、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とし、かつ、トランジスタのチャネル幅を、好ましくは４０ｎｍ以下、さらに好ましくは３０ｎｍ以下、より好ましくは２０ｎｍ以下とする。
なお、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に設けられている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の、表面、側面、上面、または／および、下面の少なくとも一部（または全部）と、接している。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の少なくとも一部（または全部）と、接している。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の、表面、側面、上面、または／および、下面の少なくとも一部（または全部）と、電気的に接続されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の少なくとも一部（または全部）と、電気的に接続されている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）に、近接して配置されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の少なくとも一部（または全部）に、近接して配置されている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の横側に配置されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の少なくとも一部（または全部）の横側に配置されている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の斜め上側に配置されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の少なくとも一部（または全部）の斜め上側に配置されている。
または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の、表面、側面、上面、または／および下面の少なくとも一部（または全部）の上側に配置されている。または、導電体４１６ａ（または／および導電体４１６ｂ）の、少なくとも一部（または全部）は、半導体４０６などの半導体の少なくとも一部（または全部）の上側に配置されている。
なお、チャネル長とは、上面図において、半導体とゲート電極とが重なる領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との距離をいう。即ち、図１１（Ａ）では、チャネル長は、半導体４０６と導電体４０４とが重なる領域における、導電体４１６ａと導電体４１６ｂとの距離となる。チャネル幅とは、半導体とゲート電極とが重なる領域における、ソースとドレインとが平行に向かい合っている長さをいう。即ち、図１１（Ａ）では、チャネル幅は、半導体４０６と導電体４０４とが重なる領域における、導電体４１６ａと導電体４１６ｂとが平行に向かい合っている長さをいう。
基板４００は、基板１００についての記載を参照する。絶縁体４０２は、絶縁体１０２についての記載を参照する。半導体４０６は、半導体１０６についての記載を参照する。導電体４１６ａおよび導電体４１６ｂは、導電体１１６ａおよび導電体１１６ｂについての記載を参照する。絶縁体４１２は、絶縁体１１２についての記載を参照する。導電体４０４は、導電体１０４についての記載を参照する。
絶縁体４１８としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体４１８としては、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを用いればよい。
絶縁体４０２は、基板４００からの不純物の拡散を防止する役割を有する。ここで、半導体４０６が酸化物半導体である場合、絶縁体４０２は、半導体４０６に酸素を供給する役割を担うことができる。したがって、絶縁体４０２は酸素を含む絶縁体であることが好ましい。例えば、化学量論的組成よりも多い酸素を含む絶縁体であることがより好ましい。
以下では、半導体４０６に適用可能な酸化物半導体について詳細に説明する。
半導体４０６に適用可能な酸化物半導体は、例えば、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体は、元素Ｍを含むと好ましい。元素Ｍは、好ましくは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、イットリウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステンなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。
ただし、酸化物半導体は、インジウムを含む酸化物に限定されない。酸化物半導体は、例えば、酸化ガリウム、亜鉛スズ酸化物、ガリウムスズ酸化物であっても構わない。
また酸化物半導体は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体のエネルギーギャップは、例えば、２．２ｅＶ以上５．０ｅＶ以下、好ましくは２．５ｅＶ以上４．５ｅＶ以下、さらに好ましくは２．８ｅＶ以上４．２ｅＶ以下とする。
以下では、酸化物半導体中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物半導体のキャリア密度は、１×１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３未満とする。酸化物半導体中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
例えば、酸化物半導体中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。そのため、酸化物半導体と絶縁体４０２との間に、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。また、酸化物半導体と絶縁体４１２との間に、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満のシリコン濃度となる領域を有する。
また、酸化物半導体中に水素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体は、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、酸化物半導体中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
なお、酸化物半導体に銅が混入すると、電子トラップを生成する場合がある。電子トラップは、トランジスタのしきい値電圧をプラス方向へ変動させる場合がある。したがって、酸化物半導体の表面または内部における銅濃度は低いほど好ましい。例えば、酸化物半導体は、銅濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下となる領域を有すると好ましい。
また、酸化物半導体の水素濃度を低減するために、絶縁体４０２の水素濃度を低減すると好ましい。絶縁体４０２は、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、酸化物半導体の窒素濃度を低減するために、絶縁体４０２の窒素濃度を低減すると好ましい。絶縁体４０２は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
また、酸化物半導体の水素濃度を低減するために、絶縁体４１２の水素濃度を低減すると好ましい。絶縁体４１２は、ＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下の水素濃度となる領域を有する。また、酸化物半導体の窒素濃度を低減するために、絶縁体４１２の窒素濃度を低減すると好ましい。絶縁体４１２は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下の窒素濃度となる領域を有する。
なお、図１１では、トランジスタのゲート電極が半導体４０６の上側に配置された例を示したが、本発明の一態様に係る半導体装置はこれに限定されない。図１２（Ａ）に示すように、ゲート電極として機能させることができる導電体４１３が、下側にも配置されていてもよい。導電体４１３としては、導電体４０４についての記載を参照する。なお、導電体４１３には、導電体４０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電体４１３に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。図１２（Ｂ）には、開口部を介して、導電体４１３と導電体４０４とを接続させた場合の例を示す。なお、図１１以外の場合であっても、同様に、ゲート電極として機能させることができる導電体４１３を配置することが可能である。
＜トランジスタ構造１の変形例＞
また、図１３に示すトランジスタのように絶縁体４１２下に半導体４０７を配置しても構わない。半導体４０７としては、半導体４０６として示した半導体を用いればよい。半導体４０７としては、酸化ガリウムを用いることが好ましい。半導体４０７として、酸化ガリウムを用いるとソース電極またはドレイン電極とゲート電極との間に生じるリーク電流を低減することができる。即ち、トランジスタのオフ電流を小さくすることができる。なお、そのほかの構成については、図１１に示したトランジスタについての記載を参照する。
なお、図１３では、トランジスタのゲート電極が半導体４０６の上側に配置された例を示したが、本発明の一態様に係る半導体装置はこれに限定されない。図１４（Ａ）に示すように、ゲート電極として機能させることができる導電体４１３が、下側にも配置されていてもよい。導電体４１３としては、導電体４０４についての記載を参照する。なお、導電体４１３には、導電体４０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電体４１３に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。図１４（Ｂ）には、開口部を介して、導電体４１３と導電体４０４とを接続させた場合の例を示す。なお、図１３以外の場合であっても、同様に、ゲート電極として機能させることができる導電体４１３を配置することが可能である。
＜トランジスタ構造２＞
図１５（Ａ）および図１５（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図１５（Ａ）は上面図であり、図１５（Ｂ）は、図１５（Ａ）に示す一点鎖線Ｂ１−Ｂ２、および一点鎖線Ｂ３−Ｂ４に対応する断面図である。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１５（Ａ）および図１５（Ｂ）に示すトランジスタは、基板５００上の凸部を有する絶縁体５０２と、絶縁体５０２の凸部上の半導体５０６と、半導体５０６上の絶縁体５１２と、絶縁体５１２上面に接し、半導体５０６の上面および側面に面する導電体５０４と、半導体５０６上および導電体５０４上にあり、半導体５０６に達する開口部を有する絶縁体５１８と、該開口部を埋める導電体５１６ａおよび導電体５１６ｂと、導電体５１６ａおよび導電体５１６ｂとそれぞれ接する導電体５２４ａおよび導電体５２４ｂと、を有する。なお、絶縁体５０２が凸部を有さなくても構わない。なお、導電体５０４は、トランジスタのゲート電極として機能する。また、導電体５１６ａおよび導電体５１６ｂは、トランジスタのソース電極およびドレイン電極として機能する。
図１５に示すトランジスタにおいて、導電体５１６ａおよび導電体５１６ｂは、導電体５０４と重ならないよう配置される。したがって、導電体５１６ａまたは導電体５１６ｂと、導電体５０４と、の間に生じる寄生容量を低減することができる。そのため、図１５に示すトランジスタは、優れたスイッチング特性を実現することができる。
また、絶縁体５１８と、導電体５１６ａおよび導電体５１６ｂと、の上面の高さが揃っていることで、形状不良を起こしにくい構造である。したがって、該トランジスタを有する半導体装置は、歩留り高く作製することができる。
導電体５２４ａおよび導電体５２４ｂとしては、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルおよびタングステンを一種以上含む導電体を、単層で、または積層で用いればよい。
また、基板５００は基板４００についての記載を参照する。また、絶縁体５０２は絶縁体４０２についての記載を参照する。また、半導体５０６は半導体４０６についての記載を参照する。また、導電体５１６ａおよび導電体５１６ｂは、導電体４１６ａおよび導電体４１６ｂについての記載を参照する。また、絶縁体５１２は絶縁体４１２についての記載を参照する。また、導電体５０４は導電体４０４についての記載を参照する。また、絶縁体５１８は絶縁体４１８についての記載を参照する。
なお、図１５では、トランジスタのゲート電極が半導体５０６の上側に配置した例を示したが、本発明の一態様に係る半導体装置はこれに限定されない。図１６（Ａ）に示すように、ゲート電極として機能させることができる導電体５１３が、下側にも配置されていてもよい。導電体５１３としては、導電体５０４についての記載を参照する。なお、導電体５１３には、導電体５０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電体５１３に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。図１６（Ｂ）には、開口部を介して、導電体５１３と導電体５０４とを接続させた場合の例を示す。また、導電体５１３は、導電体５２４ａおよび導電体５２４ｂと重なるよう配置してもよい。その場合の例を、図１６（Ｂ）に示す。なお、図１５以外の場合であっても、同様に、ゲート電極として機能させることができる導電体５１３を配置することが可能である。
＜トランジスタ構造２の変形例＞
また、図１５に示すトランジスタにおいて、絶縁体５１２下に半導体を配置しても構わない。該半導体は半導体４０７についての記載を参照する。なお、そのほかの構成については、図１５に示したトランジスタについての記載を参照する。
＜トランジスタ構造３＞
図１７（Ａ）および図１７（Ｂ）は、本発明の一態様のトランジスタの上面図および断面図である。図１７（Ａ）は上面図であり、図１７（Ｂ）は、図１７（Ａ）に示す一点鎖線Ｃ１−Ｃ２、および一点鎖線Ｃ３−Ｃ４に対応する断面図である。なお、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図１７（Ａ）および図１７（Ｂ）に示すトランジスタは、基板６００上の導電体６０４と、導電体６０４上の絶縁体６１２と、絶縁体６１２上の半導体６０６と、半導体６０６上面および側面と接する導電体６１６ａおよび導電体６１６ｂと、半導体６０６上、導電体６１６ａ上および導電体６１６ｂ上の絶縁体６１８と、を有する。なお、基板６００と導電体６０４の間に絶縁体を有しても構わない。なお、導電体６０４は、トランジスタのゲート電極として機能する。また、導電体６１６ａおよび導電体６１６ｂは、トランジスタのソース電極およびドレイン電極として機能する。
なお、トランジスタは、絶縁体６１８を介して半導体６０６と重なる導電体を有してもよい。該導電体は、トランジスタの第２のゲート電極として機能する。また、該第２のゲート電極によってｓ−ｃｈａｎｎｅｌ構造を形成していても構わない。
また、基板６００は基板４００についての記載を参照する。また、導電体６０４は導電体４０４についての記載を参照する。また、絶縁体６１２は絶縁体４１２についての記載を参照する。また、半導体６０６は半導体４０６についての記載を参照する。また、導電体６１６ａおよび導電体６１６ｂは、導電体４１６ａおよび導電体４１６ｂについての記載を参照する。また、絶縁体６１８は絶縁体４１８についての記載を参照する。
なお、半導体６０６の上に、チャネル保護膜として機能させることができる絶縁体を配置してもよい。または、導電体６１６ａおよび導電体６１６ｂと、半導体６０６との間に、絶縁体を配置してもよい。その場合、導電体６１６ａ（導電体６１６ｂ）と半導体６０６とは、絶縁体中の開口部を介して接続される。これらの絶縁体は、絶縁体４１２についての記載を参照すればよい。
なお、図１７では、トランジスタのゲート電極が半導体６０６の下側に配置した例を示したが、本発明の一態様に係る半導体装置はこれに限定されない。図１８（Ａ）に示すように、ゲート電極として機能させることができる導電体６１３が、上側にも配置されていてもよい。導電体６１３としては、導電体６０４についての記載を参照する。なお、導電体６１３には、導電体６０４と同じ電位や同じ信号が供給されてもよいし、異なる電位や信号が供給されてもよい。例えば、導電体６１３に、一定の電位を供給して、トランジスタのしきい値電圧を制御してもよい。図１８（Ｂ）には、開口部を介して、導電体６１３と導電体６０４とを接続させた場合の例を示す。なお、図１７以外の場合であっても、同様に、ゲート電極として機能させることができる導電体６１３を配置することが可能である。
＜半導体装置＞
以下では、本発明の一態様に係る半導体装置を例示する。
＜回路＞
以下では、本発明の一態様に係るトランジスタを利用した回路の一例について説明する。
〔ＣＭＯＳインバータ〕
図１９（Ａ）に示す回路図は、ｐチャネル型のトランジスタ２２００とｎチャネル型のトランジスタ２１００を直列に接続し、かつそれぞれのゲートを接続した、いわゆるＣＭＯＳインバータの構成を示している。
〔ＣＭＯＳアナログスイッチ〕
また図１９（Ｂ）に示す回路図は、トランジスタ２１００とトランジスタ２２００のそれぞれのソースとドレインを接続した構成を示している。このような構成とすることで、いわゆるＣＭＯＳアナログスイッチとして機能させることができる。
〔記憶装置の例〕
本発明の一態様に係るトランジスタを用いた、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を図２０に示す。
図２０（Ａ）に示す半導体装置は、第１の半導体を用いたトランジスタ３２００と第２の半導体を用いたトランジスタ３３００、および容量素子３４００を有している。なお、トランジスタ３３００としては、上述したトランジスタを用いることができる。
トランジスタ３３００は、酸化物半導体を用いたトランジスタである。トランジスタ３３００のオフ電流が小さいことにより、半導体装置の特定のノードに長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、またはリフレッシュ動作の頻度が極めて少なくすることが可能となるため、消費電力の低い半導体装置となる。
図２０（Ａ）において、第１の配線３００１はトランジスタ３２００のソースと電気的に接続され、第２の配線３００２はトランジスタ３２００のドレインと電気的に接続される。また、第３の配線３００３はトランジスタ３３００のソース、ドレインの一方と電気的に接続され、第４の配線３００４はトランジスタ３３００のゲートと電気的に接続されている。そして、トランジスタ３２００のゲート、およびトランジスタ３３００のソース、ドレインの他方は、容量素子３４００の電極の一方と電気的に接続され、第５の配線３００５は容量素子３４００の電極の他方と電気的に接続されている。
図２０（Ａ）に示す半導体装置は、トランジスタ３２００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ３３００が導通状態となる電位にして、トランジスタ３３００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３２００のゲート、および容量素子３４００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３２００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ３３００が非導通状態となる電位にして、トランジスタ３３００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ３３００のオフ電流は極めて小さいため、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３２００をｎチャネル型とすると、トランジスタ３２００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３２００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３２００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３２００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３２００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。ほかのメモリセルの情報を読み出さないためには、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えればよい。または、ノードＦＧに与えられた電荷によらずトランジスタ３２００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えればよい。
図２０（Ｂ）に示す半導体装置は、トランジスタ３２００を有さない点で図２０（Ａ）に示した半導体装置と異なる。この場合も図２０（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図２０（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ３３００が導通状態になると、浮遊状態である第３の配線３００３と容量素子３４００とが導通し、第３の配線３００３と容量素子３４００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子３４００の電極の一方の電位（または容量素子３４００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子３４００の電極の一方の電位をＶ、容量素子３４００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子３４００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ３３００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が全く生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
＜ＲＦタグ＞
以下では、上述したトランジスタ、または記憶装置を含むＲＦタグについて、図２１を用いて説明する。
本発明の一態様に係るＲＦタグは、内部に記憶回路を有し、記憶回路に情報を記憶し、非接触手段、例えば無線通信を用いて外部と情報の授受を行うものである。このような特徴から、ＲＦタグは、物品などの個体情報を読み取ることにより物品の識別を行う個体認証システムなどに用いることが可能である。なお、これらの用途に用いるためには高い信頼性が要求される。
ＲＦタグの構成について図２１を用いて説明する。図２１は、ＲＦタグの構成例を示すブロック図である。
図２１に示すようにＲＦタグ８００は、通信器８０１（質問器、リーダ／ライタなどともいう）に接続されたアンテナ８０２から送信される無線信号８０３を受信するアンテナ８０４を有する。またＲＦタグ８００は、整流回路８０５、定電圧回路８０６、復調回路８０７、変調回路８０８、論理回路８０９、記憶回路８１０、ＲＯＭ８１１を有している。なお、復調回路８０７に含まれる整流作用を示すトランジスタの半導体には、逆方向電流を十分に抑制することが可能な、例えば、酸化物半導体を用いてもよい。これにより、逆方向電流に起因する整流作用の低下を抑制し、復調回路の出力が飽和することを防止できる。つまり、復調回路の入力に対する復調回路の出力を線形に近づけることができる。なお、データの伝送形式は、一対のコイルを対向配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別される。ＲＦタグ８００は、そのいずれの方式に用いることも可能である。
次に各回路の構成について説明する。アンテナ８０４は、通信器８０１に接続されたアンテナ８０２との間で無線信号８０３の送受信を行うためのものである。また、整流回路８０５は、アンテナ８０４で無線信号を受信することにより生成される入力交流信号を整流、例えば、半波２倍圧整流し、後段の容量素子により、整流された信号を平滑化することで入力電位を生成するための回路である。なお、整流回路８０５の入力側または出力側には、リミッタ回路を有してもよい。リミッタ回路とは、入力交流信号の振幅が大きく、内部生成電圧が大きい場合に、ある電力以上の電力を後段の回路に入力しないように制御するための回路である。
定電圧回路８０６は、入力電位から安定した電源電圧を生成し、各回路に供給するための回路である。なお、定電圧回路８０６は、内部にリセット信号生成回路を有していてもよい。リセット信号生成回路は、安定した電源電圧の立ち上がりを利用して、論理回路８０９のリセット信号を生成するための回路である。
復調回路８０７は、入力交流信号を包絡線検出することにより復調し、復調信号を生成するための回路である。また、変調回路８０８は、アンテナ８０４より出力するデータに応じて変調をおこなうための回路である。
論理回路８０９は復調信号を解析し、処理を行うための回路である。記憶回路８１０は、入力された情報を保持する回路であり、ロウデコーダ、カラムデコーダ、記憶領域などを有する。また、ＲＯＭ８１１は、固有番号（ＩＤ）などを格納し、処理に応じて出力を行うための回路である。
なお、上述の各回路は、適宜、取捨することができる。
ここで、上述した記憶装置を、記憶回路８１０に用いることができる。本発明の一態様に係る記憶装置は、電源が遮断された状態であっても情報を保持できるため、ＲＦタグに好適である。さらに本発明の一態様に係る記憶装置は、データの書き込みに必要な電力（電圧）が従来の不揮発性メモリに比べて低いため、データの読み出し時と書込み時の最大通信距離の差を生じさせないことも可能である。さらに、データの書き込み時に電力が不足し、誤動作または誤書込みが生じることを抑制することができる。
また、本発明の一態様に係る記憶装置は、不揮発性メモリとして用いることが可能であるため、ＲＯＭ８１１に適用することもできる。その場合には、生産者がＲＯＭ８１１にデータを書き込むためのコマンドを別途用意し、ユーザが自由に書き換えできないようにしておくことが好ましい。生産者が出荷前に固有番号を書込んだのちに製品を出荷することで、作製したＲＦタグすべてについて固有番号を付与するのではなく、出荷する良品にのみ固有番号を割り当てることが可能となり、出荷後の製品の固有番号が不連続になることがなく出荷後の製品に対応した顧客管理が容易となる。
＜ＲＦタグの使用例＞
以下では、本発明の一態様に係るＲＦタグの使用例について図２２を用いて説明する。ＲＦタグの用途は広範にわたるが、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図２２（Ａ）参照。）、包装用容器類（包装紙やボトル等、図２２（Ｃ）参照。）、記録媒体（ＤＶＤやビデオテープ等、図２２（Ｂ）参照。）、乗り物類（自転車等、図２２（Ｄ）参照。）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、薬品や薬剤を含む医療品、または電子機器（液晶表示装置、ＥＬ表示装置、テレビジョン装置、または携帯電話）等の物品、もしくは各物品に取り付ける荷札（図２２（Ｅ）および図２２（Ｆ）参照。）等に設けて使用することができる。
本発明の一態様に係るＲＦタグ４０００は、表面に貼る、または埋め込むことにより、物品に固定される。例えば、本であれば紙に埋め込み、有機樹脂からなるパッケージであれば当該有機樹脂の内部に埋め込み、各物品に固定される。本発明の一態様に係るＲＦタグ４０００は、小型、薄型、軽量を実現するため、物品に固定した後もその物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、または証書類等に本発明の一態様に係るＲＦタグ４０００により、認証機能を付与することができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、または電子機器等に本発明の一態様に係るＲＦタグ４０００を取り付けることにより、検品システム等のシステムの効率化を図ることができる。また、乗り物類であっても、本発明の一態様に係るＲＦタグ４０００を取り付けることにより、盗難などに対するセキュリティ性を高めることができる。
以上のように、本発明の一態様に係るＲＦタグは、上述したような各用途に用いることができる。
＜ＣＰＵ＞
以下では、上述したトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵについて説明する。
図２３は、上述したトランジスタを一部に用いたＣＰＵの一例の構成を示すブロック図である。
図２３に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２３に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。例えば、図２３に示すＣＰＵまたは演算回路を含む構成を一つのコアとし、当該コアを複数含み、それぞれのコアが並列で動作するような構成としてもよい。また、ＣＰＵが内部演算回路やデータバスで扱えるビット数は、例えば８ビット、１６ビット、３２ビット、６４ビットなどとすることができる。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行なう。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行なう。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図２３に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタや記憶装置などを用いることができる。
図２３に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
図２４は、レジスタ１１９６として用いることのできる記憶素子１２００の回路図の一例である。記憶素子１２００は、電源遮断で記憶データが揮発する回路１２０１と、電源遮断で記憶データが揮発しない回路１２０２と、スイッチ１２０３と、スイッチ１２０４と、論理素子１２０６と、容量素子１２０７と、選択機能を有する回路１２２０と、を有する。回路１２０２は、容量素子１２０８と、トランジスタ１２０９と、トランジスタ１２１０と、を有する。なお、記憶素子１２００は、必要に応じて、ダイオード、抵抗素子、インダクタなどのその他の素子をさらに有していてもよい。
ここで、回路１２０２には、上述した記憶装置を用いることができる。記憶素子１２００への電源電圧の供給が停止した際、回路１２０２のトランジスタ１２０９のゲートにはＧＮＤ（０Ｖ）、またはトランジスタ１２０９がオフする電位が入力され続ける構成とする。例えば、トランジスタ１２０９のゲートが抵抗等の負荷を介して接地される構成とする。
スイッチ１２０３は、一導電型（例えば、ｎチャネル型）のトランジスタ１２１３を用いて構成され、スイッチ１２０４は、一導電型とは逆の導電型（例えば、ｐチャネル型）のトランジスタ１２１４を用いて構成した例を示す。ここで、スイッチ１２０３の第１の端子はトランジスタ１２１３のソースとドレインの一方に対応し、スイッチ１２０３の第２の端子はトランジスタ１２１３のソースとドレインの他方に対応し、スイッチ１２０３はトランジスタ１２１３のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１３の導通状態または非導通状態）が選択される。スイッチ１２０４の第１の端子はトランジスタ１２１４のソースとドレインの一方に対応し、スイッチ１２０４の第２の端子はトランジスタ１２１４のソースとドレインの他方に対応し、スイッチ１２０４はトランジスタ１２１４のゲートに入力される制御信号ＲＤによって、第１の端子と第２の端子の間の導通または非導通（つまり、トランジスタ１２１４の導通状態または非導通状態）が選択される。
トランジスタ１２０９のソースとドレインの一方は、容量素子１２０８の一対の電極のうちの一方、およびトランジスタ１２１０のゲートと電気的に接続される。ここで、接続部分をノードＭ２とする。トランジスタ１２１０のソースとドレインの一方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）に電気的に接続され、他方は、スイッチ１２０３の第１の端子（トランジスタ１２１３のソースとドレインの一方）と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）はスイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と電気的に接続される。スイッチ１２０４の第２の端子（トランジスタ１２１４のソースとドレインの他方）は電源電位ＶＤＤを供給することのできる配線と電気的に接続される。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）と、スイッチ１２０４の第１の端子（トランジスタ１２１４のソースとドレインの一方）と、論理素子１２０６の入力端子と、容量素子１２０７の一対の電極のうちの一方と、は電気的に接続される。ここで、接続部分をノードＭ１とする。容量素子１２０７の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０７の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。容量素子１２０８の一対の電極のうちの他方は、一定の電位が入力される構成とすることができる。例えば、低電源電位（ＧＮＤ等）または高電源電位（ＶＤＤ等）が入力される構成とすることができる。容量素子１２０８の一対の電極のうちの他方は、低電源電位を供給することのできる配線（例えばＧＮＤ線）と電気的に接続される。
なお、容量素子１２０７および容量素子１２０８は、トランジスタや配線の寄生容量等を積極的に利用することによって省略することも可能である。
トランジスタ１２０９のゲートには、制御信号ＷＥが入力される。スイッチ１２０３およびスイッチ１２０４は、制御信号ＷＥとは異なる制御信号ＲＤによって第１の端子と第２の端子の間の導通状態または非導通状態を選択され、一方のスイッチの第１の端子と第２の端子の間が導通状態のとき他方のスイッチの第１の端子と第２の端子の間は非導通状態となる。
トランジスタ１２０９のソースとドレインの他方には、回路１２０１に保持されたデータに対応する信号が入力される。図２４では、回路１２０１から出力された信号が、トランジスタ１２０９のソースとドレインの他方に入力される例を示した。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６によってその論理値が反転された反転信号となり、回路１２２０を介して回路１２０１に入力される。
なお、図２４では、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号は、論理素子１２０６および回路１２２０を介して回路１２０１に入力する例を示したがこれに限定されない。スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号が、論理値を反転させられることなく、回路１２０１に入力されてもよい。例えば、回路１２０１内に、入力端子から入力された信号の論理値が反転した信号が保持されるノードが存在する場合に、スイッチ１２０３の第２の端子（トランジスタ１２１３のソースとドレインの他方）から出力される信号を当該ノードに入力することができる。
また、図２４において、記憶素子１２００に用いられるトランジスタのうち、トランジスタ１２０９以外のトランジスタは、酸化物半導体以外の半導体でなる膜または基板１１９０にチャネルが形成されるトランジスタとすることができる。例えば、シリコン膜またはシリコン基板にチャネルが形成されるトランジスタとすることができる。また、記憶素子１２００に用いられるトランジスタ全てを、チャネルが酸化物半導体で形成されるトランジスタとすることもできる。または、記憶素子１２００は、トランジスタ１２０９以外にも、チャネルが酸化物半導体で形成されるトランジスタを含んでいてもよく、残りのトランジスタは酸化物半導体以外の半導体でなる層または基板１１９０にチャネルが形成されるトランジスタとすることもできる。
図２４における回路１２０１には、例えばフリップフロップ回路を用いることができる。また、論理素子１２０６としては、例えばインバータやクロックドインバータ等を用いることができる。
本発明の一態様に係る半導体装置では、記憶素子１２００に電源電圧が供給されない間は、回路１２０１に記憶されていたデータを、回路１２０２に設けられた容量素子１２０８によって保持することができる。
また、酸化物半導体にチャネルが形成されるトランジスタはオフ電流が極めて小さい。例えば、酸化物半導体にチャネルが形成されるトランジスタのオフ電流は、結晶性を有するシリコンにチャネルが形成されるトランジスタのオフ電流に比べて著しく低い。そのため、当該トランジスタをトランジスタ１２０９として用いることによって、記憶素子１２００に電源電圧が供給されない間も容量素子１２０８に保持された信号は長期間にわたり保たれる。こうして、記憶素子１２００は電源電圧の供給が停止した間も記憶内容（データ）を保持することが可能である。
また、スイッチ１２０３およびスイッチ１２０４を設けることによって、プリチャージ動作を行うことを特徴とする記憶素子であるため、電源電圧供給再開後に、回路１２０１が元のデータを保持しなおすまでの時間を短くすることができる。
また、回路１２０２において、容量素子１２０８によって保持された信号はトランジスタ１２１０のゲートに入力される。そのため、記憶素子１２００への電源電圧の供給が再開された後、容量素子１２０８によって保持された信号を、トランジスタ１２１０の状態（導通状態、または非導通状態）に変換して、回路１２０２から読み出すことができる。それ故、容量素子１２０８に保持された信号に対応する電位が多少変動していても、元の信号を正確に読み出すことが可能である。
このような記憶素子１２００を、プロセッサが有するレジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において、短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。
記憶素子１２００をＣＰＵに用いる例として説明したが、記憶素子１２００は、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＰＬＤ（Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）等のＬＳＩ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ（にも応用可能である。
＜表示装置＞
以下では、本発明の一態様に係る表示装置の構成例について説明する。
［構成例］
図２５（Ａ）には、本発明の一態様に係る表示装置の上面図を示す。また、図２５（Ｂ）には、本発明の一態様に係る表示装置の画素に液晶素子を用いた場合における画素回路を示す。また、図２５（Ｃ）には、本発明の一態様に係る表示装置の画素に有機ＥＬ素子を用いた場合における画素回路を示す。
画素に用いるトランジスタは、上述したトランジスタを用いることができる。ここでは、ｎチャネル型のトランジスタを用いる例を示す。なお、画素に用いたトランジスタと、同一工程を経て作製したトランジスタを駆動回路として用いても構わない。このように、画素や駆動回路に上述したトランジスタを用いることにより、表示品位が高い、または／および信頼性の高い表示装置となる。
アクティブマトリクス型表示装置の一例を図２５（Ａ）に示す。表示装置の基板５０００上には、画素部５００１、第１の走査線駆動回路５００２、第２の走査線駆動回路５００３、信号線駆動回路５００４が配置される。画素部５００１は、複数の信号線によって信号線駆動回路５００４と電気的に接続され、複数の走査線によって第１の走査線駆動回路５００２、および第２の走査線駆動回路５００３と電気的に接続される。なお、走査線と信号線とによって区切られる領域には、それぞれ表示素子を有する画素が配置されている。また、表示装置の基板５０００は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に電気的に接続されている。
第１の走査線駆動回路５００２、第２の走査線駆動回路５００３および信号線駆動回路５００４は、画素部５００１と同じ基板５０００上に形成される。そのため、駆動回路を別途作製する場合と比べて、表示装置を作製するコストを低減することができる。また、駆動回路を別途作製した場合、配線間の接続数が増える。したがって、同じ基板５０００上に駆動回路を設けることで、配線間の接続数を減らすことができ、信頼性の向上、または／および歩留まりの向上を図ることができる。
〔液晶表示装置〕
また、画素の回路構成の一例を図２５（Ｂ）に示す。ここでは、ＶＡ型液晶表示装置の画素などに適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極に印加する信号を、独立して制御できる。
トランジスタ５０１６の走査線５０１２と、トランジスタ５０１７の走査線５０１３には、異なるゲート信号を与えることができるように分離されている。一方、信号線５０１４は、トランジスタ５０１６とトランジスタ５０１７で共通に用いられている。トランジスタ５０１６とトランジスタ５０１７は上述したトランジスタを適宜用いることができる。これにより、表示品位が高い、または／および信頼性の高い液晶表示装置を提供することができる。
また、トランジスタ５０１６には、第１の画素電極が電気的に接続され、トランジスタ５０１７には、第２の画素電極が電気的に接続される。第１の画素電極と第２の画素電極とは分離されている。なお、第１の画素電極及び第２の画素電極の形状としては、特に限定は無い。例えば、第１の画素電極はＶ字状とすればよい。
トランジスタ５０１６のゲート電極は走査線５０１２と電気的に接続され、トランジスタ５０１７のゲート電極は走査線５０１３と電気的に接続されている。走査線５０１２と走査線５０１３に異なるゲート信号を与えてトランジスタ５０１６とトランジスタ５０１７の動作タイミングを異ならせ、液晶の配向を制御することができる。
また、容量線５０１０と、誘電体として機能するゲート絶縁体と、第１の画素電極または第２の画素電極と電気的に接続する容量電極とで容量素子を形成してもよい。
マルチドメイン構造は、一画素に第１の液晶素子５０１８と第２の液晶素子５０１９を備える。第１の液晶素子５０１８は第１の画素電極と対向電極とその間の液晶層とで構成され、第２の液晶素子５０１９は第２の画素電極と対向電極とその間の液晶層とで構成される。
なお、本発明の一態様に係る表示装置は、図２５（Ｂ）に示す画素回路に限定されない。例えば、図２５（Ｂ）に示す画素回路に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回路などを追加してもよい。
〔有機ＥＬパネル〕
画素の回路構成の他の一例を図２５（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示装置の画素構造を示す。
有機ＥＬ素子は、発光素子に電圧を印加することにより、有機ＥＬ素子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
図２５（Ｃ）は、画素回路の一例を示す図である。ここでは１つの画素にｎチャネル型のトランジスタを２つ用いる例を示す。なお、ｎチャネル型のトランジスタには、上述したトランジスタを用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成およびデジタル時間階調駆動を適用した場合の画素の動作について説明する。
画素５０２０は、スイッチング用トランジスタ５０２１、駆動用トランジスタ５０２２、発光素子５０２４および容量素子５０２３を有する。スイッチング用トランジスタ５０２１は、ゲート電極が走査線５０２６に接続され、第１電極（ソース電極、ドレイン電極の一方）が信号線５０２５に接続され、第２電極（ソース電極、ドレイン電極の他方）が駆動用トランジスタ５０２２のゲート電極に接続されている。駆動用トランジスタ５０２２は、ゲート電極が容量素子５０２３を介して電源線５０２７に接続され、第１電極が電源線５０２７に接続され、第２電極が発光素子５０２４の第１電極（画素電極）に接続されている。発光素子５０２４の第２電極は共通電極５０２８に相当する。共通電極５０２８は、同一基板上に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ５０２１および駆動用トランジスタ５０２２は上述したトランジスタを用いることができる。これにより、表示品位の高い、または／および信頼性の高い有機ＥＬ表示装置となる。
発光素子５０２４の第２電極（共通電極５０２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線５０２７に供給される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５０２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５０２４に印加することにより、発光素子５０２４に電流を流して発光させる。なお、発光素子５０２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。
なお、容量素子５０２３は駆動用トランジスタ５０２２のゲート容量を代用することにより省略できる場合がある。駆動用トランジスタ５０２２のゲート容量については、チャネル形成領域とゲート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ５０２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ５０２２がオンまたはオフの二つの状態となるようなビデオ信号を、駆動用トランジスタ５０２２に入力する。なお、駆動用トランジスタ５０２２を線形領域で動作させるために、電源線５０２７の電圧よりも高い電圧を駆動用トランジスタ５０２２のゲート電極に与える。また、信号線５０２５には、電源線電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ５０２２のゲート電極に発光素子５０２４の順方向電圧に駆動用トランジスタ５０２２のしきい値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ５０２２が飽和領域で動作するようにビデオ信号を入力し、発光素子５０２４に電流を流す。また、駆動用トランジスタ５０２２を飽和領域で動作させるために、電源線５０２７の電位を、駆動用トランジスタ５０２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子５０２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、本発明の一態様に係る表示装置は、図２５（Ｃ）に示す画素構成に限定されない。例えば、図２５（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは論理回路などを追加してもよい。
図２５で例示した回路に上述したトランジスタを適用する場合、低電位側にソース電極（第１の電極）、高電位側にドレイン電極（第２の電極）がそれぞれ電気的に接続される構成とする。さらに、制御回路等により第１のゲート電極の電位を制御し、第２のゲート電極にはソース電極に与える電位よりも低い電位など、上記で例示した電位を入力可能な構成とすればよい。
＜モジュール＞
以下では、本発明の一態様に係る半導体装置を適用した表示モジュールについて、図２６を用いて説明を行う。
図２６に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続されたセル８００６、バックライトユニット８００７、フレーム８００９、プリント基板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッテリー８０１１、タッチパネル８００４などを有さない場合もある。
本発明の一態様に係る半導体装置は、例えば、セル８００６に用いることができる。
上部カバー８００１および下部カバー８００２は、タッチパネル８００４およびセル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルをセル８００６に重畳して用いることができる。また、セル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、セル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライトユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
フレーム８００９は、セル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有してもよい。またフレーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であってもよいし、別途設けたバッテリー８０１１による電源であってもよい。商用電源を用いる場合には、バッテリー８０１１を有さなくてもよい。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２７に示す。
図２７（Ａ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部９０４、マイクロフォン９０５、スピーカー９０６、操作キー９０７、スタイラス９０８等を有する。なお、図２７（Ａ）に示した携帯型ゲーム機は、２つの表示部９０３と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図２７（Ｂ）は携帯データ端末であり、第１筐体９１１、第２筐体９１２、第１表示部９１３、第２表示部９１４、接続部９１５、操作キー９１６等を有する。第１表示部９１３は第１筐体９１１に設けられており、第２表示部９１４は第２筐体９１２に設けられている。そして、第１筐体９１１と第２筐体９１２とは、接続部９１５により接続されており、第１筐体９１１と第２筐体９１２の間の角度は、接続部９１５により変更が可能である。第１表示部９１３における映像を、接続部９１５における第１筐体９１１と第２筐体９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部９１３および第２表示部９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図２７（Ｃ）はノート型パーソナルコンピュータであり、筐体９２１、表示部９２２、キーボード９２３、ポインティングデバイス９２４等を有する。
図２７（Ｄ）は電気冷凍冷蔵庫であり、筐体９３１、冷蔵室用扉９３２、冷凍室用扉９３３等を有する。
図２７（Ｅ）はビデオカメラであり、第１筐体９４１、第２筐体９４２、表示部９４３、操作キー９４４、レンズ９４５、接続部９４６等を有する。操作キー９４４およびレンズ９４５は第１筐体９４１に設けられており、表示部９４３は第２筐体９４２に設けられている。そして、第１筐体９４１と第２筐体９４２とは、接続部９４６により接続されており、第１筐体９４１と第２筐体９４２の間の角度は、接続部９４６により変更が可能である。表示部９４３における映像を、接続部９４６における第１筐体９４１と第２筐体９４２との間の角度にしたがって切り替える構成としてもよい。
図２７（Ｆ）は普通自動車であり、車体９５１、車輪９５２、ダッシュボード９５３、ライト９５４等を有する。
なお、実施の形態の中で述べる内容は、その実施の形態で述べる別の内容に対して、適用、組み合わせ、または置き換えなどを行うことができる。
なお、実施の形態の中で述べる内容は、様々な図を用いて述べる内容、または明細書に記載される文章を用いて述べる内容のことである。
なお、実施の形態において述べる図（一部でもよい）は、その図の別の部分、その実施の形態において述べる別の図（一部でもよい）に対して、組み合わせることにより、さらに多くの図を構成させることができる。
なお、図面や文章において規定されていない内容について、その内容を除くことを規定した発明の一態様を構成することができる。またはある値について、上限値と下限値などで示される数値範囲が記載されている場合、その範囲を任意に狭めることで、またはその範囲の中の一点を除くことで、その範囲を一部除いた発明の一態様を規定することができる。これらにより、例えば、従来技術が本発明の一態様の技術的範囲内に入らないことを規定することができる。
具体例としては、ある回路において、第１乃至第５のトランジスタを用いている回路図が記載されているとする。その場合、その回路が、第６のトランジスタを有していないことを発明として規定することが可能である。または、その回路が、容量素子を有していないことを規定することが可能である。さらに、その回路が、ある特定の接続構造をとっているような第６のトランジスタを有していない、と規定して発明を構成することができる。または、その回路が、ある特定の接続構造をとっている容量素子を有していない、と規定して発明を構成することができる。例えば、ゲートが第３のトランジスタのゲートと接続されている第６のトランジスタを有していない、と発明を規定することが可能である。または、例えば、第１の電極が第３のトランジスタのゲートと接続されている容量素子を有していない、と発明を規定することが可能である。
別の具体例としては、ある値について、例えば、「電圧が、３Ｖ以上１０Ｖ以下であることが好適である」と記載されているとする。その場合、例えば、電圧が、−２Ｖ以上１Ｖ以下である場合を除く、と発明の一態様を規定することが可能である。または、例えば、電圧が１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である。なお、例えば、電圧が５Ｖ以上８Ｖ以下であると発明を規定することも可能である。なお、例えば、電圧が概略９Ｖであると発明を規定することも可能である。なお、例えば、電圧が３Ｖ以上１０Ｖ以下であるが、９Ｖである場合を除くと発明を規定することも可能である。なお、ある値について、「ある範囲であることが好ましい」、「これらを満たすことが好適である」などと記載されていたとしても、ある値は、それらの記載に限定されない。つまり、「好ましい」、「好適である」などと記載されていたとしても、それらの記載には限定されない。
別の具体例としては、ある値について、例えば、「電圧が１０Ｖであることが好適である」と記載されているとする。その場合、例えば、電圧が−２Ｖ以上１Ｖ以下である場合を除く、と発明の一態様を規定することが可能である。または、例えば、電圧が１３Ｖ以上である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある物質の性質について、例えば、「絶縁体である」と記載されているとする。その場合、例えば、有機絶縁体である場合を除く、と発明の一態様を規定することが可能である。または、例えば、無機絶縁体である場合を除く、と発明の一態様を規定することが可能である。または、例えば、導電体である場合を除く、と発明の一態様を規定することが可能である。または、例えば、半導体である場合を除く、と発明の一態様を規定することが可能である。
別の具体例としては、ある積層構造について、例えば、「Ａ膜とＢ膜との間に、膜が設けられている」と記載されているとする。その場合、例えば、膜が４層以上の積層膜である場合を除く、と発明を規定することが可能である。または、例えば、Ａ膜とその膜との間に、導電体が設けられている場合を除く、と発明を規定することが可能である。
なお、本明細書等においては、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有するすべての端子について、その接続先を特定しなくても、当業者であれば、発明の一態様を構成することは可能な場合がある。つまり、接続先を特定しなくても、発明の一態様が明確であるといえる。そして、接続先が特定された内容が、本明細書等に記載されている場合、接続先を特定しない発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。特に、端子の接続先が複数のケースを想定できる場合には、その端子の接続先を特定の箇所に限定する必要はない。したがって、能動素子（トランジスタ、ダイオードなど）、受動素子（容量素子、抵抗素子など）などが有する一部の端子についてのみ、その接続先を特定することによって、発明の一態様を構成することが可能な場合がある。
なお、本明細書等においては、ある回路について、少なくとも接続先を特定すれば、当業者であれば、発明を特定することが可能な場合がある。または、ある回路について、少なくとも機能を特定すれば、当業者であれば、発明を特定することが可能な場合がある。つまり、機能を特定すれば、発明の一態様が明確であるといえる。そして、機能が特定された発明の一態様が、本明細書等に記載されていると判断することが可能な場合がある。したがって、ある回路について、機能を特定しなくても、接続先を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。または、ある回路について、接続先を特定しなくても、機能を特定すれば、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。
なお、本明細書等においては、実施の形態において述べる図または文章において、その一部分を取り出して、発明の一態様を構成することは可能である。したがって、ある部分を述べる図または文章が記載されている場合、その一部分の図または文章を取り出した内容も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能であるものとする。そして、その発明の一態様は明確であるといえる。そのため、例えば、能動素子（トランジスタ、ダイオードなど）、配線、受動素子（容量素子、抵抗素子など）、導電層、絶縁層、半導体層、有機材料、無機材料、部品、装置、動作方法、製造方法などが単数もしくは複数記載された図面または文章において、その一部分を取り出して、発明の一態様を構成することが可能であるものとする。例えば、Ｎ個（Ｎは整数）の回路素子（トランジスタ、容量素子等）を有して構成される回路図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の回路素子（トランジスタ、容量素子等）を抜き出して、発明の一態様を構成することは可能である。別の例としては、Ｎ個（Ｎは整数）の層を有して構成される断面図から、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の層を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、Ｎ個（Ｎは整数）の要素を有して構成されるフローチャートから、Ｍ個（Ｍは整数で、Ｍ＜Ｎ）の要素を抜き出して、発明の一態様を構成することは可能である。さらに別の例としては、「Ａは、Ｂ、Ｃ、Ｄ、Ｅ、または、Ｆを有する」と記載されている文章から、一部の要素を任意に抜き出して、「Ａは、ＢとＥとを有する」、「Ａは、ＥとＦとを有する」、「Ａは、ＣとＥとＦとを有する」、または、「Ａは、ＢとＣとＤとＥとを有する」などの発明の一態様を構成することは可能である。
なお、本明細書等においては、実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念を導き出すことは、当業者であれば容易に理解される。したがって、ある一つの実施の形態において述べる図または文章において、少なくとも一つの具体例が記載される場合、その具体例の上位概念も、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は、明確であるといえる。
なお、本明細書等においては、少なくとも図に記載した内容（図の中の一部でもよい）は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。したがって、ある内容について、図に記載されていれば、文章を用いて述べていなくても、その内容は、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。同様に、図の一部を取り出した図についても、発明の一態様として開示されているものであり、発明の一態様を構成することが可能である。そして、その発明の一態様は明確であるといえる。
＜参考例＞
本発明の一態様に係るトランジスタの半導体の説明において、半導体の組成によってバンド図を制御できることを記載した。以下では、半導体の組成によってバンド図を制御できる一例として、インジウム、ガリウム、亜鉛から選択された二種以上を含む酸化物の組成と、電子親和力（黒三角で表記。）、イオン化エネルギー（白丸で表記。）およびエネルギーギャップ（白四角で表記。）との関係を図２８に示す。なお、図２８では、出発原料の原子数比を用いた。
図２８上段より、インジウムの割合（Ｉｎ／（Ｉｎ＋Ｇａ＋Ｚｎ））に着目すると、インジウムの割合が高くなるほど、電子親和力が高くなることがわかった。また、インジウムの割合が高くなるほど、イオン化エネルギーが低くなることがわかった。また、インジウムの割合が高くなるほど、エネルギーギャップが低くなることがわかった。
図２８中段より、ガリウムの割合（Ｇａ／（Ｉｎ＋Ｇａ＋Ｚｎ））に着目すると、ガリウムの割合が高くなるほど、電子親和力が低くなることがわかった。また、ガリウムの割合が高くなるほど、イオン化エネルギーが高くなることがわかった。また、ガリウムの割合が高くなるほど、エネルギーギャップが高くなることがわかった。
図２８下段より、亜鉛の割合（Ｚｎ／（Ｉｎ＋Ｇａ＋Ｚｎ））に着目すると、亜鉛の割合と電子親和力との間には相関がほとんどないことがわかった。また、亜鉛の割合とイオン化エネルギーとの間には相関がほとんどないことがわかった。また、亜鉛の割合とエネルギーギャップとの間には相関がほとんどないことがわかった。即ち、亜鉛の割合は、バンド図の制御への寄与が小さいことがわかる。
したがって、図２８に示すように、インジウム、ガリウム、亜鉛の組成によってバンド図を制御できることがわかる。特に、ガリウムの割合によってバンド図を制御しやすいことがわかる。なお、ここではインジウム、ガリウム、亜鉛から選択された二種以上を含む酸化物の例を示したが、バンド図を制御可能な組成はこれに限定されるものではない。
本実施例では、本発明の一態様に係る酸化物半導体を成膜し、その物性を評価した。
まず、シリコン基板上に酸化物半導体を成膜した。
酸化物半導体は、ＭＯＣＶＤ法を用いて成膜した。具体的には、成膜室のステージにシリコン基板を配置し、ステージ温度を５００℃に加熱した。そして、原料ガス、キャリアガスおよび反応ガスを供給することで成膜を行った。なお、原料ガスとしては、０．１Ｍのトリメチルインジウム溶液、０．１Ｍのトリエチルガリウム溶液および０．１Ｍのジエチル亜鉛溶液を、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］となるようマスフローコントローラにて流量を調整し、それぞれをヒータによって気化させたものを用いた。原料ガスの溶媒にはエチルシクロヘキサンを用いた。また、キャリアガスとしては、０．３ｓｌｍのアルゴンガスを用いた。また、反応ガスとしては、２．０ｓｌｍの酸素ガスを用いた。このとき、シリコン基板表面で反応しなかったガスを排気するため、成膜室の圧力を５３３．３Ｐａに制御した。
成膜した酸化物半導体は、厚さが１０４ｎｍであった。
次に、酸化物半導体の組成を、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）およびＸ線光電子分光法（ＸＰＳ：Ｘ−Ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって評価した。
ＩＣＰ−ＭＳでは、酸化物半導体は、Ｉｎ：Ｇａ：Ｚｎ＝１．００：０．９５：１．５５［原子数比］であることがわかった。
また、ＸＰＳでは、酸化物半導体をアルゴンイオンでスパッタしながら定量分析を行った。その結果、酸化物半導体は、図２９に示す割合でインジウム、ガリウム、亜鉛および酸素を有することがわかった。また、得られた酸化物半導体は、厚さ方向にほぼ均一な組成を有することがわかった。なお、図２９の横軸はアルゴンイオンによるスパッタ時間を示しており、酸化物半導体の厚さと関連する。
次に、酸化物半導体中の不純物である、水素、炭素、窒素およびフッ素の濃度をＳＩＭＳによって評価した。その結果を図３０に示す。
図３０に示すＨ（ＢＧ）、Ｃ（ＢＧ）、Ｎ（ＢＧ）およびＦ（ＢＧ）は、それぞれ水素のバックグラウンド濃度、炭素のバックグラウンド濃度、窒素のバックグラウンド濃度およびフッ素のバックグラウンド濃度を示す。
図３０より、酸化物半導体は、水素濃度が１×１０１９ａｔｏｍｓ／ｃｍ３未満となる領域、５×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域、および３×１０１８ａｔｏｍｓ／ｃｍ３（バックグラウンド濃度）未満となる領域を有することがわかった。
同様に、図３０より、酸化物半導体は、炭素濃度が１×１０２０ａｔｏｍｓ／ｃｍ３未満となる領域、および５×１０１９ａｔｏｍｓ／ｃｍ３未満となる領域を有することがわかった。
同様に、図３０より、酸化物半導体は、窒素濃度が１×１０１８ａｔｏｍｓ／ｃｍ３未満となる領域、および５×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域を有することがわかった。
同様に、図３０より、酸化物半導体は、フッ素濃度が１×１０１７ａｔｏｍｓ／ｃｍ３未満となる領域、５×１０１６ａｔｏｍｓ／ｃｍ３未満となる領域、および３×１０１６ａｔｏｍｓ／ｃｍ３（バックグラウンド濃度）未満となる領域を有することがわかった。
即ち、酸化物半導体は、不純物濃度が低いことがわかる。
次に、酸化物半導体の結晶性についてＸＲＤ装置を用い、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析を行った。図３１に、酸化物半導体のＸＲＤスペクトルを示す。ＸＲＤスペクトルは、横軸が２θを示し、縦軸がＸＲＤ強度（Ｉｎｔｅｎｓｉｔｙと表記する。）を示す。なお、図３１では、比較のために、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いてスパッタリング法で成膜したＣＡＡＣ−ＯＳのＸＲＤスペクトルも同時に示す。
図３１より、酸化物半導体のピーク強度は、ＣＡＡＣ−ＯＳと比べて小さいことがわかった。即ち、酸化物半導体は、ＣＡＡＣ−ＯＳほど強いｃ軸配向性を有さないことがわかった。また、ＣＡＡＣ−ＯＳで観測されるピークは２θが３０°近傍に現れるのに対し、酸化物半導体で観測されるピークは２θが３２°近傍に現れることがわかった。これは、酸化物半導体とＣＡＡＣ−ＯＳとの組成に起因する可能性がある。例えば、酸化物半導体がＣＡＡＣ−ＯＳよりも亜鉛の割合が高いため、格子面間隔が近づいたと考えられる。
次に、酸化物半導体のＴＥＭ像を観察した。ＴＥＭ像の観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用い、加速電圧３００ｋＶで行った。
図３２、図３３、図３４および図３５は、酸化物半導体の平面ＴＥＭ像であり、それぞれ観察範囲が異なる。なお、図３２は明視野像であり、図３３、図３４および図３５は明視野像および回折パターンの複合解析像（高分解能ＴＥＭ像ともいう。）である。
図３２に示すように、酸化物半導体は明領域と暗領域とが、均一に混ざり合った外観を有することがわかった。また、図３３、図３４、図３５より、像を拡大するに従い、暗領域が結晶構造を有することがわかった。一方、明領域は非晶質構造またはｎｃ−ＯＳ構造を有することがわかった。なお、前述のとおり、非晶質構造とｎｃ−ＯＳ構造とは、分析方法によっては区別が付かない場合がある。本実施例では、ナノビーム電子線を用いた電子回折パターンを解析することで両者の識別を試みた。電子回折パターンの解析結果については後述する。
図３５からは、酸化物半導体は、大きさが１ｎｍ以上１０ｎｍ未満の結晶構造を有する領域と、大きさが０．１ｎｍ以上１ｎｍ未満の結晶構造を有する領域と、を有することがわかる。
図３６、図３７、図３８、図３９、図４０、図４１、図４２、図４３および図４４は、酸化物半導体の断面ＴＥＭ像である。なお、図３６は明視野像であり、図３７、図３８、図３９、図４０、図４１、図４２、図４３および図４４は高分解能ＴＥＭ像である。なお、図３７、図３９および図４２は、酸化物半導体表面近傍を示す。また、図４０および図４３は、酸化物半導体内部を示す。また、図３８、図４１および図４４は、シリコン基板表面近傍を示す。
図３６からも、図３２と同様に酸化物半導体は明領域と暗領域とが、均一に混ざり合った外観を有することがわかった。また、図３７、図３８、図３９、図４０、図４１、図４２、図４３および図４４より、像を拡大するに従い、暗領域が結晶構造を有することがわかった。一方、明領域は非晶質構造またはｎｃ−ＯＳ構造を有することがわかった。この結果は、平面ＴＥＭ像から得られる結果と同様であった。
断面ＴＥＭ像より、酸化物半導体は、シリコン基板表面近傍、酸化物半導体内部、酸化物半導体表面近傍のいずれの領域においても同程度の結晶性を有することがわかった。また、断面ＴＥＭ像からも、酸化物半導体が特に配向性を有さないことがわかった。
また、断面ＴＥＭ像より、シリコン基板表面近傍において、酸化膜（酸化シリコン）が形成されていることがわかった。
図４２、図４３および図４４からは、酸化物半導体は、大きさが１ｎｍ以上１０ｎｍ未満の結晶構造を有する領域と、大きさが０．１ｎｍ以上１ｎｍ未満の結晶構造を有する領域と、を有することがわかる。
次に、酸化物半導体に含まれる結晶構造を有する領域、および非晶質構造またはｎｃ−ＯＳ構造を有する領域における電子回折パターンを測定した。電子回折パターンの測定は、日立電界放出形透過電子顕微鏡ＨＦ−２０００を用い、加速電圧を２００ｋＶ、プローブ径を１ｎｍ、カメラ長を０．８ｍとして行った。
図４５（Ａ１）は、電子回折の測定箇所を示す断面の高分解能ＴＥＭ像である。また、図４５（Ａ２）は、該測定箇所における電子回折パターンである。同様に、図４５（Ｂ１）は、電子回折の測定箇所を示す断面の高分解能ＴＥＭ像である。また、図４５（Ｂ２）は、該測定箇所における電子回折パターンである。
図４５（Ａ２）および図４５（Ｂ２）より、断面の高分解能ＴＥＭ像で結晶構造を有する領域として観察された箇所は、電子回折パターンからも原子配列に周期性を有することがわかった。
図４６（Ａ１）は、電子回折の測定箇所を示す断面の高分解能ＴＥＭ像である。また、図４６（Ａ２）は、該測定箇所における電子回折パターンである。同様に、図４６（Ｂ１）は、電子回折の測定箇所を示す断面の高分解能ＴＥＭ像である。また、図４６（Ｂ２）は、該測定箇所における電子回折パターンである。
図４６（Ａ２）および図４６（Ｂ２）より、断面の高分解能ＴＥＭ像で非晶質構造またはｎｃ−ＯＳ構造を有する領域として観察された箇所は、電子回折パターンからリング状の領域内に複数のスポットが観測された。即ち、ｎｃ−ＯＳ構造を有することがわかった。
なお、図４７（Ａ１）および図４７（Ａ２）は、図４５（Ａ１）に示した領域の電子回折測定前後の断面の高分解能ＴＥＭ像である。また、図４７（Ｂ１）および図４７（Ｂ２）は、図４６（Ａ１）に示した領域の電子回折測定前後の断面の高分解能ＴＥＭ像である。
図４７に示すように、酸化物半導体のそれぞれの領域は、電子回折測定前後において明確な結晶性の変化が観察されていない。したがって、電子回折パターンから示唆される原子配列の周期性の有無は、電子回折測定時における結晶化などの影響はほとんどないといえる。
図４８は、図４５（Ａ２）に示した電子回折パターンの解析に用いるスポット（点Ａ、点Ｂ、点Ｃおよび点Ｄ）を示す図である。なお、点Ｏは透過波を示す。図４８より、点Ａの格子面間隔（ｄ値ともいう。）は０．２５２ｎｍ、点Ｂのｄ値は０．１５５ｎｍ、点Ｃのｄ値は０．２８３ｎｍ、点Ｄのｄ値は０．２３０ｎｍであった。また、∠ＡＯＢは３１．３°、∠ＡＯＣは６３．８°、∠ＢＯＣは３２．５°であった。これを、ＪＣＰＤＳカードＮｏ．４０−０２５２（六方晶であるＩｎＧａＺｎ２Ｏ５）と対比すると、（１ ０ ４）面（点Ａ相当）のｄ値が０．２５４ｎｍ、（１ ０ １２）面（点Ｂ相当）のｄ値が０．１５７ｎｍ、（０ ０ ８）面の（点Ｃ相当）ｄ値が０．２８２ｎｍ、（０ ０ １０）面（点Ｄ相当）のｄ値が０．２２５ｎｍである。また、∠ＡＯＢは２９．８°、∠ＡＯＣは６３．１°、∠ＢＯＣは３３．４°である。対比を下表に示す。
したがって、酸化物半導体の結晶構造を有する領域は、菱面体晶であるＩｎＧａＺｎ２Ｏ５に帰属できる。
本実施例では、本発明の一態様に係る酸化ガリウムを成膜し、その電気特性を評価した。
試料の作製方法を説明する。
まず、ｐ型シリコン基板上に酸化ガリウムを成膜した。
この酸化ガリウムの成膜は、ＭＯＣＶＤ法を用いて行った。具体的には、成膜室のステージにｐ型シリコン基板を配置し、ステージ温度を５００℃に加熱した。そして、原料ガス、キャリアガスおよび反応ガスを供給することで成膜を行った。なお、原料ガスとしては、０．１Ｍのトリエチルガリウム溶液をヒータによって気化させたものを用いた。原料ガスの溶媒にはエチルシクロヘキサンを用いた。また、キャリアガスとしては、０．３ｓｌｍのアルゴンガスを用いた。また、反応ガスとしては、０．５ｓｌｍの酸素ガスを用いた。このとき、ｐ型シリコン基板表面で反応しなかったガスを排気するため、成膜室の圧力を５３３．３Ｐａに制御した。
成膜した酸化ガリウムは、厚さが２０ｎｍであった。
同様に、別のｐ型シリコン基板上に酸化ガリウムを成膜した。
この酸化ガリウムの成膜は、スパッタリング法を用いて行った。具体的には、Ｇａ２Ｏ３ターゲットを用い、基板表面温度を２００℃とし、成膜ガスである酸素ガスおよびアルゴンガスをＯ２／（Ｏ２＋Ａｒ）が５０％の割合とし、成膜室の圧力を０．４Ｐａとし、ＲＦ電力を０．２ｋＷとすることで成膜を行った。
成膜した酸化ガリウムは、厚さが２０ｎｍであった。
このように、本実施例では、ＭＯＣＶＤ法を用いて酸化ガリウムを成膜した試料と、スパッタリング法を用いて酸化ガリウムを成膜した試料と、の２種類の試料を作製した。
次に、酸化ガリウム上に、ゲート電極として機能する導電体を成膜した。導電体としては、厚さが３０ｎｍの窒化タンタル、厚さが１７０ｎｍのタングステン、厚さが２００ｎｍのアルミニウムをこの順に成膜することで形成した積層膜を用いた。
次に、フォトリソグラフィ法により、ゲート電極として機能する導電体を１００μｍ×１００μｍの四角形状に加工した。
次に、ｐ型シリコン基板の裏面側の酸化シリコンを除去した。
次に、ｐ型シリコン基板の裏面側に、裏面電極として機能する厚さが４００ｎｍのアルミニウムを成膜した。
次に、大気雰囲気において、２５０℃で１時間の加熱処理を行った。
次に、裏面電極の電位を固定し、ゲート電極に印加する電位を変化させることで、裏面電極とゲート電極との間を流れる電流（Ｉｇと表記する。）を測定した。なお、ゲート電極と裏面電極との電位差をＶｇと表記する。なお、Ｖｇは、０Ｖから−４０Ｖまで、０．１Ｖステップで掃引させた。
図４９に、ＭＯＣＶＤ法で成膜した酸化ガリウムを有する試料のＶｇ−Ｉｇ特性を示す。なお、図４９（Ａ）は縦軸をログスケールで示しており、図４９（Ｂ）は縦軸をリニアスケールで示している。Ｖｇ−Ｉｇ特性は、ｐ型シリコン基板において２４ポイントの測定を行った。
図５０に、スパッタリング法で成膜した酸化ガリウムを有する試料のＶｇ−Ｉｇ特性を示す。なお、図５０（Ａ）は縦軸をログスケールで示しており、図５０（Ｂ）は縦軸をリニアスケールで示している。Ｖｇ−Ｉｇ特性は、ｐ型シリコン基板において５ポイントの測定を行った。
図４９より、ＭＯＣＶＤ法で成膜した酸化ガリウムは、ｐ型シリコン基板の２４ポイントにおいても均質であることがわかった。一方、図５０より、スパッタリング法で成膜した酸化ガリウムは、ｐ型シリコン基板の５ポイントにおいても多少のばらつきを有することがわかった。ただし、スパッタリング法で成膜した酸化ガリウムは、比較的Ｉｇが小さいため、用途に応じて使い分けることが好ましいことがわかる。
１００ 基板
１０２ 絶縁体
１０４ 導電体
１０６ 半導体
１０６ａ 半導体
１０６ｂ 半導体
１０６ｃ 半導体
１１２ 絶縁体
１１６ａ 導電体
１１６ｂ 導電体
１５０ａ 領域
１５０ｂ 領域
１５０ｃ 領域
１５２ａ 領域
１５２ｂ 領域
１５４ 領域
４００ 基板
４０２ 絶縁体
４０４ 導電体
４０６ 半導体
４０７ 半導体
４１２ 絶縁体
４１３ 導電体
４１６ａ 導電体
４１６ｂ 導電体
４１８ 絶縁体
５００ 基板
５０２ 絶縁体
５０４ 導電体
５０６ 半導体
５１２ 絶縁体
５１３ 導電体
５１６ａ 導電体
５１６ｂ 導電体
５１８ 絶縁体
５２４ａ 導電体
５２４ｂ 導電体
６００ 基板
６０４ 導電体
６０６ 半導体
６１２ 絶縁体
６１３ 導電体
６１６ａ 導電体
６１６ｂ 導電体
６１８ 絶縁体
７０２ ロード室
７０３ 前処理室
７０４ 処理室
７０５ 処理室
７０６ アンロード室
７０７ 搬送ユニット
７１０ 搬送室
７１８ 排気装置
７１９ 基板ホルダ
７２０ 基板
７２１ 部材
７２２ マスフローコントローラ
７２３ 原料供給部
７２４ マスフローコントローラ
７２５ 原料供給部
７２６ マスフローコントローラ
７２７ 原料供給部
７２８ マスフローコントローラ
７２９ 原料供給部
７３１ 処理室
８００ ＲＦタグ
８０１ 通信器
８０２ アンテナ
８０３ 無線信号
８０４ アンテナ
８０５ 整流回路
８０６ 定電圧回路
８０７ 復調回路
８０８ 変調回路
８０９ 論理回路
８１０ 記憶回路
８１１ ＲＯＭ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイクロフォン
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９１１ 筐体
９１２ 筐体
９１３ 表示部
９１４ 表示部
９１５ 接続部
９１６ 操作キー
９２１ 筐体
９２２ 表示部
９２３ キーボード
９２４ ポインティングデバイス
９３１ 筐体
９３２ 冷蔵室用扉
９３３ 冷凍室用扉
９４１ 筐体
９４２ 筐体
９４３ 表示部
９４４ 操作キー
９４５ レンズ
９４６ 接続部
９５１ 車体
９５２ 車輪
９５３ ダッシュボード
９５４ ライト
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
１２００ 記憶素子
１２０１ 回路
１２０２ 回路
１２０３ スイッチ
１２０４ スイッチ
１２０６ 論理素子
１２０７ 容量素子
１２０８ 容量素子
１２０９ トランジスタ
１２１０ トランジスタ
１２１３ トランジスタ
１２１４ トランジスタ
１２２０ 回路
２１００ トランジスタ
２２００ トランジスタ
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３２００ トランジスタ
３３００ トランジスタ
３４００ 容量素子
４０００ ＲＦタグ
５０００ 基板
５００１ 画素部
５００２ 走査線駆動回路
５００３ 走査線駆動回路
５００４ 信号線駆動回路
５０１０ 容量線
５０１２ 走査線
５０１３ 走査線
５０１４ 信号線
５０１６ トランジスタ
５０１７ トランジスタ
５０１８ 液晶素子
５０１９ 液晶素子
５０２０ 画素
５０２１ スイッチング用トランジスタ
５０２２ 駆動用トランジスタ
５０２３ 容量素子
５０２４ 発光素子
５０２５ 信号線
５０２６ 走査線
５０２７ 電源線
５０２８ 共通電極
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００５ ＦＰＣ
８００６ セル
８００７ バックライトユニット
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリー

Claims (1)

  1. Ｉｎと、Ｇａと、Ｚｎと、を有する酸化物半導体膜の作製方法であって、
    基板をチャンバーの中に導入し、
    前記基板を加熱し、
    前記チャンバーの中に、第１の原料ガスと、第２の原料ガスと、第３の原料ガスと、酸化剤と、を導入し、
    前記第１の原料ガスは、トリメチルインジウムであり、
    前記第２の原料ガスは、トリメチルガリウムまたはトリエチルガリウムのいずれかであり、
    前記第３の原料ガスは、ジメチル亜鉛またはジエチル亜鉛のいずれかであり、
    前記基板上で前記第１の原料ガスと、前記第２の原料ガスと、前記第３の原料ガスと、前記酸化剤とを反応させ、
    前記酸化物半導体膜中に大きさが１ｎｍ以上１０ｎｍ未満の結晶構造を形成させる、酸化物半導体膜の作製方法。
JP2015043762A 2014-03-07 2015-03-05 酸化物半導体膜の作製方法 Active JP6599111B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015043762A JP6599111B2 (ja) 2014-03-07 2015-03-05 酸化物半導体膜の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014045530 2014-03-07
JP2014045530 2014-03-07
JP2015043762A JP6599111B2 (ja) 2014-03-07 2015-03-05 酸化物半導体膜の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019003244A Division JP2019091904A (ja) 2014-03-07 2019-01-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2015181161A JP2015181161A (ja) 2015-10-15
JP2015181161A5 JP2015181161A5 (ja) 2018-04-19
JP6599111B2 true JP6599111B2 (ja) 2019-10-30

Family

ID=54018185

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015043762A Active JP6599111B2 (ja) 2014-03-07 2015-03-05 酸化物半導体膜の作製方法
JP2019003244A Withdrawn JP2019091904A (ja) 2014-03-07 2019-01-11 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019003244A Withdrawn JP2019091904A (ja) 2014-03-07 2019-01-11 半導体装置

Country Status (4)

Country Link
US (1) US9806201B2 (ja)
JP (2) JP6599111B2 (ja)
TW (1) TWI650834B (ja)
WO (1) WO2015132697A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102358289B1 (ko) * 2016-03-11 2022-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
KR102448587B1 (ko) 2016-03-22 2022-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
JP6528719B2 (ja) * 2016-04-28 2019-06-12 住友大阪セメント株式会社 Ｆｐｃ付き光変調器、及びそれを用いた光送信装置
KR102492209B1 (ko) * 2016-05-19 2023-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
US10461197B2 (en) * 2016-06-03 2019-10-29 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, oxide semiconductor, oxynitride semiconductor, and transistor
KR102296809B1 (ko) * 2016-06-03 2021-08-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 및 전계 효과 트랜지스터
JP6800092B2 (ja) * 2016-06-24 2020-12-16 株式会社半導体エネルギー研究所 トランジスタ及び表示装置
TWI875084B (zh) 2016-07-11 2025-03-01 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
CN109643735B (zh) * 2016-09-12 2022-12-16 株式会社半导体能源研究所 显示装置及电子设备
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
JP7062772B2 (ja) 2018-08-22 2022-05-06 京セラ株式会社 Ｒｆｉｄタグ用基板、ｒｆｉｄタグ及びｒｆｉｄシステム
JPWO2023166377A1 (ja) * 2022-03-04 2023-09-07
CN120259314B (zh) * 2025-06-06 2025-08-05 西安博尔新材料有限责任公司 一种基于图像处理的碳化硅晶粒度检测方法

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3470055B2 (ja) 1999-01-22 2003-11-25 株式会社渡邊商行 Ｍｏｃｖｄ用気化器及び原料溶液の気化方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JPWO2009034953A1 (ja) 2007-09-10 2010-12-24 出光興産株式会社 薄膜トランジスタ
US20100320457A1 (en) 2007-11-22 2010-12-23 Masahito Matsubara Etching solution composition
WO2009075161A1 (ja) 2007-12-12 2009-06-18 Idemitsu Kosan Co., Ltd. パターン化結晶質半導体薄膜、薄膜トランジスタの製造方法、及び電界効果型トランジスタ
JP2011066023A (ja) 2007-12-12 2011-03-31 Idemitsu Kosan Co Ltd パターン化結晶質半導体薄膜
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101722913B1 (ko) 2008-09-12 2017-04-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101657957B1 (ko) 2008-09-12 2016-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101563527B1 (ko) 2008-09-19 2015-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR102113024B1 (ko) 2008-09-19 2020-06-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101435501B1 (ko) 2008-10-03 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR101659703B1 (ko) 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2010101369A2 (ko) 2009-03-03 2010-09-10 주성엔지니어링㈜ 가스 분배 장치 및 이를 구비하는 기판 처리 장치
JP5504008B2 (ja) * 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
SG10201403913PA (en) * 2009-07-10 2014-10-30 Semiconductor Energy Lab Method for manufacturing semiconductor device
WO2011010546A1 (en) * 2009-07-24 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101470811B1 (ko) 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP3540772A1 (en) 2009-09-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
WO2011043203A1 (en) 2009-10-08 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
CN106057819B (zh) 2009-10-30 2019-03-15 株式会社半导体能源研究所 半导体装置
KR101943109B1 (ko) * 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20110143035A1 (en) 2009-12-16 2011-06-16 Byoung Ha Cho Thin Film Deposition System and Method for Depositing Thin Film
CN107947763B (zh) 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
JP5626978B2 (ja) 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US9166054B2 (en) * 2012-04-13 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2014073585A1 (en) 2012-11-08 2014-05-15 Semiconductor Energy Laboratory Co., Ltd. Metal oxide film and method for forming metal oxide film
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
DE102014019794B4 (de) 2013-05-20 2024-10-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
SG10201707381WA (en) 2013-05-20 2017-10-30 Semiconductor Energy Lab Semiconductor device
JP2015079946A (ja) 2013-09-13 2015-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9805952B2 (en) 2013-09-13 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置

Also Published As

Publication number Publication date
US9806201B2 (en) 2017-10-31
JP2015181161A (ja) 2015-10-15
TWI650834B (zh) 2019-02-11
JP2019091904A (ja) 2019-06-13
WO2015132697A1 (en) 2015-09-11
TW201537682A (zh) 2015-10-01
US20150255534A1 (en) 2015-09-10

Similar Documents

Publication Publication Date Title
JP6599111B2 (ja) 酸化物半導体膜の作製方法
JP7202494B2 (ja) 半導体装置
JP2022164717A (ja) 半導体装置
JP6514512B2 (ja) 半導体装置
US9842941B2 (en) Semiconductor device and manufacturing method thereof
US9716003B2 (en) Method of manufacturing semiconductor device
JP6440457B2 (ja) 半導体装置
US10269976B2 (en) Method for manufacturing semiconductor device
JP6377470B2 (ja) 半導体装置およびその作製方法
JP6429540B2 (ja) 半導体装置の作製方法
JP2015084414A (ja) 半導体装置
KR102304824B1 (ko) 반도체 장치
JP2015065424A (ja) 酸化物膜の形成方法、半導体装置の作製方法
JP2016001722A (ja) 半導体装置及び該半導体装置を含む電子機器
JP2019161237A (ja) 半導体装置の作製方法
JP6126509B2 (ja) 半導体装置
JP2015228490A (ja) 半導体装置および該半導体装置を有する電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180302

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191002

R150 Certificate of patent or registration of utility model

Ref document number: 6599111

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250