JPH0632384B2 - 積層セラミック基板の製造方法 - Google Patents
積層セラミック基板の製造方法Info
- Publication number
- JPH0632384B2 JPH0632384B2 JP62324955A JP32495587A JPH0632384B2 JP H0632384 B2 JPH0632384 B2 JP H0632384B2 JP 62324955 A JP62324955 A JP 62324955A JP 32495587 A JP32495587 A JP 32495587A JP H0632384 B2 JPH0632384 B2 JP H0632384B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric constant
- dielectric
- ceramic substrate
- temperature
- high dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Inorganic Insulating Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 イ．発明の目的 産業上の利用分野 本発明は誘電率の高い誘電体材料を内蔵したコンデンサ
を有する低温焼成の積層セラミック基板の製造方法に係
り、より詳細には、該積層セラミック基板を形成する誘
電体層と低誘電率絶縁層とを同時焼成する際の該両層の
相互拡散による誘電率材料の誘電率の低下を防止し、大
容量の内蔵コンデンサを得ることができる積層セラミッ
ク基板の製造方法に関する。
を有する低温焼成の積層セラミック基板の製造方法に係
り、より詳細には、該積層セラミック基板を形成する誘
電体層と低誘電率絶縁層とを同時焼成する際の該両層の
相互拡散による誘電率材料の誘電率の低下を防止し、大
容量の内蔵コンデンサを得ることができる積層セラミッ
ク基板の製造方法に関する。
従来の技術 電気回路基板としてセラミックを多層化しその各層に導
体配線を、又各層を接続するスルーホールやビヤホール
を有する多層回路セラミック基板が使用されている。こ
の回路基板においては、コンデンサ部品は通常チップコ
ンデンサと呼ばれるコンデンサ素子を回路基板の表面に
はんだ付けされ使用される。しかしながら、回路基板の
表面は限られたものであり、表面には半導体素子、抵抗
素子や表面配線導体もあるので、基板が大きくなってし
まう。これらの素子を内蔵できれば、基板は小型化で
き，又高集積化できる。そこで内部に高い誘電率を有す
る誘電体層を使用した高容量コンデンサを内蔵化した積
層基板が報告されている。この場合誘電体層以外の絶縁
体層には誘電率が15以下の低誘電率材料が使用される。
そうしないとクローストークの問題や信号分配部分の信
号の伝播遅延の問題が生ずる為である。
体配線を、又各層を接続するスルーホールやビヤホール
を有する多層回路セラミック基板が使用されている。こ
の回路基板においては、コンデンサ部品は通常チップコ
ンデンサと呼ばれるコンデンサ素子を回路基板の表面に
はんだ付けされ使用される。しかしながら、回路基板の
表面は限られたものであり、表面には半導体素子、抵抗
素子や表面配線導体もあるので、基板が大きくなってし
まう。これらの素子を内蔵できれば、基板は小型化で
き，又高集積化できる。そこで内部に高い誘電率を有す
る誘電体層を使用した高容量コンデンサを内蔵化した積
層基板が報告されている。この場合誘電体層以外の絶縁
体層には誘電率が15以下の低誘電率材料が使用される。
そうしないとクローストークの問題や信号分配部分の信
号の伝播遅延の問題が生ずる為である。
発明が解決しようとする問題点 これ等の基板の誘電体材料としては一般に鉛を含むペロ
ブスカイト構造の材料を使用するが焼成後、内蔵誘電体
材料の誘電率が内蔵化しないで誘電体単独で焼成した場
合よりかなり小さくなってしまう問題があった。これは
同時焼成する際に、誘電体材料中に絶縁材料の成分が拡
散したり、又逆に誘電体材料の成分が絶縁材料中に拡散
する為であるが、さらに焼成過程で誘電体材料に液相が
生ずるのでその拡散が加速されてしまうからである。例
えば米国特許第4,567,542 によれば上記のような絶縁材
料に内蔵された誘電体材料は最も大きもので3,000 程度
であり、これは内蔵せずに誘電体のみで焼成した場合に
得られる10,000〜20,000に比較するとかなり小さくなっ
ていることがわかる。
ブスカイト構造の材料を使用するが焼成後、内蔵誘電体
材料の誘電率が内蔵化しないで誘電体単独で焼成した場
合よりかなり小さくなってしまう問題があった。これは
同時焼成する際に、誘電体材料中に絶縁材料の成分が拡
散したり、又逆に誘電体材料の成分が絶縁材料中に拡散
する為であるが、さらに焼成過程で誘電体材料に液相が
生ずるのでその拡散が加速されてしまうからである。例
えば米国特許第4,567,542 によれば上記のような絶縁材
料に内蔵された誘電体材料は最も大きもので3,000 程度
であり、これは内蔵せずに誘電体のみで焼成した場合に
得られる10,000〜20,000に比較するとかなり小さくなっ
ていることがわかる。
ところで、このような問題を解決する方法として、近
年、次のような積層セラミック基板（部品）またはその
製造方法が提案されている。
年、次のような積層セラミック基板（部品）またはその
製造方法が提案されている。
ビアホールを有し、高誘電率材料で形成した高誘電
体層と、表面に電極を有する低誘電率材料で形成された
低誘電体層との間に、耐熱性金属酸化物薄膜層が介挿さ
れた構成（特開昭６０−８９９９５号公報参照）。
体層と、表面に電極を有する低誘電率材料で形成された
低誘電体層との間に、耐熱性金属酸化物薄膜層が介挿さ
れた構成（特開昭６０−８９９９５号公報参照）。
誘電体生シートと、絶縁体生シート、および金属体
生シートを形成し、かつ該シート間を接続するスルーホ
ールを設けて積層圧着した後、焼成して製造する構成
（特開昭６２−２４４６３１号公報参照）。
生シートを形成し、かつ該シート間を接続するスルーホ
ールを設けて積層圧着した後、焼成して製造する構成
（特開昭６２−２４４６３１号公報参照）。
８００〜１５００℃で焼成可能な２種類以上のセラ
ミック絶縁層を積層し、該セラミック絶縁層のうちの一
種類以上が高誘電率材料で形成されていて、かつコンデ
ンサとしての容量をとる電極を有し、他のセラミック絶
縁層との界面に焼成可能な柔らかい金属中間層を設けた
構成（特開昭６２−２６５７９５号公報参照）。
ミック絶縁層を積層し、該セラミック絶縁層のうちの一
種類以上が高誘電率材料で形成されていて、かつコンデ
ンサとしての容量をとる電極を有し、他のセラミック絶
縁層との界面に焼成可能な柔らかい金属中間層を設けた
構成（特開昭６２−２６５７９５号公報参照）。
そして、これらの積層セラミック基板は、層間に耐熱性
金属酸化物薄膜層、金属体生シート、あるいは金属中間
層等のバリアー層を介挿し、該バリアー層により、積層
体を形成する誘電体層（絶縁体層）を同時焼成する際の
該材料の相互拡散による液相の移動を防止し、該材料の
誘電率が低下するのを防止している。
金属酸化物薄膜層、金属体生シート、あるいは金属中間
層等のバリアー層を介挿し、該バリアー層により、積層
体を形成する誘電体層（絶縁体層）を同時焼成する際の
該材料の相互拡散による液相の移動を防止し、該材料の
誘電率が低下するのを防止している。
しかし、この積層セラミック基板（部品）またはその製
造方法の場合、基板内部にバリアー層よりなる異種材料
が介挿されるので、大容量コンデンサを得るには、基板
自体の構造が厚くなるという課題がある。
造方法の場合、基板内部にバリアー層よりなる異種材料
が介挿されるので、大容量コンデンサを得るには、基板
自体の構造が厚くなるという課題がある。
本発明者は、このような課題に鑑み、種々、研究した結
果、次のことを究明した。すなわち、 バリアー層による場合は、焼成時に誘電体材料に液
相が生じることを前提とし、該液相の移動を防止するも
のである。
果、次のことを究明した。すなわち、 バリアー層による場合は、焼成時に誘電体材料に液
相が生じることを前提とし、該液相の移動を防止するも
のである。
昇温過程で、該液相が生じる場合は、吸熱ピークが
出て、また降温過程では、発熱ピークがでて、この吸熱
（発熱）ピーク温度は、ＤＴＡ（示差熱分析）によって
確認できる。
出て、また降温過程では、発熱ピークがでて、この吸熱
（発熱）ピーク温度は、ＤＴＡ（示差熱分析）によって
確認できる。
液相は、誘電体材料の合成が十分に行えていない場
合に生じやすい。すなわち、一般に、誘電体材料は、焼
結に先だって、必要な各成分の原材料を混合・粉砕した
後、仮焼して合成するが、十分な合成ができないのが現
状である。
合に生じやすい。すなわち、一般に、誘電体材料は、焼
結に先だって、必要な各成分の原材料を混合・粉砕した
後、仮焼して合成するが、十分な合成ができないのが現
状である。
誘電体材料の焼成の際の誘電率の低下は、該誘電体
材料の成分の拡散により、該拡散は焼成時に誘電体材料
に生じる液相により加速される。
材料の成分の拡散により、該拡散は焼成時に誘電体材料
に生じる液相により加速される。
そこで、本発明者は、これらの点から、該液相の発生を
防止することが、最善の手段であるということを究明
し、その防止方法を種々、研究し、誘電体材料の仮焼成
温度を、液相の発生を確認できる上記吸熱ピーク温度と
の関係で、所定温度以上の温度とすることで、該液相の
発生を防止できることを究明した。
防止することが、最善の手段であるということを究明
し、その防止方法を種々、研究し、誘電体材料の仮焼成
温度を、液相の発生を確認できる上記吸熱ピーク温度と
の関係で、所定温度以上の温度とすることで、該液相の
発生を防止できることを究明した。
本発明は、このような究明点に着目して創作した方法で
あって、その目的とする処は、積層セラミック基板を形
成する誘電体層と低誘電率絶縁層とを同時焼成する際の
該両層の相互拡散による液相の生じるのを防止すること
で、誘電率材料の誘電率の低下を防止し、大容量の内蔵
コンデンサを得ることができる積層セラミック基板の製
造方法を提供することにある。
あって、その目的とする処は、積層セラミック基板を形
成する誘電体層と低誘電率絶縁層とを同時焼成する際の
該両層の相互拡散による液相の生じるのを防止すること
で、誘電率材料の誘電率の低下を防止し、大容量の内蔵
コンデンサを得ることができる積層セラミック基板の製
造方法を提供することにある。
ロ 発明の構成 問題点を解決するための手段 そして、上記目的を達成するための手段としての本発明
の積層セラミック基板の製造方法は、酸化鉛を主成分と
する高誘電率材料で形成した誘電体層と、該高誘電率材
料より低い誘電率の材料で形成した低誘電率絶縁層と、
コンデンサ形成用電極と、必要な配線パターンと層間を
接続するスルーホールを有する積層体を１１００℃以下
の温度で同時焼成する積層セラミック基板の製造方法に
おいて、前記誘電体層を形成する高誘電率材料として、
該高誘電率材料の示熱差分析による吸熱ピーク温度より
少なくとも７０゜以上の高温度で仮焼した高誘電率材料
を用いてなる構成としている。
の積層セラミック基板の製造方法は、酸化鉛を主成分と
する高誘電率材料で形成した誘電体層と、該高誘電率材
料より低い誘電率の材料で形成した低誘電率絶縁層と、
コンデンサ形成用電極と、必要な配線パターンと層間を
接続するスルーホールを有する積層体を１１００℃以下
の温度で同時焼成する積層セラミック基板の製造方法に
おいて、前記誘電体層を形成する高誘電率材料として、
該高誘電率材料の示熱差分析による吸熱ピーク温度より
少なくとも７０゜以上の高温度で仮焼した高誘電率材料
を用いてなる構成としている。
作用 本発明の積層セラミック基板の製造方法は、誘電体層を
形成する高誘電率材料を、該高誘電率材料の示熱差分析
による吸熱ピーク温度より少なくとも７０゜以上の高温
度で仮焼することで、その合成を十分に行え、上記積層
体を同時焼成する際の該誘電率材料の相互拡散による液
相の発生を防止できるように作用する。
形成する高誘電率材料を、該高誘電率材料の示熱差分析
による吸熱ピーク温度より少なくとも７０゜以上の高温
度で仮焼することで、その合成を十分に行え、上記積層
体を同時焼成する際の該誘電率材料の相互拡散による液
相の発生を防止できるように作用する。
ここで、 使用する誘電体材料の組成としては、Pb(Fe1/3.Nb2/3)-
(Fe1/2.W1/2)O3系に代表されるPb系ペロブスカイト組成
物が使用される。これは焼成温度が1100℃以下と低い為
に同時焼成される電極の材料にAu,Ag,Ag-Pd 等の低融点
金属が使用できるので酸化雰囲気焼成できるためであ
る。つまり焼成温度が高いとＷやMo等の高融点金属しか
使用できず、これ等の金属は酸化し易いので還元雰囲気
でしか焼成できず、この雰囲気では誘電体材料も還元さ
れて使用できなくなるからである。一方PdやPd含量の多
い金属を電極材料に使用すれば酸化雰囲気でも高温で焼
成できるがPdが高価な為と導通抵抗が大きくなるので、
回路基板用の導体材料としては使用できない。
(Fe1/2.W1/2)O3系に代表されるPb系ペロブスカイト組成
物が使用される。これは焼成温度が1100℃以下と低い為
に同時焼成される電極の材料にAu,Ag,Ag-Pd 等の低融点
金属が使用できるので酸化雰囲気焼成できるためであ
る。つまり焼成温度が高いとＷやMo等の高融点金属しか
使用できず、これ等の金属は酸化し易いので還元雰囲気
でしか焼成できず、この雰囲気では誘電体材料も還元さ
れて使用できなくなるからである。一方PdやPd含量の多
い金属を電極材料に使用すれば酸化雰囲気でも高温で焼
成できるがPdが高価な為と導通抵抗が大きくなるので、
回路基板用の導体材料としては使用できない。
絶縁材料としては誘電体と同時焼成されるので1100℃以
下で焼成できるものが使用される。又上記の信号の伝播
遅延の問題があるので誘電率は15以下のものが使用され
る。
下で焼成できるものが使用される。又上記の信号の伝播
遅延の問題があるので誘電率は15以下のものが使用され
る。
例えば硼珪酸ガラスや、さらには数種類の酸化物（例え
ばMgO,CaO,BaO,SrO,Al2O3,PbO,K2O,Na2O,ZnO,Li2O,Zr
O2,TiO2 等）を含むガラスとアルミナ，石英，ムライ
ト，コージェライト，スピネル等の混合物を原料とする
ものが、挙げられるが、その他800 〜1100℃で焼成でき
るものであれば何でも良い。
ばMgO,CaO,BaO,SrO,Al2O3,PbO,K2O,Na2O,ZnO,Li2O,Zr
O2,TiO2 等）を含むガラスとアルミナ，石英，ムライ
ト，コージェライト，スピネル等の混合物を原料とする
ものが、挙げられるが、その他800 〜1100℃で焼成でき
るものであれば何でも良い。
積層基板を得るにはグリーンシートを使用したシート積
層法やシート印刷積層法を利用するのが好ましい。シー
ト積層法の場合を第１図で説明する。第１図は説明の便
宜上全工程を一つの図面で示してある。
層法やシート印刷積層法を利用するのが好ましい。シー
ト積層法の場合を第１図で説明する。第１図は説明の便
宜上全工程を一つの図面で示してある。
先ず低誘電率材料用の原料混合粉を使用してドクターブ
レード法により成形し，厚み0.1 〜0.5mm 程度の低誘電
率グリーンシート１を得る。これに必要な配線パターン
２を、Ag,Ag-Pd,Au 等の800 〜1100℃で焼成可能な導体
材料ペーストを使用してスクリーン印刷する。、又、他
の導体層との接続には打ち抜き金型やパンチングマシー
ンで低誘電率グリーンシート１に形成された0.2 〜0.5m
m Φのスルーホール３を通じて行うようにし、導体ペー
スト４を充填する。
レード法により成形し，厚み0.1 〜0.5mm 程度の低誘電
率グリーンシート１を得る。これに必要な配線パターン
２を、Ag,Ag-Pd,Au 等の800 〜1100℃で焼成可能な導体
材料ペーストを使用してスクリーン印刷する。、又、他
の導体層との接続には打ち抜き金型やパンチングマシー
ンで低誘電率グリーンシート１に形成された0.2 〜0.5m
m Φのスルーホール３を通じて行うようにし、導体ペー
スト４を充填する。
以上と同様な方法で得られた厚み30〜400 μｍ程度の高
誘電率材料よりなるグリーンシート５にコンデンサ形成
用電極６と必要なスルーホール３や配線パターンを形成
する。さらにその下に配線パターンを印刷した低誘電率
グリーンシート１を積層した後、80〜150 ℃、50〜250k
g/cm2 の条件で熱圧着し一体化する。そして800 〜1100
℃で焼成温度で焼成しコンデンサ内蔵セラミック基板を
得る。第１図に示すようにRuO2系やBi2Ru2O7系等の抵抗
体７を焼成後の基板に通常の厚膜法により形成し、必要
によっては基板内部、表面上に基板と同時焼成により得
ることも可能である。
誘電率材料よりなるグリーンシート５にコンデンサ形成
用電極６と必要なスルーホール３や配線パターンを形成
する。さらにその下に配線パターンを印刷した低誘電率
グリーンシート１を積層した後、80〜150 ℃、50〜250k
g/cm2 の条件で熱圧着し一体化する。そして800 〜1100
℃で焼成温度で焼成しコンデンサ内蔵セラミック基板を
得る。第１図に示すようにRuO2系やBi2Ru2O7系等の抵抗
体７を焼成後の基板に通常の厚膜法により形成し、必要
によっては基板内部、表面上に基板と同時焼成により得
ることも可能である。
実施例 以下実施例並びに比較例について本発明を詳細に説明す
る。単位は重量％で示す。
る。単位は重量％で示す。
実施例１ 1450℃で溶融、水中急冷して作成したCaO18.2%,Al2O31
8.2%,SiO254.5%,B2O39.1% の組成を持つ平均粒径３〜3.
5 μｍのガラス粉末60％と平均粒径1.2 μｍのアルミナ
粉末40％の混合物に、溶剤（トルエン），バインダー
（アクリル樹脂）可塑剤(DOP) を加え、十分に混練して
粘度2,000 〜40,000CPS のスラリーを作成し、通常のド
クターブレード法を用いて厚み0.4mm の第２図に示す低
誘電率材料のグリーンシート１を作成した。このグリー
ンシート１を900 ℃で焼成した基板の特性は、誘電率ε
ｒ＝7.8 崇比重＝2.9,熱膨張係数＝5.3 ×10-6/℃、抗
析強度＝2400kg/cm2であった。このグリーンシート１を
30mm角に切断した後0.3mm Φのスルーホール３を形成し
た後、Ag90%,Pd10%の混合粉末に有機バインダー（エチ
ルセルローズ）と溶剤（テルピネオール）を加えて作成
した導体材料ペースト４をスルーホール３に充填し、同
時導体ペーストを使用して配線パターン２を印刷した。
8.2%,SiO254.5%,B2O39.1% の組成を持つ平均粒径３〜3.
5 μｍのガラス粉末60％と平均粒径1.2 μｍのアルミナ
粉末40％の混合物に、溶剤（トルエン），バインダー
（アクリル樹脂）可塑剤(DOP) を加え、十分に混練して
粘度2,000 〜40,000CPS のスラリーを作成し、通常のド
クターブレード法を用いて厚み0.4mm の第２図に示す低
誘電率材料のグリーンシート１を作成した。このグリー
ンシート１を900 ℃で焼成した基板の特性は、誘電率ε
ｒ＝7.8 崇比重＝2.9,熱膨張係数＝5.3 ×10-6/℃、抗
析強度＝2400kg/cm2であった。このグリーンシート１を
30mm角に切断した後0.3mm Φのスルーホール３を形成し
た後、Ag90%,Pd10%の混合粉末に有機バインダー（エチ
ルセルローズ）と溶剤（テルピネオール）を加えて作成
した導体材料ペースト４をスルーホール３に充填し、同
時導体ペーストを使用して配線パターン２を印刷した。
PbO,Fe2O3,Nb2O5,WO3,ZnO を所定量秤量した後、湿式粉
砕し乾燥する。乾燥原料を850 ℃で仮焼し、湿式粉砕た
後、乾燥する。
砕し乾燥する。乾燥原料を850 ℃で仮焼し、湿式粉砕た
後、乾燥する。
上記と同様の方法で100 μｍ厚の高誘電率グリーンシー
ト５を作成した。このグリーンシート５を30mm角に切断
した後、両面の相対する位置に、上記導体ペースト４を
使用して20mm角の電極６をスクリーン印刷した。第２図
に示した構造になるように、印刷を終了した低誘電率グ
リーンシート１と高誘電率グリーンシート５を積層した
後、100 ℃、100kg/cm2で熱圧着した。通常の電気式バ
ッチ炉を使用して900 ℃、30分間酸化雰囲気焼成した。
得られた容量は110nF で高誘電率材料の誘電率はεｒ＝
4,200at 1kHZであった。使用した誘電体材料の仮焼物を
DTA で分析したところ第３図に示したように液相の発生
を示す昇温過程での吸熱ピークがみられず、焼成過程で
は液相が発生しないとことを示している。同様な構造を
800 ℃で仮焼した誘電体材料を使用して作成したとこ
ろ、得られた誘電率は4,100 で上記実施例とほぼ同様だ
った。またDTA による誘電体材料の分析結果では、液相
は発生していなかった。
ト５を作成した。このグリーンシート５を30mm角に切断
した後、両面の相対する位置に、上記導体ペースト４を
使用して20mm角の電極６をスクリーン印刷した。第２図
に示した構造になるように、印刷を終了した低誘電率グ
リーンシート１と高誘電率グリーンシート５を積層した
後、100 ℃、100kg/cm2で熱圧着した。通常の電気式バ
ッチ炉を使用して900 ℃、30分間酸化雰囲気焼成した。
得られた容量は110nF で高誘電率材料の誘電率はεｒ＝
4,200at 1kHZであった。使用した誘電体材料の仮焼物を
DTA で分析したところ第３図に示したように液相の発生
を示す昇温過程での吸熱ピークがみられず、焼成過程で
は液相が発生しないとことを示している。同様な構造を
800 ℃で仮焼した誘電体材料を使用して作成したとこ
ろ、得られた誘電率は4,100 で上記実施例とほぼ同様だ
った。またDTA による誘電体材料の分析結果では、液相
は発生していなかった。
比較例１ 実施例１と同様の構造を持ち、組成は実施例
と同じ誘電体材料を750 ℃で仮焼したものを使用して作
成した。得られた容量は80nFで誘電率は3,000 で低かっ
た。使用した誘電体材料の原料を５℃/minの昇温速度で
昇温しDTA で分析したところ第４図に示したように730
℃に昇温過程で吸熱ピークがあり液相が発生することを
示していた。このようにDTA で示される液相発生の有無
と内蔵した誘電体の誘電率との間に強い関係のあること
がわかり少なくとも仮焼温度はDTA の吸熱ピーク温度よ
り70℃高くする必要のあることがわかった。
と同じ誘電体材料を750 ℃で仮焼したものを使用して作
成した。得られた容量は80nFで誘電率は3,000 で低かっ
た。使用した誘電体材料の原料を５℃/minの昇温速度で
昇温しDTA で分析したところ第４図に示したように730
℃に昇温過程で吸熱ピークがあり液相が発生することを
示していた。このようにDTA で示される液相発生の有無
と内蔵した誘電体の誘電率との間に強い関係のあること
がわかり少なくとも仮焼温度はDTA の吸熱ピーク温度よ
り70℃高くする必要のあることがわかった。
実施例２． 市販のアルミノ鉛ホウケイ酸ガラス（PbO-Al2O3-SiO2-B
2O3 系）を粉砕して作成した平均粒径３〜3.5 μｍのガ
ラス粉末50% と平均粒径1.2 μｍのアルミナ粉末50% の
混合物を実施例１と同様の方法で0.4mm 厚のグリーンシ
ートを900 ℃で焼成した基板の特性は、誘電率εｒ＝7.
5,崇比重＝2.95, 熱膨張係数＝5.5 ×10-6/℃、抗析強
度＝2,200kg/cm2であった。
2O3 系）を粉砕して作成した平均粒径３〜3.5 μｍのガ
ラス粉末50% と平均粒径1.2 μｍのアルミナ粉末50% の
混合物を実施例１と同様の方法で0.4mm 厚のグリーンシ
ートを900 ℃で焼成した基板の特性は、誘電率εｒ＝7.
5,崇比重＝2.95, 熱膨張係数＝5.5 ×10-6/℃、抗析強
度＝2,200kg/cm2であった。
第５図に示すようにこの低誘電率グリーンシート１を30
mm角に切断した後0.3mm Φのスルーホール３を形成した
後、実施例１で作成したAg-Pd 導体ペースト４をスルー
ホール３に充填し、同じ導体ペーストを使用して配線パ
ターン２を印刷した。実施例１で作成した850 ℃で仮焼
した高誘電率材料グリーンシートを30mm×30mmに切断し
た後、実施例１で作成したAg-Pd 導体ペーストを使用し
て20mm角のコンデンサ用電極６を印刷した。このように
電極を印刷した高誘電率グリーンシート５、印刷してい
ない高誘電グリーンシート（中間層）８、低誘電率グリ
ーンシート１を積層した後、100 ℃、100kg/cm2条件で
熱圧着し一体化し。900 ℃で同時焼成してコンデンサー
内蔵基板を作成した。焼成後高誘電率層（中間層）８は
高誘電率層５と低誘電率層１との間の相互拡散を減少す
るため中間層として設けたものである。得られた基板の
内蔵コンデンサーの容量は140nF で高誘電率層５の誘電
率は4,800 だった。
mm角に切断した後0.3mm Φのスルーホール３を形成した
後、実施例１で作成したAg-Pd 導体ペースト４をスルー
ホール３に充填し、同じ導体ペーストを使用して配線パ
ターン２を印刷した。実施例１で作成した850 ℃で仮焼
した高誘電率材料グリーンシートを30mm×30mmに切断し
た後、実施例１で作成したAg-Pd 導体ペーストを使用し
て20mm角のコンデンサ用電極６を印刷した。このように
電極を印刷した高誘電率グリーンシート５、印刷してい
ない高誘電グリーンシート（中間層）８、低誘電率グリ
ーンシート１を積層した後、100 ℃、100kg/cm2条件で
熱圧着し一体化し。900 ℃で同時焼成してコンデンサー
内蔵基板を作成した。焼成後高誘電率層（中間層）８は
高誘電率層５と低誘電率層１との間の相互拡散を減少す
るため中間層として設けたものである。得られた基板の
内蔵コンデンサーの容量は140nF で高誘電率層５の誘電
率は4,800 だった。
比較例２ 比較例１で使用した750 ℃で仮焼した誘電体材料を使用
して実施例２の積層基板を作成した。得られた誘電体の
誘電率は3,400 で実施例２に比較するとかなり小さかっ
た。
して実施例２の積層基板を作成した。得られた誘電体の
誘電率は3,400 で実施例２に比較するとかなり小さかっ
た。
ハ．発明の効果 本発明の積層セラミック基板の製造方法によれば、誘電
体層を形成する高誘電率材料として、該高誘電率材料の
示熱差分析による吸熱ピーク温度より少なくとも７０゜
以上の高温度で仮焼した高誘電率材料を用い、該温度で
の仮焼により該高誘電率材料の合成が十分に行え、基板
積層体の同時焼成の際の昇温過程でのコンデンサを形成
する該高誘電率材料中に液相を生じさせなくしているの
で、従来の積層セラミック基板に比べ、高い容量（誘電
率）を有する内蔵コンデンサを得ることができるという
効果を有する。
体層を形成する高誘電率材料として、該高誘電率材料の
示熱差分析による吸熱ピーク温度より少なくとも７０゜
以上の高温度で仮焼した高誘電率材料を用い、該温度で
の仮焼により該高誘電率材料の合成が十分に行え、基板
積層体の同時焼成の際の昇温過程でのコンデンサを形成
する該高誘電率材料中に液相を生じさせなくしているの
で、従来の積層セラミック基板に比べ、高い容量（誘電
率）を有する内蔵コンデンサを得ることができるという
効果を有する。
また、耐熱性金属酸化薄膜層や金属体層等のバリアー層
を必要としないので、基板厚みを極端に厚くすることな
く、大容量のコンデンサを得ることができる。
を必要としないので、基板厚みを極端に厚くすることな
く、大容量のコンデンサを得ることができる。
従って、本発明によれば、小型、高集積回路のセラミッ
ク基板を製造することができる。
ク基板を製造することができる。
第１図、第２図，第５図は本発明の積層セラミック基板
の一実施例である。第３図，第４図は示差熱分析(DTA)
による昇温過程での一般的温度と示差熱の関係を図示し
たものである。第３図は発熱、吸熱のみられない本発明
の場合を、第４図は液相が生じ吸熱ピークが発生してい
る比較例の場合を示す。 1……低誘電率グリーンシート、2……配線パターン、3
……スルーホール、4……導体ペースト、5……高誘電率
グリーンシート、6……コンデンサ形成用電極、7……抵
抗体、8……高誘電率グリーンシート（中間層）
の一実施例である。第３図，第４図は示差熱分析(DTA)
による昇温過程での一般的温度と示差熱の関係を図示し
たものである。第３図は発熱、吸熱のみられない本発明
の場合を、第４図は液相が生じ吸熱ピークが発生してい
る比較例の場合を示す。 1……低誘電率グリーンシート、2……配線パターン、3
……スルーホール、4……導体ペースト、5……高誘電率
グリーンシート、6……コンデンサ形成用電極、7……抵
抗体、8……高誘電率グリーンシート（中間層）
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−89995（ＪＰ，Ａ) 特開 昭61−48996（ＪＰ，Ａ) 特開 昭62−196811（ＪＰ，Ａ) 特開 昭62−244631（ＪＰ，Ａ) 特開 昭62−265795（ＪＰ，Ａ)
Claims (1)
- 【請求項１】酸化鉛を主成分とする高誘電率材料で形成
した誘電体層と、該高誘電率材料より低い誘電率の材料
で形成した低誘電率絶縁層と、コンデンサ形成用電極
と、必要な配線パターンと層間を接続するスルーホール
を有する積層体を１１００℃以下の温度で同時焼成する
積層セラミック基板の製造方法において、前記誘電体層
を形成する高誘電率材料として、該高誘電率材料の示熱
差分析による吸熱ピーク温度より少なくとも７０゜以上
の高温度で仮焼した高誘電率材料を用いてなることを特
徴とする積層セラミック基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324955A JPH0632384B2 (ja) | 1987-12-22 | 1987-12-22 | 積層セラミック基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62324955A JPH0632384B2 (ja) | 1987-12-22 | 1987-12-22 | 積層セラミック基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01166599A JPH01166599A (ja) | 1989-06-30 |
| JPH0632384B2 true JPH0632384B2 (ja) | 1994-04-27 |
Family
ID=18171494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62324955A Expired - Lifetime JPH0632384B2 (ja) | 1987-12-22 | 1987-12-22 | 積層セラミック基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0632384B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6985349B2 (en) * | 2001-12-13 | 2006-01-10 | Harris Corporation | Electronic module including a low temperature co-fired ceramic (LTCC) substrate with a capacitive structure embedded therein and related methods |
| JP4312654B2 (ja) | 2004-05-07 | 2009-08-12 | パナソニック株式会社 | 冷陰極管点灯装置 |
| US20060163768A1 (en) * | 2005-01-26 | 2006-07-27 | Needes Christopher R | Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof |
| WO2017134761A1 (ja) * | 2016-02-03 | 2017-08-10 | 富士通株式会社 | キャパシタ内蔵多層配線基板及びその製造方法 |
| US10141353B2 (en) * | 2016-05-20 | 2018-11-27 | Qualcomm Incorporated | Passive components implemented on a plurality of stacked insulators |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6089995A (ja) * | 1983-10-24 | 1985-05-20 | 日本電気株式会社 | 複合積層セラミツク部品 |
| JPS6148996A (ja) * | 1984-08-16 | 1986-03-10 | 日本電気株式会社 | セラミツク多層配線基板の製造方法 |
| JPH0754778B2 (ja) * | 1986-02-22 | 1995-06-07 | 三菱マテリアル株式会社 | コンデンサ内蔵型セラミツク基板 |
| JPS62244631A (ja) * | 1986-04-17 | 1987-10-26 | 日本電気株式会社 | 複合積層セラミツク部品の製造方法 |
| JPS62265795A (ja) * | 1986-05-14 | 1987-11-18 | 株式会社住友金属セラミックス | コンデンサ内蔵セラミツクス基板 |
-
1987
- 1987-12-22 JP JP62324955A patent/JPH0632384B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01166599A (ja) | 1989-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JPH0343786B2 (ja) | ||
| US6191934B1 (en) | High dielectric constant embedded capacitors | |
| US6207905B1 (en) | Glass-ceramic composition, circuit substrate using the same and manufacture method thereof | |
| JP3944791B2 (ja) | セラミック多層プリント回路基板 | |
| JP2858073B2 (ja) | 多層セラミック部品 | |
| JPH01166599A (ja) | 積層セラミック基板の製造方法 | |
| JP4281549B2 (ja) | 誘電体磁器組成物およびこれを用いた積層セラミック部品 | |
| JP3337819B2 (ja) | 誘電体組成物、多層配線基板および積層セラミックコンデンサ | |
| JPH11330705A (ja) | コンデンサ内蔵基板およびその製造方法 | |
| JPH0346978B2 (ja) | ||
| JPH0542159B2 (ja) | ||
| JPH0226798B2 (ja) | ||
| JP3805173B2 (ja) | ガラスセラミック焼結体およびそれを用いた多層配線基板 | |
| JPH02121392A (ja) | コンデンサー内蔵複合回路基板及びその製造方法 | |
| JP2860734B2 (ja) | 多層セラミック部品、その製造方法および内部導体ペースト | |
| JP3229021B2 (ja) | 回路基板 | |
| JP2652229B2 (ja) | 積層回路セラミック基板 | |
| JP3240873B2 (ja) | 低温焼成セラミック誘電体及び低温焼成セラミック多層回路基板 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH09246722A (ja) | ガラスセラミックス多層配線基板とその製造方法 | |
| JPH0216004B2 (ja) | ||
| JP3193592B2 (ja) | セラミック多層基板及びその製造方法 | |
| JPH07277791A (ja) | 絶縁基板用セラミック組成物およびセラミック多層配線回路板 | |
| JPH0786079A (ja) | 高周波用チップコンデンサ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080427 Year of fee payment: 14 |