JP6700111B2 - 線路デバイスの製造方法 - Google Patents
線路デバイスの製造方法 Download PDFInfo
- Publication number
- JP6700111B2 JP6700111B2 JP2016119070A JP2016119070A JP6700111B2 JP 6700111 B2 JP6700111 B2 JP 6700111B2 JP 2016119070 A JP2016119070 A JP 2016119070A JP 2016119070 A JP2016119070 A JP 2016119070A JP 6700111 B2 JP6700111 B2 JP 6700111B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- copper
- polymer layer
- polymer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/497—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
- H10P14/47—Electrolytic deposition, i.e. electroplating; Electroless plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/495—Capacitive arrangements or effects of, or between wiring layers
- H10W20/496—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/129—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed forming a chip-scale package [CSP]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01251—Changing the shapes of bumps
- H10W72/01255—Changing the shapes of bumps by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01951—Changing the shapes of bond pads
- H10W72/01955—Changing the shapes of bond pads by using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/922—Bond pads being integral with underlying chip-level interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Semiconductor Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
本発明は、線路デバイスの製造方法に関し、特にＩＣの性能を有効に改善する線路デバイスの製造方法に関する。
半導体ウェハは密度が持続増加かつ幾何学的な図案を縮小するＩＣの製造に用いられ、多層の導電層と絶縁層の構造を通して、異なる層の半導体デバイス間の内部接続と隔絶效果を提供する。例えば主動と受動デバイス・薄膜トランジスター・シーモス（CMOS）・コンデンサ・チョーカー・抵抗等の大型ＩＣの中において、異なる層状構造と半導体デバイス間に、数個の電磁特性接続部の増加が必要である。また同時に組立式のＩＣにとって、ワイヤーの大量増加も必要である。そのため、これらのワイヤーはＩＣチップの中にある保護層から通り抜けて、外部に露出し、最後は出力入力パッドと接続している。このワイヤーはチップパッケージングの外部接触構造と接続するために用いられる。
ウェハレベルチップスケールパッケージ（WLCSP）はいわゆるウェハレベルの方式でＩＣチップをパッケージする技術であって、伝統式のチップカットした後、単一ユニットのパッケージ製作過程とは異なる。ゆえにチップを単一ユニットにカットし、最終的のチップキャリヤーパッケージ前、例えばボール・グリッド・アレイ（BGA）パッケージを行う前に、WLCSPはウェハの製造・パッケージ・テストとウエーハ・レベル・バーンイン（WLBI）を整合させることができる。その長所は、占める体積と厚さを縮小するによって、より小さい寸法・より軽い重量・相対的に簡単な組立過程・全体の生産コストの低減及びより良い電磁特性が得られる。かつWLCSPは一つのデバイスをシリコン材料から顧客先までの運送過程が簡略され、ＩＣのチップパッケージ生産量がアップされると同時に、コストも低減される。ただし、製造能力と構造の信頼度が関係しているので、非常に大きなチャレンジに直面している。
WLCSPは基本的にウエーハ作製過程中の接合デバイス作製過程とデバイス保護作製過程へ拡張するのが可能であって、WLCSPの第一ステップにおいて、半導体ＩＣ線路の再構成可能技術を通してポストパッシベーション（Post-Passivation）を形成させ、標準パッドの距離を広げる。そのため、低コストの半田ステンを形成させ、シルあるいは整列定位式半田は実現される。再構成可能技術の発表に対して、例えば特許文献１〜３の申請発表者は、本発明の申請者とは同一者であって、本特許で発表しているように、一重の線路配置層は半導体構造の出力入力パッドと接続する。このRDL層はポストパッシベーションの重合物層や弾性材質層に形成させ、マスク製作過程を利用して製造したポスト状接触窓をこのRDL層上に形成させ、本反応後形成されたポスト状接触窓の側方向は独立であって、全然支えられていないし、またフリップチップアセンブリ技術を利用して、上記反応後形成された構造体は、もう一歩進んでチップキャリヤーパッケージに組合わされている。このポストパッシベーション構造とそれに対応する製作過程は、ＩＣパッケージの中に存在する間隔距離の問題を解決改善できるとしても、しかしインテグレーテッド規模が持続増加に要求されたＩＣは、もっと厳しく制限されるはずであって、またストレス誘導によって生じたダメージに対しても、潜在的なリスクである。
特許文献４に、別のRDL層のポストパッシベーション構造のWLCSPを含んでいる。このRDL層はポストパッシベーションの上の重合物層に形成させ、RDL層上を別の重合物層で被せ、かつこの重合物層はエッチングやドリルによってミクロビアス（Micro-vias）を形成させ、更に金属をミクロビアスの穴を充填して内部接続を形成させ、いわゆる導電柱体である。しかし、上重合物層と下重合物層は、RDL層と接触させないために、一つのクロム−銅層によって隔離され、もう一つは上記の導電柱体の突出した尾端にある無電気めっき・スクリーンプリンティング或いはステンシルされた錫鉛に接着されている。導電柱体は重合物層の外部へ延伸しているし、また上記構造の頂部表面はスムーズではないので、高解析度のリソグラフィーを達成できない前提で、導電柱体でミクロビアスを形成させ、また電気めっきで錫鉛を形成することは達成されず、最終的にはＩＣパッケージの中にある接触窓の間隔距離は制限される。しかもこの制限は重合物層の厚さ増加につれて、益々目立つようになる。しかし重合物層の厚さ増加につれて、満足されるストレスリリーフを提供している。
この点について、下記に述べる。また上記のように、下重合物層は上重合物層と隔離されているために、下重合物層は単独してより良いストレスリリーフを提供できず、かつ現在の下重合物層の厚さはRDL層の側方移動を低減するため、薄く製造されるので、ストレスリリーフはいくらか弱くなって、この問題は下記で論議する。
構造の信頼度の中の一つのチャレンジは、充分なストレスリリーフを提供するによって、上記のWLCSPで形成された多層構造を供給する。それには半導体ＩＣチップと定額外のポストパッシベーション構造が含まれる。例で説明すると、保護層上に結合した薄膜は双せん断応力に影響され、かつこの応力は熱に誘導されて生じた。式（１）の中にポストパッシベーションの中にある双せん断応力の数学理論模擬方程式を示し、式の中にＩＣチップの中のシリコン基材構造の物理パラメーターを提供する。
σｐｐｔ：ポストパッシベーションの薄膜の中にある双せん断応力
Ｒ：シリコン基板が熱で湾曲する曲率半径
Ｙｓ：シリコン基板のヤング率
ｖｓｉ：シリコン基板のポアソン比
ｘＳｉ：シリコン基板の厚さ
ｘｐｐｔ：ポストパッシベーション薄膜的厚さ
上記の方程式より、シリコン基板のポアソン比が上昇する以外に、二種類の方法で双せん断応力を降下させることができる。
（ａ）ｘＳｉを低下させる。これはシリコン基板をもっと薄く置くことを意味する。或いは（ｂ）ｘｐｐｔを増大する。これはポストパッシベーション構造の厚さを増加させることを意味する。
Ｒ：シリコン基板が熱で湾曲する曲率半径
Ｙｓ：シリコン基板のヤング率
ｖｓｉ：シリコン基板のポアソン比
ｘＳｉ：シリコン基板の厚さ
ｘｐｐｔ：ポストパッシベーション薄膜的厚さ
上記の方程式より、シリコン基板のポアソン比が上昇する以外に、二種類の方法で双せん断応力を降下させることができる。
（ａ）ｘＳｉを低下させる。これはシリコン基板をもっと薄く置くことを意味する。或いは（ｂ）ｘｐｐｔを増大する。これはポストパッシベーション構造の厚さを増加させることを意味する。
図１は周知のポストパッシベーション構造１０であって、それには一つのRDL層１２と一つのストレスリリーフする重合物層１４を含む。このストレスリリーフする重合物層１４はまたストレスバッファー層（stress buffer layer）とも呼ばれている。半導体ＩＣチップ１８の表面の保護層１６上に形成し、その中の重合物層１４は弾性材料・エポキシ樹脂・低誘電率材料或いはその他の重合物材料が使用される。弾性材料は主に接合構造に充分な機械弾性を提供するためであって、上記の式（１）の中に推論した結果を見ると、ＩＣチップ１８の上に重合物層１４を被せると、ＩＣチップ１８の上の構造に形成させたストレスは、全て吸収また緩衝されるので、ＩＣチップ１８に発生する局部ダメージが低減され、特に精密かつ複雑なＩＣチップ１８電路にとって、ポストパッシベーション構造１０の信頼度はこれによって上昇する。また式（１）の中の関係式に従えば、緩衝効果の表現は重合物層１４の厚さの増加につれて良くなる。
しかし厚い重合物層１４の利用時に、よく一つの問題に直面する。図１で示しているRDL層１２は通常銅で構成され、ＩＣチップ１８の出力入力パッド２０を外部回路と接続する。パッド２０の最頂端に、同時にまた別々に錫鉛の突出塊或いは銅導電柱体が形成された時、RDL層１２は真下層のパッケージ構造は非常に緊密に連結され、その中のパッケージ構造は一つのチップキャリヤーであっても良いため、RDL層１２は重合物層１４によって、一定傾斜度を持った斜面２２と定義される。このRDL層１２は出力入力パッド２０を形成する一つのより低いＩＣ平面から、徐々に一つのより高いＩＣ平面へ上昇する。例えば、重合物層１４頂部にある斜面２２は、金属化ステップで厚い重合物層１４開口部に被ることによって決定する。実際的な応用において、斜面２２の傾斜度は各重合物層１４の異なる開口によって変わるし、各開口は実際の製造過程の条件と重合物本体の根本的な物理性質と特性によって決定される。例えば、材料表面にあるエネルギーと関連する濡れ接触角、例で説明すると、多くの状況において、ＩＣ保護層１６上にある重合物層１４斜面２２の傾斜度は約４５度であるので、RDL層１２は一定量の側方移動によって、ＩＣの中のパッド２０から重合物層１４の頂端まで延伸する。ゆえに、この側方移動はRDL層１２を仕組み時、一定量の許容値を許容するようになった。最終的に、この許容された許容値は、異なる開口の重合物層１４によって形成された各種類の斜面２２の傾斜率を許容し、各RDL層の側方移動は異なっているので、隣同士の接触窓間の間隔距離は制限され、この中の接触窓は共同また別々に錫鉛の突出塊或いは銅体に定義され、かつ接触窓構造と保護層上の開口との距離はそれにつれて増加するため、ポストパッシベーション構造と真下層のパッケージ構造との間は、微小間隔距離が維持されない。逆にもし厚い重合物層１４が採用されない場合に、ストレスの緩衝不足によって、精密なＩＣチップの中の電路はストレス誘導によって、ダメージを来たす。また大きい導電柱体にとって、側方支持力が不足であるため、出力入力構造の間隔距離は制限される。しかし大きい導電柱体構造は充分な距離を提供するかとが可能で、出力入力パッド２０とＩＣチップ１８の中の電磁特性電路との間に産生する結合静電容量（coupling Capacitance）を降下させることができるため、大きな導電柱体構造は必要である。
上に提出した議題は、ポストパッシベーション構造上の接触窓構造との間隔距離縮減によって、来たした問題に対して実現可能であって、またこのためで、ＩＣの中のインテグレーテッド規模が阻害されている。
この点を考慮に入れて、WLCSP及びそれと対応する製作過程を提出ことによって、ストレスリリーフを改善すると同時に、接触窓構造の間隔距離の微小化を達成する。
米国特許第６，６４５，１３６号
米国特許第６，７８４，０８７号
米国特許第６，８１８，５４５号
米国特許第６，１０３，５５２号
本発明の主な目的は、線路デバイスの製造方法を提供し、それはストレスリリーフと接触窓構造の間隔距離の微小化を提供することができる。本発明に基づいて、その間隔距離は２５０μｍ以下であり、かつピンホール数を４００個以下の目標に抑えることも達成できる。
本発明のもう一つの目的は、線路デバイスの製造方法を提供し、それは一つのRDLに支持されているポストパッシベーション構造を含み、それは保護層上に、相対厚さがより薄い支持層を形成させ、例えば重合物層によって、RDL構造間の隙間を支持し、また相対厚さがより厚い支持層を形成する。例えば重合物層によって、隣同士に位置する層状パッキング構造間のRDL構造間にある隙間が支持される。
本発明は上記の目的のために、線路デバイスの製造方法を提供する。その製作過程に半導体基部とその半導体基部の上に位置する金属層及びその半導体基部の上とその金属層上に位置する第一重合物層を提供する。その第一重合物層を研磨する。第二重合物層をその第一重合物層上に形成させ、第二重合物層中の一つの開口にその金属層を露出する。
本発明は上記の目的のために、線路デバイスの製造方法を提供する。その製作過程に半導体基部とその半導体基部の上に位置する金属柱を提供し、その金属柱の最大幅を第一金属柱及び第二金属柱の高さで割ると４より小さく、また第一金属柱の高さは２０μｍから３００μｍである。半導体基部の上に第一絶縁層を形成し、かつその金属柱を被覆する。第一絶縁層上に第二絶縁層を形成し、第二絶縁層の開口に第一金属柱を露出する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体ウェハとその半導体ウェハの上に位置する第一金属層及びその半導体ウェハとその第一金属層上に位置する一つの重合物層を提供し、その中の半導体ウェハは多数のトランジスターを含み、その多数のトランジスターは３価や５価イオンをその半導体ウェハまで混ぜ合う。その重合物層を研磨する。その重合物層とその第一金属層上に一つの第二金属層を形成する。その第二金属層上に一つの図案定義層を形成させ、その図案定義層中にある一つの開口に第二金属層を露出する。その開口に露出する第二金属層上に一つの第三金属層を形成する。その図案定義層を除去する。その第三金属層下以外の第二金属層を除去する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体ウェハとその半導体ウェハの上に位置する一つの金属柱を提供し、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍであって、その中の半導体ウェハは多数のトランジスターを含み、その多数のトランジスターは３価や５価イオンをその半導体ウェハまで混ぜ合う。一つの絶縁層をその半導体ウェハの上に形成させ、かつその金属柱を被覆する。一つの第一金属層をその絶縁層及びその金属柱の上に形成する。その第一金属層上に一つの図案定義層を形成させ、その図案定義層中にある一つの開口に第一金属層を露出する。その開口に露出する第一金属層上に一つの第二金属層を形成する。その図案定義層を除去する。その第二金属層下以外の第一金属層を除去する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの第一金属層及びその半導体基部とその第一金属層上に一つの重合物層を提供する。その重合物層を研磨する。一つの突出塊をその第一金属層上に形成させ、形成された突出塊はその重合物層と第一金属層上に一つの第二金属層を含む。その第二金属層上に一つの図案定義層を形成させ、その図案定義層中にある一つの開口に第二金属層を露出する。その開口に露出する第二金属層上に一つの第三金属層を形成する。その図案定義層を除去する。その第三金属層下以外の第二金属層を除去する。
本発明は上記の目的のために、一種の線路構造の製作デバイス過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属柱を提供し、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの絶縁層をその半導体基部の上に形成させ、かつその金属柱を被覆する。その絶縁層内部に一つの開口を形成させ、その金属柱を露出する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属層及びその半導体基部とその金属層上に位置する重合物層を提供する。その重合物層を研磨する。その重合物層内部に一つの開口を形成させ、その金属層を露出する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属柱を提供し、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの絶縁層をその半導体基部の上に形成させ、かつその金属柱を被覆する。その絶縁層をエッチングする。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属柱及びその半導体基部とその金属柱の上に位置する一つの重合物層を提供する。重合物層を除去し、その金属柱の一つの頂面を露出させ、かつその頂面からその重合物層間の高さは１０μｍから１５０μｍである。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属層及びその半導体基部とその金属層上に位置する一つの重合物層を提供する。その重合物層を研磨する。その重合物層をエッチングする。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部を提供する。一つの重合物層をその半導体基部の上に提供し、その重合物層内の一つ開口の深度は１０μｍから３００μｍである。一つの金属層をその重合物層上及びその開口内に形成させ、開口以外のその金属層を除去する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属柱を提供し、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの絶縁層をその半導体基部の上に形成させ、かつその金属柱を被覆する。一つの突出塊をその金属層上に形成する。その突出塊は外部回路と接続する。その半導体基部と外部回路間に一つの第二絶縁層を形成する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属層及びその半導体基部上とその金属層上に位置する一つの第一重合物層を提供する。その第一重合物層を研磨する。一つの突出塊をその金属層に形成する。その突出塊は外部回路と接続する。その半導体基部と外部回路間に一つの第二重合物層を形成する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属層及びその半導体基部の上とその金属層上に位置する一つの第一重合物層を提供する。その第一重合物層を研磨する。一つの突出塊をその金属層上に形成させ、その突出塊は一つの電気めっき製作過程を含む。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属柱を提供し、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの絶縁層をその半導体基部の上に形成させ、かつその金属柱を被覆する。一つの突出塊をその金属柱の上に形成する。その突出塊は一つの電気めっき製作過程を含む。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属層及びその半導体基部の上とその金属層上に位置する一つの重合物層を提供する。その重合物層を研磨する。一つのワイヤー製作過程で一つのワイヤーを形成させ、その金属層の上接続する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部とその半導体基部の上に位置する一つの金属柱を提供し、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの絶縁層をその半導体基部の上に形成させ、かつその金属柱を被覆する。一つのワイヤー製作過程で一つのワイヤーを形成させ、その金属柱の上接続する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの基板を提供する。その基板の上に一つの第一金属柱を置き、その第一金属柱の最大幅をその第一金属柱の高さで割ると、４より小さく、またその第一金属柱の高さは２０μｍから３００μｍである。その基板の上に一つの第二金属柱を置き、その第二金属柱の最大幅をその第二金属柱の高さで割ると、４より小さく、またその第二金属柱の高さは２０μｍから３００μｍである。第一金属柱の中心点から第二金属柱の中心点までの距離は１０μｍから２５０μｍである。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部を提供する。その半導体基部の上に一つの第一金属柱を置き、その第一金属柱の最大幅をその第一金属柱の高さで割ると、４より小さく、またその第一金属柱の高さは２０μｍから３００μｍである。その半導体基部の上に一つの第二金属柱を置き、その第二金属柱の最大幅をその第二金属柱の高さで割ると、４より小さく、またその第二金属柱の高さは２０μｍから３００μｍである。一つの第二金属柱を２０μｍから３００μｍの間に置く。一つの絶縁層をその半導体基部上に置き、かつその第一及び第二金属柱を被覆する。一つの第一突出塊をその第一金属柱の上に形成する。一つの第二突出塊をその第二金属柱の上に形成させ、その第一突出塊の中心点から第二突出塊の中心点までの距離は１０μｍから２５０μｍである。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部を提供する。その半導体基部の上に一つの第一金属柱を置き、その第一金属柱の最大幅をその第一金属柱の高さで割ると、４より小さく、またその第一金属柱の高さは２０μｍから３００μｍである。一つの第二金属柱をその半導体基部の上に置き、その第二金属柱の最大幅をその第二金属柱の高さで割ると、４より小さく、またその第二金属柱の高さは２０μｍから３００μｍである。一つの金属線路でその第一金属柱の頂面と第二金属柱のの頂面を接続し、その金属線路の材質は金を含む。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部を提供する。その半導体基部の上に一つの第一金属柱を置き、その第一金属柱の最大幅をその第一金属柱の高さで割ると、４より小さく、またその第一金属柱の高さは２０μｍから３００μｍである。一つの第二金属柱をその半導体基部の上に置き、その第二金属柱の最大幅をその第二金属柱の高さで割ると、４より小さく、またその第二金属柱の高さは２０μｍから３００μｍである。一つの金属線路でその第一金属柱の頂面と第二金属柱のの頂面を接続する。一つの重合物層を金属線路の上に置く。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部を提供する。その半導体基部の上に一つの金属柱を置き、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍであって、一つのワイヤー製作過程で一つのワイヤーを形成させ、その金属柱やその重合物層と接続する。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部を提供する。その半導体基部の上に一つの金属柱を置き、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの重合物層を金属線路の上に置き、かつその金属柱を被覆する。一つの突出塊は、その金属柱の上に形成させ、その厚さは１０μｍから１５０μｍである。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、その製作過程に一つの半導体基部を提供する。その半導体基部の上に一つの金属柱を置き、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの重合物層を半導体基部の上に置き、かつその金属柱を被覆する。一つの金属コイルをその半導体基部の上に置き、その金属コイルの厚さは１μｍから１５μｍである。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、それに一つの半導体基部を提供する。その半導体基部の上に一つの金属柱を置き、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの突出塊は、その金属柱の上に形成させ、その突出塊の厚さは１０μｍから３０μｍの金層を含む。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、それに一つの半導体基部を提供する。その半導体基部の上に一つの金属柱を置き、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの突出塊は、その金属柱の上に形成させ、その突出塊はチタン含有の一つの金層を含む。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、それに一つの半導体基部を提供する。その半導体基部の上に一つの金属柱を置き、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの突出塊は、その金属柱の上に形成させ、その突出塊はクロム含有の一つの金層を含む。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、それに一つの半導体基部を提供する。その半導体基部の上に一つの金属柱を置き、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの突出塊は、その金属柱の上に形成させ、その突出塊はタンタル含有の一つの金層を含む。
本発明は上記の目的のために、一種の線路デバイス構造の製作過程及びその構造を提出し、それに一つの半導体基部を提供する。その半導体基部の上に一つの金属柱を置き、その金属柱の最大幅をその金属柱の高さで割ると、４より小さく、またその金属柱の高さは２０μｍから３００μｍである。一つの第一重合物層を半導体基部の上に置き、かつその金属柱を被覆する。一つの基板を置く。一つの突出塊は、その金属柱とその基板間に位置し、一つの第二重合物層はその基板とその半導体基部間に位置し、かつその突出塊を被覆する。
以下は具体実施例と添付した図式で詳しく説明すると、本発明の目的・技術内容・特徴及び達成効果が理解しやすくなる。
本発明は一種の線路デバイス構造の製作過程及びその構造であって、半導体基部に数多くの金属柱（Post）構造を形成させ、かつ隣同士の金属柱の間隔距離は２５０μｍ以下に縮小され、下記は数種の異なる実施例について説明する。
（第一実施例）
第一実施例の線路デバイス構造の製作過程は図２に示す。まず一つの半導体基部３０を提供し、この半導体基部３０の形式はシリコン基部やガリウム砒素基部（GAAS）あるいはシリコンゲルマニウム基部であって、シリコン・オン・インシュレーター（silicon-on-insulator，SOI）の基部で、半導体基部３０はこの実施例の中では円形の一つの半導体ウェハであり、かつこの半導体ウェハ３０は一つの主動表面があって、半導体ウェハ３０の主動表面は、５価や３価イオン（例えばホウ素イオンやリンイオン等）と通して、数個の電子デバイス３２を形成させ、この電子デバイス３２は金属酸化物半導体はMOSデバイス（MOS devices）やPチャンネルMOSデバイス（p-channel MOS devices）或いはnチャンネルMOSデバイス（n-channel MOS devices）またはBICMOSデバイス（BICMOS devices）やバイポーラトランジスタ（Bipolar Junction Transistor, BJT）や拡散区（Diffusion area）やレジスター（resistor）やキャパシタ（capacitor）及びCMOS等である。
第一実施例の線路デバイス構造の製作過程は図２に示す。まず一つの半導体基部３０を提供し、この半導体基部３０の形式はシリコン基部やガリウム砒素基部（GAAS）あるいはシリコンゲルマニウム基部であって、シリコン・オン・インシュレーター（silicon-on-insulator，SOI）の基部で、半導体基部３０はこの実施例の中では円形の一つの半導体ウェハであり、かつこの半導体ウェハ３０は一つの主動表面があって、半導体ウェハ３０の主動表面は、５価や３価イオン（例えばホウ素イオンやリンイオン等）と通して、数個の電子デバイス３２を形成させ、この電子デバイス３２は金属酸化物半導体はMOSデバイス（MOS devices）やPチャンネルMOSデバイス（p-channel MOS devices）或いはnチャンネルMOSデバイス（n-channel MOS devices）またはBICMOSデバイス（BICMOS devices）やバイポーラトランジスタ（Bipolar Junction Transistor, BJT）や拡散区（Diffusion area）やレジスター（resistor）やキャパシタ（capacitor）及びCMOS等である。
図３を参照する。半導体ウェハ３０の主動表面に一つの細い接続構造３４を形成させ、この細い接続構造３４は複数の厚さが３μｍ以下の薄膜絶縁層３６及び厚さが３μｍ以下の細い線路層３８で構成され、その中の細い線路層３８は銅金属材質やアルミ金属材質を選択し、薄膜絶縁層３６はまた誘電体バリアとも呼ばれ、普通は化学気相法で形成させ、この薄膜絶縁層３６は酸化シリコンや化学気相法のテトラエトキシシラン（TEOS）酸化物、SiwCxOyHz、窒化シリコン化合物或いは窒酸化シリコン化合物、またスピンコーティング法で形成されたガラス（SOG）、フッ化ガラス（FSG）、シルク層（SiLK）、ブラックダイヤ薄膜（Black Diamond）、ポリアリレンエーテル （polyarylene ether）、ポリベンゾオキサゾール（polybenzoxazole,PBO）、多孔性シリカ（porous silicon oxide）である。或いはその薄膜絶縁層３６は誘電率（FPI）が３以下の材質である。
複数の細い線路層３８形成中、半導体ウェハ３０の過程において、金属ダマシン製作過程では、まず一つの拡散阻止層を一つの薄膜絶縁層３６開口内底部及び側壁上及び薄膜絶縁層３６上の表面にスパッタリングし、例えば銅材質のシード層を拡散阻止層にスパッタリングした後、銅層をこのシード層に電気めっきし、また光CMP（chemical mechanical polishing，CMP）方式で薄膜絶縁層３６開口外部の銅層・シード層と拡散阻止層を薄膜絶縁層３６の上表面が露出するまで除去する。もう一つの方法はまずアルミ層やアルミ合金層を薄膜絶縁層３６上にスパッタリングし、リソグラフィーエッチング方式でアルミ層やアルミ合金層を図案化する。この細い線路層３８は薄膜絶縁層３６のスルーホール４０を通過してお互いに接続し、或いは電子デバイス３２と接続し、細い線路層３８の一般厚さは０．１μｍから０．５μｍであって、リソグラフィーの製作過程において、５倍（５X）ステッパー（steppers）或いはスキャナーまたより良い機械を利用して、細い線路層３８を製作する。
次は化学気相法（CVD）を利用して、半導体基部３０の表面に保護層４２を設置し、この保護層４２複数の裂け目がパッド４４に露出し、これより半導体基部３０内の電子デバイス３２を湿気や外部のイオン性不純物（foreign ion contamination）の破壊を保護し、つまり保護層４２は可動イオン（mobile ions）（例えばナトリウムイオン）・水分（moisture）・遷移金属（transition metal）（例えば金・銀・銅）及びその他の雑質（impurity）の穿通によって、保護層４２下方にあるトランジスター・多結晶シリコン抵抗デバイス或いは多結晶シリコンコンデンサデバイスの電子デバイス３２やを細い金属線路への破壊を防止しする。保護目的を達成するため、通常は酸化シリコン（silicon oxide）・酸化シリコン化合物・リン化シリコンガラス・窒化シリコン（silicon oxide）及び窒酸化シリコン（silicon oxy-nitride）で保護層４２を組成する。
保護層４２の第一種製作方式は、まず化学気相法を利用して、厚さ０．２μｍから１．２μｍの一酸化シリコン層を形成させた後、化学気相法を利用して、厚さ０．２μｍから１．２μｍの一酸化シリコン層をその酸化シリコン層上に形成させる。
保護層４２の第二種製作方式は、まず化学気相法を利用して、厚さ０．２μｍから１．２μｍの一酸化シリコン層を形成させた後、プラズマ強化型の化学気相法を利用して、厚さ０．０５μｍから０．１５μｍの一酸化シリコン層をその窒酸化シリコン層上に形成させる。
保護層４２の第三種製作方式は、まず化学気相法を利用して、厚さ０．０５μｍから０．１５μｍの一窒酸化シリコン層を形成させた後、化学気相法を利用して、厚さ０．２μｍから１．２μｍの一酸化シリコン層をその窒酸化シリコン層に形成させてから、化学気相法を利用して、厚さ０．２μｍから１．２μｍの一窒化シリコン層をその酸化シリコン層上に形成させる。
保護層４２の第四種製作方式は、まず化学気相法を利用して、厚さ０．２μｍから０．５μｍの一酸化シリコン層を形成させた後、スピンコーティング法（spin-coating）を利用して、厚さ０．５μｍから１μｍの二酸化シリコン層をその一酸化シリコン層に形成させてから、化学気相法を利用して、厚さ０．２μｍから１．２μｍの三窒化シリコン層をその二酸化シリコン層上に形成させる。
保護層４２の第五種製作方式は、まず高密度プラズマ化学気相法（HDP-CVD）を利用して、厚さ０．５μｍから２μｍの一酸化シリコン層を形成させてから、化学気相法を利用して、厚さ０．２μｍから１．２μｍの一窒化シリコンをその酸化シリコン層の上に形成させる。
保護層４２の第六種製作方式は、まず厚さ０．２μｍから３μｍの不純物を注入していないシリコンガラス（undoped silicate glass，USG）を形成させてから、例えばテトラエトキシシラン（TEOS）酸化物・borophosphosilicateガラス（borophosphosilicate glass，BPSG）或いはphosphosilicateガラス（phosphosilicate glass，PSG）等の厚さ０．５μｍから３μｍの絶縁層をその不純物を注入していないシリコンガラスの上に形成させた後、化学気相法を利用して、厚さ０．２μｍから１．２μｍの一窒化シリコン層をその絶縁層上に形成させる。
保護層４２の第七種製作方式は、選択的にまず化学気相法を利用して、厚さ０．０５μｍから０．１５μｍの一窒酸化シリコン層を形成させた後、また化学気相法を利用して、厚さ０．２μｍから１．２μｍの一窒化シリコン層をその二窒酸化シリコン層或いはその酸化シリコン層上に形成させ、それか選択的にまず化学気相法を利用して、厚さ０．０５μｍから０．１５μｍの三窒酸化シリコン層をその窒化シリコン層の上に形成させ、また化学気相法を利用して、厚さ０．２μｍから１．２μｍの一酸化シリコン層をその三窒酸化シリコン層或いは窒化シリコン層上に形成させる。
保護層４２の第八種製作方式は、まず化学気相法（PECVD）を利用して、厚さ０．２μｍから１．２μｍ一酸化シリコン層を形成させた後、スピンコーティング法（spin-coating）を利用して、厚さ０．５μｍから１μｍの二酸化シリコン層をその一酸化シリコン層に形成させてから、化学気相法を利用して、厚さ０．２μｍから１．２μｍの三窒化シリコン層をその二酸化シリコン層上に形成させ、また化学気相法を利用して、厚さ０．２μｍから１．２μｍの一窒化シリコン層をその三酸化シリコン層上に形成させ、それから化学気相法を利用して、厚さ０．２μｍから１．２μｍの四酸化シリコン層をその窒化シリコン層上に形成させる。
保護層４２の第九種製作方式は、まず高密度プラズマ化学気相法（HDP-CVD）を利用して、厚さ０．２μｍから２μｍの一酸化シリコン層を形成させてから、また化学気相法を利用し、厚さ０．２μｍから１．２μｍの一窒化シリコン層をその一酸化シリコン層上に形成させ、それから高密度プラズマ化学気相法（HDP-CVD）を利用して、厚さ０．５μｍから２μｍの二酸化シリコン層をその窒化シリコン層上に形成させる。
保護層４２の第十種製作方式は、まず化学気相法を利用して、厚さ０．２μｍから１．２μｍの一酸化シリコン層を形成させてから、また化学気相法を利用し、厚さ０．２μｍから１．２μｍの一酸化シリコン層をその一窒化シリコン層上に形成させ、それから化学気相法を利用して、厚さ０．２μｍから１．２の二窒化シリコン層をその酸化シリコン層上に形成させる。
保護層４２の厚さは一般０．３５μｍ以上であって、状況が良ければ、窒化シリコン層の厚さは一般０．３μｍ以上である。
保護層４２が完成した後、図４ａで示すように、今度は厚さ３μｍから５０μｍの第一重合物層４６をその保護層４２上形成させ、この第一重合物層４６は絶縁機能を持っているし、かつこの第一重合物層４６の材質は熱塑性プラスチック・熱固性プラスチック・ポリイミド（polyimide，PI）、ベンゾシクロブテン（benzo-cyclo-butene，BCB）・ポリウレタン（polyurethane）・エポキシ樹脂・ポリp-キシレン類高分子・溶接マスク材料・弾性材料或いは多孔性誘電材料等から選択する。この第一重合物層４６の設置方式はホットラミネーションドライフィルム方式やスクリーンプリント或いはスピンコーティング方式を含む。それから図４ｂで示すように、エッチング方式を利用して、この第一重合物層４６に対して図案化を行ない、半導体基部３０上のパッド４４に数多くの開口４８が露出する。ここで注意することは、第一重合物層４６は感光材質である場合、リソグラフィープロセス（photolithography process）を利用して、この第一重合物層４６を図案化する。第一重合物層４６は感光材質ではない場合、リソグラフィーエッチングプロセス（photolithography process and etching process）を利用して、この第一重合物層４６を図案化する。
第一重合物層４６を図案化した後、ベーキング加熱やマイクロウェーブ加熱或いは赤外線加熱で２００℃から３２０℃までの温度を加熱し、あるいは加熱で３２０℃から４５０℃までの温度を加熱し、第一重合物層４６を硬化（curing）させる。硬化後の第一重合物層４６の体積は縮小し、かつ第一重合物層４６の含水率は１%以下で、この含水率は第一重合物層４６を温度４２５℃から４５０℃において、その重量変化率は１%以下である。
図５で示すように、スパッタリング方式で厚さ４００Åから７０００Åの一つの第一粘着／阻害層５０（Adhesion／Barrier／seed layer）を第一重合物層４６及びパッド上に形成させ、この第一粘着／阻害層５０の材質はチタン金属・窒化チタン・チタンタングステン合金・タンタル金属層・クロム・クロム銅合金或いは窒化タンタルの中の一種や組み合わせた場合、少なくともその中の一種を使用し、かつ第一粘着／阻害層５０は、その第一粘着／阻害層５０の上に形成シード層させる。 このシード層は次の金属線路の設置に役立ているので、シード層の材質は次の金属線路の材質によって変化する。後続だ実施例の粘着／阻害層の上すべて形成シード層させる。
シード層上は電気めっきで形成された銅材質の金属線路の場合は、シード層の材料は銅の方が良い。銀材質の金属線路を電気めっきする場合は、シード層の材料は銀の方が良い。パラジウム材質の金属線路を電気めっきする場合は、シード層の材料はパラジウムの方が良い。プラチナ材質の金属線路を電気めっきする場合は、シード層の材料はプラチナの方が良い。ロジウム材質の金属線路を電気めっきする場合は、シード層の材料はロジウムの方が良い。ルテニウム材質の金属線路を電気めっきする場合は、シード層の材料はルテニウムの方が良い。レニウム材質の金属線路を電気めっきする場合は、シード層の材料はレニウムの方が良い。ニッケル材質の金属線路を電気めっきする場合は、シード層の材料はニッケルの方が良い。
次は図６ａで示すように、一つの第一図案化ハードンフォトレジスト層５４（hardened photoresist）をこの第一粘着／阻害層５０上のシード層上に形成させ、この第一図案化ハードンフォトレジスト層５４は数個の開口５６によって、部分の第一粘着／阻害層５０上のシード層上を露出させ、この開口５６、１倍（１X）ステッパー（steppers）或いはスキャナー（scanners）またより良い機械を利用して形成させ、この第一図案化ハードンフォトレジスト層５４を除去すると。それから開口３６内の第一粘着／阻害層５０上のシード層上を露出させ、に一つの厚さ１μｍから５０μｍの第一金属層５８を電気めっきし、この第一金属層５８のより良い厚さは２μｍから３０μｍの間であって、第一金属層５８を細い接続構造３４と接続させ、この第一金属層５８の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウム或いはニッケルの中の一種や組み合わせた場合、少なくともその中の一種を使用し、この第一図案化ハードンフォトレジスト層５４を除去すると、一つの第一RDL線路層６０を形成させ、注意する特点はこの第一RDL線路層６０は主に第一金属層５８を開口４８の上に形成させ、また一部の第一重合物層４６上へ延伸させている。単に開口４８の上に形成されているではなく、延伸した第一金属層５８は次の線路設置に役立っている。
図６ｂで示すように、次は一つの第二図案化ハードンフォトレジスト層６２を第一RDL線路層６０上及び第一粘着／阻害層５０上のシード層上に形成させ、この第二図案化ハードンフォトレジスト層６２は数個の開口６４によって、この第一RDL線路層６０の第一金属層５８を露出させる。それから図６ｃで示すように、電気めっきで形成されした厚さ２０μｍから３００μｍの一つの第二金属層６６はこの開口６４内に形成させ、かつこの第二金属層６６の最大≡幅は３μｍから５０μｍであって、この第二金属層６６の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウム或いはニッケルの中の一種や組み合わせた場合、少なくともその中の一種を使用し、この第二金属層６６のより良い厚さは３０μｍから１００μｍの間である。
この第二金属層６６の材質は銅、第一RDL線路層６０のより良い一番階は銅であり、この第二金属層６６の材質は銀、第一RDL線路層６０のより良い一番階は銀であり、この第二金属層６６の材質はパラジウム、第一RDL線路層６０のより良い一番階はパラジウムであり、この第二金属層６６の材質はプラチナ、第一RDL線路層６０のより良い一番階はプラチナであり、この第二金属層６６の材質はロジウム、第一RDL線路層６０のより良い一番階はロジウムであり、この第二金属層６６の材質はルテニウム、第一RDL線路層６０のより良い一番階はルテニウムであり、この第二金属層６６の材質はレニウム、第一RDL線路層６０のより良い一番階はレニウムであり、この第二金属層６６の材質はいはニッケル、第一RDL線路層６０のより良い一番階はいはニッケルである。
図６ｄで示すように、次は第二図案化ハードンフォトレジスト層６２を除去し、また同じように過酸化水素を利用して、第一金属層５８下の第一粘着／阻害層５０をエッチング除去し、過酸化水素以外にも、ヨード含有エッチング液、例えばヨードカリ等のエッチング液を使用して良い。図６ｅで示すように、この第一金属層５８下のシード層及び第一粘着／阻害／シード層５０を除去するステップは第二図案化ハードンフォトレジスト層６２或いは第一図案化ハードンフォトレジスト層５４を除去した後に行っても良い。
図７ａ及び図７ｂで示すように、第一金属層５８下の第一粘着／阻害層５０を除去した後、各第二金属層６６、即ちコスト発明を定義する金属柱体６８の最大幅Hwを高さHtで割ると、４より小さい柱体であって、この数値は３或いは２より小さくなるのも可能である。この金属柱体６８の最大横幅は３μｍから５０μｍである。この金属柱体６８は細小な柱体であって、上記の金属層或いは線路層とは異なって、かつ隣同士の金属柱体６８の中心から中心の間隔距離Ｈｂは１０μｍから２５０μｍの間であって、また１０μｍから２００μｍ・１０μｍから１７５μｍ・１０μｍから１５０μｍのより良い間隔距離に縮小することも可能である。図７ｂにこの金属柱体６８を第二金属層６６に設置した見下ろし図を示す。図より明らかに分かることはこの金属柱体６８は開口４８上のRDL線路層６０上に形成されているではなく、RDL線路層６０から延伸した区域の上に形成されている。
図８ａで示すように、一つの第二重合物層７０がこの半導体基部３０上に、金属柱体６８を被覆し、この第二重合物層７０の材質は熱塑性プラスチック・熱固性プラスチック・ポリイミド（polyimide，PI）、ベンゾシクロブテン（benzo-cyclo-butene，BCB）・ポリウレタン（polyurethane）・エポキシ樹脂・ポリp-キシレン類高分子・溶接マスク材料・弾性材料或いは多孔性誘電材料等から選択する。この第二重合物層７０の設置方式はスクリーンプリント或いはスピンコーティング方式である。図８ｂを参照すると、スクリーンプリント方式で設置する場合は、直接第二重合物層７０内に多数開口７２を形成させ、かつ金属柱体６８頂端に露出する。スピンコーティング方式で第二重合物層７０を設置する場合は、一つの図案化ステップを通して、多数開口７２を形成させてから、金属柱体６８頂端に露出する。この第二重合物層７０をスピンコーティング方式で設置するなら、リソグラフィーエッチング方式で開口７２を形成する。図８ｃで示すように、この金属柱体６８の露出方式は開口７２以外に、研磨方式で金属柱体６８を露出ことも可能であるが、研磨ステップを行う前に、まず第二重合物層７０を硬化（Curing）させた後、化学物理研磨（CMP）で第二重合物層７０を研磨し、金属柱体６８を露出させる。硬化ステップはベーキング加熱やマイクロウェーブ加熱或いは赤外線加熱の一つを選ぶ。
ここで予め説明したいことは、数多くの実施例は図８ｂ及び図８ｃ中の構造より延伸したので、本発明にとって、この二つの図に半導体基部３０上に、多数の金属柱体６８を形成させ、隣同士の金属柱間に細間隔距離（fine pitch）の特徴が見られ、その間隔距離は１０μｍから２５０μｍの間であって、かつ金属柱体６８の最大幅Hwを高さHtで割ると、４より小さいであるので、下記の数多くの実施例は、全てこの金属柱体６８に対して、変化を行ない、第一実施例は、図８ｃの構造を基礎としている。
図９で示すように、塗る方法を利用して、一つの第三重合物層７４を第二重合物層７０上に形成させ、この第三重合物層７４に対して、図案化ステップで多数開口７２を形成する。この第三重合物層７４の図案化ステップはリソグラフィーやリソグラフィーエッチング方式である。またドライフィルム型式で図案化した第三重合物層７４を第二重合物層７０上にホットラミネーションし、或いはスクリーンプリント方式を利用して、第三重合物層７４を第二重合物層７０上に形成する。この第三重合物層７４の材質は熱塑性プラスチック・熱固性プラスチック・ポリイミド（polyimide，PI）、ベンゾシクロブテン（benzo-cyclo-butene，BCB）・ポリウレタン（polyurethane）・エポキシ樹脂・ポリp-キシレン類高分子・溶接マスク材料・弾性材料或いは多孔性誘電材料等から選択する。
図１０ａで示すように、スパッタリング方式で厚さ４００Åから７０００Åの一つの第二粘着／阻害層７８を第三重合物層７４及び金属柱体６８頂端の表面上に形成させ、この第二粘着／阻害層７８の材質はチタン金属・窒化チタン・チタンタングステン合金・タンタル金属層・クロム・クロム銅合金或いは窒化タンタルの中の一種や組み合わせた場合、その第二粘着／阻害層７８の上に形成シード層させる、少なくともその中の一種を使用する。次は図１０ｂで示すように、一つの第三図案化ハードンフォトレジスト層８２を第二粘着／阻害層７８のシード層に形成させ、この第三図案化ハードンフォトレジスト層８２はポジフォトレジスト型式であって、この第三図案化ハードンフォトレジスト層８２の数個の開口８３は、開口７６上及び開口７６周辺の第二粘着／阻害層７８のシード層に露出する。
次は図１０ｃで示すように、電気めっき方式で一つの第三金属層８４を開口８３内に露出するかつ第二粘着／阻害層７８上のシード層上に形成させ、この第三金属層８４の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウム或いはニッケルの中の一種や組み合わせた場合、少なくともその中の一種を使用する。図１０ｄで示すように、次は同じように過酸化水素を利用して、第三金属層８４下の第二粘着／阻害層７８をエッチング除去し、過酸化水素以外にも、ヨード含有エッチング液、例えばヨードカリ等のエッチング液を使用して良い。ここで注意することは、この第三金属層８４はめっきによって形成された厚さの差異である。第三金属層８４の材質の差異と厚さの差異によって、半導体基部３０を外部回路と接続時、異なる型式と応用が生じる。即ち異なる応用に従って、第三図案化ハードンフォトレジスト層８２の厚さ・開口８３幅及び開口８２の形成位置が変わってくるので、また第三金属層８４は電気めっきによって、異なる厚さ・位置及び材質になってくる。上記の外部回路はフレキ基板・半導体チップ・プリント配線板・セラミック基板或いはガラス基板等である。
本実施例において、この第三金属層８４が形成された型式は、突出塊（bump）・パッド（pad）、RDL或いははんだ（solder）である。上記の図１０ｄで示すように、第三金属層８４の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、かつ形成された第三金属層８４の厚さ（Ha）は５μｍから３０μｍの間である時、より良い厚さは１０μｍから２５μｍの間であるので、この第三金属層８４を突出塊８６と定義する。かつ隣同士の突出塊８６の中心から中心の間隔距離２５０μｍ小さいであるの間であって、また２００μｍ・１５０μｍのより良い間隔距離に縮小することも可能である。また図１１で示すように、この半導体基部３０をカットし、半導体基部３０を複数の半導体ユーニット８８に形成させ、各半導体ユーニット８８上の突出塊８６はACFの形成によって、一つの外部回路と接続できる。
図１２ａ及図１２ｂで示すように、第三金属層８４の材質ははんだ・錫鉛合金・錫銀銅合金或いは無鉛はんだの一つであって、かつ形成された第三金属層８４の厚さ（Ha）は２０μｍから１５０μｍの間である時、より良い厚さは３０μｍから１０５μｍの間である。次は図１２ｃで示すように、この半導体基部３０を加熱し、この第三金属層８４が加熱されると、球状に溶融されるので、この球状に溶融された第三金属層８４を錫ボール９２と定義する、かつ隣同士の錫ボール９２の中心から中心の間隔距離２５０μｍ小さいであるの間であって、また２００μｍ・１５０μｍのより良い間隔距離に縮小することも可能である。第三金属層８４の第三種方法は、電気めっきで形成されした厚さ１μｍから１００μｍの一つの銅層はこの第三図案化ハードンフォトレジスト層８２の開口８３内に形成させ、続いて電気めっきで形成されした厚さ１μｍから１０μｍの一つのニッケル層は銅層の上層にあり、最後電気めっきで形成されした厚さ２０μｍから１５０μｍの一つの錫層或いは錫銀層或いは錫銀銅合金層はニッケル層の上層にある。
それからこの半導体基部３０を図１２ｄで示すようにカットし、半導体基部３０を複数の半導体ユーニット８８に形成させ、各半導体ユーニット８８上の錫ボール９２は外部基板９４上に接合可であって、この基板９４は半導体チップ・プリント配線板・セラミック基板或いはガラス基板である。
図１２ｅで示すように、この半導体ユーニット８８上の錫ボール９２は外部基板９４上に接合した時、その半導体ユーニット８８を外部基板９４と接合する前に、まず一つの第四重合物層９６を基板９４上に形成させ、この第四重合物層９６の材質は熱塑性プラスチック・熱固性プラスチック・ポリイミド（polyimide，PI）、ベンゾシクロブテン（benzo-cyclo-butene，BCB）・ポリウレタン（polyurethane）・エポキシ樹脂・ポリp-キシレン類高分子・溶接マスク材料・弾性材料或いは多孔性誘電材料等から選択する。この第四重合物層９６の形成方式は、一つの図案化されたドライフィルム（dry film）をその基板９４上にホットラミネーションし、或いは一つの感光性ドライフィルムをその基板９４上にホットラミネーションした後、リソグラフィー方式で感光性ドライフィルムを図案化し、或いはスクリーンプリント方式で第四重合物層９６を基板９４上に形成させ、或いはスピンコーティング方式で一つの感光性薄膜を基板９４上に形成させ、またリソグラフィー方式で感光性ドライフィルム或いはスピンコーティング方式で一つの非感光性薄膜を基板９４上に形成させ、リソグラフィーエッチング方式で非感光性薄膜を図案化する。半導体ユーニット８８上の錫ボール９２が基板９４と接合した後加熱し、第四重合物層９６を硬化させ、この加熱ステップはベーキング加熱やマイクロウェーブ加熱或いは赤外線加熱等の方式を選択する。
図１３ａ及び図１３ｂで示すように、第三金属層８４の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、かつ形成された第三金属層８４の厚さ（Ha）は１μｍから１５μｍの間である時、より良い厚さは２μｍから１０μｍの間である。この第三金属層８４をパッド９８と定義し、かつ隣同士のパッド９８の中心から中心の間隔距離２５０μｍ小さいであるの間であって、また２００μｍ・１５０μｍのより良い間隔距離に縮小することも可能である、このパッド９８はワイヤー製作過程で一つのワイヤーを形成させ、外部回路と接続する。
図１４ａ及び図１４ｂで示すように、第三金属層８４の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、かつ形成された第三金属層８４の厚さ（Ha）は５μｍから３０μｍの間である時、より良い厚さは１０μｍから２５μｍの間であって、かつこの第三金属層８４の形成位置は第三重合物層７４の開口７６上以外に、開口７６側方の第二粘着／阻害層７８上にも形成させ、この第三金属層８４をRDL層１００と定義し、このRDL層１００はワイヤー製作過程で一つのワイヤーを形成させ、外部回路と接続する。ここで強調説明したいことは、開口７６側方の第三金属層８４はパッド９８の機能に類似し、このようの偏心設計は、上記のパッド９８の寸法が過小時、ワイヤー製作過程で必要なワイヤー面積が不足し、ワイヤー製作過程が困難になることを防ぐためである。
本実施例の図９から図１４ｂの中の突出塊（bump）・パッド（pad）、RDL或いははんだ（solder）等の応用は、全て図８ｃの構造より延伸し、ただしこれらの応用は、同じように直接図８ｃの構造より延伸することができ、原因は図９の構造は図８ｃの構造の第三重合物層７４より形成させ、またこの第三重合物層７４を多数開口に図案化され、しかし図８ｂの構造は研磨によって金属柱体６８を露出させたではなく、図案化方式で多数開口で金属柱体６８を露出させ、また第三重合物層７４を設置する必要性がなくなったので、即ち図８ｂの構造は図８ｃの構造に第三重合物層７４を加えたようであり、ゆえに図９から延伸する図１０ａ〜ｄ、図１１、図１２ａ〜ｅ、図１３ａ〜ｂ、図１４ａ〜ｂの突出塊（bump）・パッド（pad）、RDL或いははんだ（solder）等の応用についての説明は省略する。
（第二実施例）
本実施例は第一実施例の図８ｃからの延伸である。図１５ａを参照すると、この実施例の中の金属柱体６８頂部は一つの金層１０２であって、この金層１０２の厚さ１μｍから３０μｍ、この金属柱体６８の金属１０２上に、ワイヤー製作過程で一つのワイヤー１０４を形成させ、外部回路と接続する。ここで注意することは、金層１０２以下の金属は銅層１０４・ニッケル層１０６（銅・ニッケル・金構造）、この銅層１０４の厚さ１０μｍから１００μｍ、このニッケル層１０６の厚さ１μｍから３０μｍ、或いは図１５ｂで示すように、この金層１０２は銅層１０４の上層にあり、この金層１０２の厚さ１μｍから３０μｍ、或いは図１５ｃで示すように、金属柱体６８全体の材質は金である、この金属柱体６８厚さ１０μｍから１００μｍ。
本実施例は第一実施例の図８ｃからの延伸である。図１５ａを参照すると、この実施例の中の金属柱体６８頂部は一つの金層１０２であって、この金層１０２の厚さ１μｍから３０μｍ、この金属柱体６８の金属１０２上に、ワイヤー製作過程で一つのワイヤー１０４を形成させ、外部回路と接続する。ここで注意することは、金層１０２以下の金属は銅層１０４・ニッケル層１０６（銅・ニッケル・金構造）、この銅層１０４の厚さ１０μｍから１００μｍ、このニッケル層１０６の厚さ１μｍから３０μｍ、或いは図１５ｂで示すように、この金層１０２は銅層１０４の上層にあり、この金層１０２の厚さ１μｍから３０μｍ、或いは図１５ｃで示すように、金属柱体６８全体の材質は金である、この金属柱体６８厚さ１０μｍから１００μｍ。
（第三実施例）
本実施例は第一実施例の図８ｃからの延伸である。図１６ａを参照すると、一つの第三粘着／阻害層１０５を第二重合物層７０上に形成する、その第三粘着／阻害層１０５の上に形成シード層させる、図１６ｂで示すように、一つの第四図案化ハードンフォトレジスト層１１０を第三粘着／阻害層１０５上に形成させ、この第四図案化ハードンフォトレジスト層１１０内には多数開口１１２があって、その中少なくとも一つの開口１１２が金属柱体６８の上方に位置し、かつこの開口１１２は図１６ｃで示すように、コイル状を電気めっきして、一つの第四金属層１１４を第四図案化ハードンフォトレジスト層１１０の開口１１２内に形成する、その第四金属層１１４の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、この第四金属層１１４のの厚さ１μｍから３０μｍ、その第四金属層１１４は複合の金属層使用される、電気めっきで形成されした厚さ１μｍから３０μｍの一つの銅層であり、続いて電気めっきで形成されした厚さ１μｍから１０μｍの一つのニッケル層は銅層の上層にあり、最後電気めっきで形成されした厚さ１μｍから１０μｍの一つの金はニッケル層の上層にある。
本実施例は第一実施例の図８ｃからの延伸である。図１６ａを参照すると、一つの第三粘着／阻害層１０５を第二重合物層７０上に形成する、その第三粘着／阻害層１０５の上に形成シード層させる、図１６ｂで示すように、一つの第四図案化ハードンフォトレジスト層１１０を第三粘着／阻害層１０５上に形成させ、この第四図案化ハードンフォトレジスト層１１０内には多数開口１１２があって、その中少なくとも一つの開口１１２が金属柱体６８の上方に位置し、かつこの開口１１２は図１６ｃで示すように、コイル状を電気めっきして、一つの第四金属層１１４を第四図案化ハードンフォトレジスト層１１０の開口１１２内に形成する、その第四金属層１１４の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、この第四金属層１１４のの厚さ１μｍから３０μｍ、その第四金属層１１４は複合の金属層使用される、電気めっきで形成されした厚さ１μｍから３０μｍの一つの銅層であり、続いて電気めっきで形成されした厚さ１μｍから１０μｍの一つのニッケル層は銅層の上層にあり、最後電気めっきで形成されした厚さ１μｍから１０μｍの一つの金はニッケル層の上層にある。
図１６ｄで示すように、第四図案化ハードンフォトレジスト層１１０を除去し、かつ同じように過酸化水素やヨード含有エッチング液を使用して、第四図案化ハードンフォトレジスト層１１０下の第三粘着／阻害層１０５を除去した後、図１６ｅで示すように、この第四金属層１１４はコイル状を呈するので、この第四金属層１１４を一つの第一コイル金属層１１６と定義し、その中の第一コイル金属層１１６は金属柱体６８を通して半導体基部３０と接続する。図１６ｆで示すように、半導体基部３０と接続する以外に、ワイヤー製作過程を通して外部回路と接続することも可能である（図示せず）。またこの第一コイル金属層１１６をダメージ及び水気の浸入から保護するために、一つの保護層１１７を形成することができる、その保護層１１７の厚さは５μｍから２５μｍである。この保護層１１７の材質は有機化合物或いは無機化合物で、例えば熱塑性プラスチック・熱固性プラスチック・ポリイミド（polyimide，PI）、ベンゾシクロブテン（benzo-cyclo-butene，BCB）・ポリウレタン（polyurethane）・エポキシ樹脂・ポリp-キシレン類高分子・溶接マスク材料・弾性材料・多孔性誘電材料・酸化シリコン（silicon oxide）、酸化シリコン化合物、ケイ素-リンガラス・窒化けい素（silicon nitride）及びSiON（silicon oxy-nitride）等から組成する。この第一コイル金属層１１６はインダクター・コンデンサー及び抵抗等の受動デバイスの領域に応用される。
ここでこの第一コイル金属層１１６がコンデンサー受動デバイスでの応用を列記し、図１６ｇを参照すると、第一コイル金属層１１６が一つの第五重合物層１１８を被覆し、この第五重合物層１１８の厚さは２０μｍから３００μｍの間であって、この第五重合物層１１８の材質はポリイミド（polyimide，PI）であり、この第二コイル金属層１２０は外部回路との接続が可能である。外部回路の電流に変化が起きた時、第二線圈金屬層１２０を通して、誘導起電力が生じ、第一コイル金属層１１６がこれを感応して、生じた信号を半導体基部３０へ伝送され、この受動デバイスの製作解説はここで完了する。
上記の電気めっき方式を利用すると、第二重合物層７０上に一つのコンデンサーデバイス１２１（capacitor）を形成することも可能であって、図１６ｈで示すように、第二重合物層７０に厚さ５００Åから５０００Åの一つの低誘電層１２１aを設け、この低誘電層１２１aの材質はチタン・チタンタングステン合金・タンタル或いは窒化タンタル等であって、かつこの低誘電層１２１ａは一つの金属柱体６８と接続してから、低誘電層１２１ａ上に一つの高誘電層１２１ｂを被覆し、この高誘電層１２１ｂの材質は窒酸化化合物・酸化シリコン（silicon oxide）化合物或いはポリイミド（polyimide，PI）であって、隣同士の金属柱体６８上を電気めっきで一つの低抵抗金属層１２１ｃを形成させ、この低誘電層１２１ａは二種類の方法を形成させ、一種類はもう一つの方法に厚さ４００Åから７５００Åの一つの粘着／阻害層は第二重合物層７０と高誘電層１２１ｂの上層にあり、この粘着／阻害層の材質はチタン・チタンタングステン合金・タンタル或いは窒化タンタル等であって、続いてもう一つの方法に厚さ５００Åから５０００Åの一つのシード層は粘着／阻害層の上層にあり、続いて電気めっきで形成されした厚さ１μｍから３０μｍの一つの銅層はシード層の上層にあり、続いて電気めっきで形成されした厚さ１μｍから１０μｍの一つのニッケル層は銅層の上層にある。
別の方法はもう一つの方法に厚さ４００Åから７５００Åの一つの粘着／阻害層は第二重合物層７０と高誘電層１２１ｂの上層にあり、続いてもう一つの方法に厚さ５００Åから５０００Åの一つのシード層は粘着／阻害層の上層にあり、最後電気めっきで形成されした厚さ１μｍから３０μｍの金層は金の材質シード層の上層にあり、隣同士の金属柱体６８に電圧を加えると、高誘電層１２１ｂの上下側に大きな電圧差が形成され、この構造はコンデンサー機能を持っている。最後はこのコンデンサーデバイス１２１を損害から守るため、この低抵抗金属層１２１ｃ及び第二重合物層７０の上に保護層１２１ｄを被覆するのも可能である。
（第四実施例）
本実施例は第一実施例の図８ｂの延伸であって、図１７ａで示すように、一つの第四粘着／阻害層１２２を第二重合物層７０上に形成させ、この第四粘着／阻害層１２２の材質はチタン・チタンタングステン合金・タンタル或いは窒化タンタル等であって、このシード層の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、図１７ｂで示すように、一つの第五図案化ハードンフォトレジスト層１２６を第四粘着／阻害層１２２上に形成させ、この第五四図案化ハードンフォトレジスト層１２６内に多数開口１２８があって、その中の二つの開口１２８が金属柱体６８の上方に位置し、図１７ｃで示すように、電気めっきで形成された厚さμｍから３０μｍの一つの第五金属層１３０を第五図案化ハードンフォトレジスト層１２６の開口１２８内の第四粘着／阻害／シード層１２２上に形成させ、かつこの第五金属層１３０は低抵抗で、例えば金・銀或いは銅等である。次は図１７ｄで示すように、第五図案化ハードンフォトレジスト層１２６を除去し、また同じように過酸化水素やヨード含有エッチング液を使用して、第五図案化ハードンフォトレジスト層１１０下の第四粘着／阻害層１２２を除去した後、この第五金属層１３０を二つの金属柱体６８に接続し、この第五金属層１３０は二つの金属柱体６８の電流通路であって、またダメージや水気の浸入から保護するために、一つの保護層１３２を第二重合物層７０及び第五金属層１３０上に形成することができる、この第五金属層１３０のの厚さ１μｍから３０μｍ、その第五金属層１３０は複合の金属層使用される、電気めっきで形成されした厚さ１μｍから３０μｍの一つの銅層、続いて電気めっきで形成されした厚さ１μｍから１０μｍの一つのニッケル層は銅層の上層にあり、最後は電気めっきで形成されした厚さ１μｍから１０μｍの一つの金層はニッケル層の上層にある。
本実施例は第一実施例の図８ｂの延伸であって、図１７ａで示すように、一つの第四粘着／阻害層１２２を第二重合物層７０上に形成させ、この第四粘着／阻害層１２２の材質はチタン・チタンタングステン合金・タンタル或いは窒化タンタル等であって、このシード層の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、図１７ｂで示すように、一つの第五図案化ハードンフォトレジスト層１２６を第四粘着／阻害層１２２上に形成させ、この第五四図案化ハードンフォトレジスト層１２６内に多数開口１２８があって、その中の二つの開口１２８が金属柱体６８の上方に位置し、図１７ｃで示すように、電気めっきで形成された厚さμｍから３０μｍの一つの第五金属層１３０を第五図案化ハードンフォトレジスト層１２６の開口１２８内の第四粘着／阻害／シード層１２２上に形成させ、かつこの第五金属層１３０は低抵抗で、例えば金・銀或いは銅等である。次は図１７ｄで示すように、第五図案化ハードンフォトレジスト層１２６を除去し、また同じように過酸化水素やヨード含有エッチング液を使用して、第五図案化ハードンフォトレジスト層１１０下の第四粘着／阻害層１２２を除去した後、この第五金属層１３０を二つの金属柱体６８に接続し、この第五金属層１３０は二つの金属柱体６８の電流通路であって、またダメージや水気の浸入から保護するために、一つの保護層１３２を第二重合物層７０及び第五金属層１３０上に形成することができる、この第五金属層１３０のの厚さ１μｍから３０μｍ、その第五金属層１３０は複合の金属層使用される、電気めっきで形成されした厚さ１μｍから３０μｍの一つの銅層、続いて電気めっきで形成されした厚さ１μｍから１０μｍの一つのニッケル層は銅層の上層にあり、最後は電気めっきで形成されした厚さ１μｍから１０μｍの一つの金層はニッケル層の上層にある。
第五金属層１３０をメタルは路線を連がる以外に、多層線路構造への延伸も可能である。図１７ｅで示すように、一つの第六重合物層１３４を第二重合物層７０及び第五金属層１３０上に形成された後、図１７ｆで示すように、この第六重合物層１３４の多数開口を第五金属層１３０に露出するように図案化し、図１７ｇで示すように、順序によって一つの第五粘着／阻害層１３６をスパッタリングし、この第五粘着／阻害層１３６の材質はチタン・チタンタングステン合金・タンタル或いは窒化タンタル等であって、このシード層の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、図１７ｈで示すように、一つの第六図案化ハードンフォトレジスト層１４０を上に形成させ、この第六図案化ハードンフォトレジスト層１４０の多数開口を第六重合物層１３４の開口に露出させ、図１７ｉで示すように、一つの第六金属層１４２を第六図案化ハードンフォトレジスト層１４０上に形成させ、この第六金属層１４２の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、この第六金属層１４２のの厚さ１μｍから３０μｍ、その第六金属層１４２は複合の金属層使用される、電気めっきで形成されした厚さ１μｍから３０μｍの一つの銅層であり、続いて電気めっきで形成されした厚さ１μｍから１０μｍの一つのニッケル層は銅層の上層にあり、最後電気めっきで形成されした厚さ１μｍから１０μｍの一つの金はニッケル層の上層にある。
図１７ｊで示すように、第六図案化ハードンフォトレジスト層１４０及び第六金属層１４２下方以外と第五粘着／阻害層１３６とシード層を除去した後、図１７ｋで示すように、一つの第七重合物層１４４を第六重合物層１３４及第六金屬層１４２上に形成させ、その第七重合物層１４４た厚さ１０μｍから２５μｍの一つの、図１７ｌで示すように、この第七重合物層１４４の多数開口を第六金属層１４２に露出するように図案化し、図１７ｍで示すように、ワイヤー製作過程で一つのワイヤーを第六金属層１４２に露出させ、外部回路と接続する。
（第五実施例）
本実施例は第一実施例の図８ｂの延伸であって、かつ本実施例は第四実施例と似て、図１８で示すように、本実施例の形成方式は第四実施例と同じて、異なる点は第四実施例の中の第五金属層１３０は低抵抗材質であるので、第五金属層１３０の電流は速やかに流通することができるが、第五実施例（図１８参照）の第七金属層１４６は高抵抗材質で、例えばクロム／ニッケル合金（Cr／Ni）・チタン・タングステン等であって、かつ第七金属層１４６の厚さは１μｍから３μｍであるので、第七金属層１４６は本実施例において、抵抗デバイスとして用いられる。
本実施例は第一実施例の図８ｂの延伸であって、かつ本実施例は第四実施例と似て、図１８で示すように、本実施例の形成方式は第四実施例と同じて、異なる点は第四実施例の中の第五金属層１３０は低抵抗材質であるので、第五金属層１３０の電流は速やかに流通することができるが、第五実施例（図１８参照）の第七金属層１４６は高抵抗材質で、例えばクロム／ニッケル合金（Cr／Ni）・チタン・タングステン等であって、かつ第七金属層１４６の厚さは１μｍから３μｍであるので、第七金属層１４６は本実施例において、抵抗デバイスとして用いられる。
（第六実施例）
上記の第一から第五実施例は図８ｂ及び図８ｃ構造の延伸であるが、本実施例は図８ａ構造の延伸である。図１９ａ及び図１９ｂで示すように、本実施例はエッチング方式を利用し、一部分の第二重合物層７０を高さ１μｍから１５０μｍの金属柱体６８が露出するまで除去し、この露出高さは金属柱体頂面から第二重合物層７０頂面までの距離であって、もし金属柱体６８の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムである時、金属柱体６８のより良い露出高さは１５μｍから３０μｍの間である。この金属柱体６８は突出塊として使用され、図１９ｃで示すように、同じカットステップを行ない、この半導体基部３０を複数半導体ユーニット８８にカットし、同じように各半導体ユーニット８８上の突出塊８６はACFの形成によって、一つの外部回路と接続できる。
上記の第一から第五実施例は図８ｂ及び図８ｃ構造の延伸であるが、本実施例は図８ａ構造の延伸である。図１９ａ及び図１９ｂで示すように、本実施例はエッチング方式を利用し、一部分の第二重合物層７０を高さ１μｍから１５０μｍの金属柱体６８が露出するまで除去し、この露出高さは金属柱体頂面から第二重合物層７０頂面までの距離であって、もし金属柱体６８の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムである時、金属柱体６８のより良い露出高さは１５μｍから３０μｍの間である。この金属柱体６８は突出塊として使用され、図１９ｃで示すように、同じカットステップを行ない、この半導体基部３０を複数半導体ユーニット８８にカットし、同じように各半導体ユーニット８８上の突出塊８６はACFの形成によって、一つの外部回路と接続できる。
もし金属柱体６８の材質ははんだ・錫鉛合金・錫銀合金・錫銀銅合金或いは無鉛はんだである時、金属柱体６８のより良い露出高さは５０μｍから１００μｍの間である。図１９ｄで示すように、同じ加熱ステップで外部に露出する金属柱体６８をボール状（はんだ錫ボール）に溶融してから、図１９ｅで示すように、同じカットステップを行ない、この半導体基部３０を複数半導体ユーニット８８にカットし、各半導体ユーニット８８上の突出塊８６を外部基板と接合させ、また半導体ユーニットと基板間に一つの第八重合物層１４８を形成させ、各ボール状突出塊を被覆する。
図１９ｆで示すように、もし金属柱体６８の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムである時、金属柱体６８のより良い露出高さは１μｍから１５μｍの間である。この露出した金属柱体６８はパッドとして使用し、このパッドはワイヤー製作過程で一つのワイヤーを形成させ、その金属層やその重合物層と接続する。
図１９ｇで示すように、もし露出した金属柱体６８の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムであって、かつ露出高さは５０００Åから１０μｍの間である時、一つの第六粘着／阻害層１５０を第二重合物層７０及び金属柱体６８の露出表面に形成させ、この第六粘着／阻害層１５０の材質はチタン・チタンタングステン合金・タンタル或いは窒化タンタル等であって、このシード層は第六粘着／阻害層１５０の上層にあり、このシード層の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、この第六粘着／阻害層１５０に厚さ１０００Åから７５００Åの一つ。
図１９ｈで示すように、一つの第七図案化ハードンフォトレジスト層１５２を第六粘着／阻害層１５０上に形成させ、第七図案化ハードンフォトレジスト層１５２の多数開口は第六粘着／阻害層１５０に露出し、図１９ｉで示すように、一つの第八金属層１５４を第七図案化ハードンフォトレジスト層１５２の開口内に形成させ、図１９ｊで示すように、第七図案化ハードンフォトレジスト層１５２を除去し、また第八金属層１５４下以外の第六粘着／阻害／シード層１５０も除去する。この第八金属層１５４は、メタル路線をつなぎ、二つの金属柱体６８の間と接続する。この第八金属層１５４の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、この第八金属層１５４の厚さ１μｍから３０μｍ、その第八金属層１５４は複合の金属層使用される、電気めっきで形成されした厚さ１μｍから３０μｍの一つの銅層であり、続いて電気めっきで形成されした厚さ１μｍから１０μｍの一つのニッケル層は銅層の上層にあり、最後電気めっきで形成されした厚さ１μｍから１０μｍの一つの金はニッケル層の上層にある。
図１９ｋで示すように、最後は第八金属層１５４及び第二重合物層７０を損害から守るため、保護層１５４として被覆する。その保護層１５４の材質は熱塑性プラスチック・熱固性プラスチック・ポリイミド（polyimide，PI）、ベンゾシクロブテン（benzo-cyclo-butene，BCB）・ポリウレタン（polyurethane）・エポキシ樹脂・ポリp-キシレン類高分子・溶接マスク材料・弾性材料・多孔性誘電材料・酸化シリコン（silicon oxide）・酸化シリコン化合物・リン化シリコンガラス・窒化シリコン（silicon oxide）及び窒酸化シリコン（silicon oxy-nitride）等から選択する。
このエッチングを利用し、金属柱体６８を露出させる方法は、上記の突出塊・パッド及びメタルは路線の接続に応用される以外に、またコイル構造・コンデンサー構造及び抵抗構造にも応用される。製作ステップは上記の実施例とは似ているので、繰り返して説明しない。
（第七実施例）
本実施例の構造は図８ｃの構造と似て、異なる点は金属柱体６８及び第二重合物層７０の製作過程が違うだけで、図２０ａで示すように、この第一RDL層６０を半導体基部３０に形成後、一つの第九図案化ハードンフォトレジスト層１５８をこの第一RDL層６０上及び第一粘着／阻害／シード層５０上に形成させ、この第九図案化ハードンフォトレジスト層１５８の多数開口を第一RDL層６０に露出させ、かつ第九図案化ハードンフォトレジスト層１５８の開口深度は２０μｍから３００μｍの間である。
本実施例の構造は図８ｃの構造と似て、異なる点は金属柱体６８及び第二重合物層７０の製作過程が違うだけで、図２０ａで示すように、この第一RDL層６０を半導体基部３０に形成後、一つの第九図案化ハードンフォトレジスト層１５８をこの第一RDL層６０上及び第一粘着／阻害／シード層５０上に形成させ、この第九図案化ハードンフォトレジスト層１５８の多数開口を第一RDL層６０に露出させ、かつ第九図案化ハードンフォトレジスト層１５８の開口深度は２０μｍから３００μｍの間である。
この第九図案化ハードンフォトレジスト層１５８の材質はは熱塑性プラスチック・熱固性プラスチック・ポリイミド（polyimide，PI）、ベンゾシクロブテン（benzo-cyclo-butene，BCB）・ポリウレタン（polyurethane）・エポキシ樹脂・ポリp-キシレン類高分子・溶接マスク材料・弾性材料或いは多孔性誘電材料等から選択する。かつこの第九図案化ハードンフォトレジスト層１５８の形成方式は一つの図案化されたドライフィルム（dry film）をその半導体基板３０上にホットラミネーションし、或いは一つの感光性ドライフィルムを半導体基板３０上にホットラミネーションした後、リソグラフィー方式で感光性ドライフィルムを図案化し、或いは一つの非感光性薄膜を半導体基板３０上にホットラミネーションし、またリソグラフィー方式で非感光性薄膜を図案化し、或いはスクリーンプリント方式で第九図案化重合物層１５８を半導体基板３０上に形成させ、或いはスピンコーティング方式で一つの感光性薄膜を半導体基板３０上に形成させ、またリソグラフィー方式で感光性ドライフィルム或いはスピンコーティング方式で一つの非感光性薄膜を半導体基板３０上に形成させ、またリソグラフィーエッチング方式で非感光性薄膜を図案化する。
図２０ｂで示すように、一つの厚さ４００Åから７０００Åの第七粘着／阻害層１６０を第九図案化重合物層１５８及び第九図案化重合物層１５８開口内の第一RDL層６０上に形成させ、この第七粘着／阻害層１６０の材質はチタン・チタンタングステン合金・タンタル或いは窒化タンタル等であって、このシード層は第七粘着／阻害層１６０の上層にあり、このシード層の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、この第六粘着／阻害層１５０に厚さ１０００Åから７５００Åの一つ。
図２０ｃで示すように、ダマシン（Damascene）方式で一つの第九金属層１６２を第七粘着／阻害／シード層１６０上に形成された後、第九図案化重合物層１５８の開口を詰め込む、この第八金属層１５４の材質は金・銅・銀・パラジウム・プラチナ・ロジウム・ルテニウム・レニウムで、この第九金属層１６２の厚さ１μｍから３０μｍ、その第九金属層１６２は複合の金属層使用される、電気めっきで形成されした厚さ１μｍから３０μｍの一つの銅層であり、続いて電気めっきで形成されした厚さ１μｍから１０μｍの一つのニッケル層は銅層の上層にあり、最後電気めっきで形成されした厚さ１μｍから１０μｍの一つの金はニッケル層の上層にある。
図２０ｄで示すように、一つの研磨ステップで第九図案化重合物層１５８の開口以外の第九金属層１６２及び第七粘着／阻害層１６０を除去し、金属柱体６８の設置を完成させる。この金属柱体６８の最大幅Hwを高さHtで割ると、４より小さい柱体であって、この金属柱体６８の最大横幅は３μｍから５０μｍである。かつ隣同士の金属柱体６８の間隔距離Hbは１０μｍから２５０μｍの間である。
ダマシン（Damascene）方式で形成された金属柱体６８の構造は、上記の図８ｃの中で掲示した構造が非常に似ているので、このあとの第九図案化重合物層１５８及び金属柱体６８上にその他のデバイス製作方式は同じステップである。
図２１ａから図２１ｄで示すように、この図は第九図案化重合物層１５８及び金属柱体６８上に、突出塊・パッド・錫ボールとRDL層の製作を掲示し、その製作過程の部分は上記の実施例で説明したので、ここでは最終の完成構造のみを掲示し、製作過程の部分は略す。
図２２から図２５で示すように、この図は第九図案化重合物層１５８及び金属柱体６８上に、メタルは路線を接続する（interconnetion）・コイル・コンデンサーデバイス・抵抗デバイスを掲示し、その製作過程の部分は上記の実施例で説明したので、ここでは最終の完成構造のみを掲示し、製作過程の部分は略す。
本発明はストレスリリーフと接触窓構造の間隔距離の微小化を提供し、本発明み基づくと、その間隔距離は２５０μｍ以下で、かつピンホール数を４００個以下の目標に抑えることも達成できる。またＩＣ機能の改善が認められ、かつ低電源ＩＣエレメントのＩＣ金属接続線路の抵抗及び負荷を大幅に下げることが可能である。
以上論述したのは実施例で本発明の特徴を説明し、その目的はこの技術を熟知している者が本発明の内容をよく理解し、それに従って実施するのみであって、本発明の請求範囲を限定しるものではない。ゆえに、他の本発明で掲示した精神から逸脱することなく、修飾また修正によって、完成した同効力のものは、下記で述べる請求範囲に含まれるべきである。
１０：ポストパッシベーション構造、１２：RDL層、１４：重合物層、１６：保護層、１８：半導体ＩＣチップ、２０：パッド、２２：斜面、３０：半導体基部、３２：電子エレメント、３４：細い接続構造、３６：薄膜絶縁層、３８：細い線路層、４０：スルーホール、４２：保護層、４４：パッド、４６：第一重合物層、４８：開口、５０：第一粘着／阻害層、５４：第一図案化ハードンフォトレジスト層、５６：開口、５８：第一金属層、６０：第一RDL層、６２：第二図案化ハードンフォトレジスト層、６４：開口、６６：第二金属層、６８：金属柱体、７０：第二重合物層、７２：開口、７４：第三重合物層、７６：開口、７８：第二粘着／阻害層、８２：第三図案化ハードンフォトレジスト層、８３：開口、８４：第三金属層、８６：突出塊、８８：半導体ユーニット、９２：錫ボール、９４：基板、９６：第四重合物層、９８：パッド、１００：RDL層、１０２：金層、１０４：銅層、１０５：第三粘着／阻害層、１０６：ニッケル層、１１０：第四図案化ハードンフォトレジスト層、１１２：開口、１１４：第四金属層、１１６：第一コイル金属層、１１７：保護層、１１８：第五重合物層、１２０：第二コイル金属層、１２１：コンデンサーデバイス、１２１ａ：低誘電層、１２１ｂ：絶縁層、１２１ｃ：低抵抗金属層、１２１ｄ：保護層、１２２：第四粘着／阻害層、１２６：第五図案化ハードンフォトレジスト層、１２８：開口、１３０：第五金属層、１３２：保護層、１３４：第六重合物層、１３６：第五粘着／阻害層、１４０：第六図案化ハードンフォトレジスト層、１４２：第六金属層、１４４：第七重合物層、１４６：第七金属層、１４８：第八重合物層、１５０：第六粘着／阻害層、１５２：第七図案化ハードンフォトレジスト層、１５４：第八金属層、１５６：保護層、１５８：第九図案化重合物層、１６０：第七粘着／阻害層、１６２：第九金属層
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
線路デバイス構造であって、
基板と、第一金属柱体と、第二金属柱体と、を備え、
第一金属柱体は、基板上に位置し、前記第一金属柱体の最大幅を第一金属柱体の高さで割ると４より小さく、かつ第一金属柱体の高さが２０μｍから３００μｍの間であって、
第二金属柱体は、基板上に位置し、前記第二金属柱体の最大幅を第二金属柱体の高さで割ると４より小さく、かつ第一金属柱体の高さが２０μｍから３００μｍの間であって、かつ前記第一金属柱体の中心点から前記第二金属柱体の中心点までの距離が１０μｍから２５０μｍの間であることを特徴とする線路デバイス構造。
［Ｃ２］
厚さ２０μｍから３００μｍの第一重合物層を前記基板上に形成させ、かつ前記第一金属柱体及び前記第二金属柱体を被覆することを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ３］
前記第一金属柱体は厚さ３０μｍから１００μｍの金層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ４］
前記第一金属柱体は厚さ３０μｍから１００μｍの銅層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ５］
金属接続線路で第一金属柱体と第二金属柱体とを接続することを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ６］
前記基板は、半導体基板、前記半導体基板上に位置する第一金属構造、金属線路上に位置しかつ窒化シリコン化合物含有の保護層、前記保護層上に位置する第二金属構造、及び前記保護層内に位置する開口が第一金属構造を露出する第一パッドを備え、
前記第二金属構造は第一パッドと接続する第二パッドを備え、かつ前記第一パッドの見下ろし図から見た位置は、前記第二パッドの見下ろし図から見た位置とは違って、前記第一金属柱体は第二パッド上に位置することを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ７］
前記第一金属柱体上に位置する突出塊を備え、前記突出塊は事前に形成した外部回路と接続し、突出塊は厚さ１０μｍから３０μｍの金層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ８］
前記第一金属柱体上に位置する突出塊を備え、前記突出塊は事前に形成した外部回路と接続し、突出塊は厚さ１０μｍから１５０μｍの錫はんだ層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ９］
前記第一金属柱体上に位置するパッドを備え、前記パッドの最大幅は、前記第一金属柱の最大幅より大きく、前記パッドはワイヤー製作過程で製作したワイヤーとの接続に用いられることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１０］
前記第一金属柱体の頂面はワイヤー製作過程で製作したワイヤーとの接続に用いられることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１１］
前記第一金属柱体及び前記第二金属柱体を接続する金属コイルを備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１２］
第二金属構造及び突出塊を備え、前記第二金属構造は前記第一金属柱体と接続するパッドを備え、かつ前記パッドの見下ろし図から見た位置は、前記第一金属柱体の見下ろし図から見た位置とは違って、前記突出塊はパッド上に位置し、事前に形成した外部回路と接続し、前記突出塊は厚さ１０μｍから３０μｍの金層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１３］
第二金属構造及び突出塊を備え、前記第二金属構造は基板上に位置し、前記第二金属構造は前記第一金属柱体と接続するパッドを備え、かつ前記パッドの見下ろし図から見た位置は、前記第一金属柱体の見下ろし図から見た位置とは違って、前記突出塊はパッド上に位置し、事前に形成した外部回路と接続し、前記突出塊は厚さ１０μｍから３０μｍの錫はんだ層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１４］
基板上に位置する第二金属構造を備え、前記第二金属構造は前記第一金属柱体と接続するパッドを備え、かつ前記パッドの見下ろし図から見た位置は、前記第一金属柱体の見下ろし図から見た位置とは違って、前記パッドはワイヤー製作過程で製作したワイヤーとの接続に用いられることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１５］
線路デバイス構造であって、
半導体基板と、第一金属柱体と、第二金属柱体と、絶縁層と、第一突出塊と、第一突出塊と、を備え、
第一金属柱体は、前記半導体基板上に位置し、前記第一金属柱体の最大幅を第一金属柱体の高さで割ると４より小さく、かつ第一金属柱体の高さが２０μｍから３００μｍの間であり、
第二金属柱体は、前記半導体基板上に位置し、前記第二金属柱体の最大幅を第二金属柱体の高さで割ると４より小さく、かつ第一金属柱体の高さが２０μｍから３００μｍの間であり、
絶縁層は、前記半導体基板上に位置し、かつ第一金属柱体及び第二金属柱体を被覆し、
第一突出塊は、前記第一金属柱体や前記絶縁層に位置し、かつ事前に形成した外部回路との接続に適し、
第二突出塊は、前記第二金属柱体や前記絶縁層に位置し、かつ事前に形成した外部回路との接続に適し、前記第一突出塊の中心点から第二突出塊の中心点までの距離は１０μｍから２５０μｍの間であることを特徴とする線路デバイス構造。
［Ｃ１６］
前記第一突出塊の中心点から前記第二突出塊の中心点までの距離が１００μｍから２００μｍの間であることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ１７］
前記第一金属柱体は厚さ２０μｍから３００μｍの間の金層を備えることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ１８］
前記第一金属柱体は厚さ２０μｍから３００μｍの間の銅層を備えることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ１９］
前記第一金属柱体は厚さ１０μｍから３０μｍの間の金層を供えることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ２０］
前記第一金属柱体は厚さ１０μｍから１５０μｍの間の錫はんだ層を備えることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ２１］
第一絶縁層の材質はポリイミドを含むことを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ２２］
導体基部上に位置する第一金属構造、前記第一金属構造上に位置する窒化シリコン化合物含有の保護層、前記保護層上に位置する第二金属構造、及び前記保護層内に位置する開口が第一金属構造を露出する第一パッドを備え、前記第二金属構造は第一パッドと接続する第二パッドを備え、かつ前記第一パッドの見下ろし図から見た位置は、前記第二パッドの見下ろし図から見た位置とは違って、前記第一金属柱体は第二パッド上に位置することを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ２３］
前記第一絶縁層上及び前記第一金属柱体上に位置する第一金属構造を備え、金属構造は第一金属柱体と接続するパッドを備え、かつ前記パッドの見下ろし図から見た位置は、前記第二パッドの見下ろし図から見た位置とは違って、前記第一突出塊は前記パッド上に位置することを特徴とするＣ１５に記載の線路デバイス構造。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
線路デバイス構造であって、
基板と、第一金属柱体と、第二金属柱体と、を備え、
第一金属柱体は、基板上に位置し、前記第一金属柱体の最大幅を第一金属柱体の高さで割ると４より小さく、かつ第一金属柱体の高さが２０μｍから３００μｍの間であって、
第二金属柱体は、基板上に位置し、前記第二金属柱体の最大幅を第二金属柱体の高さで割ると４より小さく、かつ第一金属柱体の高さが２０μｍから３００μｍの間であって、かつ前記第一金属柱体の中心点から前記第二金属柱体の中心点までの距離が１０μｍから２５０μｍの間であることを特徴とする線路デバイス構造。
［Ｃ２］
厚さ２０μｍから３００μｍの第一重合物層を前記基板上に形成させ、かつ前記第一金属柱体及び前記第二金属柱体を被覆することを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ３］
前記第一金属柱体は厚さ３０μｍから１００μｍの金層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ４］
前記第一金属柱体は厚さ３０μｍから１００μｍの銅層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ５］
金属接続線路で第一金属柱体と第二金属柱体とを接続することを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ６］
前記基板は、半導体基板、前記半導体基板上に位置する第一金属構造、金属線路上に位置しかつ窒化シリコン化合物含有の保護層、前記保護層上に位置する第二金属構造、及び前記保護層内に位置する開口が第一金属構造を露出する第一パッドを備え、
前記第二金属構造は第一パッドと接続する第二パッドを備え、かつ前記第一パッドの見下ろし図から見た位置は、前記第二パッドの見下ろし図から見た位置とは違って、前記第一金属柱体は第二パッド上に位置することを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ７］
前記第一金属柱体上に位置する突出塊を備え、前記突出塊は事前に形成した外部回路と接続し、突出塊は厚さ１０μｍから３０μｍの金層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ８］
前記第一金属柱体上に位置する突出塊を備え、前記突出塊は事前に形成した外部回路と接続し、突出塊は厚さ１０μｍから１５０μｍの錫はんだ層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ９］
前記第一金属柱体上に位置するパッドを備え、前記パッドの最大幅は、前記第一金属柱の最大幅より大きく、前記パッドはワイヤー製作過程で製作したワイヤーとの接続に用いられることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１０］
前記第一金属柱体の頂面はワイヤー製作過程で製作したワイヤーとの接続に用いられることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１１］
前記第一金属柱体及び前記第二金属柱体を接続する金属コイルを備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１２］
第二金属構造及び突出塊を備え、前記第二金属構造は前記第一金属柱体と接続するパッドを備え、かつ前記パッドの見下ろし図から見た位置は、前記第一金属柱体の見下ろし図から見た位置とは違って、前記突出塊はパッド上に位置し、事前に形成した外部回路と接続し、前記突出塊は厚さ１０μｍから３０μｍの金層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１３］
第二金属構造及び突出塊を備え、前記第二金属構造は基板上に位置し、前記第二金属構造は前記第一金属柱体と接続するパッドを備え、かつ前記パッドの見下ろし図から見た位置は、前記第一金属柱体の見下ろし図から見た位置とは違って、前記突出塊はパッド上に位置し、事前に形成した外部回路と接続し、前記突出塊は厚さ１０μｍから３０μｍの錫はんだ層を備えることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１４］
基板上に位置する第二金属構造を備え、前記第二金属構造は前記第一金属柱体と接続するパッドを備え、かつ前記パッドの見下ろし図から見た位置は、前記第一金属柱体の見下ろし図から見た位置とは違って、前記パッドはワイヤー製作過程で製作したワイヤーとの接続に用いられることを特徴とするＣ１に記載の線路デバイス構造。
［Ｃ１５］
線路デバイス構造であって、
半導体基板と、第一金属柱体と、第二金属柱体と、絶縁層と、第一突出塊と、第一突出塊と、を備え、
第一金属柱体は、前記半導体基板上に位置し、前記第一金属柱体の最大幅を第一金属柱体の高さで割ると４より小さく、かつ第一金属柱体の高さが２０μｍから３００μｍの間であり、
第二金属柱体は、前記半導体基板上に位置し、前記第二金属柱体の最大幅を第二金属柱体の高さで割ると４より小さく、かつ第一金属柱体の高さが２０μｍから３００μｍの間であり、
絶縁層は、前記半導体基板上に位置し、かつ第一金属柱体及び第二金属柱体を被覆し、
第一突出塊は、前記第一金属柱体や前記絶縁層に位置し、かつ事前に形成した外部回路との接続に適し、
第二突出塊は、前記第二金属柱体や前記絶縁層に位置し、かつ事前に形成した外部回路との接続に適し、前記第一突出塊の中心点から第二突出塊の中心点までの距離は１０μｍから２５０μｍの間であることを特徴とする線路デバイス構造。
［Ｃ１６］
前記第一突出塊の中心点から前記第二突出塊の中心点までの距離が１００μｍから２００μｍの間であることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ１７］
前記第一金属柱体は厚さ２０μｍから３００μｍの間の金層を備えることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ１８］
前記第一金属柱体は厚さ２０μｍから３００μｍの間の銅層を備えることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ１９］
前記第一金属柱体は厚さ１０μｍから３０μｍの間の金層を供えることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ２０］
前記第一金属柱体は厚さ１０μｍから１５０μｍの間の錫はんだ層を備えることを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ２１］
第一絶縁層の材質はポリイミドを含むことを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ２２］
導体基部上に位置する第一金属構造、前記第一金属構造上に位置する窒化シリコン化合物含有の保護層、前記保護層上に位置する第二金属構造、及び前記保護層内に位置する開口が第一金属構造を露出する第一パッドを備え、前記第二金属構造は第一パッドと接続する第二パッドを備え、かつ前記第一パッドの見下ろし図から見た位置は、前記第二パッドの見下ろし図から見た位置とは違って、前記第一金属柱体は第二パッド上に位置することを特徴とするＣ１５に記載の線路デバイス構造。
［Ｃ２３］
前記第一絶縁層上及び前記第一金属柱体上に位置する第一金属構造を備え、金属構造は第一金属柱体と接続するパッドを備え、かつ前記パッドの見下ろし図から見た位置は、前記第二パッドの見下ろし図から見た位置とは違って、前記第一突出塊は前記パッド上に位置することを特徴とするＣ１５に記載の線路デバイス構造。
Claims (12)
- シリコン基部と、
前記シリコン基部上に位置するトランジスタと、
前記シリコン基部上方および前記トランジスタ上方に位置する第一絶縁層と、
前記第一絶縁層上方に位置する第一線路層と、
前記第一線路層上方および前記第一絶縁層上方に位置する第二絶縁層と、
前記第二絶縁層上方に位置する第二線路層と、
前記第一および第二線路層上方ならびに前記第一および第二絶縁層上方に位置する保護層と、
前記保護層上方に位置する第一重合物層と、
前記第一重合物層によって支持される第一のＲＤＬ線路層及び第二のＲＤＬ線路層と、ここにおいて、前記第一重合物層は、薄い支持層を形成し、ここにおいて、前記第一及び前記第二のＲＤＬ線路層は、それぞれ前記第一重合物層上へ延伸されており、
前記第一重合物層上方に位置する第二重合物層と、ここにおいて、前記第二重合物層は、隣同士に位置する前記第一及び前記第二のＲＤＬ線路層の間の隙間を支持する、前記第一重合物層より厚い支持層を形成し、
前記第二重合物層の中に位置し、前記第二重合物層の上面と実質的に同一平面上の上面を有する第一銅柱体と、
前記第二重合物層の中に位置し、前記第一銅柱体との距離が１０μｍから２５０μｍであって、前記第二重合物層の前記上面と実質的に同一平面上の上面を有する第二銅柱体と、ここにおいて、前記第一銅柱体と前記第二銅柱体は、それぞれ、前記第一重合物層上へ延伸された前記第一及び前記第二のＲＤＬ線路層上にあり、
前記第二重合物層に接続された第三重合物層であって、前記第三重合物層における第一開口および第二開口はそれぞれ、前記第一銅柱体および前記第二銅柱体の前記上面を露出させる、第三重合物層と、
前記第一銅柱体および前記第二銅柱体の前記上面上にそれぞれ位置する第一金属層および第二金属層と、
前記第一金属層および前記第二金属層上にそれぞれ位置する第一露出銅層および第二露出銅層であって、前記第一金属層および前記第二金属層はそれぞれ、前記第一露出銅層および前記第二露出銅層を前記第三重合物層から分離する、第一露出銅層および第二露出銅層と
を備え、
前記第一露出銅層および前記第二露出銅層は、前記第三重合物層の上面および側壁上にそれぞれ第一パッドおよび第二パッドを形成し、前記第一パッドおよび第二パッドは、前記第一開口および第二開口の側方に偏心しており、
前記第一銅柱体及び前記第二銅柱体のそれぞれの、３μｍから５０μｍ内である最大幅をそれぞれの高さで割った値は、４より小さく、前記第一銅柱体及び前記第二銅柱体は、２０μｍから３００μｍの高さを有する、ポストパッシベーション構造を有する線路デバイス。 - 前記第一金属層は、前記第一銅柱体の前記上面と前記第一露出銅層との間に位置するチタン含有層を含む請求項１に記載の線路デバイス。
- 前記保護層は、厚さが０．２μｍから１．２μｍの窒化物層を含む請求項１に記載の線路デバイス。
- 前記第一線路層は、電気めっきされた銅を含む請求項１に記載の線路デバイス。
- シリコン基部と、
前記シリコン基部上に位置するトランジスタと、
前記シリコン基部上方および前記トランジスタ上方に位置する第一絶縁層と、
前記第一絶縁層上方に位置する第一線路層と、
前記第一線路層上方および前記第一絶縁層上方に位置する第二絶縁層と、
前記第二絶縁層上方に位置する第二線路層と、
前記第一および第二線路層上方ならびに前記第一および第二絶縁層上方に位置する保護層と、
前記保護層上方に位置する第一重合物層と、
前記第一重合物層によって支持される第一のＲＤＬ線路層及び第二のＲＤＬ線路層と、ここにおいて、前記第一重合物層は、薄い支持層を形成し、ここにおいて、前記第一及び前記第二のＲＤＬ線路層は、それぞれ前記第一重合物層上へ延伸されており、
前記第一重合物層上方に位置する第二重合物層と、ここにおいて、前記第二重合物層は、隣同士に位置する前記第一及び前記第二のＲＤＬ線路層の間の隙間を支持する、前記第一重合物層より厚い支持層を形成し、
前記第二重合物層の中に位置し、前記第二重合物層の上面と実質的に同一平面上の上面を有する第一銅柱体と、
前記第二重合物層の中に位置し、前記第一銅柱体との距離が１０μｍから２５０μｍであって、前記第二重合物層の前記上面と実質的に同一平面上の上面を有する第二銅柱体と、ここにおいて、前記第一銅柱体と前記第二銅柱体は、それぞれ、前記第一重合物層上へ延伸された前記第一及び前記第二のＲＤＬ線路層上にあり、
前記第二重合物層に接続された第三重合物層であって、前記第三重合物層における第一開口および第二開口はそれぞれ、前記第一銅柱体および前記第二銅柱体の前記上面を露出させる、第三重合物層と、
前記第一銅柱体および前記第二銅柱体の前記上面上にそれぞれ位置する第一金属層および第二金属層と、
前記第一金属層および前記第二金属層上にそれぞれ位置する第一露出金属層および第二露出金属層であって、前記第一露出金属層および前記第二露出金属層は、錫含有はんだを含み、前記第一金属層および前記第二金属層はそれぞれ、前記第一露出金属層および前記第二露出金属層を前記第三重合物層から分離する、第一露出金属層および第二露出金属層と
を備え、
前記第一露出金属層および前記第二露出金属層は、前記第三重合物層の上面および側壁上にそれぞれ第一パッドおよび第二パッドを形成し、前記第一パッドおよび第二パッドは、前記第一開口および第二開口の側方に偏心しており、
前記第一銅柱体及び前記第二銅柱体のそれぞれの、３μｍから５０μｍ内である最大幅をそれぞれの高さで割った値は、４より小さく、前記第一銅柱体及び前記第二銅柱体は、２０μｍから３００μｍの高さを有する、ポストパッシベーション構造を有する線路デバイス。 - 前記第一金属層は、前記第一銅柱体の前記上面と前記第一露出金属層との間に位置するチタン含有層を含む請求項５に記載の線路デバイス。
- 前記保護層に形成された第三開口の底部に位置する前記第二線路層のパッド上におよび前記保護層上方に第三金属層をさらに備え、
前記第三金属層は、前記第三開口を経由して前記第二線路層の前記パッドに接続され、前記第一銅柱体は、前記第三金属層上に位置し、前記第三金属層を経由して前記第二線路層の前記パッドに接続されている請求項５に記載の線路デバイス。 - 前記保護層は、厚さが０．２μｍから１．２μｍの窒化物層を含む請求項５に記載の線路デバイス。
- 前記第一線路層は、電気めっきされた銅を含む請求項５に記載の線路デバイス。
- 前記第一露出金属層は、前記第一金属層上に位置する銅層、および前記銅層上に位置するニッケル含有層をさらに含み、
前記錫含有はんだは、前記ニッケル含有層上に位置する請求項５に記載の線路デバイス。 - 前記ニッケル含有層は、１μｍから１０μｍの厚みを有する請求項１０に記載の線路デバイス。
- 前記錫含有はんだは、錫銀合金を含む請求項５に記載の線路デバイス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US69354905P | 2005-06-24 | 2005-06-24 | |
| US60/693,549 | 2005-06-24 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014007143A Division JP2014103411A (ja) | 2005-06-24 | 2014-01-17 | 線路デバイスの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018207349A Division JP2019047129A (ja) | 2005-06-24 | 2018-11-02 | 線路デバイスの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016195263A JP2016195263A (ja) | 2016-11-17 |
| JP6700111B2 true JP6700111B2 (ja) | 2020-05-27 |
Family
ID=37189408
Family Applications (9)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006173769A Withdrawn JP2007005808A (ja) | 2005-06-24 | 2006-06-23 | 線路デバイスの製造方法 |
| JP2006173778A Active JP5435524B2 (ja) | 2005-06-24 | 2006-06-23 | 線路デバイスの製造方法 |
| JP2006173775A Withdrawn JP2007005809A (ja) | 2005-06-24 | 2006-06-23 | 線路デバイスの製造方法 |
| JP2013141588A Active JP5908437B2 (ja) | 2005-06-24 | 2013-07-05 | 線路デバイスの製造方法 |
| JP2014007143A Withdrawn JP2014103411A (ja) | 2005-06-24 | 2014-01-17 | 線路デバイスの製造方法 |
| JP2016119070A Active JP6700111B2 (ja) | 2005-06-24 | 2016-06-15 | 線路デバイスの製造方法 |
| JP2018207349A Pending JP2019047129A (ja) | 2005-06-24 | 2018-11-02 | 線路デバイスの製造方法 |
| JP2021191889A Active JP7731267B2 (ja) | 2005-06-24 | 2021-11-26 | 線路デバイスの製造方法 |
| JP2023021229A Pending JP2023057129A (ja) | 2005-06-24 | 2023-02-15 | 線路デバイスの製造方法 |
Family Applications Before (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006173769A Withdrawn JP2007005808A (ja) | 2005-06-24 | 2006-06-23 | 線路デバイスの製造方法 |
| JP2006173778A Active JP5435524B2 (ja) | 2005-06-24 | 2006-06-23 | 線路デバイスの製造方法 |
| JP2006173775A Withdrawn JP2007005809A (ja) | 2005-06-24 | 2006-06-23 | 線路デバイスの製造方法 |
| JP2013141588A Active JP5908437B2 (ja) | 2005-06-24 | 2013-07-05 | 線路デバイスの製造方法 |
| JP2014007143A Withdrawn JP2014103411A (ja) | 2005-06-24 | 2014-01-17 | 線路デバイスの製造方法 |
Family Applications After (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018207349A Pending JP2019047129A (ja) | 2005-06-24 | 2018-11-02 | 線路デバイスの製造方法 |
| JP2021191889A Active JP7731267B2 (ja) | 2005-06-24 | 2021-11-26 | 線路デバイスの製造方法 |
| JP2023021229A Pending JP2023057129A (ja) | 2005-06-24 | 2023-02-15 | 線路デバイスの製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7468545B2 (ja) |
| EP (3) | EP1737038B1 (ja) |
| JP (9) | JP2007005808A (ja) |
| CN (4) | CN100573846C (ja) |
| SG (2) | SG162733A1 (ja) |
| TW (3) | TWI398903B (ja) |
Families Citing this family (128)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| CN100468792C (zh) * | 2004-11-24 | 2009-03-11 | 杨秋忠 | 整合型发光二极管及其制造方法 |
| US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| US7582556B2 (en) * | 2005-06-24 | 2009-09-01 | Megica Corporation | Circuitry component and method for forming the same |
| CN1901162B (zh) * | 2005-07-22 | 2011-04-20 | 米辑电子股份有限公司 | 连续电镀制作线路组件的方法及线路组件结构 |
| US8158510B2 (en) | 2009-11-19 | 2012-04-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming IPD on molded substrate |
| US8791006B2 (en) * | 2005-10-29 | 2014-07-29 | Stats Chippac, Ltd. | Semiconductor device and method of forming an inductor on polymer matrix composite substrate |
| US8409970B2 (en) | 2005-10-29 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of making integrated passive devices |
| KR100763224B1 (ko) * | 2006-02-08 | 2007-10-04 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US8420520B2 (en) * | 2006-05-18 | 2013-04-16 | Megica Corporation | Non-cyanide gold electroplating for fine-line gold traces and gold pads |
| US7960825B2 (en) * | 2006-09-06 | 2011-06-14 | Megica Corporation | Chip package and method for fabricating the same |
| TWI370515B (en) | 2006-09-29 | 2012-08-11 | Megica Corp | Circuit component |
| US8749021B2 (en) * | 2006-12-26 | 2014-06-10 | Megit Acquisition Corp. | Voltage regulator integrated with semiconductor chip |
| KR101095409B1 (ko) * | 2007-07-25 | 2011-12-19 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 |
| US8030775B2 (en) | 2007-08-27 | 2011-10-04 | Megica Corporation | Wirebond over post passivation thick metal |
| US8946873B2 (en) * | 2007-08-28 | 2015-02-03 | Micron Technology, Inc. | Redistribution structures for microfeature workpieces |
| TWI419268B (zh) * | 2007-09-21 | 2013-12-11 | 兆裝微股份有限公司 | 半導體裝置及其製造方法 |
| US20090079072A1 (en) * | 2007-09-21 | 2009-03-26 | Casio Computer Co., Ltd. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
| US8587124B2 (en) | 2007-09-21 | 2013-11-19 | Teramikros, Inc. | Semiconductor device having low dielectric insulating film and manufacturing method of the same |
| US7863742B2 (en) * | 2007-11-01 | 2011-01-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Back end integrated WLCSP structure without aluminum pads |
| JP4666028B2 (ja) * | 2008-03-31 | 2011-04-06 | カシオ計算機株式会社 | 半導体装置 |
| US7932170B1 (en) * | 2008-06-23 | 2011-04-26 | Amkor Technology, Inc. | Flip chip bump structure and fabrication method |
| US8058163B2 (en) * | 2008-08-07 | 2011-11-15 | Flipchip International, Llc | Enhanced reliability for semiconductor devices using dielectric encasement |
| US7709956B2 (en) * | 2008-09-15 | 2010-05-04 | National Semiconductor Corporation | Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure |
| KR101003678B1 (ko) * | 2008-12-03 | 2010-12-23 | 삼성전기주식회사 | 웨이퍼 레벨 패키지와 그 제조방법 및 칩 재활용방법 |
| US7982311B2 (en) * | 2008-12-19 | 2011-07-19 | Intel Corporation | Solder limiting layer for integrated circuit die copper bumps |
| JP2010278040A (ja) * | 2009-05-26 | 2010-12-09 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2012530362A (ja) * | 2009-06-19 | 2012-11-29 | アイメック | 金属／有機誘電体界面でのクラックの低減 |
| US8313659B2 (en) * | 2009-07-10 | 2012-11-20 | Seagate Technology Llc | Fabrication of multi-dimensional microstructures |
| US8227916B2 (en) * | 2009-07-22 | 2012-07-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method for reducing dielectric layer delamination |
| US7977783B1 (en) * | 2009-08-27 | 2011-07-12 | Amkor Technology, Inc. | Wafer level chip size package having redistribution layers |
| TW201113993A (en) * | 2009-10-01 | 2011-04-16 | Anpec Electronics Corp | Pre-packaged structure |
| EP2312641A1 (en) * | 2009-10-13 | 2011-04-20 | Ecole Polytechnique Fédérale de Lausanne (EPFL) | Device comprising electrical contacts and its production process |
| US8502394B2 (en) * | 2009-12-31 | 2013-08-06 | Stmicroelectronics Pte Ltd. | Multi-stacked semiconductor dice scale package structure and method of manufacturing same |
| US8884422B2 (en) | 2009-12-31 | 2014-11-11 | Stmicroelectronics Pte Ltd. | Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture |
| US20110156240A1 (en) * | 2009-12-31 | 2011-06-30 | Stmicroelectronics Asia Pacific Pte. Ltd. | Reliable large die fan-out wafer level package and method of manufacture |
| US8466997B2 (en) | 2009-12-31 | 2013-06-18 | Stmicroelectronics Pte Ltd. | Fan-out wafer level package for an optical sensor and method of manufacture thereof |
| US8659170B2 (en) * | 2010-01-20 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having conductive pads and a method of manufacturing the same |
| US8610270B2 (en) | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
| US8922021B2 (en) | 2011-12-30 | 2014-12-30 | Deca Technologies Inc. | Die up fully molded fan-out wafer level packaging |
| US8237272B2 (en) * | 2010-02-16 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pillar structure for semiconductor substrate and method of manufacture |
| US9576919B2 (en) | 2011-12-30 | 2017-02-21 | Deca Technologies Inc. | Semiconductor device and method comprising redistribution layers |
| US9177926B2 (en) | 2011-12-30 | 2015-11-03 | Deca Technologies Inc | Semiconductor device and method comprising thickened redistribution layers |
| US10373870B2 (en) | 2010-02-16 | 2019-08-06 | Deca Technologies Inc. | Semiconductor device and method of packaging |
| US8587119B2 (en) * | 2010-04-16 | 2013-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive feature for semiconductor substrate and method of manufacture |
| WO2012023394A1 (ja) * | 2010-08-18 | 2012-02-23 | 株式会社村田製作所 | Ｅｓｄ保護デバイス |
| FR2965659B1 (fr) * | 2010-10-05 | 2013-11-29 | Centre Nat Rech Scient | Procédé de fabrication d'un circuit intégré |
| US8987897B2 (en) * | 2010-11-24 | 2015-03-24 | Mediatek Inc. | Semiconductor package |
| US8513814B2 (en) | 2011-05-02 | 2013-08-20 | International Business Machines Corporation | Buffer pad in solder bump connections and methods of manufacture |
| CN102412143A (zh) * | 2011-05-23 | 2012-04-11 | 上海华力微电子有限公司 | 一种聚酰亚胺基底上覆阻挡层的铝垫制造工艺 |
| US8963334B2 (en) | 2011-08-30 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Die-to-die gap control for semiconductor structure and method |
| US8916421B2 (en) | 2011-08-31 | 2014-12-23 | Freescale Semiconductor, Inc. | Semiconductor device packaging having pre-encapsulation through via formation using lead frames with attached signal conduits |
| US9142502B2 (en) | 2011-08-31 | 2015-09-22 | Zhiwei Gong | Semiconductor device packaging having pre-encapsulation through via formation using drop-in signal conduits |
| US9013037B2 (en) * | 2011-09-14 | 2015-04-21 | Stmicroelectronics Pte Ltd. | Semiconductor package with improved pillar bump process and structure |
| US8779601B2 (en) | 2011-11-02 | 2014-07-15 | Stmicroelectronics Pte Ltd | Embedded wafer level package for 3D and package-on-package applications, and method of manufacture |
| US8916481B2 (en) | 2011-11-02 | 2014-12-23 | Stmicroelectronics Pte Ltd. | Embedded wafer level package for 3D and package-on-package applications, and method of manufacture |
| US8597983B2 (en) * | 2011-11-18 | 2013-12-03 | Freescale Semiconductor, Inc. | Semiconductor device packaging having substrate with pre-encapsulation through via formation |
| US20130146345A1 (en) * | 2011-12-12 | 2013-06-13 | Kazuki KAJIHARA | Printed wiring board and method for manufacturing the same |
| WO2013102146A1 (en) | 2011-12-30 | 2013-07-04 | Deca Technologies, Inc. | Die up fully molded fan-out wafer level packaging |
| US9831170B2 (en) | 2011-12-30 | 2017-11-28 | Deca Technologies, Inc. | Fully molded miniaturized semiconductor module |
| US10672624B2 (en) | 2011-12-30 | 2020-06-02 | Deca Technologies Inc. | Method of making fully molded peripheral package on package device |
| US10050004B2 (en) | 2015-11-20 | 2018-08-14 | Deca Technologies Inc. | Fully molded peripheral package on package device |
| US9613830B2 (en) | 2011-12-30 | 2017-04-04 | Deca Technologies Inc. | Fully molded peripheral package on package device |
| US8912087B2 (en) * | 2012-08-01 | 2014-12-16 | Infineon Technologies Ag | Method of fabricating a chip package |
| US8952530B2 (en) * | 2012-09-14 | 2015-02-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post passivation interconnect structures and methods for forming the same |
| US9343442B2 (en) | 2012-09-20 | 2016-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Passive devices in package-on-package structures and methods for forming the same |
| JP2014086651A (ja) * | 2012-10-26 | 2014-05-12 | Ibiden Co Ltd | プリント配線板及びプリント配線板の製造方法 |
| CN105051887B (zh) * | 2013-02-28 | 2018-04-17 | 株式会社村田制作所 | 半导体装置 |
| CN206250192U (zh) | 2013-02-28 | 2017-06-13 | 株式会社村田制作所 | Esd 保护电路用半导体装置 |
| JP5796692B2 (ja) * | 2013-02-28 | 2015-10-21 | 株式会社村田製作所 | Ｅｓｄ保護デバイス |
| US9368460B2 (en) | 2013-03-15 | 2016-06-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out interconnect structure and method for forming same |
| JP5826782B2 (ja) * | 2013-03-19 | 2015-12-02 | 株式会社東芝 | 半導体装置の製造方法 |
| CN205452284U (zh) | 2013-04-05 | 2016-08-10 | 株式会社村田制作所 | Esd保护器件 |
| US9583424B2 (en) * | 2013-05-23 | 2017-02-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit structure and method for reducing polymer layer delamination |
| KR101488606B1 (ko) * | 2013-07-17 | 2015-02-03 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스 및 그 제조 방법 |
| US9263405B2 (en) * | 2013-12-05 | 2016-02-16 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device |
| CN103762182B (zh) * | 2013-12-11 | 2017-08-01 | 上海交通大学 | 基于水玻璃‑陶瓷复合介质的tsv封装再分布层制备方法 |
| US20150187728A1 (en) * | 2013-12-27 | 2015-07-02 | Kesvakumar V.C. Muniandy | Emiconductor device with die top power connections |
| US9642261B2 (en) * | 2014-01-24 | 2017-05-02 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Composite electronic structure with partially exposed and protruding copper termination posts |
| JP2015142009A (ja) * | 2014-01-29 | 2015-08-03 | サンケン電気株式会社 | 半導体装置 |
| KR20150091932A (ko) * | 2014-02-04 | 2015-08-12 | 앰코 테크놀로지 코리아 주식회사 | 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스 |
| US20150276945A1 (en) | 2014-03-25 | 2015-10-01 | Oy Ajat Ltd. | Semiconductor bump-bonded x-ray imaging device |
| CN104124205B (zh) * | 2014-07-18 | 2018-03-16 | 华进半导体封装先导技术研发中心有限公司 | 一种rdl布线层的制备方法 |
| US9606142B2 (en) | 2014-09-24 | 2017-03-28 | International Business Machines Corporation | Test probe substrate |
| TWI569365B (zh) * | 2014-09-30 | 2017-02-01 | 欣興電子股份有限公司 | 封裝基板與其製造方法 |
| US9515111B2 (en) * | 2014-10-20 | 2016-12-06 | Semiconductor Components Industries, Llc | Circuitry for biasing light shielding structures and deep trench isolation structures |
| US9583462B2 (en) * | 2015-01-22 | 2017-02-28 | Qualcomm Incorporated | Damascene re-distribution layer (RDL) in fan out split die application |
| CN108281404A (zh) * | 2015-04-30 | 2018-07-13 | 华为技术有限公司 | 一种集成电路管芯及制造方法 |
| US9847287B2 (en) | 2015-06-17 | 2017-12-19 | Semiconductor Components Industries, Llc | Passive tunable integrated circuit (PTIC) and related methods |
| CN105261611B (zh) * | 2015-10-15 | 2018-06-26 | 矽力杰半导体技术(杭州)有限公司 | 芯片的叠层封装结构及叠层封装方法 |
| JP6862087B2 (ja) * | 2015-12-11 | 2021-04-21 | 株式会社アムコー・テクノロジー・ジャパン | 配線基板、配線基板を有する半導体パッケージ、およびその製造方法 |
| US20170373032A1 (en) * | 2016-06-24 | 2017-12-28 | Qualcomm Incorporated | Redistribution layer (rdl) fan-out wafer level packaging (fowlp) structure |
| US10833144B2 (en) * | 2016-11-14 | 2020-11-10 | Advanced Semiconductor Engineering, Inc. | Semiconductor device packages including an inductor and a capacitor |
| CN108122820B (zh) * | 2016-11-29 | 2020-06-02 | 中芯国际集成电路制造(上海)有限公司 | 互连结构及其制造方法 |
| CN108807295A (zh) * | 2017-04-28 | 2018-11-13 | 中芯长电半导体（江阴）有限公司 | 一种封装结构及封装方法 |
| CN107424978A (zh) * | 2017-05-16 | 2017-12-01 | 杭州立昂东芯微电子有限公司 | 一种化合物半导体层间介电导线及其制备方法 |
| US20190035715A1 (en) * | 2017-07-31 | 2019-01-31 | Innolux Corporation | Package device and manufacturing method thereof |
| US10420211B2 (en) * | 2017-08-09 | 2019-09-17 | Advanced Semiconductor Engineering, Inc. | Semiconductor package device |
| US10818584B2 (en) * | 2017-11-13 | 2020-10-27 | Dyi-chung Hu | Package substrate and package structure |
| US10522501B2 (en) * | 2017-11-17 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method of forming the same |
| KR102511543B1 (ko) * | 2018-03-09 | 2023-03-17 | 삼성디스플레이 주식회사 | 표시 장치 |
| JP7087618B2 (ja) * | 2018-04-17 | 2022-06-21 | 大日本印刷株式会社 | 受動素子 |
| CN108807290B (zh) * | 2018-06-15 | 2019-11-01 | 南通鸿图健康科技有限公司 | 一种半导体功率器件封装模块及其制造方法 |
| US10665523B2 (en) * | 2018-07-17 | 2020-05-26 | Advance Semiconductor Engineering, Inc. | Semiconductor substrate, semiconductor package, and method for forming the same |
| CN108663865A (zh) * | 2018-07-24 | 2018-10-16 | 武汉华星光电技术有限公司 | Tft阵列基板及其制造方法与柔性液晶显示面板 |
| JP7147517B2 (ja) * | 2018-11-30 | 2022-10-05 | 富士通オプティカルコンポーネンツ株式会社 | 光部品、及びこれを用いた光モジュール |
| CN109994438B (zh) * | 2019-03-29 | 2021-04-02 | 上海中航光电子有限公司 | 芯片封装结构及其封装方法 |
| US11721657B2 (en) | 2019-06-14 | 2023-08-08 | Stmicroelectronics Pte Ltd | Wafer level chip scale package having varying thicknesses |
| US11056453B2 (en) | 2019-06-18 | 2021-07-06 | Deca Technologies Usa, Inc. | Stackable fully molded semiconductor structure with vertical interconnects |
| CN112234030B (zh) * | 2019-07-15 | 2023-07-21 | 珠海格力电器股份有限公司 | 一种三相逆变功率芯片及其制备方法 |
| CN110544679B (zh) * | 2019-08-30 | 2021-05-18 | 颀中科技（苏州）有限公司 | 芯片重布线结构及其制备方法 |
| CN110373693A (zh) * | 2019-08-30 | 2019-10-25 | 上海戴丰科技有限公司 | 一种晶圆级封装滤波器电极的制备方法 |
| US11088141B2 (en) * | 2019-10-03 | 2021-08-10 | Nanya Technology Corporation | Semiconductor device and method for fabricating the same |
| KR102788881B1 (ko) | 2019-12-11 | 2025-03-31 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| US20210257290A1 (en) * | 2020-02-19 | 2021-08-19 | Nanya Technology Corporation | Semiconductor device with connecting structure and method for fabricating the same |
| CN111370375B (zh) * | 2020-03-23 | 2025-03-14 | 苏州晶方半导体科技股份有限公司 | 封装结构、半导体器件和封装方法 |
| JP7424157B2 (ja) * | 2020-03-25 | 2024-01-30 | Tdk株式会社 | 電子部品及びその製造方法 |
| TWI734545B (zh) * | 2020-07-03 | 2021-07-21 | 財團法人工業技術研究院 | 半導體封裝結構 |
| KR102836899B1 (ko) * | 2020-08-19 | 2025-07-23 | 삼성전자주식회사 | 반도체 패키지 |
| KR102859459B1 (ko) | 2020-09-02 | 2025-09-12 | 삼성전자주식회사 | 배선 구조체 및 이를 포함하는 반도체 패키지 |
| TWI780500B (zh) * | 2020-10-12 | 2022-10-11 | 龍華科技大學 | 感應加熱應用於重佈線路的方法 |
| US11670594B2 (en) | 2021-01-14 | 2023-06-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Redistribution layer features |
| TWI785566B (zh) * | 2021-04-19 | 2022-12-01 | 欣興電子股份有限公司 | 封裝結構及其製作方法 |
| US11710690B2 (en) | 2021-04-19 | 2023-07-25 | Unimicron Technology Corp. | Package structure and manufacturing method thereof |
| US11728248B2 (en) | 2021-07-01 | 2023-08-15 | Deca Technologies Usa, Inc. | Fully molded semiconductor structure with through silicon via (TSV) vertical interconnects |
| US12512405B2 (en) * | 2021-08-30 | 2025-12-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor package and method of manufacturing the same |
| US12469787B2 (en) | 2022-02-21 | 2025-11-11 | International Business Machines Corporation | Resist patterned redistribution wiring on copper polyimide via layer |
| US12482775B2 (en) * | 2022-08-08 | 2025-11-25 | Nanya Technology Corporation | Semiconductor structure |
Family Cites Families (138)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5421290A (en) * | 1977-07-19 | 1979-02-17 | Mitsubishi Electric Corp | Integrated circuit device and its manufacture |
| JP2717835B2 (ja) * | 1989-02-22 | 1998-02-25 | 富士通株式会社 | 半導体装置の製造方法 |
| US5226232A (en) | 1990-05-18 | 1993-07-13 | Hewlett-Packard Company | Method for forming a conductive pattern on an integrated circuit |
| JPH0496254A (ja) * | 1990-08-03 | 1992-03-27 | Fujitsu Ltd | 薄膜多層回路基板とその製造方法 |
| TW256013B (en) | 1994-03-18 | 1995-09-01 | Hitachi Seisakusyo Kk | Installation board |
| JP3361881B2 (ja) | 1994-04-28 | 2003-01-07 | 株式会社東芝 | 半導体装置とその製造方法 |
| US5615824A (en) | 1994-06-07 | 1997-04-01 | Tessera, Inc. | Soldering with resilient contacts |
| US6828668B2 (en) * | 1994-07-07 | 2004-12-07 | Tessera, Inc. | Flexible lead structures and methods of making same |
| IL110261A0 (en) | 1994-07-10 | 1994-10-21 | Schellcase Ltd | Packaged integrated circuit |
| US5542174A (en) | 1994-09-15 | 1996-08-06 | Intel Corporation | Method and apparatus for forming solder balls and solder columns |
| JPH08191104A (ja) * | 1995-01-11 | 1996-07-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JP3400164B2 (ja) | 1995-01-23 | 2003-04-28 | 三井金属鉱業株式会社 | 多層プリント配線板およびその製造方法 |
| US5801446A (en) | 1995-03-28 | 1998-09-01 | Tessera, Inc. | Microelectronic connections with solid core joining units |
| US5745984A (en) | 1995-07-10 | 1998-05-05 | Martin Marietta Corporation | Method for making an electronic module |
| JPH0945691A (ja) | 1995-07-27 | 1997-02-14 | Oki Electric Ind Co Ltd | チップ部品用ハンダバンプ及びその製造方法 |
| US5741741A (en) * | 1996-05-23 | 1998-04-21 | Vanguard International Semiconductor Corporation | Method for making planar metal interconnections and metal plugs on semiconductor substrates |
| US6020220A (en) * | 1996-07-09 | 2000-02-01 | Tessera, Inc. | Compliant semiconductor chip assemblies and methods of making same |
| US5883435A (en) | 1996-07-25 | 1999-03-16 | International Business Machines Corporation | Personalization structure for semiconductor devices |
| US5960316A (en) | 1997-03-31 | 1999-09-28 | Intel Corporation | Method to fabricate unlanded vias with a low dielectric constant material as an intraline dielectric |
| US6162661A (en) | 1997-05-30 | 2000-12-19 | Tessera, Inc. | Spacer plate solder ball placement fixture and methods therefor |
| US6144100A (en) | 1997-06-05 | 2000-11-07 | Texas Instruments Incorporated | Integrated circuit with bonding layer over active circuitry |
| US6013571A (en) | 1997-06-16 | 2000-01-11 | Motorola, Inc. | Microelectronic assembly including columnar interconnections and method for forming same |
| US6335222B1 (en) | 1997-09-18 | 2002-01-01 | Tessera, Inc. | Microelectronic packages with solder interconnections |
| US6064114A (en) * | 1997-12-01 | 2000-05-16 | Motorola, Inc. | Semiconductor device having a sub-chip-scale package structure and method for forming same |
| US6253992B1 (en) | 1998-03-18 | 2001-07-03 | Tessera, Inc. | Solder ball placement fixtures and methods |
| US6324754B1 (en) | 1998-03-25 | 2001-12-04 | Tessera, Inc. | Method for fabricating microelectronic assemblies |
| US6329605B1 (en) | 1998-03-26 | 2001-12-11 | Tessera, Inc. | Components with conductive solder mask layers |
| US6642136B1 (en) | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
| US6077726A (en) | 1998-07-30 | 2000-06-20 | Motorola, Inc. | Method and apparatus for stress relief in solder bump formation on a semiconductor device |
| US6284656B1 (en) | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| US6103552A (en) | 1998-08-10 | 2000-08-15 | Lin; Mou-Shiung | Wafer scale packaging scheme |
| JP3420076B2 (ja) | 1998-08-31 | 2003-06-23 | 新光電気工業株式会社 | フリップチップ実装基板の製造方法及びフリップチップ実装基板及びフリップチップ実装構造 |
| US6187680B1 (en) * | 1998-10-07 | 2001-02-13 | International Business Machines Corporation | Method/structure for creating aluminum wirebound pad on copper BEOL |
| JP2000164709A (ja) * | 1998-11-27 | 2000-06-16 | Sanyo Electric Co Ltd | チップサイズパッケージおよびその製造方法 |
| JP4462664B2 (ja) * | 1998-11-27 | 2010-05-12 | 三洋電機株式会社 | チップサイズパッケージ型の半導体装置 |
| JP2000164622A (ja) * | 1998-11-27 | 2000-06-16 | Sanyo Electric Co Ltd | チップサイズパッケージおよびその製造方法 |
| JP3408172B2 (ja) * | 1998-12-10 | 2003-05-19 | 三洋電機株式会社 | チップサイズパッケージ及びその製造方法 |
| JP3416545B2 (ja) * | 1998-12-10 | 2003-06-16 | 三洋電機株式会社 | チップサイズパッケージ及びその製造方法 |
| JP3389517B2 (ja) * | 1998-12-10 | 2003-03-24 | 三洋電機株式会社 | チップサイズパッケージ及びその製造方法 |
| US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
| US6383916B1 (en) | 1998-12-21 | 2002-05-07 | M. S. Lin | Top layers of metal for high performance IC's |
| US7381642B2 (en) | 2004-09-23 | 2008-06-03 | Megica Corporation | Top layers of metal for integrated circuits |
| US6479900B1 (en) * | 1998-12-22 | 2002-11-12 | Sanyo Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| TW444288B (en) | 1999-01-27 | 2001-07-01 | Shinko Electric Ind Co | Semiconductor wafer and semiconductor device provided with columnar electrodes and methods of producing the wafer and device |
| JP2000228423A (ja) * | 1999-02-05 | 2000-08-15 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP3465617B2 (ja) | 1999-02-15 | 2003-11-10 | カシオ計算機株式会社 | 半導体装置 |
| US6707159B1 (en) | 1999-02-18 | 2004-03-16 | Rohm Co., Ltd. | Semiconductor chip and production process therefor |
| US6326701B1 (en) * | 1999-02-24 | 2001-12-04 | Sanyo Electric Co., Ltd. | Chip size package and manufacturing method thereof |
| JP3677409B2 (ja) * | 1999-03-05 | 2005-08-03 | 京セラ株式会社 | 弾性表面波装置及びその製造方法 |
| US6651321B2 (en) | 1999-03-10 | 2003-11-25 | Tessera, Inc. | Microelectronic joining processes |
| US6495916B1 (en) | 1999-04-06 | 2002-12-17 | Oki Electric Industry Co., Ltd. | Resin-encapsulated semiconductor device |
| EP1050905B1 (en) | 1999-05-07 | 2017-06-21 | Shinko Electric Industries Co. Ltd. | Method of producing a semiconductor device with insulating layer |
| EP2086299A1 (en) | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US6387734B1 (en) * | 1999-06-11 | 2002-05-14 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device and production method for semiconductor package |
| CN100381027C (zh) | 1999-09-02 | 2008-04-09 | 伊比登株式会社 | 印刷布线板及其制造方法 |
| JP2001110828A (ja) * | 1999-10-13 | 2001-04-20 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3455762B2 (ja) | 1999-11-11 | 2003-10-14 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| US6154366A (en) | 1999-11-23 | 2000-11-28 | Intel Corporation | Structures and processes for fabricating moisture resistant chip-on-flex packages |
| JP3287346B2 (ja) | 1999-11-29 | 2002-06-04 | カシオ計算機株式会社 | 半導体装置 |
| JP2001168126A (ja) * | 1999-12-06 | 2001-06-22 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US6303486B1 (en) * | 2000-01-28 | 2001-10-16 | Advanced Micro Devices, Inc. | Method of fabricating copper-based semiconductor devices using a sacrificial dielectric layer and an unconstrained copper anneal |
| EP1990832A3 (en) | 2000-02-25 | 2010-09-29 | Ibiden Co., Ltd. | Multilayer printed circuit board and multilayer printed circuit board manufacturing method |
| JP2001244372A (ja) * | 2000-03-01 | 2001-09-07 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US6380060B1 (en) | 2000-03-08 | 2002-04-30 | Tessera, Inc. | Off-center solder ball attach and methods therefor |
| US6387793B1 (en) * | 2000-03-09 | 2002-05-14 | Hrl Laboratories, Llc | Method for manufacturing precision electroplated solder bumps |
| JP3772066B2 (ja) | 2000-03-09 | 2006-05-10 | 沖電気工業株式会社 | 半導体装置 |
| JP3548082B2 (ja) * | 2000-03-30 | 2004-07-28 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| JP3968554B2 (ja) | 2000-05-01 | 2007-08-29 | セイコーエプソン株式会社 | バンプの形成方法及び半導体装置の製造方法 |
| JP4480108B2 (ja) * | 2000-06-02 | 2010-06-16 | 大日本印刷株式会社 | 半導体装置の作製方法 |
| US6580170B2 (en) | 2000-06-22 | 2003-06-17 | Texas Instruments Incorporated | Semiconductor device protective overcoat with enhanced adhesion to polymeric materials |
| US6683380B2 (en) * | 2000-07-07 | 2004-01-27 | Texas Instruments Incorporated | Integrated circuit with bonding layer over active circuitry |
| JP3440070B2 (ja) | 2000-07-13 | 2003-08-25 | 沖電気工業株式会社 | ウェハー及びウェハーの製造方法 |
| US6678952B2 (en) | 2000-08-03 | 2004-01-20 | Tessera, Inc. | Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof |
| US6847066B2 (en) | 2000-08-11 | 2005-01-25 | Oki Electric Industry Co., Ltd. | Semiconductor device |
| JP4394266B2 (ja) * | 2000-09-18 | 2010-01-06 | カシオ計算機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2002198374A (ja) | 2000-10-16 | 2002-07-12 | Sharp Corp | 半導体装置およびその製造方法 |
| EP1207555A1 (en) * | 2000-11-16 | 2002-05-22 | Texas Instruments Incorporated | Flip-chip on film assembly for ball grid array packages |
| JP2002158312A (ja) * | 2000-11-17 | 2002-05-31 | Oki Electric Ind Co Ltd | ３次元実装用半導体パッケージ、その製造方法、および半導体装置 |
| JP4068801B2 (ja) * | 2000-11-30 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体装置 |
| US20020070443A1 (en) | 2000-12-08 | 2002-06-13 | Xiao-Chun Mu | Microelectronic package having an integrated heat sink and build-up layers |
| SG99877A1 (en) * | 2001-01-04 | 2003-11-27 | Inst Materials Research & Eng | Forming an electrical contact on an electronic component |
| US6291268B1 (en) * | 2001-01-08 | 2001-09-18 | Thin Film Module, Inc. | Low cost method of testing a cavity-up BGA substrate |
| US6426281B1 (en) | 2001-01-16 | 2002-07-30 | Taiwan Semiconductor Manufacturing Company | Method to form bump in bumping technology |
| US6818545B2 (en) | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| JP3939504B2 (ja) * | 2001-04-17 | 2007-07-04 | カシオ計算機株式会社 | 半導体装置並びにその製造方法および実装構造 |
| JP3850260B2 (ja) * | 2001-04-27 | 2006-11-29 | イビデン株式会社 | 半導体チップの製造方法 |
| JP2002343861A (ja) * | 2001-05-21 | 2002-11-29 | Mitsubishi Electric Corp | 半導体集積回路およびその製造方法 |
| JP4092890B2 (ja) * | 2001-05-31 | 2008-05-28 | 株式会社日立製作所 | マルチチップモジュール |
| US6547124B2 (en) * | 2001-06-14 | 2003-04-15 | Bae Systems Information And Electronic Systems Integration Inc. | Method for forming a micro column grid array (CGA) |
| US20030006062A1 (en) | 2001-07-06 | 2003-01-09 | Stone William M. | Interconnect system and method of fabrication |
| JP2003078006A (ja) * | 2001-09-04 | 2003-03-14 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
| US6853076B2 (en) | 2001-09-21 | 2005-02-08 | Intel Corporation | Copper-containing C4 ball-limiting metallurgy stack for enhanced reliability of packaged structures and method of making same |
| US6762122B2 (en) | 2001-09-27 | 2004-07-13 | Unitivie International Limited | Methods of forming metallurgy structures for wire and solder bonding |
| US6864565B1 (en) * | 2001-12-06 | 2005-03-08 | Altera Corporation | Post-passivation thick metal pre-routing for flip chip packaging |
| US6798073B2 (en) * | 2001-12-13 | 2004-09-28 | Megic Corporation | Chip structure and process for forming the same |
| US6673698B1 (en) * | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
| TW503496B (en) | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
| TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| US6511916B1 (en) * | 2002-01-07 | 2003-01-28 | United Microelectronics Corp. | Method for removing the photoresist layer in the damascene process |
| JP3775499B2 (ja) * | 2002-01-08 | 2006-05-17 | 株式会社リコー | 半導体装置及びその製造方法、並びにｄｃ−ｄｃコンバータ |
| US6709897B2 (en) | 2002-01-15 | 2004-03-23 | Unimicron Technology Corp. | Method of forming IC package having upward-facing chip cavity |
| US6864118B2 (en) * | 2002-01-28 | 2005-03-08 | Hewlett-Packard Development Company, L.P. | Electronic devices containing organic semiconductor materials |
| TW577160B (en) * | 2002-02-04 | 2004-02-21 | Casio Computer Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2003243394A (ja) * | 2002-02-19 | 2003-08-29 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| US6921979B2 (en) * | 2002-03-13 | 2005-07-26 | Freescale Semiconductor, Inc. | Semiconductor device having a bond pad and method therefor |
| US6740577B2 (en) | 2002-05-21 | 2004-05-25 | St Assembly Test Services Pte Ltd | Method of forming a small pitch torch bump for mounting high-performance flip-flop devices |
| US20030218246A1 (en) | 2002-05-22 | 2003-11-27 | Hirofumi Abe | Semiconductor device passing large electric current |
| US6770971B2 (en) | 2002-06-14 | 2004-08-03 | Casio Computer Co., Ltd. | Semiconductor device and method of fabricating the same |
| US20040007779A1 (en) * | 2002-07-15 | 2004-01-15 | Diane Arbuthnot | Wafer-level method for fine-pitch, high aspect ratio chip interconnect |
| JP3918681B2 (ja) * | 2002-08-09 | 2007-05-23 | カシオ計算機株式会社 | 半導体装置 |
| JP3580803B2 (ja) | 2002-08-09 | 2004-10-27 | 沖電気工業株式会社 | 半導体装置 |
| JP4100227B2 (ja) * | 2002-09-06 | 2008-06-11 | 日立電線株式会社 | 半導体装置及び配線板 |
| JP2004140037A (ja) | 2002-10-15 | 2004-05-13 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| US7285867B2 (en) * | 2002-11-08 | 2007-10-23 | Casio Computer Co., Ltd. | Wiring structure on semiconductor substrate and method of fabricating the same |
| JP4170735B2 (ja) * | 2002-11-13 | 2008-10-22 | 信越化学工業株式会社 | ゼオライトゾルとその製造方法、多孔質膜形成用組成物、多孔質膜とその製造方法、層間絶縁膜及び半導体装置 |
| US20050176233A1 (en) * | 2002-11-15 | 2005-08-11 | Rajeev Joshi | Wafer-level chip scale package and method for fabricating and using the same |
| JP3808030B2 (ja) | 2002-11-28 | 2006-08-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2004273591A (ja) * | 2003-03-06 | 2004-09-30 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP4434606B2 (ja) * | 2003-03-27 | 2010-03-17 | 株式会社東芝 | 半導体装置、半導体装置の製造方法 |
| US6924551B2 (en) * | 2003-05-28 | 2005-08-02 | Intel Corporation | Through silicon via, folded flex microelectronic package |
| JP3721175B2 (ja) * | 2003-06-03 | 2005-11-30 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| JP3983205B2 (ja) * | 2003-07-08 | 2007-09-26 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US7158425B2 (en) | 2003-07-28 | 2007-01-02 | Mosaic Systems, Inc. | System and method for providing a redundant memory array in a semiconductor memory integrated circuit |
| JP4623949B2 (ja) * | 2003-09-08 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| WO2005024912A2 (en) * | 2003-09-09 | 2005-03-17 | Intel Corporation | Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow |
| JP4012496B2 (ja) * | 2003-09-19 | 2007-11-21 | カシオ計算機株式会社 | 半導体装置 |
| JP4442181B2 (ja) * | 2003-10-07 | 2010-03-31 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
| JP2005129862A (ja) * | 2003-10-27 | 2005-05-19 | Fujikura Ltd | 半導体パッケージの製造方法、半導体パッケージ |
| JP4340517B2 (ja) * | 2003-10-30 | 2009-10-07 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP4232613B2 (ja) * | 2003-11-20 | 2009-03-04 | カシオ計算機株式会社 | 半導体装置の製造方法 |
| JP3929966B2 (ja) * | 2003-11-25 | 2007-06-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| EP1536469A1 (en) | 2003-11-28 | 2005-06-01 | EM Microelectronic-Marin SA | Semiconductor device with connecting bumps |
| CN1560911B (zh) * | 2004-02-23 | 2010-05-12 | 威盛电子股份有限公司 | 电路载板的制造方法 |
| KR100619367B1 (ko) | 2004-08-26 | 2006-09-08 | 삼성전기주식회사 | 고유전율을 갖는 커패시터를 내장한 인쇄회로기판 및 그제조 방법 |
| US7196014B2 (en) * | 2004-11-08 | 2007-03-27 | International Business Machines Corporation | System and method for plasma induced modification and improvement of critical dimension uniformity |
| JP2006179570A (ja) * | 2004-12-21 | 2006-07-06 | Renesas Technology Corp | 半導体装置の製造方法 |
| US7468545B2 (en) * | 2005-05-06 | 2008-12-23 | Megica Corporation | Post passivation structure for a semiconductor device and packaging process for same |
| US8836146B2 (en) * | 2006-03-02 | 2014-09-16 | Qualcomm Incorporated | Chip package and method for fabricating the same |
-
2006
- 2006-05-08 US US11/430,513 patent/US7468545B2/en active Active
- 2006-06-23 CN CNB2006100901215A patent/CN100573846C/zh active Active
- 2006-06-23 EP EP06013044A patent/EP1737038B1/en active Active
- 2006-06-23 EP EP11003815.5A patent/EP2421036B1/en active Active
- 2006-06-23 JP JP2006173769A patent/JP2007005808A/ja not_active Withdrawn
- 2006-06-23 EP EP06012984A patent/EP1737037B1/en active Active
- 2006-06-23 CN CN2010105080771A patent/CN102054788B/zh active Active
- 2006-06-23 CN CNB2006100901200A patent/CN100511639C/zh active Active
- 2006-06-23 TW TW097146146A patent/TWI398903B/zh not_active IP Right Cessation
- 2006-06-23 TW TW095122893A patent/TWI336098B/zh active
- 2006-06-23 JP JP2006173778A patent/JP5435524B2/ja active Active
- 2006-06-23 CN CN200610090122XA patent/CN1885532B/zh active Active
- 2006-06-23 TW TW095122894A patent/TWI371059B/zh active
- 2006-06-23 SG SG201003764-6A patent/SG162733A1/en unknown
- 2006-06-23 SG SG200604348A patent/SG128640A1/en unknown
- 2006-06-23 JP JP2006173775A patent/JP2007005809A/ja not_active Withdrawn
-
2008
- 2008-11-04 US US12/264,271 patent/US8558383B2/en not_active Expired - Fee Related
-
2013
- 2013-07-05 JP JP2013141588A patent/JP5908437B2/ja active Active
-
2014
- 2014-01-17 JP JP2014007143A patent/JP2014103411A/ja not_active Withdrawn
-
2016
- 2016-06-15 JP JP2016119070A patent/JP6700111B2/ja active Active
-
2018
- 2018-11-02 JP JP2018207349A patent/JP2019047129A/ja active Pending
-
2021
- 2021-11-26 JP JP2021191889A patent/JP7731267B2/ja active Active
-
2023
- 2023-02-15 JP JP2023021229A patent/JP2023057129A/ja active Pending
Also Published As
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6700111B2 (ja) | 線路デバイスの製造方法 | |
| US8884433B2 (en) | Circuitry component and method for forming the same | |
| US20220359371A1 (en) | Plurality of Different Size Metal Layers for a Pad Structure | |
| CN1901161B (zh) | 连续电镀制作线路组件的方法及线路组件结构 | |
| CN103545249B (zh) | 形成后钝化互连件的方法 | |
| US9087754B2 (en) | Structures and methods for improving solder bump connections in semiconductor devices | |
| US20120098121A1 (en) | Conductive feature for semiconductor substrate and method of manufacture | |
| CN102832188B (zh) | 具有厚聚合物层的焊球保护结构 | |
| US20250079360A1 (en) | Semiconductor structure and method for forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20180717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200430 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6700111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |