JP6996331B2 - 半導体集積回路の製造方法 - Google Patents

半導体集積回路の製造方法 Download PDF

Info

Publication number
JP6996331B2
JP6996331B2 JP2018025504A JP2018025504A JP6996331B2 JP 6996331 B2 JP6996331 B2 JP 6996331B2 JP 2018025504 A JP2018025504 A JP 2018025504A JP 2018025504 A JP2018025504 A JP 2018025504A JP 6996331 B2 JP6996331 B2 JP 6996331B2
Authority
JP
Japan
Prior art keywords
well region
region
type
impurity concentration
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018025504A
Other languages
English (en)
Other versions
JP2019145537A (ja
Inventor
善昭 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018025504A priority Critical patent/JP6996331B2/ja
Priority to US16/214,844 priority patent/US11164797B2/en
Priority to CN201811520873.XA priority patent/CN110164822B/zh
Publication of JP2019145537A publication Critical patent/JP2019145537A/ja
Application granted granted Critical
Publication of JP6996331B2 publication Critical patent/JP6996331B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0179—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0188—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H10P30/212—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/22—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00—Thyristors
    • H10D18/60—Gate-turn-off devices 
    • H10D18/65—Gate-turn-off devices  with turn-off by field effect 
    • H10D18/655—Gate-turn-off devices  with turn-off by field effect  produced by insulated gate structures

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体集積回路の製造方法に係り、特に電力用の半導体集積回路（パワーＩＣ）の製造方法に関する。
車載用等のハイサイド型パワーＩＣの構造例として、同一のｎ型基板上に出力段用の縦型ｎチャネルＭＯＳＦＥＴと、制御回路用の横型ＭＯＳＦＥＴが作り込まれたモノリシックな集積構造（モノリシックＩＣ）が知られている。ｎ型基板の裏面側は縦型ＭＯＳＦＥＴのドレイン端子であり、バッテリが接続される電源電圧端子（ＶＣＣ端子）に接続される。ｎ型基板を電源電圧に固定すると、フローティング電位で使用可能な回路用の横型ｐチャネルＭＯＳＦＥＴを形成するためには、ｎ型基板の上部にｐ型ウェル領域、ｎ型ウェル領域、ｐ＋型領域の３重拡散構造（多層接合構造）を形成する必要がある。
車載用等の場合では、ハイサイド型パワーＩＣのＶＣＣ端子には、一般に５０Ｖ～６０Ｖ程度以上の耐圧が要求される。ｎ型基板とｐ型ウェル領域の間に高電圧が印加された場合、ｎ型基板、ｐ型ウェル領域、ｎ型ウェル領域で構成されるｎ－ｐ－ｎ多層接合構造においてパンチスルーの発生を防止する必要がある。また、横型ｐチャネルＭＯＳＦＥＴを回路で使用する場合、ｎ型ウェル領域とｐ型ウェル領域の間に１０Ｖ～３０Ｖ程度の電圧が印加される。このため、ｐ＋型領域、ｎ型ウェル領域、ｐ型ウェル領域で構成されるｐ－ｎ－ｐ多層接合構造におけるパンチスルーの発生も防止する必要がある。
しかしながら、ｐ型ウェル領域及びｎ型ウェル領域を一般的なイオン注入工程及び熱拡散工程によりそれぞれ形成する場合、ｎ－ｐ－ｎ多層接合構造のパンチスルー耐圧とｐ－ｎ－ｐ多層接合構造のパンチスルー耐圧は互いにトレードオフの関係にあり、プロセスがばらついた際の要求仕様に対する耐圧特性マージンを確保し難いという課題がある。
特許文献１には、半導体基板内に拡散層を形成後、拡散層上に熱酸化膜を形成し、半導体基板表面近傍の余剰の不純物を吸い出すことが記載されている。特許文献２には、ｐ型不純物イオン及びｎ型不純物イオンを２重注入した領域に熱酸化膜を成長させ、ｐ型不純物の酸化膜への吸い出しとｎ型不純物のシリコン表面への蓄積を行って基板表面近傍にｎ型領域を形成することが記載されている。特許文献３には、フィールド絶縁膜を形成後に低濃度ドレイン領域形成のイオン注入を行うことにより、フィールド絶縁膜形成に伴う不純物の吸い出しを防止することが記載されている。特許文献４には、バイポーラトランジスタのベース領域表面にシリサイド膜を形成し、ボロン吸い出し効果によってベース領域の表面不純物濃度を減少させることが記載されている。特許文献５には、第１の処理温度の熱酸化によりゲート酸化膜を形成後、第１の処理温度よりも高い第２の処理温度の熱処理により、ゲート酸化膜の形成過程でパイルアップされた燐（Ｐ）及び吸い出されたボロン（Ｂ）を再分布させることが記載されている。これら特許文献１～５では、上記課題は考慮されていない。
特開昭４９－２４６７６号公報 特開昭５３－１０２８２号公報 特開２００６－２５３３３４号公報 特開平６－２１０７２号公報 特許第５５１５８２１号公報
上記課題に鑑み、本発明は、互いに反対導電型となる複数の多層接合構造が含まれる半導体集積回路において、互いにトレードオフの関係にある反対導電型の多層接合構造のパンチスルー耐圧を改善することができ、プロセスバラツキに対する耐圧特性マージンを確保し易くなる半導体集積回路の製造方法を提供することを目的とする。
本発明の一態様は、（ａ）第１導電型の支持層の上部に第２導電型の第１ウェル領域を形成する工程と、（ｂ）第１ウェル領域上に熱酸化法により酸化膜を形成して、第１ウェル領域の上面側の第２導電型の不純物濃度を選択的に低下させる工程と、（ｃ）酸化膜を除去する工程と、（ｄ）第１ウェル領域の上部に第１導電型の第２ウェル領域を形成する工程と、（ｅ）第２ウェル領域上に第２導電型の主電極領域を有する半導体素子を集積化する工程とを含む半導体集積回路の製造方法であることを要旨とする。
本発明の他の態様は、（ａ）第１導電型の支持層の上部に第２導電型の第１ウェル領域を形成する工程と、（ｂ）第１ウェル領域の上部に第１導電型の第２ウェル領域を形成する工程と、（ｃ）第２ウェル領域上に熱酸化法により酸化膜を形成して、第２ウェル領域の上面側の第２導電型の不純物濃度を選択的に低下させる工程と、（ｄ）酸化膜を除去する工程と、（ｅ）第２ウェル領域上に第２導電型の主電極領域を有する半導体素子を集積化する工程とを含む半導体集積回路の製造方法であることを要旨とする。
本発明によれば、互いに反対導電型となる複数の多層接合構造が含まれる半導体集積回路において、互いにトレードオフの関係にある多層接合構造のパンチスルー耐圧を改善することができ、プロセスバラツキに対する耐圧特性マージンを確保し易くなる半導体集積回路の製造方法を提供することができる。
本発明の実施形態に係る半導体集積回路の一例を示す要部断面図である。 本発明の実施形態に係る半導体集積回路の一例を示す等価回路図である。 比較例に係る半導体集積回路の表面から深さ方向の不純物濃度分布を示すグラフである。 本発明の実施形態に係る半導体集積回路の表面から深さ方向の不純物濃度分布を示すグラフである。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す工程断面図である。 図５Ａに対応する不純物濃度分布を示すグラフである。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図５Ａに引き続く工程断面図である。 図６Ａに対応する不純物濃度分布を示すグラフである。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図６Ａに引き続く工程断面図である。 図７Ａに対応する不純物濃度分布を示すグラフである。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図７Ａに引き続く工程断面図である。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図８に引き続く工程断面図である。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図９に引き続く工程断面図である。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図１０に引き続く工程断面図である。 図１１Ａに対応する不純物濃度分布を示すグラフである。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図１１Ａに引き続く工程断面図である。 図１２Ａに対応する不純物濃度分布を示すグラフである。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図１２Ａに引き続く工程断面図である。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図１３に引き続く工程断面図である。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図１４に引き続く工程断面図である。 本発明の実施形態に係る半導体集積回路の製造方法の一例を示す図１５に引き続く工程断面図である。 本発明の実施形態の変形例に係る半導体集積回路の製造方法の一例を示す工程断面図である。 図１７Ａに対応する不純物濃度分布を示すグラフである。
以下において、図面を参照して本発明の実施形態を説明する。以下の説明で参照する図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
本発明の実施形態では、半導体集積回路に種々の半導体素子がモノリシックに集積化される。本発明の実施形態において、これらの集積化される半導体素子の「第１主電極領域」とは、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）においてソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。集積化される半導体素子が絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）においてはエミッタ領域又はコレクタ領域のいずれか一方となる半導体領域を意味する。また、集積化される半導体素子が静電誘導サイリスタ（ＳＩサイリスタ）やゲートターンオフサイリスタ（ＧＴＯ）においてはアノード領域又はカソード領域のいずれか一方となる半導体領域を意味する。「第２主電極領域」とは、集積化される半導体素子がＦＥＴやＳＩＴであれば、上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方となる半導体領域を意味する。ＩＧＢＴにおいては上記第１主電極領域とはならないエミッタ領域又はコレクタ領域のいずれか一方となる領域を意味する。ＳＩサイリスタやＧＴＯにおいては上記第１主電極領域とはならないアノード領域又はカソード領域のいずれか一方となる領域を意味する。このように、集積化される半導体素子の「第１主電極領域」がソース領域であれば、「第２主電極領域」はドレイン領域を意味する。「第１主電極領域」がエミッタ領域であれば、「第２主電極領域」はコレクタ領域を意味する。「第１主電極領域」がアノード領域であれば、「第２主電極領域」はカソード領域を意味する。ＭＩＳＦＥＴ等で対称構造の半導体素子となる場合は、バイアス関係を交換すれば「第１主電極領域」の機能と「第２主電極領域」の機能を交換可能な場合もある。更に、本明細書において単に「主電極領域」と記載する場合は、第１主電極領域又は第２主電極領域のいずれか一方を包括的に意味する。
また、以下の説明における上下等の方向の定義は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。例えば、対象を９０°回転して観察すれば上下は左右に変換して読まれ、１８０°回転して観察すれば上下は反転して読まれることは勿論である。
また、以下の説明では、第１導電型がｎ型、第２導電型がｐ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｐ型、第２導電型をｎ型としても構わない。また、「ｎ」や「ｐ」に付す「＋」や「－」は、「＋」及び「－」が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。但し、図面の表現において、同じ「ｎ」と「ｎ」とが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
＜半導体集積回路＞
本発明の実施形態に係る半導体集積回路の一例として、車載用に好適な仕様となるハイサイド型パワーＩＣを説明する。本発明の実施形態に係る半導体集積回路は、図１に示すように、同一の半導体チップに、パワー半導体素子を有する出力段部２００と、制御回路用の半導体素子、回路素子及び保護素子等を有する回路部１００とを備えるモノリシックなパワーＩＣである。図１では、出力段部２００に出力段用の縦型パワー半導体素子が集積化された構造を例示している。
以下の説明では、半導体チップを構成する半導体基体（１１，１２）が、シリコン（Ｓｉ）からなる半導体材料を母材とする場合を例示的に説明するが、母材はＳｉに限定されない。また、図１では、半導体基体（１１，１２）が、第１導電型で高不純物濃度（ｎ＋型）の半導体基板（Ｓｉウェハ）からなる裏面コンタクト層１１上に、裏面コンタクト層１１よりも低不純物濃度（ｎ－型）の支持層１２がエピタキシャル成長された構造を例示する。なお、支持層１２となるｎ－型の半導体基板（Ｓｉウェハ）の裏面に、ｎ＋型の拡散層からなる裏面コンタクト層１１をイオン注入や熱拡散で形成することで半導体基体（１１，１２）を構成してもよい。
半導体基板を裏面コンタクト層１１とする場合、裏面コンタクト層１１の不純物濃度は例えば２×１０１８ｃｍ－３～１×１０１９ｃｍ－３程度であれば市場で容易に入手できる。この場合、支持層１２の不純物濃度は例えば１×１０１４ｃｍ－３～１×１０１６ｃｍ－３程度に選択でき、ここでは例えば１×１０１５ｃｍ－３～１×１０１６ｃｍ－３程度である。ｎ－型の半導体基板からなる支持層１２の裏面に、ｎ＋型の拡散層で裏面コンタクト層１１を形成する場合は、裏面コンタクト層１１の不純物濃度を５×１０１８ｃｍ－３～１×１０２１ｃｍ－３程度とすることが可能である。なお、裏面コンタクト層１１の不純物濃度は一定でなくてもよく、裏面コンタクト層１１に接続される裏面電極（図示省略）との界面で１×１０２１ｃｍ－３程度まで高不純物濃度となるようなプロファイルでも構わない。例えば支持層１２側の５×１０１８ｃｍ－３～２×１０１９ｃｍ－３程度の層と、裏面電極側の３×１０１９ｃｍ－３～１×１０２１ｃｍ－３程度の層との複合構造でも構わない。
図１の右側に示す出力段部２００には、トレンチゲート型の縦型ｎチャネルＭＯＳＦＥＴ（以下、「縦型素子」という。）２０１がパワー半導体素子として設けられている。縦型素子２０１は、裏面コンタクト層１１をドレイン領域として機能させ、支持層１２をドリフト層として機能させる。裏面コンタクト層１１の裏面側にはドレイン電極となる裏面電極（図示省略）が配置されており、裏面コンタクト層１１の裏面が電源電圧端子ＶＣＣに接続されている。
出力段部２００において、支持層１２の上部には第２導電型（ｐ型）のウェル領域１３がベース領域（ボディ領域）として設けられている。ウェル領域１３の上部には、支持層１２よりも高不純物濃度のｎ＋型のソース領域１４ａ，１４ｂが選択的に設けられている。更に、ウェル領域１３の上部には、ソース領域１４ａ，１４ｂにそれぞれ接するようにｐ＋型のベースコンタクト領域１５ａ，１５ｂが選択的に設けられている。ベースコンタクト領域１５ａ，１５ｂ及びソース領域１４ａ，１４ｂ上にはソース電極配線（図示省略）が配置されており、ベースコンタクト領域１５ａ，１５ｂ及びソース領域１４ａ，１４ｂが出力端子ＯＵＴに接続されている。
支持層１２の上面からソース領域１４ａ，１４ｂ及びウェル領域１３を貫通するトレンチ１６が設けられている。トレンチ１６内には、ゲート絶縁膜１７を介してゲート電極１８が埋め込まれ、縦型の制御電極構造（１７，１８）を構成している。ゲート電極１８は、ゲート絶縁膜１７を介して、ウェル領域１３のゲート絶縁膜１７に接するトレンチ側面側のポテンシャルを静電的に制御することにより、ベース領域（ボディ領域）となるウェル領域１３のトレンチ側面側に反転チャネルを形成する。図１の断面上では、ゲート電極１８上などに燐及びホウ素を添加したシリコン酸化膜（ＢＰＳＧ膜）等からなる層間絶縁膜１９が配置された構造を例示する。
一方、図１の左側に示す回路部１００には、横型ｐチャネルＭＯＳＦＥＴ（以下、「第１横型素子」という。）１０１及び横型ｎチャネルＭＯＳＦＥＴ（以下、「第２横型素子」という。）１０２が制御回路用の半導体素子として設けられている。第１横型素子１０１及び第２横型素子１０２により相補型ＭＯＳ（ＣＭＯＳ）が制御回路の一部として集積化される。
第１横型素子１０１は、支持層１２の上部に設けられた第２導電型（ｐ型）の第１ウェル領域２１と、第１ウェル領域２１の内側且つ上部に設けられ、支持層１２よりも高不純物濃度の第１導電型（ｎ型）の第２ウェル領域２２とを備える。第１ウェル領域２１の不純物濃度は例えば１×１０１６ｃｍ－３～１×１０１７ｃｍ－３程度であり、第２ウェル領域２２の不純物濃度は例えば１×１０１６ｃｍ－３～１×１０１７ｃｍ－３程度である。第２ウェル領域２２の上部には、第１ウェル領域２１よりも高不純物濃度の第２導電型（ｐ＋型）の第１主電極領域（ソース領域）２３及び第２主電極領域（ドレイン領域）２４が互いに離間して選択的に設けられている。
即ち、第１横型素子１０１は、支持層１２の上部にｐ型の第１ウェル領域２１と、ｎ型の第２ウェル領域２２と、ｐ＋型のソース領域２３及びドレイン領域２４との３重拡散構造でｐ－ｎ－ｐ多層接合構造を構成している。ｐ－ｎ－ｐ多層接合構造により、第１横型素子１０１のバックゲート領域である第２ウェル領域２２は、支持層１２から電気的に絶縁分離されてフローティング電位で使用される。
第２ウェル領域２２上には横型の制御電極構造（２５，２６）が配置されている。制御電極構造（２５，２６）は、ソース領域２３とドレイン領域２４の間の第２ウェル領域２２上に設けられたゲート絶縁膜２５と、ゲート絶縁膜２５上に配置された制御電極（ゲート電極）２６を備える。ゲート電極２６は、ゲート絶縁膜２５を介して、第２ウェル領域２２の表面ポテンシャルを静電的に制御することにより、第２ウェル領域２２の表層に反転チャネルを形成する。
ゲート絶縁膜２５としては、例えばＳｉＯ２膜等が使用可能であるが、ＳｉＯ２膜の他にもシリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ３Ｎ４）膜、アルミニウム酸化物（Ａｌ２Ｏ３）膜も使用可能である。或いは、マグネシウム酸化物（ＭｇＯ）膜、イットリウム酸化物（Ｙ２Ｏ３）膜、ハフニウム酸化物（ＨｆＯ２）膜、ジルコニウム酸化物（ＺｒＯ２）膜、タンタル酸化物（Ｔａ２Ｏ５）膜、ビスマス酸化物（Ｂｉ２Ｏ３）膜でもよい。更にはこれらの単層膜内のいくつかを選択し、複数を積層した複合膜等も使用可能である。
ゲート電極２６の材料としては、例えば高濃度のｎ型不純物が導入されたポリシリコンが使用可能であるが、ポリシリコンの他にもタングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）等の高融点金属、又は高融点金属とポリシリコンとのシリサイドが使用可能である。更にゲート電極２６の材料はポリシリコンと高融点金属のシリサイドとの複合膜であるポリサイドでもよい。ソース領域２３上には、Ａｌ等の金属材料からなる第１主電極配線（ソース電極配線）が配置されている。ドレイン領域２４上には、Ａｌ等の金属材料からなる第２主電極配線（ドレイン電極配線）が配置されている。
第２横型素子１０２は、第１ウェル領域２１の上部に第１横型素子１０１から分離して設けられる。第１ウェル領域２１の上部には、支持層１２よりも高不純物濃度のｎ＋型の第１主電極領域（ソース領域）２７及び第２主電極領域（ドレイン領域）２８が互いに離間して選択的に設けられている。第１ウェル領域２１上には横型の制御電極構造（２５，２９）が配置されている。制御電極構造（２５，２９）は、ソース領域２７とドレイン領域２８の間の第１ウェル領域２１上に設けられたゲート絶縁膜２５と、ゲート絶縁膜２５上に配置された制御電極（ゲート電極）２９を備える。ゲート電極２９は、ゲート絶縁膜２５を介して、第１ウェル領域２１の表面ポテンシャルを静電的に制御することにより、第１ウェル領域２１の表層に反転チャネルを形成する。また、回路部１００側の支持層１２の上面には、フィールド酸化膜３０が選択的に設けられている。
図２に、本発明の実施形態に係る半導体集積回路の等価回路図を示す。図２からも、本発明の実施形態に係る半導体集積回路は、回路部１００及び出力段部２００を備えることが理解できる。図１に示した第１横型素子１０１及び第２横型素子１０２は、図２に示した回路部１００に含まれるＭＯＳトランジスタＴ１，Ｔ２に対応する。ＭＯＳトランジスタＴ１，Ｔ２は、例えば出力段部２００を駆動する駆動回路の一部に相当する。図１に示した縦型素子２０１は、図２に示した出力段部２００のＭＯＳトランジスタＴ０に対応する。ＭＯＳトランジスタＴ０には還流ダイオードＤ１が接続されている。ＭＯＳトランジスタＴ０のソース端子が出力端子ＯＵＴに接続され、ＭＯＳトランジスタＴ０のドレイン端子が電源電圧端子ＶＣＣに接続されている。
車載用の仕様では、電源電圧端子ＶＣＣには５０Ｖ～６０Ｖ程度以上の耐圧が要求されるのが一般的である。図１に示した第１横型素子１０１において、支持層１２と第２ウェル領域２２の間に高電圧が印加された場合、ｎ型の支持層１２、ｐ型の第１ウェル領域２１、ｎ型の第２ウェル領域２２で構成されるｎ－ｐ－ｎ多層接合構造におけるパンチスルー（図１に矢印Ａ１で図示）の発生を防止する必要がある。
ｐ＋型のソース領域２３、ｎ型の第２ウェル領域２２、ｐ型の第１ウェル領域２１とでｐ－ｎ－ｐのソース側多層接合構造が構成されている。同様に、ｐ＋型のドレイン領域２４、ｎ型の第２ウェル領域２２、ｐ型の第１ウェル領域２１とでｐ－ｎ－ｐのドレイン側多層接合構造が構成されている。第１横型素子１０１を車載用の仕様の制御回路で使用する際に、第２ウェル領域２２と第１ウェル領域２１の間に１０Ｖ～３０Ｖ程度の電圧が印加される。このため、上述したソース側多層接合構造とドレイン側多層接合構造のそれぞれにおけるパンチスルー（図１ではドレイン側多層接合構造に矢印Ａ２で図示）の発生を防止する必要がある。
図３に、図１のＡ－Ａ線に沿ったソース領域２３、第２ウェル領域２２、第１ウェル領域２１及び支持層１２を切る深さ方向に対応する、比較例に係る半導体集積回路の不純物濃度分布（拡散プロファイル）を示す。図３の比較例に係る半導体集積回路の不純物濃度分布では、第１横型素子１０１の第１ウェル領域２１及び第２ウェル領域２２を一般的なイオン注入工程及び熱拡散工程で形成している。なお、図１のＡ－Ａ線はソース領域２３を切るｐ－ｎ－ｐ多層接合構造の深さ方向に対応するが、ドレイン領域２４を切るｐ－ｎ－ｐ多層接合構造の深さ方向に沿った不純物濃度分布も同等となる。図３中には、支持層１２のｎ型ドーパントの不純物濃度、第１ウェル領域２１のｐ型ドーパントの不純物濃度、第２ウェル領域２２のｎ型ドーパントの不純物濃度、ソース領域２３のｐ型ドーパントの不純物濃度を示す。第１ウェル領域２１のｐ型ドーパントの不純物濃度は、第１ウェル領域２１の上面側で表面濃度（ピーク濃度）ｄ１となる。
ｎ型の支持層１２、ｐ型の第１ウェル領域２１、ｎ型の第２ウェル領域２２で構成されるｎ－ｐ－ｎ多層接合構造におけるパンチスルー耐圧は、図３の中央付近の斜線で示す領域の積分電荷量Ｑｐによって決まる。積分電荷量Ｑｐを定義する斜線で示す領域は、（ａ）支持層１２のｎ型ドーパントの不純物濃度、（ｂ）第１ウェル領域２１のｐ型ドーパントの不純物濃度、及び（ｃ）第２ウェル領域２２のｎ型ドーパントの不純物濃度のプロファイルで、３方を囲まれている。ｎ－ｐ－ｎ多層接合構造におけるパンチスルー耐圧は、積分電荷量Ｑｐの２乗に概ね比例し、積分電荷量Ｑｐが大きいほど高くなる。
一方、ｐ＋型のソース領域２３、ｎ型の第２ウェル領域２２、ｐ型の第１ウェル領域２１と、ｐ＋型のドレイン領域２４、ｎ型の第２ウェル領域２２、ｐ型の第１ウェル領域２１とでそれぞれ構成されるｐ－ｎ－ｐ多層接合構造におけるパンチスルー耐圧は、図３の上方側に斜線で示す領域の積分電荷量Ｑｎによって決まる。積分電荷量Ｑｎを定義する斜線で示す領域は、（ａ）第１ウェル領域２１のｐ型ドーパントの不純物濃度、（ｂ）第２ウェル領域２２のｎ型ドーパントの不純物濃度、及び（ｃ）ソース領域２３のｐ型ドーパントの不純物濃度のプロファイルで、３方を囲まれている。ｐ－ｎ－ｐ多層接合構造におけるパンチスルー耐圧は、積分電荷量Ｑｎの２乗に概ね比例し、積分電荷量Ｑｎが大きいほど高くなる。
ｐ－ｎ－ｐ多層接合構造におけるパンチスルー耐圧を上げるために積分電荷量Ｑｎを大きくしようとすると、第２ウェル領域２２を形成するためのイオン注入時にドーズ量を大きくして第２ウェル領域２２を高不純物濃度で且つ深く形成する必要がある。このとき、第１ウェル領域２１の不純物濃度が第２ウェル領域２２によって補償（相殺）される部分が大きくなる。ｐ型とｎ型不純物の補償が生じると、積分電荷量Ｑｐが小さくなるため、ｎ－ｐ－ｎ多層接合構造におけるパンチスルー耐圧が低下する。即ち、比較例に係る半導体集積回路において、積分電荷量Ｑｐを大きくすると積分電荷量Ｑｎが小さくなり、ｐ－ｎ－ｐ多層接合構造が低下するトレードオフの関係にあり、プロセスがばらついた際の要求仕様に対する耐圧特性マージンを確保し難くなる。
ここで、Ｓｉからなる半導体基板に設けた拡散層上に熱酸化により酸化膜を形成すると、ホウ素（Ｂ）、二フッ化ホウ素（ＢＦ２）等のｐ型不純物は酸化膜に吸い出され、酸化膜と半導体基板との界面付近でｐ型不純物の濃度が低くなる傾向がある。一方、燐（Ｐ）又は砒素（Ａｓ）等のｎ型不純物は偏析（パイルアップ）し、酸化膜と半導体基板との界面付近でｎ型不純物の濃度が局所的に高くなる傾向がある。そこで、本発明者は、この現象を積極的に利用し、本発明の実施形態に係る半導体集積回路の第１横型素子１０１の第１ウェル領域２１を形成後に熱酸化工程を追加することにより、第１ウェル領域２１の上面側のｐ型不純物を酸化膜に吸い出し、第１ウェル領域２１の上面側のｐ型不純物濃度を選択的に低下させる手法を見出した。
図４は、第１横型素子１０１の第１ウェル領域２１を形成後に熱酸化工程を追加した場合の、図１のＡ－Ａ線に沿ったソース領域２３、第２ウェル領域２２、第１ウェル領域２１及び支持層１２を切る深さ方向の不純物濃度分布（拡散プロファイル）を示す。図４中には、支持層１２のｎ型ドーパントの不純物濃度、第１ウェル領域２１のｐ型ドーパントの不純物濃度、第２ウェル領域２２のｎ型ドーパントの不純物濃度、ソース領域２３のｐ型ドーパントの不純物濃度を示す。第１ウェル領域２１のｐ型ドーパントの不純物濃度は、第１ウェル領域２１の上面側で表面濃度（ピーク濃度）ｄ２となる。また、図３に示した比較例の場合の第１ウェル領域２１の上面側の表面濃度（ピーク濃度）ｄ１を図４にも示す。
図４に示すように、第１ウェル領域２１の上面側のｐ型ドーパントが酸化膜に吸い出されることで、第１ウェル領域２１の上面側（酸化膜との界面付近）のｐ型ドーパントの不純物濃度が選択的に低下し、第１ウェル領域２１の上面側の不純物濃度分布が深さ方向に平坦になっている。不純物濃度分布が深さ方向に平坦化したため、図４の第１ウェル領域２１の上面側の表面濃度（ピーク濃度）ｄ２が、比較例の表面濃度ｄ１よりも低くなっている。この結果、（ａ）第１ウェル領域２１のｐ型ドーパントの不純物濃度、（ｂ）第２ウェル領域２２のｎ型ドーパントの不純物濃度、及び（ｃ）ソース領域２３のｐ型ドーパントの不純物濃度のプロファイルで３方を囲まれる斜線で示す領域の積分電荷量Ｑｎを大きくすることができる。したがって、ｐ－ｎ－ｐ多層接合構造におけるパンチスルー耐圧を向上させることができる。
一方、第１ウェル領域２１の底部側のｐ型ドーパントの不純物濃度は維持されるので、（ａ）支持層１２のｎ型ドーパントの不純物濃度、（ｂ）第１ウェル領域２１のｐ型ドーパントの不純物濃度、及び（ｃ）第２ウェル領域２２のｎ型ドーパントの不純物濃度のプロファイルで３方を囲まれる斜線で示す領域の積分電荷量Ｑｐの値が維持され、ｎ－ｐ－ｎ多層接合構造におけるパンチスルー耐圧が確保される。したがって、ｎ－ｐ－ｎ多層接合構造とｐ－ｎ－ｐ多層接合構造の間のパンチスルー耐圧のトレードオフの関係を改善できる。更に、ｎ型ドーパントの表面濃度（ピーク濃度）が小さくなるように第２ウェル領域２２の総電荷量を調整しても、積分電荷量Ｑｎの低下を防ぐことができるため、ｐ－ｎ－ｐ多層接合構造におけるパンチスルー耐圧を確保しながら、第１横型素子１０１であるＭＯＳＦＥＴのゲート閾値電圧Ｖｔｈを下げることもできる。更には、第１ウェル領域２１の上面側の不純物濃度分布が深さ方向に平坦化しているため、ｎ型ドーパントの不純物濃度がばらついても、積分電荷量Ｑｎの変動を抑制することができる。
＜半導体集積回路の製造方法＞
次に、図１、図５Ａ～図１６を参照しながら、本発明の実施形態に係る半導体集積回路の製造方法の一例を説明する。以下では主に、図１に示した回路部１００の第１横型素子１０１に着目して説明する。図５Ａ、図６Ａ、図７Ａ、図１１Ａ、図１２Ａ中のＡ－Ａ線は、図１に示したＡ－Ａ線の位置に対応する。なお、以下で説明する半導体集積回路の製造方法は一例であって、本発明の実施形態に係る半導体集積回路はこれ以外の種々の方法でも製造可能である。
まず、ｎ＋型のシリコン（Ｓｉ）からなる半導体基板（Ｓｉウェハ）を裏面コンタクト層１１として用意し、この裏面コンタクト層１１上にｎ－型の支持層１２をエピタキシャル成長することで、２層構造の半導体基体（１１，１２）を形成する（図１参照。）。なお、支持層１２となるｎ－型の半導体基板（Ｓｉウェハ）の裏面に、ｎ＋型の拡散層からなる裏面コンタクト層１１をイオン注入や熱拡散で形成して半導体基体（１１，１２）を構成してもよい。支持層１２を半導体基板で構成した場合、半導体基板の厚みが問題となる場合は、裏面コンタクト層１１側に直接接合法等により、ｎ＋型のＳｉウェハを貼り合わせて補強した後、支持層１２となる半導体基板の厚み調整をしてもよい。
次に、支持層１２上にフォトレジスト膜３１を塗布し、図５Ａに示すように、フォトリソグラフィ技術を用いてフォトレジスト膜３１をパターニングする。パターニングされたフォトレジスト膜３１をイオン注入用マスクとして用いて、ホウ素（Ｂ）イオン等のｐ型を呈する不純物イオンを支持層１２の上面に選択的に注入する。次に、イオン注入用マスクとして用いたフォトレジスト膜３１を除去する。次に、図示を省略するが、同様のフォトリソグラフィ技術を用いて図１に示した縦型素子２０１に対応する部分のベース領域（ボディ領域）にｐ型を呈する不純物イオンを選択的に注入する。なお、イオン注入用マスクとして用いたフォトレジスト膜３１に、ベース領域（ボディ領域）となるウェル領域１３形成用の開口を設け、同時にイオン注入してもよい。ベース領域(ボディ領域)へのイオン注入は、上記のように連続または同時に行ってもよいし、また後述するトレンチ形成工程後に行ってもよい。その後、熱処理により不純物イオンを活性化させる。熱処理の初期状態における、図５Ａに示したＡ－Ａ線に沿った深さ方向の支持層１２に対応する部分の不純物濃度分布を図５Ｂに示す。
その後、更に熱処理を継続し、ｐ型不純物を所望の深さまで熱拡散させる(図６Ａ)。ベース領域(ボディ領域)へのイオン注入を行った場合、図１に示した縦型素子２０１に対応する部分においても、同様にして、ベース領域（ボディ領域）となるウェル領域１３が所望の深さに形成される。図６Ａではウェル領域２１とウェル領域１３に対し、異なる条件の別工程でイオン注入を行った例である。図６Ａに示したＡ－Ａ線に沿った深さ方向の支持層１２の部分の不純物濃度分布を図６Ｂに示す。図６Ｂに示すようにｐ型不純物の不純物濃度分布における表面濃度はｄ１となる。
その後、図７Ａに示すように、例えば９００℃～１１００℃程度の熱酸化法により、第１ウェル領域２１上にＳｉＯ２膜からなる酸化膜３２を３００ｎｍ～６００ｎｍ程度で形成する。３００ｎｍ程度以上の酸化膜３２の厚さの場合、熱酸化は水蒸気酸化が酸化速度の点から好適であるが、例えば酸素ガスを導入して行われるドライ酸化や、酸素ガスと水素ガスを燃焼して行われるパイロ酸化等を用いてもよい。
図７Ａに示したＡ－Ａ線に沿った深さ方向の支持層１２の部分の不純物濃度分布を図７Ｂに示す。図７Ｂに示すように、酸化膜３２によりｐ型不純物が吸い出され、第１ウェル領域２１の上面付近の表面濃度がｄ１からｄ３まで低下する。表面濃度がｄ１からｄ３まで低下する不純物濃度分布の変化に伴い、第１ウェル領域２１の不純物濃度分布は、図７Ｂにおいて右方に凸の不純物濃度分布になる。図７Ｂの右方に凸の不純物濃度分布の頂部に位置する、上面から少し離れた位置の上面付近の第１ウェル領域２１の不純物濃度分布は深さ方向に平坦化する。酸化膜３２により吸い出されるｐ型不純物の量は、酸化膜３２の厚さ及び熱酸化工程の温度等により調整することができる。例えば、酸化膜３２の厚さを厚くするほど、酸化膜３２により吸い出されるｐ型不純物の量が多くなる。また、熱酸化工程の温度を高くするほど、酸化膜３２により吸い出されるｐ型不純物の量が多くなる。
次に、酸化膜３２上にフォトレジスト膜３３を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜３３をパターニングする。パターニングされたフォトレジスト膜３３をエッチングマスクとして用いて、反応性イオンエッチング（ＲＩＥ）等のドライエッチング等により、図８に示すように、酸化膜３２をパターニングする。この結果、図１に示した縦型素子２０１に対応する部分のソース領域１４の上面を露出する。その後、エッチングマスクとして用いたフォトレジスト膜３３を除去する。
次に、酸化膜３２をエッチングマスクとして用いて、ＲＩＥ等のドライエッチング等により、図９に示すように、半導体基体（１１，１２）の上部にトレンチ１６を、ウェル領域１３を貫通する深さまで選択的に掘る。その後、エッチングマスクとして用いた酸化膜３２を図１０に示すように除去する。図９に示すように酸化膜３２はトレンチ１６のエッチングマスクに用いることができるので、図７Ａに示した熱酸化工程は、独立した工程ではなく、エッチングマスクの形成工程の援用になる。即ち、図７Ａに示した熱酸化工程が工程数を増大させることはない。
次に、支持層１２上にフォトレジスト膜３４を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜３４を第１ウェル領域２１の平面パターンの位置に合わせて、第１ウェル領域２１の平面パターンの内部にパターニングする。パターニングされたフォトレジスト膜３４をイオン注入用マスクとして用いて、図１１Ａに示すように、燐（Ｐ）イオン等のｎ型を呈する不純物イオンをｐ型の第１ウェル領域２１の上面に選択的に注入する。その後、イオン注入用マスクとして用いたフォトレジスト膜３４を除去してから、熱処理により不純物イオンを熱処理により活性化させる。熱処理の初期状態における、図１１Ａに示したＡ－Ａ線に沿った深さ方向の支持層１２の部分の不純物濃度分布を図１１Ｂに示す。その後、更に熱処理を継続し、ｎ型不純物を第１ウェル領域２１の内部の所望の深さまで熱拡散させ、図１２Ａに示すように、ｎ型の第２ウェル領域２２を選択的に形成する。
図１２Ａに示したＡ－Ａ線に沿った深さ方向の支持層１２の部分の不純物濃度分布を図１２Ｂに示す。図１２Ｂに示すように、イオン注入されたｎ型ドーパントは、支持層１２の上面側から深さ方向へ熱拡散する。一方、第１ウェル２１のｐ型ドーパントは、深さ方向において支持層１２の上面側へ熱拡散し、第１ウェル２１のｐ型ドーパントの不純物濃度分布が均一化される。図７Ｂでは、第１ウェル領域２１の上面付近の表面濃度がｄ３からｄ１まで低下する不純物濃度分布の変化に伴い、第１ウェル領域２１の不純物濃度分布が、図７Ｂの右方に凸の不純物濃度分布になっていた。これに対して、図１２Ｂでは、第１ウェル２１の上面側のｐ型ドーパントの不純物濃度分布が均一化されて、深さ方向に平坦化する。
次に、シリコン局部的酸化（ＬＯＣＯＳ）法により、支持層１２上にフィールド酸化膜（ＬＯＣＯＳ膜）３０を選択的に形成する。回路部１００の第１横型素子１０１の領域においては、図１３に示すように、フィールド酸化膜３０に囲まれた窓部の間に第２ウェル領域２２の上面が露出する。次に、熱酸化法により、フィールド酸化膜３０間に露出する第２ウェル領域２２及び第１ウェル領域２１上にゲート絶縁膜２５を形成し、ウェル領域１３上及びトレンチ１６の内壁にゲート絶縁膜１７を形成する。なお、ゲート絶縁膜２５の形成時にはゲート絶縁膜２５直下のｐ型不純物の吸い出しが起こるが、ゲート絶縁膜２５は短時間で薄く形成されるため吸い出しの影響は小さい。
次に、フィールド酸化膜３０上、ゲート絶縁膜２５上、ゲート絶縁膜１７上及びトレンチ１６内に化学気相成長（ＣＶＤ）法等によりポリシリコン層を堆積する。ポリシリコン層上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチングマスクとして用いて、ＲＩＥ等のドライエッチング等によりポリシリコン層、ゲート絶縁膜２５及びゲート絶縁膜１７をパターニングする。その後、エッチングマスクとして用いたフォトレジスト膜を除去する。この結果、図１４に示すように、ポリシリコン層からなるゲート電極２６、ゲート電極２９及びゲート電極１８が形成される。
次に、図１５に示すように、フォトリソグラフィ技術を用いて、縦型素子２０１のウェル領域１３上及び第２横型素子１０２領域上に開口部を有するイオン注入用マスク５１を形成する。そして、このイオン注入用マスク５１を介して、ヒ素（Ａｓ）イオン等のｎ型を呈する不純物イオンをウェル領域１３の上面及び第２ウェル領域２２の上面に選択的に注入する。
次に、図１６に示すように、イオン注入用マスク５１を除去後、新たにフォトリソグラフィ技術を用いて、ウェル領域１３上及び第１横型素子１０１領域上に開口部を有するイオン注入用マスク５２を形成する。そして、ホウ素（Ｂ）イオン等のｐ型を呈する不純物イオンをウェル領域１３の上面及び第１ウェル領域２１の上面に選択的に注入する。イオン注入用マスク５２を除去後、熱処理により、縦型素子２０１のソース領域１４ａ，１４ｂ及びコンタクト領域１５ａ，１５ｂが形成される。さらに、第１横型素子のソース領域２３及びドレイン領域２４が形成され、第２横型素子のソース領域２７及びドレイン領域２８が形成される。なお、ここではトレンチ１６の形成およびポリシリコン層による埋め込み後にソース領域１４ａ,１４ｂ及びコンタクト領域１５ａ，１５ｂを形成しているが、ソース領域１４ａ，１４ｂ及びコンタクト領域１５ａ，１５ｂを形成後にトレンチ１６を形成してもよい。上記のコンタクト領域１５ａ，１５ｂとソース領域２３及びドレイン領域２４を別々に形成してもよい。また、上記のソース領域１４ａ,１４ｂとソース領域２７及びドレイン領域２８は別々に形成してもよい。
ソース領域２３及びドレイン領域２４を形成後、層間絶縁膜１９を形成し、その後、図示を省略するが、スパッタリング法又は蒸着法等により、Ａｌ等の金属膜を堆積する。金属膜上にフォトレジスト膜を塗布し、フォトリソグラフィ技術を用いてフォトレジスト膜をパターニングする。パターニングされたフォトレジスト膜をエッチングマスクとして用いて、ＲＩＥ等のドライエッチング等により金属膜をパターニングする。この結果、ゲート電極、ソース電極配線及びドレイン電極配線が形成される。なお、Ｗ、Ｍｏ、Ｔｉ等の高融点金属のシリサイドを用いたサリサイド工程で、ゲート電極、ソース電極配線及びドレイン電極配線を形成してもよい。
本発明の実施形態に係る半導体集積回路の製造方法によれば、図６Ａに示すように第１ウェル領域２１を形成後、図７Ａに示すように熱酸化工程を追加又は援用している。これにより、図７Ｂに示すように、第１ウェル領域２１の底部のｐ型ドーパントの不純物濃度の値を維持しながら、第１ウェル領域２１の上面付近の不純物濃度を低減した不純物濃度分布を実現できる。このため、第１ウェル領域２１の底部側のプロファイル等により定義される積分電荷量Ｑｐを従来プロセスと同等に維持しつつ、第１ウェル領域２１の上面側のプロファイル等で定義される積分電荷量Ｑｎを増加させることが可能となる。よって、ｎ－ｐ－ｎ多層接合構造とｐ－ｎ－ｐ多層接合構造の間のパンチスルー耐圧のトレードオフが改善され、従来よりもプロセスバラツキに対する耐圧特性マージンを確保し易くなる。
更に、図７Ａに示すように、ｐ型ドーパントの吸い出しのための熱酸化工程を、図１に示した縦型素子２０１のトレンチ形成時のエッチングマスク形成工程等の、出力段部２００側の工程と併用することにより、工数の増加を抑制することができる。なお、工数が増加するが、ｐ型ドーパントの吸い出しのための熱酸化工程を、出力段部２００側の工程と併用せずに独立して行ってもよい。この場合、ｐ型ドーパントの吸い出しのための熱酸化工程で形成した酸化膜を、その熱酸化工程後に直ちに除去してもよい。
＜変形例＞
本発明の実施形態に係る半導体集積回路の製造方法では、図６Ａに示すように第１ウェル領域２１を形成後、且つ第２ウェル領域２２の形成前に熱酸化工程を行う場合を例示した。これに対して、図１２Ａに示すように第２ウェル領域２２を形成後に、図１７Ａに示すように熱酸化により酸化膜３５を形成し、ｐ型ドーパントの吸い出しを行ってもよい。この場合、第１ウェル領域２１を形成後、且つ第２ウェル領域２２の形成前に熱酸化により酸化膜を形成し、ｐ型ドーパントの吸い出しを行わなくてもよい。
図１７Ａに示したＡ－Ａ線に沿った深さ方向の支持層１２の部分の不純物濃度分布を図１７Ｂに示す。図１７Ｂに示すように、熱酸化によりｐ型ドーパントが酸化膜３５に吸い出されて再分布し、酸化膜３５との界面付近のｐ型ドーパントの不純物濃度が低くなる。図１７Ｂでは、熱酸化工程後のｐ型ドーパントの表面濃度（ピーク濃度）ｄ４と比較するため、熱酸化工程前のｐ型ドーパントの表面濃度（ピーク濃度）ｄ１も示すが、熱酸化工程後のｐ型ドーパントの表面濃度（ピーク濃度）ｄ４が、熱酸化工程前の表面濃度（ピーク濃度）ｄ１よりも低下している。一方、ｎ型ドーパントはパイルアップにより再分布し、酸化膜３５との界面付近において不純物濃度が高くなる。
その後、図１７Ａに示した酸化膜３５を除去する。他の手順は、本発明の実施形態に係る半導体集積回路の製造方法の手順と同様であるので、重複した説明を省略する。なお、図１７Ａに示すように第２ウェル領域２２を形成後に酸化膜３５を形成する場合も、図１に示した縦型素子２０１のトレンチ形成時のエッチングマスクの形成工程（マスク酸化工程）と併せて行ってもよい。
本発明の実施形態の変形例に係る半導体集積回路の製造方法によれば、図１２Ａに示すように第２ウェル領域２２を形成後に、図１７Ａに示すように熱酸化により酸化膜３５を形成した場合でも、図１７Ｂに示すように、第１ウェル領域２１の底部のｐ型ドーパントの不純物濃度の値を維持しながら、第１ウェル領域２１の上面付近の不純物濃度を低減した不純物濃度分布を実現できる。このため、第１ウェル領域２１の底部側のｐ型ドーパントのプロファイル等で定義される積分電荷量Ｑｐを従来プロセスと同等に維持しつつ、第１ウェル領域２１の上面側のｐ型ドーパントのプロファイル等で定義される積分電荷量Ｑｎを増加させることが可能となる。よって、ｎ－ｐ－ｎ多層接合構造とｐ－ｎ－ｐ多層接合構造の間のパンチスルー耐圧のトレードオフが改善され、従来よりもプロセスバラツキに対する耐圧特性マージンを確保し易くなる。
（その他の実施形態）
上記のように、本発明は実施形態によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
例えば、本発明の実施形態では、出力段部２００のパワー半導体素子としてトレンチゲート構造を有する縦型ｎチャネルＭＯＳＦＥＴ１０１を例示したが、プレーナ型のｎチャネルＭＯＳＦＥＴにも本発明の半導体集積回路は適用可能である。更に、出力段部２００のパワー半導体素子は、縦型ＭＯＳＳＩＴ、プレーナ型ＭＯＳＳＩＴであってもよく、より一般的には、縦型ＭＩＳトランジスタやプレーナ型ＭＩＳトランジスタであってもよい。更に、出力段部２００のパワー半導体素子は、ＩＧＢＴやＳＩサイリスタであってもよい。これらの出力段部２００のパワー半導体素子がトレンチゲート構造を有する場合は、界面におけるドーパントの不純物濃度を低下させる熱酸化工程で形成する酸化膜を、トレンチ形成のためのマスクに用いることができるので好適である。
また、図１では、半導体基体（１１，１２）がｎ＋型の半導体基板からなる裏面コンタクト層１１上に、ｎ－型の支持層１２がエピタキシャル成長された構造を例示したが、これに限定されない。例えば、裏面コンタクト層１１の代わりに、ｐ型の支持基板（半導体ウェハ）の上にエピタキシャル成長されたｎ＋型の埋め込み層を用い、このｎ＋型の埋め込み層の上にｎ－型の支持層１２をエピタキシャル成長して３層構造の半導体基体を構成してもよい。裏面コンタクト層１１の代わりにｎ＋型の埋め込みエピタキシャル層を用いた３層構造の半導体基体の場合は、支持層１２の上面から埋め込みエピタキシャル層に届くシンカー領域を設ければよい。即ち、シンカー領域を介してドレイン領域として機能するｎ＋型の埋め込みエピタキシャル層に支持層１２の上面側から接続してもよい。この場合、ドレイン電極配線は支持層１２の上面側に設けられる。裏面コンタクト層１１の代わりにｎ＋型の埋め込みエピタキシャル層を用いる場合は、裏面側の支持基板を絶縁体基板としてＳＯＩ構造にしても構わない。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
１１…半導体基板
１２…支持層
１３…ウェル領域
１４，１４ａ，１４ｂ，２３，２７…ソース領域
１５ａ，１５ｂ…ベースコンタクト領域
１６…トレンチ
１７，２５…ゲート絶縁膜
１８，２６，２９…ゲート電極
１９…層間絶縁膜
２１…第１ウェル領域
２２…第２ウェル領域
２４，２８…ドレイン領域
３０…フィールド酸化膜
３１，３４…フォトレジスト膜
３２，３５…酸化膜
１００…回路部
１０１…横型ｐチャネルＭＯＳＦＥＴ
１０２…横型ｎチャネルＭＯＳＦＥＴ
２００ 出力段部
２０１…縦型ｎチャネルＭＯＳＦＥＴ

Claims (6)

  1. 第１導電型の支持層の上部に第２導電型の第１ウェル領域を形成する工程と、
    前記第１ウェル領域上に熱酸化法により酸化膜を形成して、前記第１ウェル領域の上面側の第２導電型の不純物濃度を選択的に低下させる工程と、
    前記酸化膜を除去する工程と、
    前記第１ウェル領域の上部に第１導電型の第２ウェル領域を形成する工程と、
    前記第２ウェル領域上に第２導電型の主電極領域を有する半導体素子を集積化する工程と、
    を含むことを特徴とする半導体集積回路の製造方法。
  2. 第１導電型の支持層の上部に第２導電型の第１ウェル領域を形成する工程と、
    前記第１ウェル領域の上部に第１導電型の第２ウェル領域を形成する工程と、
    前記第２ウェル領域上に熱酸化法により酸化膜を形成して、前記第２ウェル領域の上面側の第２導電型の不純物濃度を選択的に低下させる工程と、
    前記酸化膜を除去する工程と、
    前記第２ウェル領域上に第２導電型の主電極領域を有する半導体素子を集積化する工程と、
    を含むことを特徴とする半導体集積回路の製造方法。
  3. 前記半導体素子と同一チップに、出力段となる電力用半導体素子をモノリシックに集積化したことを特徴とする請求項１又は２に記載の半導体集積回路の製造方法。
  4. 前記電力用半導体素子が縦型のＭＩＳトランジスタであることを特徴とする請求項３に記載の半導体集積回路の製造方法。
  5. 前記電力用半導体素子がトレンチゲート構造を有することを特徴とする請求項３又は４に記載の半導体集積回路の製造方法。
  6. 前記酸化膜をパターニングすることによりエッチングマスクを形成し、前記エッチングマスクを用いたエッチングにより、前記支持層に前記電力用半導体素子のトレンチを形成することを特徴とする請求項５に記載の半導体集積回路の製造方法。
JP2018025504A 2018-02-15 2018-02-15 半導体集積回路の製造方法 Active JP6996331B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018025504A JP6996331B2 (ja) 2018-02-15 2018-02-15 半導体集積回路の製造方法
US16/214,844 US11164797B2 (en) 2018-02-15 2018-12-10 Method of manufacturing semiconductor integrated circuit
CN201811520873.XA CN110164822B (zh) 2018-02-15 2018-12-12 半导体集成电路的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018025504A JP6996331B2 (ja) 2018-02-15 2018-02-15 半導体集積回路の製造方法

Publications (2)

Publication Number Publication Date
JP2019145537A JP2019145537A (ja) 2019-08-29
JP6996331B2 true JP6996331B2 (ja) 2022-01-17

Family

ID=67541028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018025504A Active JP6996331B2 (ja) 2018-02-15 2018-02-15 半導体集積回路の製造方法

Country Status (3)

Country Link
US (1) US11164797B2 (ja)
JP (1) JP6996331B2 (ja)
CN (1) CN110164822B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741551B2 (en) * 2018-12-28 2020-08-11 General Electric Company Integrated vertical and lateral semiconductor devices
CN112053953B (zh) * 2020-09-29 2024-03-22 上海华虹宏力半导体制造有限公司 绝缘栅双极型晶体管及其制造方法
JP7719019B2 (ja) * 2022-03-22 2025-08-05 株式会社東芝 半導体装置
US20240021738A1 (en) * 2022-07-14 2024-01-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228520A (ja) 1999-02-05 2000-08-15 Toshiba Corp 半導体装置及びその製造方法
JP2011166003A (ja) 2010-02-12 2011-08-25 Fuji Electric Co Ltd 半導体装置の製造方法
WO2013002129A1 (ja) 2011-06-30 2013-01-03 富士電機株式会社 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4924676A (ja) 1972-06-30 1974-03-05
JPS5251809A (en) 1975-10-23 1977-04-26 Nippon Telegr & Teleph Corp <Ntt> Electromagnetic coordinate selection device of multi-contact enclosure type
JPS5931230B2 (ja) 1976-07-15 1984-07-31 松下電器産業株式会社 Ｍｏｓ型半導体集積回路の製造方法
JPH0621072A (ja) 1992-06-29 1994-01-28 Toshiba Corp 半導体装置及びその製造方法
JPH0851205A (ja) * 1994-08-08 1996-02-20 Ricoh Co Ltd 半導体装置の製造方法
EP0847078A4 (en) * 1996-06-24 2000-10-04 Matsushita Electric Industrial Co Ltd MANUFACTURING METHOD OF SEMICONDUCTOR ARRANGEMENTS
JP3923141B2 (ja) * 1996-07-11 2007-05-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6262453B1 (en) * 1998-04-24 2001-07-17 Magepower Semiconductor Corp. Double gate-oxide for reducing gate-drain capacitance in trenched DMOS with high-dopant concentration buried-region under trenched gate
JP3413569B2 (ja) * 1998-09-16 2003-06-03 株式会社日立製作所 絶縁ゲート型半導体装置およびその製造方法
JP4437388B2 (ja) * 2003-02-06 2010-03-24 株式会社リコー 半導体装置
JP2006253334A (ja) 2005-03-09 2006-09-21 Ricoh Co Ltd 半導体装置及びその製造方法
US7544558B2 (en) * 2006-03-13 2009-06-09 Bcd Semiconductor Manufacturing Limited Method for integrating DMOS into sub-micron CMOS process
JP2007329239A (ja) * 2006-06-07 2007-12-20 Sharp Corp パワーｉｃデバイス及びその製造方法
US8426912B2 (en) * 2007-09-27 2013-04-23 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP5410055B2 (ja) * 2007-09-27 2014-02-05 ローム株式会社 半導体装置および半導体装置の製造方法
JP2010087133A (ja) * 2008-09-30 2010-04-15 Rohm Co Ltd 半導体装置およびその製造方法
JP5882046B2 (ja) * 2011-12-21 2016-03-09 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置の製造方法
JP2015041644A (ja) * 2013-08-20 2015-03-02 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
JP6208106B2 (ja) * 2014-09-19 2017-10-04 株式会社東芝 半導体装置及びその製造方法
JP6478316B2 (ja) * 2014-11-10 2019-03-06 ローム株式会社 トレンチゲート構造を備えた半導体装置およびその製造方法
JP7139683B2 (ja) * 2018-05-17 2022-09-21 富士電機株式会社 半導体集積回路及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000228520A (ja) 1999-02-05 2000-08-15 Toshiba Corp 半導体装置及びその製造方法
JP2011166003A (ja) 2010-02-12 2011-08-25 Fuji Electric Co Ltd 半導体装置の製造方法
WO2013002129A1 (ja) 2011-06-30 2013-01-03 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US11164797B2 (en) 2021-11-02
JP2019145537A (ja) 2019-08-29
US20190252269A1 (en) 2019-08-15
CN110164822A (zh) 2019-08-23
CN110164822B (zh) 2024-09-06

Similar Documents

Publication Publication Date Title
US11502164B2 (en) Method of manufacturing semiconductor integrated circuit
US7384836B2 (en) Integrated circuit transistor insulating region fabrication method
US6677622B2 (en) Semiconductor device having insulated gate bipolar transistor with dielectric isolation structure
JP6996331B2 (ja) 半導体集積回路の製造方法
US7986004B2 (en) Semiconductor device and method of manufacture thereof
US6608336B2 (en) Lateral double diffused MOS transistor
EP1826824B1 (en) Semiconductor device and method of manufacturing the same
CN116487381A (zh) 中高压mos器件及其版图结构和制造方法
US11145552B2 (en) Method of manufacturing semiconductor integrated circuit
JPH07153952A (ja) 半導体装置及びその製造方法
JP4304779B2 (ja) 半導体装置およびその製造方法
KR20040038379A (ko) 실리콘게르마늄 이종접합바이폴라소자가 내장된 지능형전력소자 및 그 제조 방법
JP2022095150A (ja) 半導体装置
US11735657B2 (en) Method for fabricating transistor structure
JP2508218B2 (ja) 相補型ｍｉｓ集積回路
WO2019128555A1 (zh) 一种半导体器件的制造方法和集成半导体器件
JP3848782B2 (ja) 半導体装置の製造方法
JP2001196578A (ja) 半導体装置とその製造方法
JPH02309645A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190401

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190726

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211129

R150 Certificate of patent or registration of utility model

Ref document number: 6996331

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250