JP7207382B2 - 多層基板 - Google Patents
多層基板 Download PDFInfo
- Publication number
- JP7207382B2 JP7207382B2 JP2020161099A JP2020161099A JP7207382B2 JP 7207382 B2 JP7207382 B2 JP 7207382B2 JP 2020161099 A JP2020161099 A JP 2020161099A JP 2020161099 A JP2020161099 A JP 2020161099A JP 7207382 B2 JP7207382 B2 JP 7207382B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- conductive particles
- semiconductor substrate
- conductive
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01212—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps at a different location than on the final device, e.g. forming as prepeg
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01304—Manufacture or treatment of die-attach connectors using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01361—Chemical or physical modification, e.g. by sintering or anodisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07221—Aligning
- H10W72/07223—Active alignment, e.g. using optical alignment using marks or sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07232—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
- H10W72/07253—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
- H10W72/07254—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07321—Aligning
- H10W72/07323—Active alignment, e.g. using optical alignment using marks or sensors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07332—Compression bonding, e.g. thermocompression bonding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
- H10W72/07338—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
- H10W72/07354—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/074—Connecting or disconnecting of anisotropic conductive adhesives
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
- H10W72/223—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core characterised by the structure of the outermost layers, e.g. multilayered coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/224—Bumps having multiple side-by-side cores
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/221—Structures or relative sizes
- H10W72/225—Bumps having a filler embedded in a matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
- H10W72/234—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
- H10W72/247—Dispositions of multiple bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/253—Materials not comprising solid metals or solid metalloids, e.g. polymers or ceramics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/255—Materials of outermost layers of multilayered bumps, e.g. material of a coating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/261—Functions other than electrical connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
- H10W72/325—Die-attach connectors having a filler embedded in a matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/341—Dispositions of die-attach connectors, e.g. layouts
- H10W72/347—Dispositions of multiple die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/823—Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/26—Configurations of stacked chips the stacked chips being of the same size without any chips being laterally offset, e.g. chip stacks having a rectangular shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Non-Insulated Conductors (AREA)
- Wire Bonding (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Laminated Bodies (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Adhesive Tapes (AREA)
- Combinations Of Printed Boards (AREA)
Description
多層基板の平面視において、貫通電極が対向する位置に導電粒子が選択的に存在し、
対向する貫通電極が導電粒子により接続され、該貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する多層基板を提供する。
第1半導体基板の貫通電極と第2半導体基板の貫通電極が対向し、それらの間に選択的に配置された導電粒子により接続され、
第1半導体基板と第2半導体基板が絶縁接着剤により接着している接続構造を有する態様を提供する。
該導電粒子ユニットにおいて、任意の導電粒子と、該導電粒子に最近接している導電粒子との距離が導電粒子径の0.2~0.5倍である異方導電性フィルムを提供する。
図1は、本発明の一実施態様の多層基板1Aの断面図である。
この多層基板1Aは、配線基板2に3層の半導体基板3A、3B、3Cが積層されたものであり、各半導体基板3A、3B、3Cは、IC等の半導体部品が形成された半導体ウエハである。配線基板2には貫通電極4Xが形成され、各半導体基板3A、3B、3Cには貫通電極4A、4B、4Cが形成されている。そして、配線基板2の表面で貫通電極4Xが露出する部分や、貫通電極4A、4B、4Cが半導体基板の表面に露出する部分には、それぞれ電極パッドが形成されている。なお、本発明において半導体基板3A、3B、3Cとしては、半導体チップを使用してもよい。また、本発明において、多層基板を構成する半導体基板の積層数に特に制限はない。
多層基板1Aは、後述するように多層基板を構成する各層を、導電粒子が特定の配置を有する本発明の異方導電性フィルムを用いて接続することにより製造される。異方導電性フィルムにおける導電粒子11の粒子径の大きさは、通常、貫通電極4A、4Bの対向面の径よりも小さいが、多層基板1Aでは、導電粒子11が当初の形状から潰れていることにより粒子径の大きさは、貫通電極4A、4Bの対向面の径と同程度となってもよい。これは、潰れた導電粒子11が貫通電極4A、4Bの対向面内に収まっていてもよく、外周部の少なくとも一部が、貫通電極4A、4Bの対向面からはみ出た状態でもよいことを意味する。なお、導電粒子11の構成素材にもよるが、導電粒子11は、多層基板1Aにおいても粒子形状を維持している場合がある。
ここで、多層基板1Aを構成する配線基板2としては、FR4等のガラスエポキシ基板等を使用することができる。配線基板2として、ICチップもしくはIC形成用のシリコンウェーハーを用いてもよい。配線基板2は、多層基板1Aの用途等に応じて適宜選択される。
配線基板2の電極部分には、必要に応じてハンダボール5が設けられる。
半導体基板3A、3B、3Cとしては、貫通電極4A、4B、4Cを有するものであれば特に制限は無く、例えば、シリコン等一般的半導体材料を使用することができる。
本発明の多層基板には、必要に応じて種々の部品を搭載することができる。
例えば図2に示す多層基板1Bは、各層の貫通電極4X、4A、4B、4Cが直線状に繋がった接続構造を有し、最外層には貫通電極4Cに接続した放熱用のヒートシンク6を有する。したがって、多層基板1Bは、配線基板2や半導体基板3A、3B、3Cに形成されたIC等の電子部品等から放出される熱をヒートシンク6により効率的に放熱することが可能となる。
本発明の多層基板の製造方法としては、例えば、図2の多層基板1Bの場合、まず、図3Aに示すように、貫通電極4Xを有する配線基板2と貫通電極4Aを有する半導体基板3Aとの間に、接続すべき貫通電極4X、4Aの配置に対応して導電粒子11が絶縁接着剤層12に選択的に配置された本発明の異方導電性フィルム10Aを挟み、異方導電性フィルム10Aを加熱加圧することにより配線基板2と第1半導体基板3Aを異方導電性接続し、図3Bに示す2層の接続構造体を得る。より具体的には、配線基板2と異方導電性フィルム10Aを、接続すべき貫通電極4Xと導電粒子11の配置が合うように位置合わせして重ね、さらに第1半導体基板3Aも同様に位置合わせして重ね合わせ、加熱加圧してこれらを異方導電性接続する。
本発明の多層基板の製造方法に使用する本発明の異方導電性フィルムは、接続すべき貫通電極の配置に対応して導電粒子11が絶縁接着剤層12に選択的に配置され、好ましくは導電粒子11によりアライメントマークが形成されたものである。アライメントマークとしては、導電粒子の配置により形成したものが好ましい。これにより、アライメントマークを明確に検出することができ、かつ異方導電性フィルムにアライメントマークをつけるための新たな工程の追加が不要となる。一方、アライメントマークは、レーザー照射などで絶縁接着剤層12を部分的に硬化させることにより形成してもよい。これによりアライメントマークを付する位置の変更が容易となる。
異方導電性フィルム10A、10Bを形成する導電粒子としては、公知の異方導電性フィルムに用いられているものの中から適宜選択することができる。例えば、ハンダ、ニッケル、コバルト、銀、銅、金、パラジウムなどの金属粒子、金属被覆樹脂粒子などが挙げられる。金属被覆樹脂粒子の金属被覆は、無電解メッキ法、スパッタリング法等の公知の金属膜形成方法を利用して形成することができる。金属被覆は、コア樹脂材の表面に形成されていれば特に制限はない。コア樹脂材は、樹脂のみから形成してもよく、導通信頼性の向上のために導電微粒子を含有させたものとしてもよい。
絶縁接着剤層12としては、公知の異方導電性フィルムで使用される絶縁性樹脂層を適宜採用することができる。例えば、アクリレート化合物と光ラジカル重合開始剤とを含む光ラジカル重合型樹脂層、アクリレート化合物と熱ラジカル重合開始剤とを含む熱ラジカル重合型樹脂層、エポキシ化合物と熱カチオン重合開始剤とを含む熱カチオン重合型樹脂層、エポキシ化合物と熱アニオン重合開始剤とを含む熱アニオン重合型樹脂層等を使用することができる。また、これらの樹脂層は、必要に応じて、それぞれ重合したものとすることができる。また、絶縁接着剤層12を、複数の樹脂層から形成してもよい。
絶縁性フィラーの大きさは、異方導電性接続を阻害しない大きさであることが望ましい。
本発明の多層基板は種々の態様をとることができる。
例えば、図4に示す多層基板1Cは、図1に示した多層基板1Aにおいて、配線基板2の貫通電極4Xと第1半導体基板3Aの貫通電極4Aとを接続する異方導電性フィルムと、第1半導体基板3Aの貫通電極4Aと第2半導体基板3Bの貫通電極4Bとを接続する異方導電性フィルムと、第2半導体基板3Bの貫通電極4Bと第3半導体基板3Cの貫通電極4Cとを接続する異方導電性フィルムとして、共通する異方導電性フィルムを使用することにより製造したものである。即ち、異方導電性フィルムとして、製造しようとする多層基板1Cの平面視において、配線基板2又は各半導体基板3A、3B、3Cの貫通電極同士が対向する位置に対応して導電粒子11が絶縁接着剤層12に選択的に配置されたものが使用される。これにより、多層基板1Cの平面視において、貫通電極4X、4A、4B、4Cが対向する位置に導電粒子11、11xが存在することになる。言い換えると、対向する貫通電極の間には、必ずしも該貫通電極のみに対して選択的に配置された導電粒子が存在するわけではない。例えば、半導体基板3Aと半導体基板3Bとの間には、これらに形成されている貫通電極4A、4Bが対向する位置に導電粒子11が選択的に配置されている他、半導体基板3Aの貫通電極4Aと半導体基板の貫通電極4Bとの接続には寄与しない導電粒子11xも存在する。よって、半導体基板3Aと半導体基板3Bとの間に存在する全導電粒子に対し、半導体基板3Aと半導体基板3Bとの間で貫通電極に捕捉されない導電粒子が5%を超えて存在し得る。しかし、半導体基板3Aと半導体基板3Bの間にあってこれらの接続に寄与していない導電粒子11xは、配線基板2の貫通電極4Xと第1半導体基板3Aの貫通電極4Aとの接続に寄与している。また、多層基板1Cの平面視において、貫通電極同士が対向しない位置には、導電粒子は配置されていない、あるいは実質的に存在していない。即ち、図4に示す多層基板1Cにおいて、多層基板のフィルム厚方向の任意の断面の各半導体基板間には、全ての貫通電極と垂直方向に重なる位置に導電粒子が存在している状態が好ましい。
図5Aに示す多層基板1Dは、図1に示した多層基板1Aにおいて、対向する貫通電極4X、4A、4B、4Cが、それぞれ2個以上の導電粒子11により接続されているものである。図5Bは、この接続に使用する異方導電性フィルム10Dにおける導電粒子11の配置を示す平面図である。
各半導体基板を、共通する異方導電性フィルムを用いて接続することにより多層基板の製造に要するトータルコストを削減する場合に、導電粒子ユニット11uが一面に配置されている異方導電性フィルムを使用して多層基板を製造してもよい。この場合、各導電粒子ユニット11uを構成する導電粒子数は3個以上、好ましくは12個以上、より好ましくは20個以上であり、各導電粒子ユニット内で導電粒子が一列ではなく、面状に配置されているものとする。導電粒子ユニット11u同士の間隔は、ショートの発生を回避するため、導電粒子径の1倍以上とし、半導体基板の電極間隔に応じて適宜定める。導電粒子ユニットの径もしくは最長辺の長さの、電極の径もしくは最長辺の長さに対する割合は、小さすぎると電極における導電粒子の捕捉性が劣り、大きすぎるとショートの発生が懸念されることから、下限が好ましくは0.3倍以上、より好ましくは0.5倍以上、さらに好ましくは0.7倍以上であり、上限が好ましくは3倍以下、より好ましくは2倍以下である。また、導電粒子ユニットの径もしくは最長辺の長さが、電極の径もしくは最長辺の長さの等倍未満であれば電極内に導電粒子ユニットが収まることになるため、導電粒子の挟待の状態は良好になり易く、等倍以上であれば導電粒子と電極の位置あわせにおけるマージンが広くなるので多層基板の製造時間の短縮を図ることができる。
実施例1~3、比較例1
(1)半導体基板
多層基板を構成する半導体基板3として、外形が7mm□、厚み200μmの矩形で、図6に示すように、クロム製電極パッドを有する貫通電極4がペリフェラル配置(φ30μm、85μmピッチ、280ピン)に形成されているものを用意した。半導体基板には、アライメントマークとして200μm□の四角形マークが形成されている。
表1に示すように、所定の粒子径の導電粒子(微粉半田粉、三井金属鉱業(株))を、絶縁接着剤層にランダムに配置するか(比較例1、粒子密度17.1個/mm2)、又は半導体基板の電極配置に対応させて配置した(実施例1~3、85μmピッチ、280箇所)異方導電性フィルムを製造した。
(1)で用意した半導体基板を、(2)で製造した異方導電性フィルムを用いて表1に示した積層数で重ね合わせ、加熱加圧(180℃、40MPa、20秒)することにより多層基板を製造した。
得られた多層基板について、(a)導通抵抗、(b)導通信頼性、(c)ショート発生
率、を次のように評価した。これらの結果を表1に示す。
多層基板の表裏の電極間の導通抵抗を、デジタルマルチメータ(34401A、アジレント・テクノロジー(株))を使用し、4端子法にて、電流1mAを流して測定した。測定された抵抗値が5Ω以下をOKとし、5Ωを超えるものをNGとした。
多層基板を温度85℃、湿度85%RHの恒温槽に500時間おいた後の導通抵抗を、(a)と同様に測定し、その導通抵抗が10Ω以下をOKとし、10Ωを超えるものをNGとした。
積層した半導体基板を一枚ずつ剥離し、隣り合う電極が導電粒子でショートしているか否かを観察し、ショートが無い場合をOK、1つでもあるとNGとした。
実施例4~7では、実施例1において、導電粒子として表2に示す平均粒子径の金/ニッケル被覆樹脂粒子(ミクロパール、積水化学工業(株))を使用し、電極あたりの導電粒子の個数と、電極に対する導電粒子の配置と、導電粒子間の最近接距離を表2に示すように変更し、導電粒子の配列によりアライメントマークを形成することなく導電粒子と電極とを直接位置合わせしてフィルムを貼り合わせた以外は、実施例1の操作を繰り返すことにより異方導電性フィルムを製造し、異方導電性フィルムを用いた多層基板を製造し、多層基板を評価した。その結果、実施例4~7のいずれにおいても導通抵抗、導通信頼性、及びショート発生率が良好であった。なお、実施例5、7、9では、アライメントマークに対応する導電粒子の配列がなくても、電極の外周部にも導電粒子を存在させたため、フィルムの貼り合せ工程で位置ずれの許容範囲を広くすることができた。
実施例1において、導電粒子を平均粒子径10μmのニッケル被覆樹脂粒子(ミクロパール、積水化学工業(株))とし、導電粒子の配置を、導電粒子間距離10μmの4方格子(導電粒子の個数密度:2500個/mm2)とする以外は実施例1と同様の操作を繰り返すことにより異方導電性フィルムを製造し、異方導電性フィルムを用いた多層基板を製造し、多層基板を評価した。その結果、いずれの実施例も導通抵抗、導通信頼性、及びショート発生率が良好であった。
実施例1において、導電粒子を平均粒子径4μmのニッケル被覆樹脂粒子(ミクロパールAUL704、積水化学工業(株))とし、導電粒子の配置を、導電粒子間距離4μmの4方格子(導電粒子の個数密度:16000個/mm2)とする以外は実施例1と同様の操作を繰り返すことにより異方導電性フィルムを製造し、異方導電性フィルムを用いた多層基板を製造し、多層基板を評価した。その結果、いずれの実施例も導通抵抗、導通信頼性、及びショート発生率が良好であった。
2 配線基板
3、3A、3B、3C 半導体基板
4、4A、4B、4C、4x 貫通電極
5 ハンダボール
6 ヒートシンク
10A、10B、10D 異方導電性フィルム
11、11x 導電粒子
11u 導電粒子ユニット
12 絶縁接着剤又は絶縁接着剤層
L 導電粒子間の距離
Claims (17)
- 貫通電極を有する半導体基板が積層されている多層基板であって、
多層基板の平面視において、貫通電極が対向する位置に少なくとも導電粒子が存在し、
3個以上の導電粒子が近接している導電粒子ユニットが形成されており、
該導電粒子ユニットの径もしくは最長辺の長さの、電極の径もしくは最長辺の長さに対する割合が0.7倍以上2倍以下であり、
対向する貫通電極が導電粒子により接続され、該貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する多層基板。 - 貫通電極を有する半導体基板が積層されている多層基板であって、
多層基板の平面視において、貫通電極が対向する位置に少なくとも導電粒子が存在し、
3個以上の導電粒子が近接している導電粒子ユニットが形成されており、
該導電粒子ユニットにおいて、任意の導電粒子と、該導電粒子に最近接している導電粒子との距離が導電粒子径の0.2倍以上0.5倍未満であり、
対向する貫通電極が導電粒子により接続され、該貫通電極が形成されている半導体基板同士が絶縁接着剤により接着している接続構造を有する多層基板。 - 貫通電極を有する第1半導体基板と、貫通電極を有する第2半導体基板とが積層されている多層基板であって、
第1半導体基板の貫通電極と第2半導体基板の貫通電極が、それらの間に配置された導電粒子により接続されている接続構造を有する請求項1又は2記載の多層基板。 - 貫通電極を有する第3半導体基板が第2半導体基板に積層されており、
第1半導体基板の貫通電極と接続している第2半導体基板の貫通電極と第3半導体基板の貫通電極とが対向し、それらの間に配置された導電粒子により接続され、
第2半導体基板と第3半導体基板が絶縁接着剤により接着している接続構造を有する請求項3記載の多層基板。 - 第1半導体基板と第2半導体基板の間で、対向する貫通電極に捕捉されていない導電粒子の数が第1半導体基板と第2半導体基板の間に存在する導電粒子の総数の5%以下である請求項1~4のいずれかに記載の多層基板。
- 多層基板の最外層にヒートシンクを有し、ヒートシンクと、導電粒子で接続されることにより多層基板の積層方向に繋がった貫通電極とが接続している請求項1~5のいずれかに記載の多層基板。
- 上記対向する貫通電極に捕捉されている導電粒子が1個以上である請求項1~6のいずれかに記載の多層基板。
- 半導体基板に形成された貫通電極同士を対向させて接合する、請求項1又は2記載の多層基板の製造方法であって、貫通電極が対向する部分の多層基板の平面視における位置に対応して少なくとも導電粒子が絶縁接着剤層に配置された異方導電性フィルムを、貫通電極を有する半導体基板同士の間に挟み、該異方導電性フィルムを加熱加圧することによりこれら半導体基板を異方導電性接続する多層基板の製造方法。
- 貫通電極を有する第1半導体基板と、貫通電極を有する第2半導体基板を、それらの貫通電極同士を対向させて接合する多層基板の製造方法であって、第1半導体基板と第2半導体基板との間に、貫通電極の配置に対応して少なくとも導電粒子が絶縁接着剤層に配置された異方導電性フィルムを挟み、該異方導電性フィルムを加熱加圧することにより第1半導体基板と第2半導体基板を異方導電性接続する請求項8記載の多層基板の製造方法。
- 貫通電極を有する第3半導体基板を第2半導体基板に積層し、第1半導体基板の貫通電極と異方導電性接続した第2半導体基板の貫通電極と、第3半導体基板の貫通電極との間に、貫通電極の配置に対応して少なくとも導電粒子が絶縁接着剤層に配置された異方導電性フィルムを挟み、該異方導電性フィルムを加熱加圧することにより第2半導体基板と第3半導体基板を異方導電性接続する請求項8又は9記載の多層基板の製造方法。
- 上記対向する貫通電極に捕捉されている導電粒子が1個以上である請求項8~10のいずれかに記載の多層基板の製造方法。
- 絶縁接着剤層と、該絶縁接着剤層に配置された導電粒子を含む異方導電性フィルムであって、
3個以上の導電粒子が近接している導電粒子ユニットが形成されており、
該導電粒子ユニットの径もしくは最長辺の長さの、電極の径もしくは最長辺の長さに対する割合が0.7倍以上2倍以下である異方導電性フィルム。 - 絶縁接着剤層と、該絶縁接着剤層に配置された導電粒子を含む異方導電性フィルムであって、
3個以上の導電粒子が近接している導電粒子ユニットが形成されており、
該導電粒子ユニットにおいて、任意の導電粒子と、該導電粒子に最近接している導電粒子との距離が導電粒子径の0.2倍以上0.5倍未満である異方導電性フィルム。 - 該導電粒子ユニットを構成する導電粒子数は30個以下である請求項12又は13記載の異方導電性フィルム。
- 対向する貫通電極に対応していない導電粒子の数が導電粒子の総数の5%以下である請求項12又は13記載の異方導電性フィルム。
- 導電粒子ユニットが、異方導電性フィルムで接続する貫通電極の配置に対応して配置されている請求項12又は13記載の異方導電性フィルム。
- 導電粒子が、金属被覆樹脂粒子又は金属粒子である請求項12又は13記載の異方導電性フィルム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015004595 | 2015-01-13 | ||
| JP2015004595 | 2015-01-13 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016004538A Division JP2016131245A (ja) | 2015-01-13 | 2016-01-13 | 多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020202409A JP2020202409A (ja) | 2020-12-17 |
| JP7207382B2 true JP7207382B2 (ja) | 2023-01-18 |
Family
ID=56405859
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016004538A Pending JP2016131245A (ja) | 2015-01-13 | 2016-01-13 | 多層基板 |
| JP2020161099A Active JP7207382B2 (ja) | 2015-01-13 | 2020-09-25 | 多層基板 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016004538A Pending JP2016131245A (ja) | 2015-01-13 | 2016-01-13 | 多層基板 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10199358B2 (ja) |
| JP (2) | JP2016131245A (ja) |
| KR (1) | KR101974763B1 (ja) |
| CN (2) | CN107112314B (ja) |
| TW (3) | TWI709221B (ja) |
| WO (1) | WO2016114318A1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109983628B (zh) | 2016-11-30 | 2021-12-24 | 迪睿合株式会社 | 导电粒子配置膜、其制造方法、检查探头单元、导通检查方法 |
| JP7042037B2 (ja) * | 2017-04-24 | 2022-03-25 | デクセリアルズ株式会社 | 検査冶具の製造方法 |
| US11456323B2 (en) | 2017-10-20 | 2022-09-27 | Sony Semiconductor Solutions Corporation | Imaging unit |
| JP7185252B2 (ja) | 2018-01-31 | 2022-12-07 | 三国電子有限会社 | 接続構造体の作製方法 |
| JP7046351B2 (ja) | 2018-01-31 | 2022-04-04 | 三国電子有限会社 | 接続構造体の作製方法 |
| JP7160302B2 (ja) * | 2018-01-31 | 2022-10-25 | 三国電子有限会社 | 接続構造体および接続構造体の作製方法 |
| CN112313032A (zh) * | 2018-06-26 | 2021-02-02 | 昭和电工材料株式会社 | 各向异性导电膜及其制造方法以及连接结构体的制造方法 |
| US12172240B2 (en) | 2018-06-26 | 2024-12-24 | Resonac Corporation | Solder particles |
| JP7125547B2 (ja) * | 2018-12-29 | 2022-08-24 | 深南電路股▲ふん▼有限公司 | 多様に組み立て可能なプリント基板及びその製造方法 |
| KR102928946B1 (ko) * | 2021-02-05 | 2026-02-20 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245311A (ja) | 2005-03-03 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2014034741A1 (ja) | 2012-08-29 | 2014-03-06 | デクセリアルズ株式会社 | 異方性導電フィルム及びその製造方法 |
| US20140335656A1 (en) | 2011-12-14 | 2014-11-13 | SK Hynix Inc. | Semiconductor stack packages and methods of fabricating the same |
Family Cites Families (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6234773A (ja) | 1985-08-02 | 1987-02-14 | Honda Motor Co Ltd | 研削盤における砥石ストツク装置 |
| JPH0334064Y2 (ja) * | 1985-08-21 | 1991-07-18 | ||
| US5502889A (en) * | 1988-06-10 | 1996-04-02 | Sheldahl, Inc. | Method for electrically and mechanically connecting at least two conductive layers |
| JPH0362411A (ja) * | 1989-07-31 | 1991-03-18 | Canon Inc | 異方性導電フィルムの製造方法 |
| JP2748713B2 (ja) * | 1991-03-29 | 1998-05-13 | 日立化成工業株式会社 | 接続部材 |
| JPH08330736A (ja) | 1995-06-01 | 1996-12-13 | Toray Ind Inc | 多層基板およびその製造方法 |
| JPH1056099A (ja) * | 1996-08-12 | 1998-02-24 | Shinko Electric Ind Co Ltd | 多層回路基板およびその製造方法 |
| KR100539060B1 (ko) * | 1997-10-28 | 2007-04-25 | 소니 케미카루 가부시키가이샤 | 이방도전성접착제및접착용막 |
| JP3624818B2 (ja) * | 1999-10-12 | 2005-03-02 | ソニーケミカル株式会社 | 異方性導電接続材料、接続体、およびその製造方法 |
| JP2001237365A (ja) * | 2000-02-23 | 2001-08-31 | Seiko Epson Corp | 接続用端子の接合方法、半導体装置の製造方法および半導体装置 |
| JP2002110897A (ja) | 2000-09-28 | 2002-04-12 | Toshiba Corp | 半導体装置およびその製造方法 |
| WO2003003798A1 (fr) * | 2001-06-29 | 2003-01-09 | Toray Engineering Co., Ltd. | Methode d'assemblage utilisant un adhesif conducteur anisotrope |
| JP2003204135A (ja) * | 2002-09-20 | 2003-07-18 | Canon Inc | マルチチップモジュール、及びディスプレイパネル |
| JP3740469B2 (ja) * | 2003-01-31 | 2006-02-01 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JP4340517B2 (ja) | 2003-10-30 | 2009-10-07 | Okiセミコンダクタ株式会社 | 半導体装置及びその製造方法 |
| JP4351939B2 (ja) * | 2004-03-25 | 2009-10-28 | ソニーケミカル&インフォメーションデバイス株式会社 | 多層配線基板及びその製造方法 |
| JP2006310082A (ja) * | 2005-04-28 | 2006-11-09 | Tokai Rubber Ind Ltd | 異方性導電膜およびその製造方法 |
| JP5123664B2 (ja) * | 2005-09-28 | 2013-01-23 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| EP1951015A4 (en) * | 2005-10-14 | 2011-03-23 | Fujikura Ltd | CONDUCTOR PLATE AND METHOD FOR PRODUCING A CONDUCTOR PLATE |
| WO2007060812A1 (ja) * | 2005-11-22 | 2007-05-31 | Sony Corporation | 半導体装置および半導体装置の製造方法 |
| KR100777255B1 (ko) | 2006-04-18 | 2007-11-20 | 중앙대학교 산학협력단 | 이방성 도전 필름 및 이를 이용한 전자부품의 실장방법 |
| JP2006339160A (ja) | 2006-06-02 | 2006-12-14 | Hitachi Chem Co Ltd | 熱硬化性回路接続部材及びそれを用いた電極の接続構造、電極の接続方法 |
| US8834170B2 (en) * | 2006-11-06 | 2014-09-16 | University Of Florida Research Foundation, Inc. | Devices and methods for utilizing mechanical surgical devices in a virtual environment |
| JP4872663B2 (ja) * | 2006-12-28 | 2012-02-08 | 株式会社日立製作所 | 接合用材料及び接合方法 |
| KR100842921B1 (ko) * | 2007-06-18 | 2008-07-02 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
| KR20090011568A (ko) * | 2007-07-26 | 2009-02-02 | 주식회사 하이닉스반도체 | 반도체 패키지 및 그의 제조 방법 |
| JP5291917B2 (ja) * | 2007-11-09 | 2013-09-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| WO2009119904A1 (ja) * | 2008-03-28 | 2009-10-01 | 日本電気株式会社 | 半導体装置、その製造方法、プリント回路基板および電子機器 |
| US8334170B2 (en) * | 2008-06-27 | 2012-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for stacking devices |
| US8097953B2 (en) * | 2008-10-28 | 2012-01-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Three-dimensional integrated circuit stacking-joint interface structure |
| US8674482B2 (en) * | 2008-11-18 | 2014-03-18 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Semiconductor chip with through-silicon-via and sidewall pad |
| JP4730426B2 (ja) * | 2008-11-19 | 2011-07-20 | ソニー株式会社 | 実装基板及び半導体モジュール |
| KR20100079183A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 반도체 패키지 장치와 그 제조 방법 |
| WO2010116694A2 (en) * | 2009-04-06 | 2010-10-14 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor device |
| JP2010251547A (ja) * | 2009-04-16 | 2010-11-04 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP2010272737A (ja) | 2009-05-22 | 2010-12-02 | Elpida Memory Inc | 半導体装置の製造方法 |
| JP4825286B2 (ja) * | 2009-08-07 | 2011-11-30 | ナミックス株式会社 | 多層配線板の製造方法 |
| JP5595708B2 (ja) * | 2009-10-09 | 2014-09-24 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその調整方法並びにデータ処理システム |
| JP5271886B2 (ja) * | 2009-12-08 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US8232137B2 (en) * | 2009-12-10 | 2012-07-31 | Intersil Americas Inc. | Heat conduction for chip stacks and 3-D circuits |
| US8048721B2 (en) * | 2010-03-18 | 2011-11-01 | Powertech Technology Inc. | Method for filling multi-layer chip-stacked gaps |
| JP2011222553A (ja) * | 2010-04-02 | 2011-11-04 | Denso Corp | 半導体チップ内蔵配線基板及びその製造方法 |
| JP2011243725A (ja) * | 2010-05-18 | 2011-12-01 | Elpida Memory Inc | 半導体装置の製造方法 |
| KR20130133748A (ko) * | 2010-06-17 | 2013-12-09 | 모사이드 테크놀로지스 인코퍼레이티드 | 관통 실리콘 비아를 갖는 반도체 디바이스 |
| US8445918B2 (en) * | 2010-08-13 | 2013-05-21 | International Business Machines Corporation | Thermal enhancement for multi-layer semiconductor stacks |
| KR20120032254A (ko) * | 2010-09-28 | 2012-04-05 | 삼성전자주식회사 | 반도체 적층 패키지 및 이의 제조 방법 |
| US8921708B2 (en) * | 2010-12-01 | 2014-12-30 | Panasonic Corporation | Electronic-component mounted body, electronic component, and circuit board |
| JP5167335B2 (ja) * | 2010-12-22 | 2013-03-21 | 株式会社日立製作所 | 半導体装置 |
| KR101817156B1 (ko) * | 2010-12-28 | 2018-01-10 | 삼성전자 주식회사 | 관통 전극을 갖는 적층 구조의 반도체 장치, 반도체 메모리 장치, 반도체 메모리 시스템 및 그 동작방법 |
| JP5932267B2 (ja) * | 2011-08-31 | 2016-06-08 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置及びその製造方法 |
| JP5780228B2 (ja) * | 2011-11-11 | 2015-09-16 | 住友ベークライト株式会社 | 半導体装置の製造方法 |
| JPWO2013089199A1 (ja) * | 2011-12-16 | 2015-04-27 | 旭化成イーマテリアルズ株式会社 | 異方導電性フィルム付き半導体チップ、異方導電性フィルム付き半導体ウェハ、及び半導体装置 |
| JP2013183120A (ja) * | 2012-03-05 | 2013-09-12 | Elpida Memory Inc | 半導体装置 |
| JP6058336B2 (ja) * | 2012-09-28 | 2017-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20140099604A (ko) * | 2013-02-04 | 2014-08-13 | 삼성전자주식회사 | 적층 패키지 및 적층 패키지의 제조 방법 |
| KR20150005113A (ko) * | 2013-07-04 | 2015-01-14 | 에스케이하이닉스 주식회사 | 광학 신호 경로를 포함하는 반도체 패키지 |
| KR102084540B1 (ko) * | 2013-10-16 | 2020-03-04 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
| JP2015177062A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
| US9349670B2 (en) * | 2014-08-04 | 2016-05-24 | Micron Technology, Inc. | Semiconductor die assemblies with heat sink and associated systems and methods |
-
2016
- 2016-01-13 TW TW105101041A patent/TWI709221B/zh active
- 2016-01-13 CN CN201680004447.3A patent/CN107112314B/zh active Active
- 2016-01-13 KR KR1020177017940A patent/KR101974763B1/ko active Active
- 2016-01-13 JP JP2016004538A patent/JP2016131245A/ja active Pending
- 2016-01-13 CN CN202110755784.9A patent/CN113690209B/zh active Active
- 2016-01-13 US US15/543,397 patent/US10199358B2/en active Active
- 2016-01-13 TW TW109134185A patent/TWI786440B/zh active
- 2016-01-13 WO PCT/JP2016/050873 patent/WO2016114318A1/ja not_active Ceased
- 2016-01-13 TW TW111142394A patent/TWI838943B/zh active
-
2020
- 2020-09-25 JP JP2020161099A patent/JP7207382B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245311A (ja) | 2005-03-03 | 2006-09-14 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US20140335656A1 (en) | 2011-12-14 | 2014-11-13 | SK Hynix Inc. | Semiconductor stack packages and methods of fabricating the same |
| WO2014034741A1 (ja) | 2012-08-29 | 2014-03-06 | デクセリアルズ株式会社 | 異方性導電フィルム及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170093171A (ko) | 2017-08-14 |
| TW201639115A (zh) | 2016-11-01 |
| TWI709221B (zh) | 2020-11-01 |
| CN113690209A (zh) | 2021-11-23 |
| WO2016114318A1 (ja) | 2016-07-21 |
| JP2020202409A (ja) | 2020-12-17 |
| CN107112314A (zh) | 2017-08-29 |
| TWI786440B (zh) | 2022-12-11 |
| US10199358B2 (en) | 2019-02-05 |
| KR101974763B1 (ko) | 2019-05-02 |
| TWI838943B (zh) | 2024-04-11 |
| JP2016131245A (ja) | 2016-07-21 |
| TW202312423A (zh) | 2023-03-16 |
| TW202107672A (zh) | 2021-02-16 |
| CN107112314B (zh) | 2021-07-27 |
| US20180026012A1 (en) | 2018-01-25 |
| CN113690209B (zh) | 2025-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7207382B2 (ja) | 多層基板 | |
| JP7207383B2 (ja) | 多層基板 | |
| JP6504307B1 (ja) | 異方導電性フィルム | |
| US20170162550A1 (en) | Interconnect Structures For Assembly Of Semiconductor Structures Including At Least One Integrated Circuit Structure | |
| CN107230667B (zh) | 电子部件、各向异性连接结构体、电子部件的设计方法 | |
| KR20170113039A (ko) | 전자 부품, 접속체, 전자 부품의 설계 방법 | |
| CN104103531A (zh) | 封装结构及其制作方法 | |
| HK40064907A (en) | Multilayer board | |
| HK1240400A1 (en) | Multilayer board | |
| HK1240400B (zh) | 多层基板 | |
| HK1242473A1 (en) | Multilayer substrate | |
| JP2023117329A (ja) | 導電フィルムの設計方法 | |
| HK1242473B (zh) | 多层基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210907 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220106 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220607 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20220805 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221005 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221219 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7207382 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |

