JP7550529B2 - 昇圧回路 - Google Patents
昇圧回路 Download PDFInfo
- Publication number
- JP7550529B2 JP7550529B2 JP2020072887A JP2020072887A JP7550529B2 JP 7550529 B2 JP7550529 B2 JP 7550529B2 JP 2020072887 A JP2020072887 A JP 2020072887A JP 2020072887 A JP2020072887 A JP 2020072887A JP 7550529 B2 JP7550529 B2 JP 7550529B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- boost circuit
- switched capacitor
- boost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 claims description 51
- 230000010355 oscillation Effects 0.000 claims description 25
- 238000001514 detection method Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 7
- 230000002265 prevention Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、昇圧回路に関する。
図４に、従来の昇圧回路４００の回路図を示す。
従来の昇圧回路４００は、発振回路４０１と、ＰＭＯＳトランジスタ４０２と、ＮＭＯＳトランジスタ４０３と、ダイオード４０４、４０６と、コンデンサ４０５とを備えている。
昇圧回路４００は、発振回路４０１が出力するクロック信号でＰＭＯＳトランジスタ４０２とＮＭＯＳトランジスタ４０３を切替えてオンオフすることによって入力電圧を昇圧する。
従って、昇圧回路４００は、入力端子に入力された太陽電池１０１が出力する入力電圧ＶＩＮを、約２倍に昇圧した電圧ＶＢとして出力端子に出力し、二次電池１１２を充電する（例えば、特許文献１参照）。
しかしながら、従来の昇圧回路４００は、発振回路４０１が一定の周波数を出力するため、電力変換能力は一定である。このため、太陽電池１０１などの発電電力に応じて電力変換能力を調整することは考慮されていなかった。更に、従来の昇圧回路４００は、ダイオード４０４、４０６による電圧ロスがあるため、２倍に昇圧することが出来ないという課題があった。
本発明は、以上のような課題を解決するためになされたものであり、発電電力に応じて電力変換能力が調整可能であって、安定して昇圧動作が可能な昇圧回路を提供することを目的とする。
本発明の昇圧回路の一態様は、入力電圧と出力電圧を分圧した第一電圧を比較した結果を第一制御信号として出力する第一電圧検出回路と、前記第一制御信号によって動作が制御される第一発振回路と、前記第一発振回路の出力する第一クロック信号で動作する第一スイッチトキャパシタ昇圧回路と、前記入力電圧と前記出力電圧を分圧した前記第一電圧よりも低い電圧の第二電圧を比較した結果を第二制御信号として出力する第二電圧検出回路と、前記第二制御信号によって動作が制御される第二発振回路と、前記第二発振回路の出力する第二クロック信号で動作する第二スイッチトキャパシタ昇圧回路と、を備え、前記第二スイッチトキャパシタ昇圧回路が前記第一スイッチトキャパシタ昇圧回路の逆流防止用のＭＯＳトランジスタの基板に前記出力電圧より高い電圧を出力することを特徴とする。
また、本発明の昇圧回路の一態様は、前記入力電圧と前記出力電圧を分圧した前記第一電圧よりも低い電圧の第二電圧を比較した結果を第二制御信号として出力する第二電圧検出回路と、前記第二制御信号によって動作が制御される第二発振回路と、前記第二発振回路の出力する第二クロック信号で動作する第二スイッチトキャパシタ昇圧回路と、を備え、前記第二スイッチトキャパシタ昇圧回路が前記第一スイッチトキャパシタ昇圧回路の逆流防止用のＰＭＯＳトランジスタの基板に前記出力電圧より高い電圧を出力することを特徴とする。
本発明の昇圧回路は、第一発振回路が第一電圧検出回路の第一制御信号によって動作するように構成したので、発電電力が小さい状態から大きい状態まで、効率良く昇圧することが出来る。即ち、１．５Ｖ系の太陽電池の発電電力を、３Ｖ系の二次電池に効率良く充電することが出来る。また、逆流防止用に設けたＰＭＯＳトランジスタは、基板に昇圧電圧より高い電圧を印加するように構成したので、ラッチアップすることなく、安定した昇圧動作が可能となる。
図１は、本発明の実施形態の昇圧回路１００を示すブロック図である。
本実施形態の昇圧回路１００は、入力端子に電圧源、例えば太陽電池１０１が出力する入力電圧ＶＩＮが入力され、出力端子に接続される二次電池１１２に電圧ＶＢを出力する。以下、本実施形態の説明では、入力電圧ＶＩＮを１．５Ｖ系太陽電池の出力電圧、電圧ＶＢを３．０Ｖとして説明する。３セル構成の１．５Ｖ系太陽電池は、動作状態の出力電圧が１．５Ｖ程度、無負荷状態の開放電圧が１．８Ｖ程度である。
昇圧回路１００は、電圧検出回路１０２、１０３と、発振回路１０４、１０８と、遅延回路１０５と、スイッチトキャパシタ昇圧回路１０６、１０７と、分圧回路を構成する抵抗１０９、１１０、１１１を備えている。
第一電圧検出回路１０２は、入力電圧ＶＩＮと分圧回路が出力する第一電圧ＶＲＥＦ１が入力され、それらの比較結果である第一制御信号ＥＮ１を出力する。第一電圧ＶＲＥＦ１は、例えば、電圧ＶＢ、即ち二次電池１１２の電圧の１/２の電圧に０．１Ｖ程度を加えた電圧に設定する。第一制御信号ＥＮ１は、入力電圧ＶＩＮが第一電圧ＶＲＥＦ１より高いときに第一発振回路１０４を動作させ、入力電圧ＶＩＮが第一電圧ＶＲＥＦ１以下のときに第一発振回路１０４を停止させる信号である。
第二電圧検出回路１０３は、入力電圧ＶＩＮと分圧回路が出力する第二電圧ＶＲＥＦ２が入力され、それらの比較結果である第二制御信号ＥＮ２を出力する。第二電圧ＶＲＥＦ２は、第一電圧ＶＲＥＦ１よりも低い電圧に設定する。第二制御信号ＥＮ２は、入力電圧ＶＩＮが第二電圧ＶＲＥＦ２より高いときに第二発振回路１０８を動作させ、入力電圧ＶＩＮが第二電圧ＶＲＥＦ２以下のときに第二発振回路１０８を停止させる信号である。更に、第二制御信号ＥＮ２は、遅延回路１０５を介し第三制御信号ＥＮ３として第一発振回路１０４に入力される。従って、第一発振回路１０４は、第三制御信号ＥＮ３によって、第二発振回路１０８よりも必ず遅れて動作を開始する。
第一スイッチトキャパシタ昇圧回路１０６は、第一発振回路１０４が出力するクロック信号ＣＬＫ１によって、入力電圧ＶＩＮを２倍に昇圧した電圧ＶＢを出力する。また、後述する第二スイッチトキャパシタ昇圧回路１０７が出力する昇圧電圧Ｖ１が入力される。
第二スイッチトキャパシタ昇圧回路１０７は、第二発振回路１０８が出力するクロック信号ＣＬＫ２によって、入力電圧ＶＩＮを昇圧した電圧ＶＢよりも高い昇圧電圧Ｖ１を第一スイッチトキャパシタ昇圧回路１０６に出力する。
図２は、本実施形態の昇圧回路の第一スイッチトキャパシタ昇圧回路１０６を示す回路図である。
第一スイッチトキャパシタ昇圧回路１０６は、逆流防止用のＮＭＯＳトランジスタ２０１及びＰＭＯＳトランジスタ２０５と、スイッチング用のＰＭＯＳトランジスタ２０２及びＮＭＯＳトランジスタ２０４と、昇圧用のコンデンサ２０３を備えている。
第一スイッチトキャパシタ昇圧回路１０６は、逆流防止用のＮＭＯＳトランジスタ２０１及びＰＭＯＳトランジスタ２０５を用いたので、昇圧動作による電圧ロスを無くしている。ここで、ＰＭＯＳトランジスタ２０５は、ドレイン電圧が基板電圧を超える可能性があり、その場合は寄生バイポーラトランジスタがオンして、ラッチアップする懸念がある。ＰＭＯＳトランジスタ２０５は、基板に電圧ＶＢよりも高い昇圧電圧Ｖ１が入力されているので、寄生バイポーラトランジスタがオンすることがない、即ちラッチアップが防止されている。
ここで、クロック信号ＣＬＫ１は、入力電圧ＶＩＮレベルの信号であり、クロック信号ＣＬＫ１Ａは、二次電池１１２の電圧ＶＢを電源とする電圧シフト回路（図示せず）で電圧をシフトさせた電圧ＶＢレベルの信号である。
図３は、本実施形態の昇圧回路の第二スイッチトキャパシタ昇圧回路１０７を示す回路図である。
第二スイッチトキャパシタ昇圧回路１０７は、逆流防止用のＮＭＯＳトランジスタ３０１及びデプレッション型のＮＭＯＳトランジスタ３０５と、スイッチング用のＰＭＯＳトランジスタ３０２及びＮＭＯＳトランジスタ３０４と、昇圧用のコンデンサ３０３と、カップリング用のコンデンサ３０６と、抵抗３０７を備えている。
第二スイッチトキャパシタ昇圧回路１０７は、電圧ＶＢに充電されたコンデンサ３０３に、入力電圧ＶＩＮを直列接続することで、電圧ＶＢより高い昇圧電圧Ｖ１を出力する。コンデンサ３０３の充電制御用スイッチとしてデプレッション型のＮＭＯＳトランジスタ３０５を用いた。ＮＭＯＳトランジスタ３０５は、ゲートに抵抗３０７を介して電圧ＶＢにバイアスされ、コンデンサ３０６を介してクロック信号ＣＬＫ２を入力されている。このように構成することで、第二スイッチトキャパシタ昇圧回路１０７は、電圧ＶＢより高い昇圧電圧Ｖ１を出力することが可能になる。昇圧電圧Ｖ１は、電圧ＶＢの３Ｖに入力電圧ＶＩＮの１．５Ｖを加えた電圧から、ＮＭＯＳトランジスタ３０１のしきい値電圧を引いた電圧となる。
次に、上記のように構成された昇圧回路１００の動作について説明する。
第一スイッチトキャパシタ昇圧回路１０６が昇圧用のコンデンサ２０３に充電している状態の時は、入力電圧ＶＩＮが第一電圧ＶＲＥＦ１以下になるので、第一電圧検出回路１０２は、第一発振回路１０４を停止させる第一制御信号ＥＮ１を出力する。この時、第一スイッチトキャパシタ昇圧回路１０６は、ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ２０４はオン、ＰＭＯＳトランジスタ２０２とＰＭＯＳトランジスタ２０５はオフしている。
コンデンサ２０３が充電されて、入力電圧ＶＩＮが第一電圧ＶＲＥＦ１より高くなると、第一電圧検出回路１０２は、第一発振回路１０４を動作させる第一制御信号ＥＮ１を出力する。第一発振回路１０４が動作してクロック信号ＣＬＫ１を第一スイッチトキャパシタ昇圧回路１０６へ出力すると、第一スイッチトキャパシタ昇圧回路１０６は、ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ２０４はオフ、ＰＭＯＳトランジスタ２０２とＰＭＯＳトランジスタ２０５はオンして、電圧ＶＢが出力される。更に、クロック信号ＣＬＫ１のレベルが反転すると、ＮＭＯＳトランジスタ２０１とＮＭＯＳトランジスタ２０４はオン、ＰＭＯＳトランジスタ２０２とＰＭＯＳトランジスタ２０５はオフしてコンデンサ２０３の充電状態になり、入力電圧ＶＩＮが第一電圧ＶＲＥＦ１以下になるので、第一電圧検出回路１０２は、第一発振回路１０４を停止させる第一制御信号ＥＮ１を出力する。
以上のような動作を繰り返すことで、昇圧回路１００は、１．５Ｖの入力電圧ＶＩＮを３．０Ｖの電圧ＶＢに昇圧して出力端子から出力する。
このように第一スイッチトキャパシタ昇圧回路１０６を構成することで、太陽電池１０１の発電電力が多い場合は、コンデンサ２０３の充電期間が短くなるため、第一スイッチトキャパシタ昇圧回路１０６のスイッチング周波数が高くなる。従って、昇圧回路１００は、太陽電池１０１の発電電力を有効に昇圧することが出来る。また、太陽電池１０１の発電電力が少ない場合は、コンデンサ２０３の充電期間が長くなるが、その間は第一発振回路１０４が停止しているので、昇圧回路１００は低消費電流状態にあるので、太陽電池１０１の発電電力を無駄に消費することが無い。
また、第二スイッチトキャパシタ昇圧回路１０７の第二発振回路１０８は、第一電圧ＶＲＥＦ１よりも低い第二電圧ＶＲＥＦ２と入力電圧ＶＩＮの比較結果の第二制御信号ＥＮ２で動作を開始する。従って、第二スイッチトキャパシタ昇圧回路１０７は、第一スイッチトキャパシタ昇圧回路１０６が動作を開始する前に昇圧電圧Ｖ１を出力することが出来る。更に、第二制御信号ＥＮ２は、遅延回路１０５を介して、第三制御信号ＥＮ３として第一発振回路１０４に入力されるため、第二スイッチトキャパシタ昇圧回路１０７は、第一スイッチトキャパシタ昇圧回路１０６が動作を開始する前に昇圧電圧Ｖ１を出力することが出来る。即ち、第一スイッチトキャパシタ昇圧回路１０６の寄生バイポーラトランジスタがオンすることが無く、ラッチアップを防止することが出来る。
以上説明したように、本発明の昇圧回路１００は、第一発振回路１０４が第一電圧検出回路１０２の制御信号によって動作するように構成したので、発電電力が小さい状態から大きい状態まで、効率良く昇圧することが出来る。即ち、１．５Ｖ系の太陽電池の発電電力を、３Ｖ系の二次電池に効率良く充電することが出来る。また、逆流防止用に設けたＰＭＯＳトランジスタは、基板に電圧ＶＢより高い電圧を印加するように構成したので、ラッチアップすることなく、安定して２倍昇圧が可能となる
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能である。
１００ 昇圧回路
１０２、１０３ 電圧検出回路
１０４、１０８ 発振回路
１０５ 遅延回路
１０６、１０７ スイッチトキャパシタ昇圧回路
１０２、１０３ 電圧検出回路
１０４、１０８ 発振回路
１０５ 遅延回路
１０６、１０７ スイッチトキャパシタ昇圧回路
Claims (1)
- 入力電圧と出力電圧を分圧した第一電圧を比較した結果を第一制御信号として出力する第一電圧検出回路と、
前記第一制御信号によって動作が制御される第一発振回路と、
前記第一発振回路の出力する第一クロック信号で動作する第一スイッチトキャパシタ昇圧回路と、
前記入力電圧と前記出力電圧を分圧した前記第一電圧よりも低い電圧の第二電圧を比較した結果を第二制御信号として出力する第二電圧検出回路と、
前記第二制御信号によって動作が制御される第二発振回路と、
前記第二発振回路の出力する第二クロック信号で動作する第二スイッチトキャパシタ昇圧回路と、を備え、
前記第二スイッチトキャパシタ昇圧回路が前記第一スイッチトキャパシタ昇圧回路の逆流防止用のＭＯＳトランジスタの基板に前記出力電圧より高い電圧を出力する、
ことを特徴とする昇圧回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/930,983 US11011979B2 (en) | 2019-08-02 | 2020-07-16 | Booster circuit |
| CN202010757662.9A CN112311226B (zh) | 2019-08-02 | 2020-07-31 | 升压电路 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019142738 | 2019-08-02 | ||
| JP2019142738 | 2019-08-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021027795A JP2021027795A (ja) | 2021-02-22 |
| JP7550529B2 true JP7550529B2 (ja) | 2024-09-13 |
Family
ID=74664126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020072887A Active JP7550529B2 (ja) | 2019-08-02 | 2020-04-15 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7550529B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369501A (ja) | 2001-06-05 | 2002-12-20 | Sharp Corp | 安定化電源装置 |
| JP2005073437A (ja) | 2003-08-27 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 昇圧回路およびそれを用いたブリッジドライバ |
| JP2009124824A (ja) | 2007-11-13 | 2009-06-04 | Rohm Co Ltd | チャージポンプ回路ならびにその制御回路、制御方法 |
| JP2014011841A (ja) | 2012-06-28 | 2014-01-20 | Denso Corp | スイッチングレギュレータ |
-
2020
- 2020-04-15 JP JP2020072887A patent/JP7550529B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002369501A (ja) | 2001-06-05 | 2002-12-20 | Sharp Corp | 安定化電源装置 |
| JP2005073437A (ja) | 2003-08-27 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 昇圧回路およびそれを用いたブリッジドライバ |
| JP2009124824A (ja) | 2007-11-13 | 2009-06-04 | Rohm Co Ltd | チャージポンプ回路ならびにその制御回路、制御方法 |
| JP2014011841A (ja) | 2012-06-28 | 2014-01-20 | Denso Corp | スイッチングレギュレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021027795A (ja) | 2021-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101375017B1 (ko) | 저전압 트랜지스터를 이용한 전압 업변환 회로 | |
| US8120338B2 (en) | Dropper-type regulator | |
| US6927986B2 (en) | Power supply and PWM circuits | |
| JP2005304226A (ja) | 電源ドライバ回路及びスイッチング電源装置 | |
| KR20050039577A (ko) | 안정한 변환 전압을 공급 가능한 전원 장치 | |
| US8373501B2 (en) | Reference voltage circuit | |
| US7737773B2 (en) | Semiconductor device, step-down chopper regulator, and electronic equipment | |
| US11545899B2 (en) | Semiconductor device, system, and control method | |
| KR20150106356A (ko) | Dc/dc 컨버터 | |
| KR20150106349A (ko) | Dc/dc 컨버터 | |
| JP2004056983A (ja) | 電源回路 | |
| JP2011244524A (ja) | マイクロコンピュータおよびスイッチング電源装置 | |
| US20140070779A1 (en) | Switching regulator | |
| JP4756138B2 (ja) | 低電圧トランジスタを使用する高電圧電力スイッチ | |
| US9548656B1 (en) | Low voltage ripple charge pump with shared capacitor oscillator | |
| US8421525B2 (en) | Semiconductor circuit device | |
| US9762225B2 (en) | Power supply apparatus and control method thereof | |
| US9774250B2 (en) | Cold start DC/DC converter | |
| JP3652793B2 (ja) | 半導体装置の電圧変換回路 | |
| JP7550529B2 (ja) | 昇圧回路 | |
| CN112311226B (zh) | 升压电路 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JP2018207276A (ja) | ゲート駆動回路 | |
| JP2007151322A (ja) | 電源回路およびｄｃ−ｄｃコンバータ | |
| JP4576199B2 (ja) | 降圧電圧出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240528 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240806 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240903 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7550529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |