JP7600546B2 - 超電導装置、及びその製造方法 - Google Patents

超電導装置、及びその製造方法 Download PDF

Info

Publication number
JP7600546B2
JP7600546B2 JP2020094778A JP2020094778A JP7600546B2 JP 7600546 B2 JP7600546 B2 JP 7600546B2 JP 2020094778 A JP2020094778 A JP 2020094778A JP 2020094778 A JP2020094778 A JP 2020094778A JP 7600546 B2 JP7600546 B2 JP 7600546B2
Authority
JP
Japan
Prior art keywords
superconducting
electrode
protrusion
contact coupling
coupling circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020094778A
Other languages
English (en)
Other versions
JP2021190568A (ja
Inventor
彩未 山口
兼二 難波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2020094778A priority Critical patent/JP7600546B2/ja
Publication of JP2021190568A publication Critical patent/JP2021190568A/ja
Application granted granted Critical
Publication of JP7600546B2 publication Critical patent/JP7600546B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)

Description

本発明は、超電導装置、及びその製造方法に関する。
超電導回路の集積化を図るために、集積回路を登載した超電導回路集積チップを回路基板上にフリップチップ実装した構造を用いることが検討されている。この構造では、信号の反射や干渉等を抑え、必要な信号品質(伝送特性)を確保するために、集積回路における配線の引き回しを低減できるキャパシティブカップリング(容量結合)や、インダクティブカップリング(誘導結合)による非接触結合が有望視されている。
具体的な構造としては、例えば、超電導集積回路チップには信号の入出力のためのキャパシティブカップリング回路やインダクティブカップリング回路を所要数配置し、対応する位置に回路基板側の非接触結合回路を配置する構造とすることができる。2つの非接触結合回路が良好な非接触結合を形成するためには、超電導集積回路チップと回路基板とを所定間隔に保って、結合する技術が必要になる。
上記の要求に対応する技術が、例えば特許文献1に開示されている。特許文献1の技術では、回路基板に設けた超電導配線の上に、錫もしくは錫と鉛から成る第2金属層を積層し、第2金属層の電極と、超電導素子の電極とをはんだで接続する。この技術では、超電導配線上に、はんだの濡れ性が良い第2金属層を形成して、超電導素子の電極と回路基板の超電導配線とを接続する。このため、信頼性の高い超電導素子と回路基板との接続を得ることができる。
特許第2813093号公報
しかしながら、特許文献1に開示されている構造では、超電導集積回路チップの非接触結合回路と、回路基板の非接触結合回路との間隔を正確に制御することができないという問題があった。これは、溶融したはんだが固化する間に、位置がずれる可能性があったためである。その結果、設計通りの入出力特性が得られない場合があった。
本発明は、上記の問題点に鑑みてなされたものであり、非接触結合で設計通りの入出力特性を得ることが可能な超電導装置、及びその製造方法を提供することを目的としている。
上記の課題を解決するため、本発明の超電導装置は、超電導集積回路チップと、回路基板とを有している。超電導集積回路チップは、第1の超電導材料からなる第1の電極と、第1の非接触結合回路とを表面に有する。回路基板は、第2の超電導材料からなる第2の電極と、第2の非接触結合回路とを表面に有する。第2の電極は、上面が平坦な、所定の高さの突起部を有している。そして、突起部の上面は、第1の電極の表面と直接接合し、第1の非接触結合回路と第2の非接触結合回路とが対向配置している。
また、本発明の超電導装置の製造方法は、第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板とを用いる。そして、第2の電極に、上面が平坦な所定の高さの突起部を形成し、第1の電極の表面と前記突起部の上面とを直接接合し、第1の非接触結合回路と第2の非接触結合回路とを対向配置させる。
本発明の効果は、非接触結合で設計通りの入出力特性を得ることが可能な超電導装置、及びその製造方法を提供できることである。
第1の実施形態の超電導装置の構成を示す断面図である。 第2の実施形態の超電導装置に用いる超電導集積回路チップを示す平面図である。 第2の実施形態の超電導装置に用いる回路基板を示す平面図である。 第2の実施形態の超電導装置を示す断面図である。 第2の実施形態の超電導装置の製造方法の第1の部分を示す断面図である。 第2の実施形態の超電導装置の製造方法の第2の部分を示す断面図である。 第2の実施形態の超電導装置の製造方法の第3の部分を示す断面図である。 第3の実施形態の超電導装置を示す断面図である。
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。なお各図面の同様の構成要素には同じ番号を付し、説明を省略する場合がある。
(第1の実施形態)
図1は、本実施形態の超電導装置1を示す断面図である。超電導装置1は、超電導集積回路チップ10と、回路基板20とを有している。超電導集積回路チップ10は、第1の超電導材料からなる第1の電極11と、第1の非接触結合回路12とを表面に有する。回路基板20は、第2の超電導材料からなる第2の電極21と、第2の非接触結合回路22とを表面に有する。第2の電極21は、上面が平坦な、所定の高さの突起部21aを有している。そして、突起部21aの上面21bは、第1の電極11の表面と直接接合し、第1の非接触結合回路12と第2の非接触結合回路22とが対向配置している。
以上の構成とすると、突起部21aの存在によって、第1の非接触結合回路12と第2の非接触結合回路との間隔を正確に制御することができる。その結果、非接触結合で設計通りの入出力特性が得られる。
(第2の実施形態)
本実施形態では、第1の実施形態よりも製造が容易な超電導装置について説明する。図2は、超電導装置に用いる超電導集積回路チップ100を示す平面図である。超電導集積回路チップ100は、チップ母材101を有し、その表面には第1の超電導材料からなる第1の電極110と、第1の非接触結合回路120とが形成されている。第1の電極110は、例えば、図示しないグランド回路に接続している。第1の非接触結合回路120は、例えば、図示しない超電導素子に接続している。第1の超電導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、インジウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。チップ母材101には、例えば、シリコンを用いることができる。第1の非接触結合回路120は、例えば、回路基板200との信号の入出力のための、キャパシティブカップリング回路や、インダクティブカップリング回路である。
図3は、超電導装置に用いる回路基板200を示す平面図である。回路基板200の基板母材201は、例えばシリコンを用いることができる。回路基板200の表面には、第2の超電導体材料からなる第2の電極210と、第2の非接触結合回路220が形成されている。第2の電極210は、所定の高さを持ち、上面が平坦な突起部211を有している。第2の超電導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、インジウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。第2の電極210は、例えば、図示しないグランド回路に接続している。第2の非接触結合回路220は、例えば、図示しない電子回路に接続している。なお、回路基板200が、さらに外部の電子デバイスと接続される場合は、回路基板はインターポーザの役割を果たす。
突起部211は、上面に平滑な面を有しており、例えば、粗さがRa1nm以下となるように形成する。突起部211の高さは、第1の非接触結合回路120と第2の非接触結合回路220との非接触結合との間で、設計した信号の入出力特性が得られる高さとする。具体的な数値としては、例えば、2μmから10μmの高さとすることができる。
図4は、超電導集積回路チップ100と、回路基板200とを接合して形成した超電導装置1000を示す断面図である。
回路基板200の、第2の電極210は、基板母材201上に形成された配線部230の上に、第2の超電導材料の薄膜を積層して形成されている。配線部230は、例えば、銅、銀、金、白金、これらを含む合金を用いて形成することができる。配線部を設けることにより、放熱性を改善したり、常電導状態における処理を行ったりすることができる。突起部211は、第2の超電導材料とは異なる材料、例えば、銅、銀、金、白金、これらを含む合金などの金属を用いて形成された突部212の上に、第2の超電導材料の薄膜を積層して形成されている。ニオブなどの一部の超電導材料は、加工性が悪く、突部212のような立体的な構造を作るのが困難である。そこで、加工しやすい材料を用いることで突部212を容易に形成することができる。また加工性の良い材料を用いることで、突部212の高さを正確に制御することができる。そして、突部212の上に、膜厚を正確に制御した第2の超電導材料の薄膜を積層することで、突起部211の高さを正確に制御することができる。その後、第2の超電導材料の薄膜に対して、フォトリソグラフィー、エッチング等の加工を施すことにより、第2の電極210および突起部211を容易に形成することができる。なお第2の電極210と配線部230との密着強度を確保するために、チタン、窒化チタン等の下地を追加しても良い。また、突部212の上面の周囲を面取りした形状とすると、第2の超電導材料の薄膜の成膜性を確保したり、角部に応力が集中することによる薄膜の損傷を抑制したりすることができる。また配線部230と基板母材201との密着性を高めるように、配線部230が下地層を持つ構成としても良い。
超電導集積回路チップ100と回路基板200とは、第1の電極110と突部211の上面211aとを直接接合することにより、接続固定されている。この接続は、超電導集積回路チップ100の回路面を、回路基板200の回路面に対向させるため、いわゆるフェイスダウン実装である。ここで、第1の非接触結合回路120と、第2の非接触結合回路220とは、互いに対向するように正確に位置決めされている。そして両者の間隔は、突起部211によって、正確に制御されている。その結果、キャパシティブカップリングにおけるキャパシタンスや、インダクティブカップリングにおける相互インダクタンスについて、所望の値を得ることができる。
突起部211の上面211aと、第1の電極110とは、表面を活性化した後に表面同士を当接させることにより接合されている。この技術は、常温接合として一般的に知られているものである。この接合により、第1の電極110と突起部211の上面211aとは、それぞれを構成する超電導材料による非結晶層を界面に形成した状態であり、強固に結合されている。
なお、上記の説明では、第2の非接触結合回路220上には、第2の超電導材料薄膜を配置していない構造を示したが、第2の非接触結合回路220上に第2の超電導材料薄膜を積層した構造としてもよい。また、図4で示した突起部211の形状や配置について、これに制限するものではなく多角形の柱状等も適用でき、設計した入出力特性が得られる任意の位置に配置することができる。また、第1の非接触結合回路120と、第2の非接触結合回路220とが、十字型の形状である例を示したが、これに限らず任意の形状を取ることができる。また、突起部211を、第2の非接触結合回路220の周囲に4つ配置した例を示したが、これには限られず、任意の配置を取ることができる。
次に、超電導装置の製造方法について説明する。まず、図5に示すように、超電導集積回路チップ100と、回路基板200とを、互いの接合面が対向する向きで、真空チャンバー(図示なし)内に配置し、真空引きを行う。この時、超電導集積回路チップ100は、チップ固定治具300によって固定されている。固定方法として、クランプ方式や静電チャック方式が適用できる。また、回路基板200も基板固定治具310によって固定されており、同様の固定方法が適用できる。チャンバー内の真空度としては、例えば、10-6Pa程度が好ましい。
次に、図6に示すように、活性化装置400を用いて、超電導集積回路チップ100の接合部となる第1の電極110の表面の吸着物や酸化物を除去して、接合部を活性化させる。活性化装置400としては、例えば、イオンや中性原子ビームなどを照射する装置を用いることができる。同様に、活性化装置400を用いて、回路基板200の接合部となる突起部211の上面211aの、表面の吸着物や酸化物を除去して、接合部を活性化させる。
次に、図7に示すように、第1の非接触結合回路120と、第2の非接触結合回路220とが対向するように、超電導集積回路チップ100と回路基板200との位置合わせを行う。そして、真空度を維持した状態で、第1の電極110と、突起部211の上面211aを当接し加圧する。温度は、例えば、常温で良い。この時、第1の電極110の第1の超電導材料と、突起部211の上面211aの第2の超電導材料とが、接合界面に非結晶層を形成し、両者は強固に結合する。なお、図示していないが、例えば、超電導集積回路チップ100と回路基板200のそれぞれにアライメントマークを設けて、赤外線カメラによる透過画像を用いて位置を調整することにより、両者の位置合わせを行うことができる。
以上説明したように、本実施形態によれば、非接触結合で、設計通りの信号入出力特性を得ることができる。その理由は、回路基板の第2の電極が、上面が平坦な所定高さの突起部を有していることによって、超電導集積回路チップの非接触結合回路と、回路基板上の非接触結合回路とを、所定の間隔に高精度に位置決めした状態で実装できるからである。
また、高い接合信頼性と性能を確保できる。その理由は、真空中で接合表面の活性化と接合を行うことによって、第1の電極および第2の電極の表面が再酸化することなく接合できるためである。さらに、常温での接合であるため、加熱による超電導素子の状態変化や部材の熱膨張に起因する実装位置ズレがなく、高い性能を維持できる。
さらに、第1の超電導材料と第2の超電導材料が同じ材料の場合は、極低温環境下での動作においても高い接合信頼性を確保できる。その理由は、同じ超電導材料同士を直接接合しているためである。この構成では、特に、超電導回路の使用環境である極低温(10mK)において、部材の熱膨張係数差に起因した応力による破損を抑制することができる。
また、安定的な電気特性を確保することができることである。その理由は、同一の超電導材料同士を接合することで、超電導特性を阻害する化合物層が接合界面に生成されないためである。
(第3の実施形態)
第2の実施形態では、回路基板の配線部の上に、例えば、金属等の材料を用いて、突部を形成し、これを第2の超電導材料薄膜で覆うことによって突起部を形成する例について説明した。本実施形態では、突起部を形成する別の方法について説明する。
図8は、本実施形態の超電導装置1100を示す断面図である。本実施形態の超電導装置1100に用いる回路基板200aは、基板母材201aで形成された突部212aを有している。そして突部212aを覆って配線部230aの薄膜を積層し、さらに第2の超電導材料の薄膜を積層して、パターニングすることによって、第2の実施形態と同様な外形を持つ回路基板200aを作製している。基板母材201aとしては、例えばシリコンを用いることができる。シリコンでは、高精度に三次元加工を行う種々の方法が開発されており、これらの方法を用いて、精度よく突部212aを形成することができる。突起部211の上面211aと第1の電極110とを接合する構成や製造方法については、第2の実施形態と同様である。
なお第2の実施形態と同様に、配線部230aとして銅、銀、金、白金、あるいはこれらを含む合金等の金属を用いることができる。また、第2の電極210と配線部230との密着強度を確保するために、チタン、窒化チタン等の下地を追加しても良い。また、突部212の上面の周囲を面取りした形状とすることで、第2の超電導材料の薄膜の成膜性を確保したり、角部に応力が集中することによる薄膜の損傷を抑制したりすることができる。また配線部230aと基板母材201aとの密着性を高めるように、配線部230aがTi等の下地層を持つ構成としても良い。
突部212aを変形しにくい(剛性が高い)基板母材201aで形成して、突起部211を形成することにより、超電導集積回路チップ100の実装時において、加圧による突起部211の変形を抑制することができる。例えば、シリコンは、銅より変形しにくい材料である。上記の構成とすることにより、第1の非接触結合回路120と第2の非接触結合回路220との間隔をより高精度に位置決めできる。その結果、非接触結合での入出力特性を、設計値に近づけることが可能になる。
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上記実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、
第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、
を有し、
前記第2の電極が、上面が平坦な所定の高さの突起部を有し、
前記第1の電極の表面と前記第2の電極の前記突起部の上面とが直接接合され、
前記第1の非接触結合回路と前記第2の非接触結合回路とが対向配置されている
ことを特徴とする超電導装置。
(付記2)
前記突起部の上面を覆う前記第2の超電導材料の内部に前記第2の超電導材料とは異なる材料からなる突部が配置されている
ことを特徴とする付記1に記載の超電導装置。
(付記3)
前記異なる材料が前記回路基板の母材と同じ材料である
ことを特徴とする付記2に記載の超電導装置。
(付記4)
前記異なる材料が金属である
ことを特徴とする付記2に記載の超電導装置。
(付記5)
前記第1の電極と前記第2の電極の前記突起部との接合部が、前記第1の超電導材料と前記第2の超電導材料とを含む非結晶層を有している
ことを特徴付記1乃至4のいずれか一つに記載の超電導装置。
(付記6)
前記突起部の前記上面の算術平均粗さRaが1nm以下である
ことを特徴とする付記1乃至5のいずれか一つに記載の超電導装置。
(付記7)
前記突起部の前記上面の外周が円弧状の面とり形状を成している
ことを特徴とする付記1乃至6のいずれか一つに記載の超電導装置。
(付記8)
前記第1の電極と前記第2の電極とがグランド電極である
ことを特徴とする付記1乃至7のいずれか一つに記載の超電導装置。
(付記9)
前記第1の超電導材料と前記第2の超電導材料の少なくとも一方がNbである
ことを特徴とする付記1乃至8のいずれか一つに記載の超電導装置。
(付記10)
前記第1の超電導材料と前記第2の超電導材料とが同一の超電導材料である
ことを特徴とする付記1乃至9のいずれか一つに記載の超電導装置。
(付記11)
第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、を有する超電導装置の製造方法であって、
前記第2の電極に、上面が平坦な所定の高さの突起部を形成し、
前記第1の電極の表面と前記第2の電極の前記突起部の上面とを直接接合し、
前記第1の非接触結合回路と前記第2の非接触結合回路とを対向配置させる
ことを特徴とする超電導装置の製造方法。
(付記12)
前記超電導集積回路チップと前記回路基板とを、前記第1の電極と前記第2の電極とが対向する向きでチャンバー内に配置し、
前記チャンバーを真空引きし、
前記第1の電極と前記第2の電極の前記突起部の上面の表面とを活性化し、
前記第1の非接触結合回路と前記第2の非接触結合回路が対向するように位置合わせし、
前記チャンバーの真空度を維持した状態で前記第1の電極と前記第2の電極の前記突起部とを当接させて加圧する、
ことを特徴とする付記11に記載の超電導装置の製造方法。
(付記13)
前記回路基板に前記第2の超電導材料とは異なる材料で突部を形成し、前記突部を前記第2の超電導材料で覆って前記起部を形成する
ことを特徴とする付記11または12に記載の超電導装置の製造方法。
(付記14)
前記異なる材料が前記回路基板の母材と同じ材料である
ことを特徴とする付記13に記載の超電導装置の製造方法。
(付記15)
前記異なる材料が金属である
ことを特徴とする付記13に記載の超電導装置の製造方法。
(付記16)
前記突起部の前記上面の算術平均粗さRaが1nm以下にする
ことを特徴とする付記11乃至15のいずれか一つに記載の超電導装置の製造方法。
(付記17)
前記突起部の前記上面の外周が円弧状の面とり形状にする
ことを特徴とする付記11乃至16のいずれか一つに記載の超電導装置の製造方法。
(付記18)
前記第1の超電導材料と前記第2の超電導材料の少なくとも一方がNbである
ことを特徴とする付記11乃至17のいずれか一つに記載の超電導装置の製造方法。
(付記19)
前記第1の超電導材料と前記第2の超電導材料とが同一の超電導材料である
ことを特徴とする付記11乃至18のいずれか一つに記載の超電導装置の製造方法。
1、1000、1100 超電導装置
10、100 超電導集積回路チップ
11、110 第1の電極
12、120 第1の非接触結合回路
20、200 回路基板
21、210 第2の電極
21a、211 突起部
21b、211a 上面
22、220 第2の非接触結合回路
201、201a 基板母材
212、212a 突部
230 配線部
300 チップ固定治具
310 基板固定治具
400 活性化装置

Claims (8)

  1. 第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、
    第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、
    を有し、
    前記第2の電極が、上面が平坦な所定の高さの突起部を有し、
    前記第1の電極の表面と前記第2の電極の前記突起部の上面とが直接接合され、
    前記第1の非接触結合回路と前記第2の非接触結合回路とが対向配置されており、
    前記突起部の上面を覆う前記第2の超電導材料の下層に前記第2の超電導材料とは異なる材料が配置されており、
    前記異なる材料が前記回路基板の母材と同じ材料である
    ことを特徴とする超電導装置。
  2. 前記第1の電極と前記第2の電極の前記突起部の上面との接合部が、前記第1の超電導材料と前記第2の超電導材料とを含む非結晶層を有している
    ことを特徴請求項に記載の超電導装置。
  3. 前記突起部の前記上面の算術平均粗さRaが1nm以下である
    ことを特徴とする請求項1または2に記載の超電導装置。
  4. 前記突起部の前記上面の外周が円弧状の面とり形状を成している
    ことを特徴とする請求項1乃至のいずれか一項に記載の超電導装置。
  5. 前記第1の電極と前記第2の電極とがグランド電極である
    ことを特徴とする請求項1乃至のいずれか一項に記載の超電導装置。
  6. 前記第1の超電導材料と前記第2の超電導材料とが同一の超電導材料である
    ことを特徴とする請求項1乃至のいずれか一項に記載の超電導装置。
  7. 第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、を有する超電導装置の製造方法であって、
    前記第2の電極に、上面が平坦な所定の高さの突起部を形成し、
    前記第1の電極の表面と前記第2の電極の前記突起部の上面とを直接接合し、
    前記第1の非接触結合回路と前記第2の非接触結合回路とを対向配置させる
    超電導装置の製造方法であって、
    前記突起部は、前記第2の超電導材料とは異なる材料の上に、前記第2の超電導材料を積層して、形成され、
    前記異なる材料が前記回路基板の母材と同じ材料である
    ことを特徴とする超電導装置の製造方法。
  8. 前記超電導集積回路チップと前記回路基板とを、前記第1の電極と前記第2の電極とが対向する向きでチャンバー内に配置し、
    前記チャンバーを真空引きし、
    前記第1の電極と前記第2の電極の前記突起部の上面の表面とを活性化し、
    前記第1の非接触結合回路と前記第2の非接触結合回路が対向するように位置合わせし、
    前記チャンバーの真空度を維持した状態で前記第1の電極と前記第2の電極の前記突起部とを当接させて加圧する、
    ことを特徴とする請求項に記載の超電導装置の製造方法。
JP2020094778A 2020-05-29 2020-05-29 超電導装置、及びその製造方法 Active JP7600546B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020094778A JP7600546B2 (ja) 2020-05-29 2020-05-29 超電導装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020094778A JP7600546B2 (ja) 2020-05-29 2020-05-29 超電導装置、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021190568A JP2021190568A (ja) 2021-12-13
JP7600546B2 true JP7600546B2 (ja) 2024-12-17

Family

ID=78847386

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020094778A Active JP7600546B2 (ja) 2020-05-29 2020-05-29 超電導装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP7600546B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018011266A (ja) 2016-07-15 2018-01-18 株式会社東芝 計算装置
WO2019059879A1 (en) 2017-09-19 2019-03-28 Google Llc PILLARS AS FALLS FOR PRECISE CHIP CHIP SEPARATION
JP2021072351A (ja) 2019-10-30 2021-05-06 日本電気株式会社 超伝導回路装置、スペーサ、及び超伝導回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018011266A (ja) 2016-07-15 2018-01-18 株式会社東芝 計算装置
WO2019059879A1 (en) 2017-09-19 2019-03-28 Google Llc PILLARS AS FALLS FOR PRECISE CHIP CHIP SEPARATION
JP2021072351A (ja) 2019-10-30 2021-05-06 日本電気株式会社 超伝導回路装置、スペーサ、及び超伝導回路装置の製造方法

Also Published As

Publication number Publication date
JP2021190568A (ja) 2021-12-13

Similar Documents

Publication Publication Date Title
TWI326674B (en) Semiconductor apparatus and method for manufacturing the same
CN103314649B (zh) 将高密度多层薄膜转移及电接合至电路化且柔性的有机衬底的方法及相关联装置
JP6987795B2 (ja) モジュール及び複数のモジュールを製造するための方法
US11569192B2 (en) Method for producing structure, and structure
JP4720469B2 (ja) 貼り合わせ半導体装置製造用の露光方法
JP7600546B2 (ja) 超電導装置、及びその製造方法
JP7596650B2 (ja) 超電導装置、及びその製造方法
JP7600545B2 (ja) 超電導装置、及びその製造方法
KR20020015959A (ko) 배선 패턴 형성 방법 및 이에 이용되는 원판
JP2010129609A (ja) インタポーザ
JP7809958B2 (ja) 超電導装置、及びその製造方法
JP2009250874A (ja) 物理量センサおよびその製造方法
JP3938204B1 (ja) ウェハレベルパッケージ構造体およびセンサエレメント
JP4715503B2 (ja) センサモジュールの製造方法
JPS63252447A (ja) 半導体素子の突起電極形成方法
JP3938206B1 (ja) ウェハレベルパッケージ構造体およびセンサエレメント
JP3938201B1 (ja) センサ装置およびその製造方法
JP2630232B2 (ja) 多層配線基板の製造方法
JP2024141409A (ja) 超伝導回路装置とその製造方法
JP2007263765A (ja) ウェハレベルパッケージ構造体およびセンサ装置
JP4816065B2 (ja) センサモジュールの製造方法
JP3938203B1 (ja) センサエレメントおよびウェハレベルパッケージ構造体
Shiozaki et al. Smart bumpless bonding for MEMS-IC Vertical integration
US7517727B2 (en) Method for connection of an integrated circuit to a substrate, and a corresponding circuit arrangement
JPH04260362A (ja) 集積回路部品とその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20211019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241118

R150 Certificate of patent or registration of utility model

Ref document number: 7600546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150