JP7622493B2 - 電子装置およびその製造方法 - Google Patents

電子装置およびその製造方法 Download PDF

Info

Publication number
JP7622493B2
JP7622493B2 JP2021048540A JP2021048540A JP7622493B2 JP 7622493 B2 JP7622493 B2 JP 7622493B2 JP 2021048540 A JP2021048540 A JP 2021048540A JP 2021048540 A JP2021048540 A JP 2021048540A JP 7622493 B2 JP7622493 B2 JP 7622493B2
Authority
JP
Japan
Prior art keywords
chip
alignment mark
recess
substrate
receiving layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021048540A
Other languages
English (en)
Other versions
JP2022147340A (ja
Inventor
和俊 夏目
賢一 町長
充遥 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2021048540A priority Critical patent/JP7622493B2/ja
Publication of JP2022147340A publication Critical patent/JP2022147340A/ja
Application granted granted Critical
Publication of JP7622493B2 publication Critical patent/JP7622493B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Description

本開示は電子装置およびその製造方法に関するものである。
バンプを用いて、チップを基板にフリップチップ実装することで、電子装置を形成する技術が知られている（例えば特許文献１）。
特開平１０－３２６８０５号公報
フリップチップ実装の工程では、アライメントマークを確認することで、複数のチップ同士の位置合わせを行う。フリップチップ実装後、アライメントマークを観察することで、位置の検査を行う。しかし、アライメントマークの視認性が悪い場合、位置合わせおよび検査が困難である。そこで、アライメントマークの視認性を向上することが可能な電子装置およびその製造方法を提供することを目的とする。
本開示に係る電子装置は、第１チップと、第２チップと、を具備し、前記第１チップと前記第２チップとは、バンプを用いて電気的に接続され、前記第１チップは、第１アライメントマークを有し、前記第２チップは、第２アライメントマークを有し、前記第１アライメントマークと前記第２アライメントマークとは対向し、前記第１チップおよび前記第２チップの少なくとも一方は凹部を有し、前記凹部は、前記第１チップおよび前記第２チップの少なくとも一方のうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、前記第１アライメントマークおよび前記第２アライメントマークのうち、前記第１チップおよび前記第２チップの前記少なくとも一方に対応するものは、前記凹部に設けられている。
本開示に係る電子装置は、第１チップと、第２チップと、を具備し、前記第１チップと前記第２チップとは、バンプを用いて電気的に接続され、前記第１チップは、第１アライメントマークを有し、前記第２チップは、第２基板、受光層、および第２アライメントマークを有し、前記第１アライメントマークと前記第２アライメントマークとは対向し、前記第２アライメントマークは、前記第２チップの面内のうち前記受光層から離間した位置に設けられる。
本開示に係る電子装置の製造方法は、第１チップが有する第１アライメントマーク、および第２チップが有する第２アライメントマークの画像を取得する工程と、前記第１アライメントマークおよび前記第２アライメントマークの画像を用いて、前記第１アライメントマークと前記第２アライメントマークとが重なるように、前記第１チップと前記第２チップとの位置合わせを行う工程と、前記位置合わせされた前記第１チップと前記第２チップとをフリップチップ実装する工程と、を有し、前記第１チップおよび前記第２チップの少なくとも一方は凹部を有し、前記凹部は、前記第１チップおよび前記第２チップの少なくとも一方のうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、前記第１アライメントマークおよび前記第２アライメントマークのうち、前記第１チップおよび前記第２チップの前記少なくとも一方に対応するものは、前記凹部に設けられ、前記画像を取得する工程は、前記第１チップおよび前記第２チップの前記少なくとも一方の側から撮影することで前記画像を取得する工程である。
本開示に係る電子装置の製造方法は、第１チップが有する第１アライメントマーク、および第２チップが有する第２アライメントマークの画像を取得する工程と、前記第１アライメントマークおよび前記第２アライメントマークの画像を用いて、前記第１アライメントマークと前記第２アライメントマークとが重なるように、前記第１チップと前記第２チップとの位置合わせを行う工程と、前記位置合わせされた前記第１チップと前記第２チップとをフリップチップ実装する工程と、を有し、前記第２チップは、第２基板および受光層を有し、前記受光層は、前記第２基板のうち一部に積層され、前記第２アライメントマークは、前記第２基板のうち前記受光層の積層されていない部分に設けられ、前記画像を取得する工程は、前記第２チップ側から撮影することで前記画像を取得する工程である。
本開示によればアライメントマークの視認性を向上することが可能な電子装置およびその製造方法を提供することが可能である。
図１Ａは、第１実施形態に係る製造装置を例示する模式図である。 図１Ｂは、制御部のハードウェア構成を示すブロック図である。 図２Ａは、第１実施形態に係る電子装置を例示する平面図である。 図２Ｂは、図２Ａの線Ａ－Ａに沿った断面図である。 図３は、電子装置の外周部の拡大図である。 図４Ａは、ＩＣチップのアライメントマークを例示する平面図である。 図４Ｂは、センサチップのアライメントマークを例示する平面図である。 図５は、電子装置の製造方法を例示するフローチャートである。 図６Ａは、電子装置の製造方法を例示する断面図である。 図６Ｂは、電子装置の製造方法を例示する断面図である。 図６Ｃは、電子装置の製造方法を例示する断面図である。 図７Ａは、アライメントマークを拡大した平面図である。 図７Ｂは、アライメントマークを拡大した平面図である。 図８は、第２実施形態に係る電子装置の外周部の拡大図である。 図９は、第３実施形態に係る電子装置の外周部の拡大図である。
[本開示の実施形態の説明]
最初に本開示の実施形態の内容を列記して説明する。
本開示の一形態は、（１）第１チップと、第２チップと、を具備し、前記第１チップと前記第２チップとは、バンプを用いて電気的に接続され、前記第１チップは、第１アライメントマークを有し、前記第２チップは、第２アライメントマークを有し、前記第１アライメントマークと前記第２アライメントマークとは対向し、前記第１チップおよび前記第２チップの少なくとも一方は凹部を有し、前記凹部は、前記第１チップおよび前記第２チップの少なくとも一方のうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、前記第１アライメントマークおよび前記第２アライメントマークのうち、前記第１チップおよび前記第２チップの前記少なくとも一方に対応するものは、前記凹部に設けられている電子装置である。第１アライメントマークおよび第２アライメントマークのうち少なくとも一方は凹部に設けられている。凹部における第１チップおよび第２チップの少なくとも一方の厚さは、凹部以外における厚さより小さい。収差および散乱の影響を抑制し、第１アライメントマークおよび第２アライメントマークの視認性を向上することができる。
（２）前記第１チップは、第１基板を有し、前記第１基板は、前記凹部を有してもよい。第１基板の凹部に第１アライメントマークが設けられる。凹部における第１基板の厚さは、凹部以外における厚さよりも小さい。収差および散乱の影響を抑制し、第１アライメントマークの視認性を向上することができる。
（３）前記第１基板は、シリコンで形成されてもよい。シリコンの第１基板と空気との間には屈折率差がある。第１基板の凹部に第１アライメントマークが設けられているため、屈折率差による収差の影響を抑制し、第１アライメントマークの視認性を向上することができる。
（４）前記第２チップは、第２基板と受光層とを有し、前記第２基板は、前記凹部を有し、前記受光層は、前記第２基板のうち前記凹部以外の部分に積層されてもよい。凹部における第２基板の厚さは、凹部以外における厚さよりも小さい。収差および散乱の影響を抑制することができる。凹部においては、受光層による光の吸収を抑制することができる。第２アライメントマークの視認性を向上することができる。
（５）第１チップと、第２チップと、を具備し、前記第１チップと前記第２チップとは、バンプを用いて電気的に接続され、前記第１チップは、第１アライメントマークを有し、前記第２チップは、第２基板、受光層、および第２アライメントマークを有し、前記第１アライメントマークと前記第２アライメントマークとは対向し、前記第２アライメントマークは、前記第２チップの面内のうち前記受光層から離間した位置に設けられる電子装置である。受光層による光の吸収を抑制し、第２アライメントマークの視認性を向上することができる。
（６）前記第２基板は、インジウムリンを含み、前記受光層は、インジウムガリウム砒素を含んでもよい。インジウムリンの第２基板の光の吸収率は、インジウムガリウム砒素の受光層の吸収率よりも低い。光の吸収を抑制し、第２アライメントマークの視認性を向上することができる。
（７）前記第１アライメントマークおよび前記第２アライメントマークは、金属で形成されてもよい。金属で形成された第１アライメントマークおよび第２アライメントマークと、第１チップおよび第２チップとの間で高いコントラストが生じる。第１アライメントマークおよび第２アライメントマークの視認性が向上する。
（８）前記第１チップは、複数の前記第１アライメントマークを有し、前記第２チップは、複数の前記第２アライメントマークを有してもよい。複数の第１アライメントマークおよび複数の第２アライメントマークを用いて、第１チップと第２チップとの精度の高い位置合わせが可能である。
（９）第１チップが有する第１アライメントマーク、および第２チップが有する第２アライメントマークの画像を取得する工程と、前記第１アライメントマークおよび前記第２アライメントマークの画像を用いて、前記第１アライメントマークと前記第２アライメントマークとが重なるように、前記第１チップと前記第２チップとの位置合わせを行う工程と、前記位置合わせされた前記第１チップと前記第２チップとをフリップチップ実装する工程と、を有し、前記第１チップおよび前記第２チップの少なくとも一方は凹部を有し、前記凹部は、前記第１チップおよび前記第２チップの少なくとも一方のうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、前記第１アライメントマークおよび前記第２アライメントマークのうち、前記第１チップおよび前記第２チップの前記少なくとも一方に対応するものは、前記凹部に設けられ、前記画像を取得する工程は、前記第１チップおよび前記第２チップの前記少なくとも一方の側から撮影することで前記画像を取得する工程である電子装置の製造方法である。第１アライメントマークおよび第２アライメントマークのうち少なくとも一方は凹部に設けられている。凹部における第１チップおよび第２チップの少なくとも一方の厚さは、凹部以外における厚さより小さい。収差および散乱の影響を抑制し、第１アライメントマークおよび第２アライメントマークの視認性を向上することができる。
（１０）第１チップが有する第１アライメントマーク、および第２チップが有する第２アライメントマークの画像を取得する工程と、前記第１アライメントマークおよび前記第２アライメントマークの画像を用いて、前記第１アライメントマークと前記第２アライメントマークとが重なるように、前記第１チップと前記第２チップとの位置合わせを行う工程と、前記位置合わせされた前記第１チップと前記第２チップとをフリップチップ実装する工程と、を有し、前記第２チップは、第２基板および受光層を有し、前記受光層は、前記第２基板のうち一部に積層され、前記第２アライメントマークは、前記第２基板のうち前記受光層の積層されていない部分に設けられ、前記画像を取得する工程は、前記第２チップ側から撮影することで前記画像を取得する工程である電子装置の製造方法である。受光層による光の吸収を抑制し、第２アライメントマークの視認性を向上することができる。
［本開示の実施形態の詳細］
本開示の実施形態に係る電子装置およびその製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
＜第１実施形態＞
（製造装置）
図１Ａは、第１実施形態に係る製造装置１００を例示する模式図である。図１Ａに示すように、製造装置１００は、制御部１０、光源２０、ステージ２１、カメラ２２、フィルタ２４、ビームスプリッタ２６、およびツール２８を備える。製造装置１００は、ＩＣ（集積回路、Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップ４０（第１チップ）とセンサチップ５０（第２チップ）とをフリップチップ実装することで電子装置を製造する。Ｚ軸方向は、光の伝搬方向である。Ｘ軸方向およびＹ軸方向は、ステージ２１、ＩＣチップ４０およびセンサチップ５０を平面視した際の辺の延伸方向である。Ｚ軸方向は、ビームスプリッタ２６からＩＣチップ４０およびセンサチップ５０への光の伝搬方向である。Ｘ軸方向、Ｙ軸方向およびＺ軸方向は、互いに直交する。
ステージ２１の主面は、ＸＹ平面内に位置する。ステージ２１の主面の法線方向は、Ｚ軸方向である。ステージ２１の主面に電子装置３０が配置されている。ステージ２１は、例えばホットプレートを内蔵しており、主面に載置されたものを加熱することができる。図１Ａの例において、ステージ２１の上にセンサチップ５０が載置されている。
ビームスプリッタ２６は、ステージ２１のＺ軸方向上側に位置する。ビームスプリッタ２６は、ハーフミラーを備え、入射される光の一部を透過させ、別の一部を入射方向とは垂直な方向に反射させる。
光源２０は、Ｘ軸方向においてビームスプリッタ２６に対向する。光源２０の出射光は、波長の異なる複数の光を含む。波長は、例えば８００ｎｍから１２００ｎｍなど赤外帯域である。光源２０は、例えばスーパールミネッセンスダイオード（ＳＬＤ：Ｓｕｐｅｒｌｕｍｉｎｅｓｃｅｎｔ ｄｉｏｄｅ）光源、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）光源、およびハロゲン光源などである。
フィルタ２４は、光源２０とビームスプリッタ２６との間に配置され、例えば波長１０００ｎｍから１２００ｎｍの光を透過させ、他の波長の光は遮蔽する。カメラ２２は、ビームスプリッタ２６のＺ軸方向上側に位置する。カメラ２２は、例えばインジウムガリウム砒素（ＩｎＧａＡｓ）系半導体の受光素子を備え、赤外光に感度を有し、例えば電子装置３０のアライメントマークなどを撮影する。
図１Ａに示す破線は光を表す。光源２０から出射される光は、ビームスプリッタ２６に入射する。光の一部はビームスプリッタ２６において反射され、Ｚ軸方向に伝搬し、ＩＣチップ４０およびセンサチップ５０に入射する。カメラ２２は、ＩＣチップ４０に設けられたアライメントマークおよびセンサチップ５０に設けられたアライメントマークの画像を撮影する。
光源２０とビームスプリッタ２６との間にレンズを配置してもよい。ビームスプリッタ２６と電子装置３０との間にレンズを配置してもよい。光源２０とビームスプリッタ２６との間、ビームスプリッタ２６とＩＣチップ４０との間、ビームスプリッタ２６とカメラ２２との間、それぞれにおいて光ファイバを通じて、光を伝搬させてもよい。
ツール２８は、Ｘ軸方向、Ｙ軸方向およびＺ軸方向に移動可能である。ツール２８は、例えば先端に物体を吸着し、当該物体を搬送することができる。図１Ａの例において、ツール２８は、ＩＣチップ４０を吸着し、センサチップ５０の上に搬送する。
制御部１０は、例えばコンピュータを備え、光源２０、ステージ２１、カメラ２２、およびツール２８と電気的に接続されている。制御部１０は、光制御部１２、位置取得部１４、ツール制御部１６、および温度制御部１８として機能する。光制御部１２は、光源２０のオン・オフの切り替え、および光源２０から出射される光の波長の制御などを行う。位置取得部１４は、カメラ２２で撮影されるアライメントマークの画像を取得し、画像を用いて、ＩＣチップ４０とセンサチップ５０との位置を取得する。ツール制御部１６は、ツール２８による吸着のオン・オフ、およびツール２８の位置を制御する。温度制御部１８は、ステージ２１による加熱を制御し、ステージ２１上の物体の温度を変化させる。
図１Ｂは、制御部１０のハードウェア構成を示すブロック図である。図１Ｂに示すように、制御部１０は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ、中央演算処理装置）１０１、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１０２、記憶装置１０４、インターフェース１０６を備える。ＣＰＵ１０１、ＲＡＭ１０２、記憶装置１０４およびインターフェース１０６は互いにバスなどで接続されている。ＲＡＭ１０２は、プログラムおよびデータなどを一時的に記憶する揮発性メモリである。記憶装置１０４は、例えばＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどのソリッド・ステート・ドライブ（ＳＳＤ：Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｒｉｖｅ）、ハードディスクドライブ（ＨＤＤ：Ｈａｒｄ Ｄｉｓｃ Ｄｒｉｖｅ）などである。記憶装置１０４は、後述の測定プログラムなどを記憶する。
ＣＰＵ１０１がＲＡＭ１０２に記憶されるプログラムを実行することにより、制御部１０に図１Ａの光制御部１２、位置取得部１４、ツール制御部１６、および温度制御部１８などが実現される。制御部１０の各部は、回路などのハードウェアでもよい。
（電子装置）
図２Ａは、第１実施形態に係る電子装置３０を例示する平面図である。図２Ｂは、図２Ａの線Ａ－Ａに沿った断面図である。図３は、電子装置３０の外周部の拡大図である。後述のメサ６７および絶縁膜６９は、図２Ｂでは省略し、図３では図示する。
図２Ａから図３に示すように、電子装置３０は、ＩＣチップ４０と、センサチップ５０と、を備える。ＩＣチップ４０とセンサチップ５０とは、バンプ３４により電気的に接続されている。センサチップ５０は、赤外光を受光することで電気信号を出力する。ＩＣチップ４０は、センサチップ５０が出力する電気信号を読み取る。電子装置３０は、赤外光などの光を感知する受光装置である。
図２Ａに示すように、ＸＹ平面内におけるＩＣチップ４０の形状およびセンサチップ５０の形状は、四角形である。ＩＣチップ４０のＹ軸方向の長さＬ１は、例えば７．５ｍｍである。Ｘ軸方向の長さＬ２は、例えば１２ｍｍである。センサチップ５０のＹ軸方向の長さＬ３は、例えば４．５ｍｍである。Ｘ軸方向の長さＬ４は、例えば１０ｍｍである。
図２Ｂに示すように、ＩＣチップ４０とセンサチップ５０とは、Ｚ軸方向において互いに対向し、かつ離間し、複数のバンプ３４を用いてフリップチップ実装されている。バンプ３４は、半田で形成されている。ＩＣチップ４０とセンサチップ５０との間のギャップ（Ｚ軸方向の距離）は、例えばおよそ０．０１６ｍｍである。ＩＣチップ４０とセンサチップ５０との間にはアンダーフィル３６が充填される。アンダーフィル３６は、例えばエポキシなどの樹脂である。
図２Ａに示すように、電子装置３０は、３つのアライメントマーク４４（第１アライメントマーク）および３つのアライメントマーク５６（第２アライメントマーク）を有する。アライメントマーク４４とアライメントマーク５６とは、Ｚ軸方向において互いに対向する。電子装置３０の４つの頂点のうち３つに、アライメントマーク４４および５６が設けられている。アライメントマークの３つのペアのうち２つは、Ｘ軸方向において対向する。アライメントマークの３つのペアのうち２つは、Ｙ軸方向において対向する。
（ＩＣチップ）
ＩＣチップ４０は、回路基板であり、例えば読み出し回路（ＲＯＩＣ：Ｒｅａｄｏｕｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）を有する。図２Ｂおよび図３に示すように、ＩＣチップ４０は、基板４１（第１基板）、複数の電極４２、３つのアライメントマーク４４を有する。基板４１は、例えばシリコン（Ｓｉ）で形成されている。Ｓｉの屈折率は、約３．５である。基板４１の表面のうち、センサチップ５０側の面を面４６とする。面４６とは反対側の面を面４５とする。
複数の電極４２は、例えば金（Ａｕ）などの金属で形成され、基板４１の面４６に設けられている。複数の電極４２のうち一部は、信号用の電極であり、別の一部はグランド電極である。電極４２にバンプ３４が接続されている。基板４１は、例えば面４５の上、面４６の上、および基板４１の内部に配線パターンを有してもよい。
ＩＣチップ４０は、凹部４７を有する。凹部４７は、例えば基板４１をエッチングすることで形成され、面４６から面４５側に向けて、厚さ方向（Ｚ軸方向）に窪んでいる。図３に示す基板４１の凹部４７以外の部分における厚さＴ１は、例えば０．７５ｍｍである。凹部４７の底面を基準とする基板４１の厚さＴ２は、厚さＴ１より小さく、例えば０．３５ｍｍである。面４６を基準とする凹部４７の深さＤ１は、例えば０．４ｍｍである。凹部４７は、ＸＹ平面を延伸する溝でもよいし、穴でもよい。例えば、凹部４７はリング状の溝であり、ＩＣチップ４０の外周を囲む。例えば、凹部４７はＩＣチップ４０の各頂点の近傍に設けられた穴である。凹部４７が穴の場合、４つの凹部４７がＩＣチップ４０の４つの頂点に対応して配置される。
アライメントマーク４４は、凹部４７の底面に設けられており、例えばＡｕなどの金属で形成されている。アライメントマーク４４は、フリップチップ実装の工程で使用される。
（センサチップ）
センサチップ５０は、例えばＦＰＡ（Ｆｏｃａｌ Ｐｌａｎｅ Ａｒｒａｙ、フォーカルプレーンアレイ）センサなどの受光素子を有するチップである。図２Ｂおよび図３に示すように、センサチップ５０は、基板５１（第２基板）と半導体層５２とを有する。半導体層５２は、基板５１のＩＣチップ４０に対向する面に設けられている。センサチップ５０の表面のうち、ＩＣチップ４０側の面を面５８とする。面５８とは反対側の面を面５７とする。面５７には、光の反射防止膜５３がコーティングされている。反射防止膜５３は例えば窒化シリコン（ＳｉＮ）などの絶縁体で形成されている。
図３に示すように、半導体層５２は、ｎ型半導体層６０、受光層６２、半導体層６３、ｐ型半導体層６４、およびコンタクト層６６を含む。ｎ型半導体層６０は、基板５１のＩＣチップ４０側の面全体を覆う。
図２Ｂおよび図３に示すように、センサチップ５０は、ＸＹ平面内の中央側にメサ５９を有し、ＸＹ平面内の外周側にメサ６５を有する。メサ５９および６５は、ＩＣチップ４０側に向けて突出する。
図３に示すように、メサ５９は、順に積層されたｎ型半導体層６０、受光層６２および半導体層６３で形成されている。メサ５９に複数のメサ６７が設けられており、図３では１つのメサ６７を図示している。複数のメサ６７は、互いに離間し、ＸＹ平面内にアレイ状に並んでいる。メサ６７は、ＩＣチップ４０側に向けて突出する。１つのメサ６７が例えば１つの画素に対応する。メサ６７は、順に積層された半導体層６３、ｐ型半導体層６４およびコンタクト層６６で形成されている。基板５１の表面からメサ６７の先端までの高さは、例えば６μｍである。
メサ６５は、ＩＣチップ４０の凹部４７に対向する。メサ６５は、順に積層されたｎ型半導体層６０、受光層６２および半導体層６３で形成されている。メサ５９とメサ６５とは離間している。メサ５９とメサ６５との間には、受光層６２、ｐ型半導体層６４、およびコンタクト層６６が設けられておらず、ｎ型半導体層６０が設けられている。メサ６５は、ＸＹ平面を延伸し、センサチップ５０の外周を囲む。メサ６５のうちセンサチップ５０の各頂点に近い部分は、メサ６５の他の部分よりもセンサチップ５０から上側に突出する。メサ６５の幅は例えば９０μｍである。また、４つのメサ６５が、センサチップ５０の各頂点に設けられてもよい。絶縁膜６９は、面５８、メサ５９、メサ６５および複数のメサ６７を覆う。
基板５１は、例えばインジウムリン（ＩｎＰ）などで形成された半導体基板である。基板５１の厚さＴ３は、例えば０．５ｍｍである。ｎ型半導体層６０は、例えばｎ型のＩｎＰなどで形成されている。ｐ型半導体層６４は、例えばｐ型のＩｎＰなどで形成されている。ＩｎＰの屈折率は、約３である。受光層６２は、例えばインジウムガリウム砒素（ＩｎＧａＡｓ）などで形成されている。半導体層６３は、例えばインジウムガリウム砒素リン（ＩｎＧａＡｓＰ）などで形成されている。コンタクト層６６は、例えばｐ型のＩｎＧａＡｓなどで形成されている。基板５１および半導体層５２は、上記以外の化合物半導体で形成されてもよい。
基板５１、ｎ型半導体層６０、半導体層６３およびｐ型半導体層６４のバンドギャップは、赤外光のエネルギーよりも大きい。基板５１、ｎ型半導体層６０、半導体層６３およびｐ型半導体層６４の赤外光の吸収率は、受光層６２に比べて低い。受光層６２の赤外光の吸収率は、他の層に比べて高い。赤外光は、基板５１、ｎ型半導体層６０、半導体層６３およびｐ型半導体層６４を透過しやすく、受光層６２に吸収されやすい。受光層６２は、赤外光を吸収し、電子および正孔を発生させる。
センサチップ５０は、複数の電極５４を有する。１つの電極５４は、１つのメサ６７の先端に設けられている。電極５４は、例えばＡｕなどの金属で形成される。複数の電極５４のうち、一部は信号用の電極であり、別の一部はグランド電極である。信号用の電極５４は、コンタクト層６６に電気的に接続される。グランド電極である電極５４は、コンタクト層６６からは絶縁され、不図示の配線によりｎ型半導体層６０に電気的に接続される。電極５４は、バンプ３４により、ＩＣチップ４０の電極４２に電気的に接続される。
アライメントマーク５６は、メサ６５の先端であって、絶縁膜６９の開口部に配置されている。アライメントマーク５６は、金（Ａｕ）などの金属で形成されている。アライメントマーク５６は、フリップチップ実装の工程で使用される。
図４Ａは、ＩＣチップ４０のアライメントマーク４４を例示する平面図である。図４Ａに示すように、アライメントマーク４４のＸＹ平面内での形状（平面形状）は、例えば円環形状である。アライメントマーク４４の直径Ｄ２は例えば８０μｍである。図４Ｂは、センサチップ５０のアライメントマーク５６を例示する平面図である。図４Ｂに示すように、アライメントマーク５６の平面形状は、例えば円形である。アライメントマーク５６の直径Ｄ３は、アライメントマーク４４の直径Ｄ２より小さく、例えば５０μｍである。
（製造方法）
図５は、電子装置３０の製造方法を例示するフローチャートである。図６Ａから図６Ｃは、電子装置３０の製造方法を例示する断面図である。図７Ａおよび図７Ｂは、アライメントマーク４４および５６を拡大した平面図である。
図６Ａおよび図６Ｂにおいては、フリップチップ実装前のＩＣチップ４０およびセンサチップ５０を図示している。フリップチップ実装前のＩＣチップ４０は、複数のバンプ３７を有する。バンプ３７は、電極４２の表面に設けられている。センサチップ５０は、複数のバンプ３８を有する。バンプ３８は、電極５４の表面に設けられている。バンプ３７および３８は、半田で形成されている。ＩＣチップ４０およびセンサチップ５０は空気に露出している。
図５に示すように、製造装置１００のツール制御部１６は、ＩＣチップ４０とセンサチップ５０との位置合わせを行う（ステップＳ１０）。図６Ａに示すように、センサチップ５０はステージ２１上に位置する。ツール２８でＩＣチップ４０を吸着し、ＩＣチップ４０をセンサチップ５０の上に移動させる。図１Ａに示した光源２０およびカメラ２２は、ＩＣチップ４０の面４５側に位置する。光源２０から面４５側に向けて赤外光を照射する。図６Ａに示すカメラ２２は、面４５側からＩＣチップ４０およびセンサチップ５０を観察し、アライメントマーク４４および５６の画像を撮影する。カメラ２２は、図２Ａに示した、アライメントマーク４４とアライメントマーク５６との３つのペアそれぞれの画像を撮影する。
赤外光は、面４５から基板４１に入射し、基板４１を透過しアライメントマーク４４および５６に照射される。基板４１は、Ｓｉで形成され、空気に露出している。Ｓｉと空気との屈折率差によって、画像は収差の影響を受ける。赤外光は、基板４１によって散乱される。基板４１が厚いほど、収差および散乱の影響は大きくなる。図３に示すように、アライメントマーク４４は、ＩＣチップ４０の凹部４７に設けられている。凹部４７の底面を基準とする厚さＴ２は、凹部４７以外における厚さＴ１より小さい。凹部４７以外の部分に照射される赤外光に比べて、凹部４７に照射される赤外光は、基板４１の影響を受けにくくなる。収差および散乱による画像の視認性の低下が抑制される。言い換えれば、アライメントマーク４４および５６の画像が鮮明になる。ツール制御部１６は、画像を取得し、画像に基づき、位置合わせを行う。例えば図７Ａに示すように、アライメントマーク４４とアライメントマーク５６が重なり、アライメントマーク４４の内側にアライメントマーク５６が配置されるように、位置合わせがされる。図２Ａに示した３つの位置のそれぞれにおいて、図７Ａのようにアライメントマーク４４とアライメントマーク５６とが重なる。
ツール２８は、ＩＣチップ４０をセンサチップ５０に向けて下降させ、ＩＣチップ４０のバンプ３７をセンサチップ５０のバンプ３８に接触させる（ステップＳ１２、図６Ｂ）。
位置取得部１４は、アライメントマーク４４およびアライメントマーク５６の画像から、アライメントマーク４４の中心の座標（Ｘ１，Ｙ１）とアライメントマーク５６の中心の座標（Ｘ２，Ｙ２）とを取得し、中心間の距離Ｄ４を取得する（ステップＳ１４）。中心間の距離Ｄ４は、例えば次式で算出される。
Ｄ４＝（（Ｘ１－Ｘ２）２＋（Ｙ１－Ｙ２）２）１／２
アライメントマーク４４の中心の座標（Ｘ１，Ｙ１）、アライメントマーク５６の中心の座標（Ｘ２，Ｙ２）、および距離Ｄ４は、アライメントマーク４４とアライメントマーク５６の３つのペアそれぞれにおいて測定される。３つのペアのうち２つのペアを結ぶ直線を計算し、直線の傾き角度を求めることで、センサチップ５０とＩＣチップ４０との相対的な傾きを求める。
製造装置１００は、リフローを行う（ステップＳ１６）。温度制御部１８は、ステージ２１を用いてバンプ３７および３８を半田の融点以上の温度まで加熱し、溶融させる。バンプ３７および３８が溶融した状態で、ツール２８はＩＣチップ４０の吸引を停止する。バンプ３７および３８の表面張力により、ＩＣチップ４０の位置がＸＹ平面内で移動し、セルフアライメントが行われる。セルフアライメント後に、バンプ３７および３８が融点以下の温度まで冷却され、固化することで、バンプ３４が形成される。ＩＣチップ４０とセンサチップ５０とのフリップチップ実装が完了する。
図７Ｂに示すように、セルフアライメントにより、アライメントマーク５６がアライメントマーク４４の中央側に移動する。カメラ２２は、フリップチップ実装後のアライメントマーク４４およびアライメントマーク５６の画像を撮影する。位置取得部１４は、画像から、アライメントマーク４４の中心の位置とアライメントマーク５６の中心の位置とを取得し、中心間の距離Ｄ５を取得する（図５のステップＳ１８）。距離Ｄ５の算出の方法は、ステップＳ１４における距離Ｄ４の算出の方法と同じである。距離Ｄ５は、アライメントマーク４４とアライメントマーク５６との３つのペアそれぞれにおいて測定される。ステップＳ１８で取得される距離Ｄ５が、ステップＳ１４で取得される距離Ｄ４とは異なることで、バンプが溶融し、セルフアライメントが行われたことが確認される。例えば距離Ｄ５が公差の範囲内であることにより、ＩＣチップ４０とセンサチップ５０との位置が適切であることがわかる。フリップチップ実装後には、ＩＣチップ４０とセンサチップ５０との間にアンダーフィル３６を充填する。
第１実施形態によれば、ＩＣチップ４０の凹部４７にアライメントマーク４４が設けられている。凹部４７の底面を基準とする基板４１の厚さＴ２は、凹部４７以外における厚さＴ１よりも小さい。赤外光は、厚さＴ２の基板４１を透過して、アライメントマーク４４および５６に照射される。カメラ２２は、赤外光を受光し、アライメントマーク４４および５６の画像を撮影する。凹部４７において基板４１が薄いため、収差および散乱の影響が抑制され、画像が鮮明になる。アライメントマーク４４および５６と、アライメントマーク以外の部分とのコントラストが高くなり、アライメントマーク４４および５６の視認性が向上する。アライメントマーク４４および５６の画像を確認しながら、ＩＣチップ４０とセンサチップ５０とを正確に位置合わせして、フリップチップ実装することができる。フリップチップ実装後の位置の測定の精度も向上する。
基板４１全体を研磨して薄くすることによっても、アライメントマークの視認性を高めることができる。しかし、基板４１の強度が低下し、破損しやすくなる。研磨の工程にコストがかかる。第１実施形態では、図３のように基板４１の一部に凹部４７を設け、凹部４７以外の部分において基板４１は厚い。基板４１のうち凹部４７以外の部分は厚いため、基板４１の強度の低下が抑制され、基板４１が破損しにくくなる。基板４１の全体を研磨する工程のコストに比べて、基板４１のうち一部のエッチングなどで凹部４７を設ける工程のコストは低い。
凹部４７の深さＤ１は、例えば基板４１の厚さＴ１の半分以上の大きさであることが好ましい。厚さＴ２が厚さＴ１の半分以下になることで、収差および散乱の影響を効果的に低減することができる。凹部４７は、図３に示すように面４６から面４５に向けて延伸してもよいし、面４５から面４６に延伸してもよい。
図２Ｂに示すように、センサチップ５０は、外周部に凹部４７および３つのアライメントマーク４４を有する。ＩＣチップ４０は、外周部に３つのアライメントマーク５６を有する。３か所において、アライメントマーク４４および５６の画像を撮影し、位置合わせを行う。ＸＹ平面内における、ＩＣチップ４０とセンサチップ５０との間の回転角度を取得することができる。３つのアライメントマーク４４と、３つのアライメントマーク５６とを重ね合わせることで、Ｘ軸方向およびＹ軸方向において、ＩＣチップ４０とセンサチップ５０とを平行に位置合わせすることができる。アライメントマーク４４の数およびアライメントマーク５６の数は、それぞれ３つ以下でもよいし、３つ以上でもよく、複数であることが好ましい。
基板４１は、Ｓｉで形成されてもよいし、Ｓｉ以外の材料で形成されてもよい。基板４１の屈折率は、空気の屈折率とは異なる。例えばＳｉの基板４１の屈折率は約３．５であり、空気の屈折率より高い。基板４１と空気との間に屈折率差はあるが、厚さＴ２が厚さＴ１より小さいため、収差の影響を抑制することができる。
アライメントマーク４４および５６は、金属で形成されている。金属のアライメントマーク４４および５６と、Ｓｉの基板４１との間で高いコントラストが得られる。アライメントマーク４４および５６の視認性が向上する。アライメントマーク４４の形状は、図４Ａのものから変更してもよい。アライメントマーク５６の形状は、図４Ｂのものから変更してもよい。アライメントマーク４４および５６のうち、一方が他方の内側に入るように、センサチップ５０とＩＣチップ４０とは位置合わせされる。
ＩＣチップ４０は、読み取り回路（ＲＯＩＣ）を含む回路基板である。センサチップ５０は、複数のメサ６７を含み、赤外光を検知するアレイチップである。電子装置３０は、ＩＣチップ４０以外のチップを有してもよいし、センサチップ５０以外のチップを有してもよい。
光源２０は赤外光以外の光を出射してもよい。カメラ２２は、光源２０の出射する光に対して感度を有していればよい。
＜第２実施形態＞
図８は、第２実施形態に係る電子装置３０ａの外周部の拡大図であり、図３とは反対にセンサチップ５０が上側に位置し、ＩＣチップ４０が下側に位置する。第１実施形態と同じ構成については説明を省略する。
（ＩＣチップ）
図８に示すように、ＩＣチップ４０は、凹部４７を有さない。アライメントマーク４４は、基板４１の面４６に設けられている。
（センサチップ）
図８に示すように、センサチップ５０は、ＸＹ平面内の中央部にメサ５９を有し、外周部においてはメサを有さず、凹部７０を有する。基板５１のＸＹ平面内の４つの頂点のうち３つの頂点の近傍に、凹部７０が設けられている。凹部７０は、面５８側から面５７側に向け、Ｚ軸方向に窪んでいる。例えば基板５１をエッチングすることで、凹部７０を形成する。凹部７０の底面には、受光層６２などの半導体層が積層されておらず、基板５１のＩｎＰの面が露出する。アライメントマーク５６は、ＸＹ平面内で受光層６２から離間しており、凹部７０の底面に設けられている。
基板５１の厚さＴ３は、例えば０．５ｍｍである。凹部７０の底面を基準とする基板５１の厚さＴ４は、厚さＴ３より小さく、例えば０．３ｍｍである。凹部７０の深さＤ６は、例えば０．２ｍｍである。
図１Ａに示した製造装置１００は、第２実施形態にも用いられる。図５の工程は、第２実施形態でも行われる。第２実施形態においては、ステージ２１の上にＩＣチップ４０を載置する。ツール２８を用いて、センサチップ５０をＩＣチップ４０の上に搬送する。
光源２０およびカメラ２２は、センサチップ５０の面５７側に位置する。光源２０から出射される赤外光は、面５７からＩＣチップ４０に入射する。凹部７０に受光層６２は設けられていないため、赤外光の吸収は抑制される。赤外光が高い強度を維持したまま、アライメントマーク５６および４４に入射する。厚さＴ４は厚さＴ３よりも小さいため、赤外光に対する基板５１への影響は抑制される。カメラ２２は、面５７からセンサチップ５０およびＩＣチップ４０を観察し、アライメントマーク４４および５６の画像を撮影する。受光層６２による吸収を抑制し、かつ収差および散乱の影響を抑制するため、鮮明な画像を得ることができる。アライメントマーク５６および４４の画像を用いて、ＩＣチップ４０とセンサチップ５０との位置合わせを行う。
第２実施形態によれば、アライメントマーク５６は、凹部７０に設けられている。凹部７０の底面を基準とする基板５１の厚さＴ４は、他の部分における厚さＴ３より小さい、基板５１による収差および散乱の影響を抑制することができる。凹部７０に受光層６２は設けられていないため、受光層６２による赤外光の吸収を抑制することができる。アライメントマーク４４および５６の画像が鮮明になり、視認性が向上する。
第１実施形態と第２実施形態とを組み合わせてもよい。ＩＣチップ４０は凹部４７を有する。凹部４７にアライメントマーク４４が設けられる。センサチップ５０は、凹部４７に対向する位置に凹部７０を有する。凹部７０にアライメントマーク５６が設けられる。ＩＣチップ４０側、およびセンサチップ５０側のうち一方から赤外光を照射し、カメラ２２で観察してもよい。
＜第３実施形態＞
図９は、第３実施形態に係る電子装置３０ｂの外周部の拡大図である。第１実施形態または第２実施形態と同じ構成については説明を省略する。ＩＣチップ４０の構成は第２実施形態と同じである。
（センサチップ）
センサチップ５０は、ＸＹ平面内の中央部にメサ５９を有し、外周部においてはメサ５９を有さず、凹部７０も有さない。基板５１の外周部にはｎ型半導体層６０が積層されており、受光層６２など他の半導体層は積層されていない。アライメントマーク５６は、ＸＹ平面内で受光層６２から離間しており、ｎ型半導体層６０の表面に設けられている。
図１Ａに示した製造装置１００は、第３実施形態にも用いられる。図５の工程は、第３実施形態でも行われる。第３実施形態においては、ステージ２１の上にＩＣチップ４０を載置する。ツール２８を用いて、センサチップ５０をＩＣチップ４０の上に搬送する。
光源２０およびカメラ２２は、センサチップ５０の面５７側に位置する。光源２０から出射される赤外光は、面５７からセンサチップ５０に入射する。Ｚ軸方向においてアライメントマーク５６と重なる位置に受光層６２は設けられていないため、赤外光の吸収は抑制される。赤外光が高い強度を維持したまま、アライメントマーク５６および４４に入射する。カメラ２２は、面５７からセンサチップ５０およびＩＣチップ４０を観察し、アライメントマーク４４および５６の画像を撮影する。受光層６２による吸収を抑制し、鮮明な画像を得ることができる。アライメントマーク５６および４４の画像を用いて、ＩＣチップ４０とセンサチップ５０との位置合わせを行う。
第３実施形態によれば、受光層６２の設けられていない部分に、アライメントマーク５６が設けられている。受光層６２による赤外光の吸収を抑制することができる。アライメントマーク４４および５６の画像が鮮明になり、視認性が向上する。
第１実施形態と第３実施形態とを組み合わせてもよい。ＩＣチップ４０は凹部４７を有し、凹部４７にアライメントマーク４４が設けられる。センサチップ５０のうち、受光層６２のない部分にアライメントマーク５６が設けられる。ＩＣチップ４０側、およびセンサチップ５０側のうちいずれから赤外光を照射し、カメラ２２で観察してもよい。
以上、本開示の実施形態について詳述したが、本開示は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形・変更が可能である。
１０ 制御部
１２ 光制御部
１４ 位置取得部
１６ ツール制御部
１８ 温度制御部
２０ 光源
２１ ステージ
２２ カメラ
２４ フィルタ
２６ ビームスプリッタ
２８ ツール
３０、３０ａ、３０ｂ 電子装置
３４、３７、３８ バンプ
３６ アンダーフィル
４０ ＩＣチップ
４１、５１ 基板
４２、５４ 電極
４４、５６ アライメントマーク
４５、４６、５７、５８ 面
４７、７０ 凹部
５０ センサチップ
５２、６３ 半導体層
５３ 反射防止膜
５９、６５、６７ メサ
６０ ｎ型半導体層
６２ 受光層
６４ ｐ型半導体層
６６ コンタクト層
６９ 絶縁膜
１００ 製造装置
１０１ ＣＰＵ
１０２ ＲＡＭ
１０４ 記憶装置
１０６ インターフェース

Claims (11)

  1. 第１チップと、
    第２チップと、を具備し、
    前記第１チップと前記第２チップとは、バンプを用いて電気的に接続され、
    前記第１チップは、第１アライメントマークを有し、
    前記第２チップは、第２アライメントマークを有し、
    前記第１アライメントマークと前記第２アライメントマークとは対向し、
    前記第１チップは、第１基板を有し、
    前記第１基板は凹部を有し、
    前記凹部は、前記第１チップのうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、
    前記第１アライメントマークは、前記凹部に設けられている電子装置。
  2. 前記第１基板は、シリコンで形成される請求項１に記載の電子装置。
  3. 第１チップと、
    第２チップと、を具備し、
    前記第１チップと前記第２チップとは、バンプを用いて電気的に接続され、
    前記第１チップは、第１アライメントマークを有し、
    前記第２チップは、第２アライメントマークを有し、
    前記第１アライメントマークと前記第２アライメントマークとは対向し、
    前記第２チップは、第２基板と受光層とを有し、
    前記第２基板は凹部を有し、
    前記凹部は、前記第２チップのうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、
    前記第２アライメントマークは前記凹部に設けられ、
    前記受光層は、前記第２基板のうち前記凹部以外の部分に積層される電子装置。
  4. 第１チップと、
    第２チップと、を具備し、
    前記第１チップと前記第２チップとは、バンプを用いて電気的に接続され、
    前記第１チップは、第１基板および第１アライメントマークを有し、
    前記第１基板は凹部を有し、
    前記凹部は、前記第１チップのうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、
    前記第１アライメントマークは、前記凹部に設けられ、
    前記第２チップは、第２基板、受光層、および第２アライメントマークを有し、
    前記第１アライメントマークと前記第２アライメントマークとは対向し、
    前記第２アライメントマークは、前記第２チップの面内のうち前記受光層から離間した位置に設けられる電子装置。
  5. 前記第２基板は、インジウムリンを含み、
    前記受光層は、インジウムガリウム砒素を含む請求項３または４に記載の電子装置。
  6. 前記第１アライメントマークおよび前記第２アライメントマークは、金属で形成される請求項１から請求項５のいずれか一項に記載の電子装置。
  7. 前記第１チップは、複数の前記第１アライメントマークを有し、
    前記第２チップは、複数の前記第２アライメントマークを有する請求項１から請求項６のいずれか一項に記載の電子装置。
  8. 第１チップが有する第１アライメントマーク、および第２チップが有する第２アライメントマークの画像を取得する工程と、
    前記第１アライメントマークおよび前記第２アライメントマークの画像を用いて、前記第１アライメントマークと前記第２アライメントマークとが重なるように、前記第１チップと前記第２チップとの位置合わせを行う工程と、
    前記位置合わせされた前記第１チップと前記第２チップとをフリップチップ実装する工程と、を有し、
    前記第１チップは、第１基板を有し、
    前記第１基板は凹部を有し、
    前記凹部は、前記第１チップのうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、
    前記第１アライメントマークは、前記凹部に設けられ、
    前記画像を取得する工程は、前記第１チップの側から撮影することで前記画像を取得する工程である電子装置の製造方法。
  9. 第１チップが有する第１アライメントマーク、および第２チップが有する第２アライメントマークの画像を取得する工程と、
    前記第１アライメントマークおよび前記第２アライメントマークの画像を用いて、前記第１アライメントマークと前記第２アライメントマークとが重なるように、前記第１チップと前記第２チップとの位置合わせを行う工程と、
    前記位置合わせされた前記第１チップと前記第２チップとをフリップチップ実装する工程と、を有し、
    前記第２チップは、第２基板と受光層とを有し、
    前記第２基板は凹部を有し、
    前記凹部は前記第２チップのうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、
    前記第２アライメントマークは、前記凹部に設けられ、
    前記受光層は、前記第２基板のうち前記凹部以外の部分に積層され、
    前記画像を取得する工程は、前記第２チップの側から撮影することで前記画像を取得する工程である電子装置の製造方法。
  10. 第１チップが有する第１アライメントマーク、および第２チップが有する第２アライメントマークの画像を取得する工程と、
    前記第１アライメントマークおよび前記第２アライメントマークの画像を用いて、前記第１アライメントマークと前記第２アライメントマークとが重なるように、前記第１チップと前記第２チップとの位置合わせを行う工程と、
    前記位置合わせされた前記第１チップと前記第２チップとをフリップチップ実装する工程と、を有し、
    前記第１チップは、第１基板を有し、
    前記第１基板は凹部を有し、
    前記凹部は、前記第１チップのうち前記凹部以外の部分よりも、厚さ方向に窪んでおり、
    前記第１アライメントマークは前記凹部に設けられ、
    前記第２チップは、第２基板および受光層を有し、
    前記受光層は、前記第２基板のうち一部に積層され、
    前記第２アライメントマークは、前記第２基板のうち前記受光層の積層されていない部分に設けられ、
    前記画像を取得する工程は、前記第２チップ側から撮影することで前記画像を取得する工程である電子装置の製造方法。
  11. 第１チップが有する第１アライメントマーク、および第２チップが有する第２アライメントマークの画像を取得する工程と、
    前記第１アライメントマークおよび前記第２アライメントマークの画像を用いて、前記第１アライメントマークと前記第２アライメントマークとが重なるように、前記第１チップと前記第２チップとの位置合わせを行う工程と、
    前記位置合わせされた前記第１チップと前記第２チップとをフリップチップ実装する工程と、を有し、
    前記第２チップは、第２基板および受光層を有し、
    前記第２基板は凹部を有し、
    前記凹部は、前記第２チップのうち前記凹部以外の部分よりも厚さ方向に窪んでおり、
    前記受光層は、前記第２基板のうち一部であって、前記凹部以外の部分に積層され、
    前記第２アライメントマークは前記凹部に設けられ、
    前記画像を取得する工程は、前記第２チップ側から撮影することで前記画像を取得する工程である電子装置の製造方法。
JP2021048540A 2021-03-23 2021-03-23 電子装置およびその製造方法 Active JP7622493B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2021048540A JP7622493B2 (ja) 2021-03-23 2021-03-23 電子装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021048540A JP7622493B2 (ja) 2021-03-23 2021-03-23 電子装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2022147340A JP2022147340A (ja) 2022-10-06
JP7622493B2 true JP7622493B2 (ja) 2025-01-28

Family

ID=83463480

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021048540A Active JP7622493B2 (ja) 2021-03-23 2021-03-23 電子装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP7622493B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146603A (ja) 2010-01-15 2011-07-28 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、電子機器、およびこれらの製造方法
JP2012156374A (ja) 2011-01-27 2012-08-16 Fujitsu Ltd 基板の接続構造、基板セット、光センサアレイ装置及び基板を接続する方法
JP2014239157A (ja) 2013-06-07 2014-12-18 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
JP2015119154A (ja) 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2018110194A (ja) 2017-01-05 2018-07-12 富士通株式会社 赤外線検知器及び撮像装置
JP2019079893A (ja) 2017-10-23 2019-05-23 ボンドテック株式会社 アライメント方法、接合方法、樹脂成形方法、接合装置、樹脂成形装置および基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0642501B2 (ja) * 1987-12-18 1994-06-01 富士通株式会社 微小半導体チップの位置合わせ方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146603A (ja) 2010-01-15 2011-07-28 Sumitomo Electric Ind Ltd 検出装置、受光素子アレイ、電子機器、およびこれらの製造方法
JP2012156374A (ja) 2011-01-27 2012-08-16 Fujitsu Ltd 基板の接続構造、基板セット、光センサアレイ装置及び基板を接続する方法
JP2014239157A (ja) 2013-06-07 2014-12-18 オリンパス株式会社 半導体装置、固体撮像装置、および撮像装置
JP2015119154A (ja) 2013-12-20 2015-06-25 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、及び電子機器
JP2018110194A (ja) 2017-01-05 2018-07-12 富士通株式会社 赤外線検知器及び撮像装置
JP2019079893A (ja) 2017-10-23 2019-05-23 ボンドテック株式会社 アライメント方法、接合方法、樹脂成形方法、接合装置、樹脂成形装置および基板

Also Published As

Publication number Publication date
JP2022147340A (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
US10749067B2 (en) Optical sensor package including a cavity formed in an image sensor die
US8290008B2 (en) Silicon carrier optoelectronic packaging
US7193728B2 (en) Processing apparatus, processing method and position detecting device
CN106104344B (zh) 光纤的安装零件、光模块以及制造方法
US20040016930A1 (en) Electronic device and supporting member
TW201715253A (zh) 光學模組及其製造方法
CN106449546A (zh) 影像传感芯片封装结构及其封装方法
US20220216077A1 (en) Apparatus for manufacturing semiconductor device and method of manufacturing semiconductor device
US20230268331A1 (en) Semiconductor package and method of manufacturing semiconductor package
JP7622493B2 (ja) 電子装置およびその製造方法
JP2015194689A (ja) 光ファイバの実装部品、光モジュールおよび製造方法
TWI559464B (zh) 封裝模組及其基板結構
US20250239577A1 (en) Chip structure including optical integrated circuit chip, and semiconductor package including the same
TWI504026B (zh) 光學指向模組及其光源單元
JPH05121710A (ja) 受発光素子アレイモジユール
JP7494753B2 (ja) 電子装置の測定方法、測定装置および測定プログラム
TW202121626A (zh) 接合結構以及製造接合結構之方法
TWI250655B (en) Wafer level package structure of image sensor and method for making the same
CN205050824U (zh) 封装结构
JP2023040895A (ja) 電子装置、電子装置の製造方法および測定方法
KR20150049743A (ko) 간섭계 반사측정장치 모듈
WO2015146377A1 (ja) 光ファイバの実装部品、光モジュールおよび製造方法
US20250149516A1 (en) Semiconductor package
US20250309181A1 (en) Fluid dispensing apparatus, wafer bonding apparatus, and method of manufacturing semiconductor package
JP2024114993A (ja) 実装基板および実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241015

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20241015

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20241015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20241230

R150 Certificate of patent or registration of utility model

Ref document number: 7622493

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150