JP7648246B2 - 薄膜トランジスタ - Google Patents

薄膜トランジスタ Download PDF

Info

Publication number
JP7648246B2
JP7648246B2 JP2024020841A JP2024020841A JP7648246B2 JP 7648246 B2 JP7648246 B2 JP 7648246B2 JP 2024020841 A JP2024020841 A JP 2024020841A JP 2024020841 A JP2024020841 A JP 2024020841A JP 7648246 B2 JP7648246 B2 JP 7648246B2
Authority
JP
Japan
Prior art keywords
region
layer
pixel
conductive layer
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2024020841A
Other languages
English (en)
Other versions
JP2024059714A (ja
Inventor
栄 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mikuni Electron Co Ltd
Original Assignee
Mikuni Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mikuni Electron Co Ltd filed Critical Mikuni Electron Co Ltd
Priority to JP2024020841A priority Critical patent/JP7648246B2/ja
Publication of JP2024059714A publication Critical patent/JP2024059714A/ja
Priority to JP2025029725A priority patent/JP2025081694A/ja
Application granted granted Critical
Publication of JP7648246B2 publication Critical patent/JP7648246B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

本発明の一実施形態は、液晶表示装置の画素構造に関する。
横電界方式のアクティブマトリクス型液晶表示装置として、誘電率が３．３以下の透明な絶縁物で映像信号線を被覆し、この細長い絶縁体バンプの上に、透明導電体を用いて映像信号配線をシールドするための共通電極を形成した液晶表示装置が開示されている（特許文献１参照）。
特開２００４－３４１４６５号公報
従来技術の液晶表示装置は、信号線の電界をシールドするためにシールド共通電極が設けられている。しかし、シールド電極を設けた構造は、層構造が複雑化し、また画素の開口率を低下させることが問題となる。一方、層構造を簡略化しようとすると、信号線の電界が液晶層に作用して長期的な信頼性を低下させることが問題となる。本発明の一実施形態は、このような問題点を解決することを目的の一つとする。
本発明の一実施形態に係る液晶表示装置は、第１基板上の第１ゲート電極と、第１ゲート電極と重なる領域を有する第２ゲート電極と、第１ゲート電極と第２ゲート電極との間の酸化物半導体層と、第１ゲート電極と酸化物半導体層との間の第１絶縁層と、酸化物半導体層と第２ゲート電極との間の第２絶縁層とを含むトランジスタと、第１絶縁層と第２絶縁層との間の画素電極と、画素電極と重なる領域を有し、第２絶縁層上のコモン電極と、を有する。トランジスタは、第１絶縁層と酸化物半導体層との間に配置され、第１ゲート電極及び第２ゲート電極を挟むように配置される第１酸化物導電層と第２酸化物導電層とをさらに含み、画素電極は、第２酸化物導電層から連続して設けられ、第１ゲート電極と第２ゲート電極とは、酸化物半導体層の外側の領域で、第１絶縁層及び第２絶縁層を貫通する第１コンタクトホールによって電気的に接続されている。
本発明の一実施形態に係る液晶表示装置は、第１基板上の第１ゲート電極と、第１ゲート電極と重なる領域を有する第２ゲート電極と、第１ゲート電極と第２ゲート電極との間の酸化物半導体層と、第１ゲート電極と酸化物半導体層との間の第１絶縁層と、酸化物半導体層と第２ゲート電極との間の第２絶縁層とを含むトランジスタと、第２絶縁層上の間の画素電極とコモン電極とを含む。トランジスタは、第１絶縁層と酸化物半導体層との間に配置され、第１ゲート電極及び第２ゲート電極を挟むように配置される第１酸化物導電層と第２酸化物導電層とをさらに含み、画素電極は、第２酸化物導電層と電気的に接続され、第１ゲート電極と第２ゲート電極とは、酸化物半導体層の外側の領域で、第１絶縁層及び第２絶縁層を貫通する第１コンタクトホールによって電気的に接続されている。
本発明の一実施形態に係る液晶表示装置は、第１基板上の第１ゲート電極と、第１ゲート電極と重なる領域を有する第２ゲート電極と、第１ゲート電極と第２ゲート電極との間の酸化物半導体層と、第１ゲート電極と酸化物半導体層との間の第１絶縁層と、酸化物半導体層と第２ゲート電極との間の第２絶縁層とを含むトランジスタと、第１基板と第１絶
縁層との間の第１画素電極と、第２絶縁層上の第２画素電極と、を含む。トランジスタは、第１絶縁層と酸化物半導体層との間に配置され、第１ゲート電極及び第２ゲート電極を挟むように配置される第１酸化物導電層と第２酸化物導電層とをさらに含み、第１画素電極と第２画素電極とは、第２酸化物導電層から連続する配線と電気的に接続され、第１ゲート電極と第２ゲート電極とは、酸化物半導体層の外側の領域で、第１絶縁層及び第２絶縁層を貫通する第１コンタクトホールによって電気的に接続されている。
本発明の一実施形態によれば、デュアルゲートのトランジスタを画素に設け、当該トランジスタと接続される配線を絶縁層に埋め込むことにより、シールド電極等を設けることなく液晶表示装置の信頼を高めることができる。
本発明の一実施形態に係る液晶表示装置の構成を示す。 本発明の一実施形態に係る液晶表示装置の表示部の回路構成の一例を示す。 本発明の一実施形態に係る液晶表示装置のデータ信号線駆動回路の一例を示す。 本発明の一実施形態に係る液晶表示装置の動作を説明するタイミングチャートであり、（Ａ）はＦＦＳ方式及びＩＰＳ方式の場合、（Ｂ）はＰＳＶＡ方式の場合を示す。 本発明の一実施形態に係る液晶表示装置の構成を示す。 本発明の一実施形態に係る液晶表示装置の表示部の回路構成の一例を示す。 本発明の一実施形態に係る液晶表示装置に用いられるトランジスタの構造を示し、（Ａ）は平面的な構造、（Ｂ）は断面構造を示す。 本発明の一実施形態に係る液晶表示装置に用いられるトランジスタの構造を示し、（Ａ）は平面的な構造、（Ｂ）は断面構造を示す。 本発明の一実施形態に係る液晶表示装置に用いられるトランジスタの断面構造を示す。 本発明の一実施形態に係る液晶表示装置に用いられるトランジスタの断面構造を示す。 本発明の一実施形態に係る液晶表示装置に用いられるトランジスタの断面構造を示す。 本発明の一実施形態に係る液晶表示装置に適用されるトランジスタの構造と動作を説明するためのエネルギーバンド図を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 図１３に示す画素の断面構造であって、（Ａ）はＡ１－Ａ２線及びＢ１－Ｂ２線に対応する断面構造を示し、（Ｂ）はＣ１－Ｃ２線に対応する断面構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の断面構造であって、素子基板及び対向基板、並びに液晶層が配置された構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の断面構造を示し、（Ａ）及び（Ｂ）は入力端子部の構成を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図１３に示すＡ１－Ａ２線及びＢ１－Ｂ２線に対応する断面図を示し、（Ｂ）はＣ１－Ｃ２線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図１３に示すＡ１－Ａ２線及びＢ１－Ｂ２線に対応する断面図を示し、（Ｂ）はＣ１－Ｃ２線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図１３に示すＡ１－Ａ２線及びＢ１－Ｂ２線に対応する断面図を示し、（Ｂ）はＣ１－Ｃ２線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図１３に示すＡ１－Ａ２線及びＢ１－Ｂ２線に対応する断面図を示し、（Ｂ）はＣ１－Ｃ２線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図１３に示すＡ１－Ａ２線及びＢ１－Ｂ２線に対応する断面図を示し、（Ｂ）はＣ１－Ｃ２線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 図２２に示す画素の断面構造であって、（Ａ）はＡ３－Ａ４線及びＢ３－Ｂ４線に対応する断面構造を示し、（Ｂ）はＣ３－Ｃ４線に対応する断面構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 図２４に示す画素の断面構造であって、（Ａ）はＡ５－Ａ６線に対応する断面構造を示し、（Ｂ）はＤ１－Ｄ２線に対応する断面構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 図２６に示す画素の断面構造であって、（Ａ）はＡ７－Ａ８線に対応する断面構造を示し、（Ｂ）はＣ７－Ｃ８線に対応する断面構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図２８に示すＡ９－Ａ１０線及びＢ９－Ｂ１０線に対応する断面図を示し、（Ｂ）はＣ９－Ｃ１０線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図３０に示すＡ１１－１２線及びＢ１１－Ｂ１２線に対応する断面図を示し、（Ｂ）はＣ１１－Ｃ１２線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図３２に示すＡ１３－１４線に対応する断面図を示し、（Ｂ）はＣ１３－Ｃ１４線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の画素の断面構造であって、素子基板及び対向基板、並びに液晶層が配置された構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図３５に示すＡ１５－Ａ１６線及びＢ１５－Ｂ１６線に対応する断面図を示し、（Ｂ）はＣ１５－Ｃ１６線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 図３７に示す画素の断面構造であって、（Ａ）はＡ１７－Ａ１８線に対応する断面構造を示し、（Ｂ）はＢ１７－Ｂ１８線に対応する断面構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 図３９に示す画素の断面構造であって、（Ａ）はＡ１９－Ａ２０線に対応する断面構造を示し、（Ｂ）はＣ１９－Ｃ２０線に対応する断面構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の断面構造であって、素子基板及び対向基板、並びに液晶層が配置された構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の印加信号電圧に対する輝度特性の関係を模式的に示すグラフである。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図３９に示すＡ１９－Ａ２０線に対応する断面図を示し、（Ｂ）はＣ１９－Ｃ２０線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図３９に示すＡ１９－Ａ２０線に対応する断面図を示し、（Ｂ）はＣ１９－Ｃ２０線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図３９に示すＡ１９－Ａ２０線に対応する断面図を示し、（Ｂ）はＣ１９－Ｃ２０線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図３９に示すＡ１９－Ａ２０線に対応する断面図を示し、（Ｂ）はＣ１９－Ｃ２０線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の製造工程を説明する図であり、（Ａ）は図３９に示すＡ１９－Ａ２０線に対応する断面図を示し、（Ｂ）はＣ１９－Ｃ２０線に対応する断面図を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 図４８に示す画素の断面構造であって、Ｃ２１－Ｃ２２線に対応する断面構造を示す。 本発明の一実施形態に係る液晶表示装置の画素の平面図を示す。 図５０に示す画素の断面構造であって、（Ａ）はＡ２３－Ａ２４線に対応する断面構造を示し、（Ｂ）はＣ２３－Ｃ２４線に対応する断面構造を示す。
以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様を含み、以下に例示する実施形態に限定して解釈されるものではない。本明細書に添付される図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、それはあくまで一例であって、本発明の内容を必ずしも限定するものではない。また、本発明において、ある図面に記載された特定の要素と、他の図面に記載された特定の要素とが同一又は対応する関係にあるときは、同一の符号（又は符号として記載された数字の後にａ、ｂなどを付した符号）を付して、繰り返しの説明を適宜省略することがある。さらに各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有しない。
本明細書において、ある部材又は領域が他の部材又は領域の「上に（又は下に）」あるとする場合、特段の限定がない限りこれは他の部材又は領域の直上（又は直下）にある場合のみでなく他の部材又は領域の上方（又は下方）にある場合を含む。すなわち、他の部材又は領域の上方（又は下方）においてある部材又は領域との間に別の構成要素が含まれている場合も含む。
１．液晶表示装置の構成
本発明の一実施形態に係る液晶表示装置の回路構成について示す。以下においては、ＦＦＳ（Fringe Field Switching）方式及びＩＰＳ（In Plane Switching）方式に適用可能な回路構成、及びＰＳＶＡ（Polymer Stabilized Vertical Alignment）方式に適用可能
な回路構成について例示する。
１－１．ＦＦＳ方式及びＩＰＳ方式の液晶表示装置
図１は、本発明の一実施形態に係るＦＦＳ方式及びＩＰＳ方式の液晶表示装置２００ａの構成を示す。液晶表示装置２００ａは、対向して配置された第１基板１００と第２基板１０２との間に液晶層（図示されず）が設けられた構造を有し、液晶の電気光学効果を利用して画像が表示される表示部１０４を備えている。表示部１０４は、少なくとも１つの画素１０６、走査信号線１１６、コモン信号線１１７、データ信号線１１８が配設される。少なくとも１つの画素１０６は、複数の画素から成る。複数の画素１０６は、表示部１０４に適宜配列されている。複数の画素１０６は、例えば、ストライプ配列、モザイク配列、デルタ配列、ペンタイル配列に対応するように配置される。
液晶表示装置２００ａは、また、表示部１０４の外側の領域に走査信号線駆動回路１０
８、コモン信号線駆動回路１０９、データ信号線駆動回路１１０が適宜配置され得る。表示部１０４に配設される走査信号線１１６は走査信号線駆動回路１０８と接続され、コモン信号線１１７はコモン信号線駆動回路１０９と接続され、データ信号線１１８はデータ信号線駆動回路１１０と接続される。走査信号線駆動回路１０８は走査信号線１１６に走査信号を出力し、コモン信号線駆動回路１０９はコモン信号線１１７にコモン信号を出力し、データ信号線駆動回路１１０はデータ信号線１１８に映像信号を出力する。
液晶表示装置２００ａは、第１基板１００の端部に設けられた入力端子部１１２を含む。入力端子部１１２は、少なくとも１つの端子電極１１４を含む。少なくとも一つの端子電極１１４は、複数の端子電極１１４から成る。複数の端子電極１１４は、入力端子部１１２に適宜配列される。入力端子部１１２は外部回路との接続部であり、図示されないフレキシブルプリント配線基板が接続される部位となる。
図１は、また、画素１０６の等価回路を示す。画素１０６は、トランジスタ２０２、液晶素子２０４、保持容量素子２０６を含む。トランジスタ２０２は、ゲートと呼ばれる制御端子と、ソース及びドレインと呼ばれる入出力端子を有する。画素１０６に配置されたトランジスタ２０２は、ゲート（制御端子）が走査信号線１１６と電気的に接続され、ソース及びドレインの一方（第１入出力端子）がデータ信号線１１８と電気的に接続され、ソース及びドレインの他方（第２入出力端子）が液晶素子２０４及び保持容量素子２０６と電気的に接続される。また、液晶素子２０４及び保持容量素子２０６はコモン信号線１１７と電気的に接続される。
トランジスタ２０２は、走査信号線１１６からゲート（制御端子）入力される走査信号によってオン状態及びオフ状態が制御され、オン状態のときデータ信号線１１８から映像信号が画素１０６に入力される状態となる。この状態において、液晶素子２０４にはデータ信号に基づく電圧が印加され、保持容量素子２０６はデータ信号に基づく電圧で充電される。液晶素子２０４は一対の電極と液晶層とを含む。液晶素子２０４は、一方の電極（画素電極とも呼ばれる）がトランジスタ２０２と電気的に接続され、他方の電極（コモン電極）がコモン信号線１１７と電気的に接続される。液晶素子２０４は、映像信号に基づく電圧とコモン信号線１１７に印加された電圧により液晶分子の配向が制御される。液晶表示装置２００ａは、複数の画素１０６における液晶の配向状態を個々に制御することにより、表示部１０４に映像を表示する機能を有する。
図２は、ＦＦＳ方式及びＩＰＳ方式における表示部１０４の回路構成を示す。図２は、表示部１０４の第ｎ行に、画素１０６（ｎＲｍ）、１０６（ｎＧｍ）、１０６（ｎＢｍ＋１）、１０６（ｎＲｍ＋１）、が配列され、第ｎ＋１行目に画素１０６（ｎ＋１Ｒｍ）、１０６（ｎ＋１Ｇｍ）、１０６（ｎ＋１Ｂｍ＋１）、１０６（ｎ＋１Ｒｍ＋１）が配列される態様を示す。各画素にはトランジスタ２０２が設けられている。各画素に設けられたトランジスタ２０２は、走査信号線１１６及びデータ信号線１１８と接続されている。各画素には画素電極及びコモン電極が設けられている。
図２は、各画素がストライプ配列に対応して配置された態様を示す。すなわち、図２は、各列に応じて赤色（Ｒ）画素、緑色画素（Ｇ）、青色画素（Ｂ）が配列された一例を示す。各画素は走査信号線１１６との関係において、画素１０６（ｎＧｍ）、１０６（ｎＲｍ＋１）は、第ｎ行目に対応して配置された第１走査信号線１１６（ＧＡｎ）と接続され、画素１０６（ｎＲｍ）、１０６（ｎＢｍ＋１）は、第ｎ行目に対応して配置された第２走査信号線（ＧＢｎ）と接続され、画素１０６（ｎ＋１Ｇｍ）、１０６（ｎ＋１Ｒｍ＋１）は、第ｎ＋１行目に対応して配置された走査信号線１１６（ＧＡｎ＋１）と接続され、画素１０６（ｎ＋１Ｒｍ）、１０６（ｎ＋１Ｂｍ＋１）は、第ｎ＋１行目に対応して配置された第２走査信号線１１６（ＧＢｎ＋１）と接続される。また、各画素は、データ信号
線１１８との関係において、画素１０６（ｎＲｍ）、１０６（ｎＧｍ）、１０６（ｎ＋１Ｒｍ）、１０６（ｎ＋１Ｇｍ）が第ｍ列目に対応して配置された第１データ信号線１１８（Ｄｍ）と接続され、画素１０６（ｎＢｍ＋１）、１０６（ｎＲｍ＋１）、１０６（ｎ＋１Ｂｍ＋１）、１０６（ｎ＋１Ｒｍ＋１）が第ｍ＋１列目に対応して配置された第２データ信号線１１８（Ｄｍ＋１）と接続される。また、第ｎ行目に配置された画素は、コモン電極が第１コモン信号線１１７（ＣＯＭｎ）と接続され、第ｎ＋１行目に配置された画素はコモン電極が第２コモン信号線（ＣＯＭｎ＋１）と接続される。
図２に示すように、各行に２本の走査信号線を設けることで、データ信号線の本数を削減することができる。例えば、第ｎ行目に属する画素１０６（ｎＲｍ）と画素１０６（ｎＧｍ）とは、第１データ信号線１１８（Ｄｍ）と接続され、同じデータ信号線からビデオ信号が入力される。同様に、第ｎ行目に属する画素１０６（ｎＢｍ＋１）と画素１０６（ｎＲｍ＋１）とは、第２データ信号線１１８（Ｄｍ＋１）と接続され、同じデータ信号線からビデオ信号が入力される。
図３は、データ信号線駆動回路１１０の構成例を示す。図３は、フレキシブルプリント配線基板（ＦＰＣ基板）１０１に実装されたドライバＩＣ１１１と第１基板１００に形成されたデマルチプレクサ２０９によってデータ信号線駆動回路１１０が構成される一例を示す。ＦＰＣ１０１は第１基板１００に設けられた端子電極１１４によって接続される。ドライバＩＣ１１１に接続された出力信号線１１５は、デマルチプレクサ２０９に入力され、複数のデータ信号線に振り分けられる。図３は、ドライバＩＣ１１１から伸びる１本の出力信号線１１５がデマルチプレクサ２０９の１つのブロックに入力され、３本のデータ信号線１１８（Ｄ１）、１１８（Ｄ２）、１１８（Ｄ３）に分配される態様を示す。なお、デマルチプレクサ２０９の出力数は任意である。
デマルチプレクサ２０９は、画素１０６に設けられるトランジスタ２０２と同じ構造のトランジスタで形成することができる。このように、ビデオ信号の処理はドライバＩＣで行うものとして、これをＣＯＦ（Chip On Film）で実装し、表示部１０４が形成される第１基板１００上にデマルチプレクサ２０９を設けてデータ信号線１１８に分配することで、ドライバＩＣ１１１の回路規模を縮小することができる。また、ドライバＩＣ１１１の消費電力を削減することができる。
図４（Ａ）は、第１走査信号線１１６（ＧＡｎ）、第２走査信号線１１６（ＧＢｎ）、第１データ信号線１１８（Ｄｍ）、及びコモン信号線１１７（ＣＯＭｎ）に入力される信号のタイミングチャートを示す。図４（Ａ）に示すタイミングチャートは、フレーム反転駆動方式の一例を示す。あるフレームにおいて、コモン信号線１１７のコモン電圧が反転すると、第ｎ行目の第１走査信号線（例えば、第１走査信号線１１６（ＧＡｎ））が選択され、偶数列の画素にビデオ信号が書き込まれる。第ｎ行目の第２走査信号線（例えば、第２走査信号線（ＧＢｎ））が、第１走査信号線の選択信号から半パルス遅れてオンになり、奇数列の画素がプリチャージされ、第１走査信号線の選択信号がオフになるとビデオ信号が書き込まれる。このようにして表示部１０４の各行の画素にビデオ信号が書き込まれる。次のフレームでは、コモン信号線１１７のコモン電圧が反転し、それに応じてビデオ信号の電圧レベルが反転し、同様の動作が行われる。このように、ＦＦＳ方式、ＩＰＳ方式の液晶表示装置２００ａは、フレーム反転駆動方式を適用することができる。
１－２．ＰＳＶＡ方式の液晶表示装置
図５は、本発明の一実施形態に係るＰＳＶＡ方式の液晶表示装置２００ｂの構成を示す。液晶表示装置２００ｂは、対向して配置された第１基板１００と第２基板１０２との間に液晶層（図示されず）が設けられた構造を有し、液晶の電気光学効果を利用して画像が表示される表示部１０４を備えている。液晶表示装置２００ａは、また、表示部１０４の
外側の領域に走査信号線駆動回路１０８、データ信号線駆動回路１１０が適宜配置されている。表示部１０４に配設される走査信号線１１６は走査信号線駆動回路１０８と接続され、データ信号線１１８はデータ信号線駆動回路１１０と接続される。走査信号線駆動回路１０８は走査信号線１１６に走査信号を出力し、データ信号線駆動回路１１０はデータ信号線１１８に映像信号を出力する。液晶素子２０４及び保持容量素子２０６の一方の端子はトランジスタ２０２と電気的に接続され、他方の端子にはコモン電圧が印加される。
図６は、ＰＳＶＡ方式における表示部１０４の回路構成を示す。図６は、表示部１０４の第ｎ行に、画素１０６（ｎＲｍ）、１０６（ｎＧｍ）、１０６（ｎＢｍ＋１）、１０６（ｎＲｍ＋１）、が配列され、第ｎ＋１行目に画素１０６（ｎ＋１Ｒｍ）、１０６（ｎ＋１Ｇｍ）、１０６（ｎ＋１Ｂｍ＋１）、１０６（ｎ＋１Ｒｍ＋１）が配列される態様を示す。各画素にはデータ信号線１１８と接続されるトランジスタ２０２が設けられている。
図６は、各画素がストライプ配列に対応して配置された態様を示す。画素１０６（ｎＧｍ）、１０６（ｎＲｍ＋１）は、第ｎ行目に対応して配置された第１走査信号線１１６（ＧＡｎ）と接続され、画素１０６（ｎＲｍ）、１０６（ｎＢｍ＋１）は、第ｎ行目に対応して配置された第２走査信号線（ＧＢｎ）と接続され、画素１０６（ｎ＋１Ｇｍ）、１０６（ｎ＋１Ｒｍ＋１）は、第ｎ＋１行目に対応して配置された走査信号線１１６（ＧＡｎ＋１）と接続され、画素１０６（ｎ＋１Ｒｍ）、１０６（ｎ＋１Ｂｍ＋１）は、第ｎ＋１行目に対応して配置された第２走査信号線１１６（ＧＢｎ＋１）と接続される。また、各画素は、データ信号線１１８との関係において、画素１０６（ｎＲｍ）、１０６（ｎＧｍ）、１０６（ｎ＋１Ｒｍ）、１０６（ｎ＋１Ｇｍ）が第ｍ列目に対応して配置された第１データ信号線１１８（Ｄｍ）と接続され、画素１０６（ｎＢｍ＋１）、１０６（ｎＲｍ＋１）、１０６（ｎ＋１Ｂｍ＋１）、１０６（ｎ＋１Ｒｍ＋１）が第ｍ＋１列目に対応して配置された第２データ信号線１１８（Ｄｍ＋１）と接続される。このように、図６に示す画素回路は、ＦＦＳ方式及びＩＰＤ方式の画素回路と同様に、各行に２本の走査信号線を設けることで、データ信号線の本数を削減することができる。
図４（Ｂ）は、第１走査信号線１１６（ＧＡｎ）、第２走査信号線１１６（ＧＢｎ）、及び第１データ信号線１１８（Ｄｍ）に入力される信号のタイミングチャートを示す。図４（Ｂ）に示すタイミングチャートは、ドット反転駆動方式の一例を示し、コモン電圧は一定となっている。あるフレームにおいて、第ｎ行目の第１走査信号線（例えば、第１走査信号線１１６（ＧＡｎ））が選択され、偶数列の画素にビデオ信号が書き込まれる。次に、第ｎ行目の第２走査信号線（例えば、第２走査信号線（ＧＢｎ））が選択され、コモン電圧を基準としてみたときに偶数列とは逆の極性のビデオ信号が入力される。このように、ＰＳＶＡ方式の液晶表示装置２００ｂは、ドット反転駆動方式を適用することができる。
１－３．高精細化への課題
トランジスタ２０２は、チャネル領域が半導体薄膜で形成される薄膜トランジスタである。トランジスタ２０２は、走査信号線１１６及びデータ信号線１１８と共に、フォトリソフグラフィによる微細パターン作成技術を用いて作製される。液晶表示装置２００ａ、２００ｂの製造コストを低減するためには、フォトマスクの数を削減することが必要と考えられている。しかし、走査信号線１１６及びデータ信号線１１８は交差して配置する必要がある。また、これらの配線の一部は、液晶層をシールするシールパターンと交差するように設ける必要がある。走査信号線１１６及びデータ信号線１１８は金属配線で形成されるが、シールパターンと重なる部分では金属配線を露出させることができないため、配線を無機絶縁膜で被覆することが必要とされている。シール材と金属配線とが直接接していると、シール材と金属配線との界面を通して大気中の水分（Ｈ２Ｏ）が液晶層に浸透しやすくなり、信頼性を低下させる原因となる。
液晶表示装置２００ａ、２００ｂは、表示部１０４に配置される複数の画素１０６を高密度化することにより高精細な画像を表示することが可能となる。しかし、表示部１０４の画素数が増加すると、１フレーム当たりの信号書込時間が短くなるためトランジスタ２０２の高速動作が要求されることとなる。一般にトランジスタは、チャネルを形成する半導体の種類により電界効果移動度が異なることが知られている。例えば、アモルファスシリコンを用いた薄膜トランジスタ（アモルファスシリコンＴＦＴ）の電界効果移動度は０．５ｃｍ２／Ｖｓｅｃ程度であり、フルハイビジョン（２Ｋ）の液晶ディスプレイを駆動するのが限界とされている。一方、解像度が８Ｋの液晶ディスプレイでは、書き込み時間を１．９μｓｅｃ程度に短くする必要があるため、アモルファスシリコンＴＦＴでは駆動能力が足りず、分割駆動（画面を複数の領域に分割して駆動する方式）により駆動能力の不足を補う必要がある。しかし、分割駆動方式は、駆動回路の構成が複雑となり、液晶表示装置の製造コスト及び消費電力が増大してしまうことが問題となる。
画素の高密度化に伴い、画素を構成するトランジスタには、高速動作に対応できることが求められている。また、液晶表示装置は、単にトランジスタを高性能化するのではなく、高画質化を図りつつも、製造コストの低廉化が求められている。以下においては、このような要求を満たすことのできる液晶表示装置の一実施形態を示す。
２．トランジスタ及びバックプレーンの構造
本発明の一実施形態に係る液晶表示装置２００ａ、２００ｂに用いられるトランジスタ２０２の詳細を説明する。本実施形態においてトランジスタ２０２は薄膜トランジスタであり、以下に示すように少なくとも２種類の構造を有している。
２－１．トランジスタの第１の構造例
図７（Ａ）及び図７（Ｂ）は、トランジスタの第１の構造例を示す。図７（Ａ）は、トランジスタ２０２の平面図を示す。図７（Ｂ）は、図７（Ａ）に示すＸ１－Ｘ２線に対応する、トランジスタ２０２の断面構造を示す。
トランジスタ２０２は、酸化物半導体層１２８、第１ゲート電極１２０、及び第２ゲート電極１３２を含む。トランジスタ２０２は、酸化物半導体層１２８に対し、第１ゲート電極１２０が第１基板１００側に配置され、第２ゲート電極１３２が第１基板１００とは反対側に配置された構造を有する。第１ゲート電極１２０と酸化物半導体層１２８との間には第１絶縁層１２２が設けられ、酸化物半導体層１２８と第２ゲート電極１３２との間には第２絶縁層１３０が設けられる。第１絶縁層１２２及び第２絶縁層１３０は、第１ゲート電極１２０及び第２ゲート電極１３２と、酸化物半導体層１２８とを絶縁するゲート絶縁膜としての機能を有する。
トランジスタ２０２は、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂが、第１絶縁層１２２と酸化物半導体層１２８との間に設けられた構造を有する。第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂは、それぞれの一端（先端部分）が、第１ゲート電極１２０及び第２ゲート電極１３２と重なるように配置される。第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂは、酸化物半導体層１２８の第１ゲート電極１２０側の面（第１面）と接して設けられる。第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂは、酸化物半導体層１２８と同じ金属酸化物に属する材料で形成される。第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂは、酸化物半導体層１２８とオーミック接触することから、ソース電極及びドレイン電極とみなすことができる。また、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂは、酸化物半導体層１２８と比べて導電性が高いため、酸化物半導体層１２８と接触する界面においてソース領域及びドレイン領域を形成しているとみなすこともできる。
第１酸化物導電層１２４ａの一端と第２酸化物導電層１２４ｂの一端とは離隔し、対向し、かつ第１ゲート電極１２０及び第２ゲート電極１３２と重なるように配置される。このような構造により、トランジスタ２０２は、実質的にソース領域及びドレイン領域の一端がゲート電極と重なる、所謂ゲートオーバーラップ構造を有する。このような構造により、トランジスタ２０２は高いオン電流を得ることができる。
第１金属層１２６ａが、第１酸化物導電層１２４ａと酸化物半導体層１２８との間に配置され、第２金属層１２６ｂが、第２酸化物導電層１２４ｂと酸化物半導体層１２８との間に配置される。第１金属層１２６ａ及び第２金属層１２６ｂは任意の部材であり適宜設けられる。第１金属層１２６ａ及び第２金属層１２６ｂは、例えば、トランジスタ２０２を他の素子と電気的に接続するための配線として用いられる。第１金属層１２６ａ及び第２金属層１２６ｂは、酸化物半導体層１２８にチャネルが形成される領域から離れた位置に配置される。このような構造により、トランジスタ２０２は、回路の中で配線と接続する構造を有しつつ、第１金属層１２６ａ及び第２金属層１２６ｂを形成する金属によってチャネル領域の汚染を防止することが可能な構造を有している。
トランジスタ２０２は、第１ゲート電極１２０と第２ゲート電極１３２とが電気的に接続された構造を有する。図７（Ａ）に示す第１コンタクトホール１３４は、第１絶縁層１２２及び第２絶縁層１３０を貫通する孔であり、酸化物半導体層１２８のチャネルが形成される領域の外側に設けられている。
トランジスタ２０２は、酸化物半導体層１２８の上下にゲート電極が配置されたデュアルゲート構造を有していることから、完全空乏型の状態で動作することが可能である。また、トランジスタ２０２は、完全空乏型とならないまでも、酸化物半導体層１２８の第１面側（第１ゲート電極１２０側）と第２面側（第２ゲート電極１３２側）の両方にチャネルが形成された状態（部分空乏型）で動作することが可能である。トランジスタ２０２は、完全空乏型及び部分空乏型のいずれの状態で動作する場合でも、絶縁層（第１絶縁層１２２、第２絶縁層１３０）との界面及びその近傍に存在する金属層１２６からの電界の影響を排除することができ、しきい値電圧の変動を防止することができる。
上記のように、トランジスタ２０２を構成する酸化物半導体層１２８、酸化物導電層１２４（第１酸化物導電層１２４ａ、第２酸化物導電層１２４ｂ）、絶縁層（第１絶縁層１２２、第２絶縁層１３０）、ゲート電極（第１ゲート電極１２０及び第２ゲート電極１３２）、金属層１２６（第１金属層１２６ａ及び第２金属層１２６ｂ）の詳細について示す。
２－１－１．酸化物半導体層
酸化物半導体層１２８は、元素として、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、ガリウム（Ｇａ）、スズ（Ｓｎ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）から選ばれた一種又は複数種を含む。例えば、酸化物半導体層１２８を形成する酸化物半導体材料としては、半導体特性を示す、三元系酸化物材料、二元系酸化物材料、及び一元系酸化物材料を用いることができる。四元系酸化物材料としては、Ｉｎ２Ｏ３－Ｇａ２Ｏ３－ＳｎＯ２－ＺｎＯ系酸化物材料が例示される。三元系酸化物材料としては、Ｉｎ２Ｏ３－Ｇａ２Ｏ３－ＺｎＯ系酸化物材料、Ｉｎ２Ｏ３－ＳｎＯ２－ＺｎＯ系酸化物材料、Ｉｎ２Ｏ３－Ａｌ２Ｏ３－ＺｎＯ系酸化物材料、Ｇａ２Ｏ３－ＳｎＯ２－ＺｎＯ系酸化物材料、Ｇａ２Ｏ３－Ａｌ２Ｏ３－ＺｎＯ系酸化物材料、ＳｎＯ２－Ａｌ２Ｏ３－ＺｎＯ系酸化物材料が例示される。二元系酸化物材料としては、Ｉｎ２Ｏ３－ＺｎＯ系酸化物材料、ＳｎＯ２－ＺｎＯ系酸化物材料、Ａｌ２Ｏ３－ＺｎＯ系酸化物材料、ＭｇＯ－ＺｎＯ系酸化物材料、ＳｎＯ２－ＭｇＯ系酸化物材料、Ｉｎ２Ｏ３－ＭｇＯ系酸化物材料が例示される。一元系酸化
物材料としては、Ｉｎ２Ｏ３系金属酸化物材料、ＳｎＯ２系金属酸化物材料、ＺｎＯ系金属酸化物材料が例示される。これらの酸化物材料に、シリコン（Ｓｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、ハフニウム（Ｈｆ）、チタン（Ｔｉ）、サマリウム（Ｓｍ）、鉄（Ｆｅ）、タンタル（Ｔａ）が含まれてもよい。なお、上記で示すＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物材料は、少なくともＩｎとＧａとＺｎを含む酸化物材料であり、その組成比に特に制限はない。また、他の表現をすれば、酸化物半導体層１２８は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｇ、Ｔｉ、Ｓｍ、Ｔａ、Ｗ、Ｈｆ及びＳｉから選ばれた一つ、又は複数の金属元素を示す。上記の四元系酸化物材料、三元系酸化物材料、二元系酸化物材料、一元系酸化物材料は、含まれる酸化物が化学量論的組成のものに限定されず、化学量論的組成からずれた組成を有する酸化物材料によって構成されてもよい。
酸化物半導体層１２８は、スパッタリング法で作製される。スパッタリング装置としては、マグネトロンスパッタリング装置、誘導結合プラズマを利用したスパッタリング装置が用いられる。スパッタリングターゲットは、上記の四元系酸化物材料、三元系酸化物材料、二元系酸化物材料、又は一元系酸化物材料の焼結体が用いられ、スパッタガスとしては、アルゴン（Ａｒ）、キセノン（Ｘｅ）等の純希ガス、又は希ガスと酸素（Ｏ２）若しくは希ガスと酸素（Ｏ２）と水素（Ｈ２）の混合ガスが用いられる。また、酸化物半導体層１２８は、塗布法（湿式法）で作製される。酸化物半導体層１２８を塗布法で作製する場合には、上記の四元系酸化物材料、三元系酸化物材料、二元系酸化物材料、一元系酸化物材料、又はそれらの前駆体を含む組成物溶液を基板上に塗布し、乾燥及び焼成する処理が行われる。
酸化物半導体層１２８は、トランジスタ２０２のチャネル領域を形成するために、キャリア濃度が１×１０１５／ｃｍ３～５×１０１８／ｃｍ３程度であることが望ましい。酸化物半導体層１２８のキャリア濃度がこの範囲であれば、ノーマリオフのトランジスタを実現することができる。また、オンオフ比（オン電流とオフ電流の比）を１０７～１０１０程度とすることができる。
２－１－２．酸化物導電層
第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂは、導電性を有する金属酸化物材料、金属窒化物材料、又は金属酸窒化物材料により作製される。金属酸化物材料としては、例えば、酸化インジウムスズ（Ｉｎ２Ｏ３・ＳｎＯ２：ＩＴＯ）、酸化インジウム亜鉛（Ｉｎ２Ｏ３・ＺｎＯ：ＩＺＯ）、酸化スズ（ＳｎＯ２）が用いられる。このような金属酸化物材料で形成された第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂは、酸化物半導体層１２８と良好なオーミック接触を形成することができる。
第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂは、金属酸化物材料として、酸化チタン（ＴｉＯｘ）等を用いることができ、金属窒化物材料として、窒化チタン（ＴｉＮｘ）、窒化ジルコニウム（ＺｒＮｘ）等を用いることができ、金属酸窒化物材料として、酸窒化チタン（ＴｉＯｘＮｙ）、酸窒化タンタル（ＴａＯｘＮｙ）、酸窒化ジルコニウム（ＺｒＯｘＮｙ）、酸窒化ハフニウム（ＨｆＯｘＮｙ）等を用いることができる。これらの金属酸化物材料、金属窒化物材料、金属酸窒化物材料は、導電性を向上させる微量の金属元素が添加されていてもよい。例えば、酸化チタン（ＴｉＯｘ）にニオブが添加されていてもよい（ＴｉＯｘ：Ｎｂ）。このような金属酸化物材料、金属窒化物材料、金属酸窒化物材料を用いることで、第１金属層１２６ａ及び第２金属層１２６ｂと接触させた場合でも、接触部の化学的安定性を確保することができる。すなわち、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂとして、ここで例示される金属酸化物材料、金属窒化物材料、又は金属酸窒化物材料を用いることで、卑な電位を持つ金属（例えば、アルミニウム（Ａｌ））との酸化還元反応（局所的な電池反応）を防止することができる。
２－１－３．絶縁層
第１絶縁層１２２及び第２絶縁層１３０は、無機絶縁材料により作製される。無機絶縁材料としては、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム等が用いられる。第１絶縁層１２２及び第２絶縁層１３０は、これらの無機絶縁材料によって形成される絶縁膜の単層構造、又は複数の絶縁膜が積層された積層構造を有する。例えば、第１絶縁層１２２は、第１基板１００側から、窒化シリコン膜と酸化シリコン膜が積層された構造を有していてもよい。また、第２絶縁層１３０は、酸化物半導体層１２８側から、酸化シリコン膜、窒化シリコン膜が積層された構造を有していてもよい。第１絶縁層１２２及び第２絶縁層１３０は、組成の異なる複数の無機絶縁膜が積層されることで、内部応力を緩和することができ、また水蒸気等に対するバリア性を高めることができる。
本発明の一実施形態では、第１絶縁層１２２の膜厚が第２絶縁層１３０の膜厚よりも厚くなっている。これにより、走査信号線１１６とデータ信号線１１８との短絡を大幅に低減することができ、製造歩留まりを向上させることができる。さらに、この構成によりトランジスタ２０２のオン電流を増大させることができる。第１絶縁層１２２の膜厚は２５０ｎｍ～５００ｎｍの範囲とすることが好ましく、第２絶縁層１３０の膜厚はその半分程度であることが好ましく、例えば、１２５ｎｍ～２５０ｎｍの範囲とすることができる。このような絶縁層の構成により、良好なトランジスタ特性を得ることができる。
２－１－４．ゲート電極
第１ゲート電極１２０及び第２ゲート電極１３２は、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ジルコニウム（Ｚｒ）等の金属材料を用いて作製される。例えば、第１ゲート電極１２０及び第２ゲート電極１３２は、アルミニウム（Ａｌ）、モリブデン・タングステン（ＭｏＷ）合金等の膜を用いて作製される。また、第１ゲート電極１２０及び第２ゲート電極１３２は、アルミニウム合金、銅合金、又は銀合金を用いて作製されてもよい。アルミニウム合金としては、アルミニウム・ネオジム合金（Ａｌ－Ｎｄ）、アルミニウム・セリウム合金（Ａｌ－Ｃｅ）、アルミニウム・ネオジム・ニッケル合金（Ａｌ－Ｎｄ－Ｎｉ）、アルミニウム・カーボン・ニッケル合金（Ａｌ－Ｃ－Ｎｉ）、銅・モリブデン合金（Ｃｕ－Ｍｏ）、銅・マンガン合金（Ｃｕ－Ｍｎ）等が適用される。さらに、第１ゲート電極１２０及び第２ゲート電極１３２は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化亜鉛（ＺｎＯ）等の透明導電膜で作製されてもよい。
２－１－５．金属層
第１金属層１２６ａ及び第２金属層１２６ｂは、アルミニウム（Ａｌ）、銅（Ｃｕ）等の導電率の高い金属材料で作製される。例えば、第１金属層１２６ａ及び第２金属層１２６ｂは、アルミニウム合金、銅合金、又は銀合金を用いて作製される。アルミニウム合金としては、アルミニウム・ネオジム合金（Ａｌ－Ｎｄ）、アルミニウム・チタン合金（Ａｌ－Ｔｉ）、アルミニウム・シリコン合金（Ａｌ－Ｓｉ）、アルミニウム・ネオジム・ニッケル合金（Ａｌ－Ｎｄ－Ｎｉ）、アルミニウム・カーボン・ニッケル合金（Ａｌ－Ｃ－Ｎｉ）、銅・ニッケル合金（Ｃｕ－Ｎｉ）等の金属材料で作製される。第１金属層１２６ａ及び第２金属層１２６ｂは、このような金属材料で作製されることで、耐熱性を有し、配線抵抗を低減することができる。
図８（Ａ）及び図８（Ｂ）は、トランジスタ２０２の第１の構造の変形例を示す。図８（Ａ）は、トランジスタ２０２の平面図を示す。図８（Ｂ）は、図８（Ａ）に示すＸ１－Ｘ２線に対応する、トランジスタ２０２の断面構造を示す。
図８（Ａ）及び図８（Ｂ）に示すトランジスタ２０２は、酸化物半導体層１２８にレー
ザ光を照射して酸化物半導体層１２８に低抵抗領域１２７を形成した構造を示す。低抵抗領域１２７は、酸化物半導体層１２８が第２ゲート電極１３２と重なる領域の外側の領域に形成される。
この処理に用いるレーザ光は、バンドギャップの広い酸化物半導体に光を吸収させるため、短波長のレーザ光であることが好ましい。例えば、ＫｒＦエキシマレーザ光（波長２４８ｎｍ）、ＸｅＣｌエキシマレーザ光（波長３０８ｎｍ）、ＸｅＦエキシマレーザ光（波長３５１ｎｍ）等の紫外線レーザ光を照射することが好ましい。酸化物半導体層１２８は、レーザ光が照射されることにより、例えば、酸素欠損（ドナー）が生成され、その領域が低抵抗化する。また、レーザ光の照射に代えて、アルゴン（Ａｒ）等の不活性ガスのイオンを酸化物半導体層１２８に照射しても同様の効果（低抵抗化）を得ることができる。
低抵抗領域１２７は、酸化物半導体層１２８に中に自己整合的に形成することができる。すなわち、第２ゲート電極１３２の側からレーザ光を照射することで、第２ゲート電極１３２がレーザ光を遮光するマスクとして機能し、酸化物半導体層１２８が第２ゲート電極１３２と重なる領域の外側に低抵抗領域１２７を形成することができる。
また、低抵抗領域１２７を設けることで、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂの端部が、第１ゲート電極１２０及び第２ゲート電極１３２と重ならないように、オフセット幅ＷＬを設けて配置することができる。この場合において、オフセット幅ＷＬを、０．５μｍ～２．０μｍとすることができる。
このように、酸化物半導体層１２８に自己整合的に低抵抗領域１２７を形成することで、トランジスタ２０２のチャネル長が自己整合的に制御されるので、特性ばらつきを低減することができる。また、トランジスタ２０２の中に酸化物半導体層１２８が低抵抗化されたソース領域及びドレイン領域が形成されるので、オン電流を高めることができる。
２－２．トランジスタの第２の構造例
図９は、トランジスタ２０２の第２の構造例を示す断面概略図である。第１の構造例に対し、第２の構造例は、酸化物半導体層１２８の構成が異なる。以下においては、第１の構造例と相違する部分を中心に説明する。
酸化物半導体層１２８は、少なくとも２つ領域を含む。具体的には、図９に示すように、酸化物半導体層１２８は、第１領域１２９ａと第２領域１２９ｂとを含む。酸化物半導体層１２８は第１領域１２９ａが第１ゲート電極１２０側に存在し、第２領域１２９ｂが第２ゲート電極１３２側に存在する。図９は、酸化物半導体層１２８が、第１領域１２９ａと第２領域１２９ｂとが明確な境界を有していているように示すが、第１領域１２９ａと第２領域１２９ｂとは明確な境界を有していない場合もあり得る。酸化物半導体層１２８は、第１領域１２９ａが大部分を占め、第２領域１２９ｂが表層の薄い領域として存在する。第２領域１２９ｂは、第１領域１２９ａに対して極めて薄い領域であり、例えば、第１領域１２９ａが３０ｎｍ～１００ｎｍの膜厚を有するとき、第２領域１２９ｂは２ｎｍ～１０ｎｍと、十分の一以下の膜厚を有する。
酸化物半導体層１２８において、第１領域１２９ａと第２領域１２９ｂとは異なる物性を有する。例えば、酸化物半導体層１２８のキャリア濃度（多数キャリア濃度）は、第１領域１２９ａと第２領域１２９ｂとで異なっている。具体的には、第１領域１２９ａのキャリア濃度に対し、第２領域１２９ｂのキャリア濃度は低くなっている。例えば、第１領域１２９ａのキャリア濃度が、１×１０１５／ｃｍ３以上、５×１０１８／ｃｍ３以下の範囲にあるとき、第２領域１２９ｂのキャリア濃度は、１×１０１１／ｃｍ３以上、１×
１０１５／ｃｍ３未満の範囲を有している。これに対応して、第１領域１２９ａの導電率は、１×１０－５Ｓ／ｃｍ以上、１×１０１Ｓ／ｃｍ以下の範囲を有しているのに対し、第２領域１２９ｂの導電率は、１×１０－１０Ｓ／ｃｍ以上、１×１０－５Ｓ／ｃｍ未満の範囲となっている。
また、酸化物半導体層１２８は、結晶化率が第１領域１２９ａと第２領域１２９ｂとで異なっていてもよい。第１領域１２９ａはアモルファス、又はアモルファスとナノ微結晶が混在した状態を有するのに対し、第２領域１２９ｂはナノ微結晶、又はナノ微結晶とアモルファスが混在した状態を有する。第１領域１２９ａ及び第２領域１２９ｂの双方が、アモルファスとナノ微結晶とが混在した状態にある場合、第１領域１２９ａに対し第２領域１２９ｂの方がナノ微結晶質の割合が高くなっている。また、第２領域１２９ｂは、ナノ微結晶に加え、又はナノ微結晶に代えて、より粒径の大きいファセット状の結晶粒を含んでいてもよい。
第１領域１２９ａ及び第２領域１２９ｂは、スパッタリングの成膜条件を変更することで作製される。例えば、酸化物半導体層１２８をスパッタリング法で成膜する際に、第１領域１２９ａは、スパッタガスとしてアルゴン（Ａｒ）等の希ガスを用いて作製されるのに対し、第２領域１２９ｂは、スパッタガスとしてアルゴン（Ａｒ）等の希ガス及び酸素（Ｏ２）ガスを用いて作製される。酸化物半導体層１２８がスパッタリング法で成膜されるとき、第１領域１２９ａ及び第２領域１２９ｂはグロー放電を維持したまま連続して形成されるが、第２領域１２９ｂを成膜するときの酸素分圧（アルゴン（Ａｒ）に対する酸素（Ｏ２）の割合）を高めることで、ドナー欠陥を低減することができ、結晶化率を向上させ、緻密な領域（密度の高い領域）を形成することが可能となる。
酸化物半導体層１２８は、第１領域１２９ａ及び第２領域１２９ｂの組成が同一であり、結晶化率のみが異なっていてもよい。また、酸化物半導体層１２８は、第１領域１２９ａ及び第２領域１２９ｂが同種の金属酸化物であるが、組成が異なっていてもよい。さらに、第１領域１２９ａと第２領域１２９ｂとは、組成が異なり、結晶化率も異なっていてもよい。例えば、酸化物半導体層１２８がＩｎ２Ｏ３－Ｇａ２Ｏ３－ＺｎＯ系酸化物材料で形成されるとき、前述のようにスパッタリングの条件を変えることで、第１領域１２９ａをアモルファス状態又はアモルファスとナノ微結晶が混在した状態とし、第２領域１２９ｂをナノ微結晶状態又はナノ微結晶と多結晶が混在した状態とすることができる。第１領域１２９ａ及び第２領域１２９ｂの両方がアモルファスとナノ微結晶が混在した状態である場合には、第１領域１２９ａに比べて第２領域１２９ｂにおけるナノ微結晶の割合を大きくすることができる。
トランジスタ２０２は、図１０に示すように、第１金属層１２６ａ及び第２金属層１２６ｂを第１絶縁層１２２上に設け、その上層側に第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂが配置される構造を有していてもよい。このような構造によれば、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂの上面の略全面（及び側面）が酸化物半導体層１２８と接することとなり、コンタクト抵抗をより低減することができる。図１０に示すトランジスタ２０２は、第１金属層１２６ａ及び第２金属層１２６ｂと、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂとは、それぞれ別のフォトマスクを使ってパターニングする必要があるため、図９に示すトランジスタと比べてフォトマスクの枚数が増加する（フォトリソグラフィの工程が増加するが）。しかし、トランジスタ２０２の信頼性に関しては、図９に示すトランジスタと同様に良好が特性を得ることができる。
図１１は、トランジスタ２０２の第２の構造の変形例を示す。図１１に示すように、酸化物半導体層１２８に低抵抗領域１２７が含まれてもよい。低抵抗領域１２７は、第１領
域１２９ａ及び第２領域１２９ｂを含んで形成することができる。すなわち、酸化物半導体層１２８が第１領域１２９ａ及び第２領域１２９ｂを含む場合であっても、ソース領域及びドレイン領域が自己整合的に形成されるトランジスタ２０２を形成することができる。
図９において、酸化物半導体層１２８が第１領域１２９ａと第２領域１２９ｂとにおいて同一の組成を有している場合であっても、この２つの領域でナノ微結晶の割合（結晶化率）が異なると、それぞれの領域のバンドギャップの大きさが異なる。すなわち、酸化物半導体層１２８のバンドギャップは、第１領域１２９ａが、第２領域１２９ｂより小さくなる。例えば、酸化物半導体層１２８の組成が同じであり、第１領域１２９ａのバンドギャップが２．８ｅＶ以上、３．０ｅＶ未満の範囲にある場合、第２領域１２９ｂのバンドギャップは結晶化率が高いため、３．０ｅＶ以上、３．２ｅＶ以下の範囲となる。また、結晶化率の違いに伴って、第１領域１２９ａの仕事関数は、第２領域１２９ｂの仕事関数より大きくなる。この状態をエネルギーバンド図で表すと、図１２（Ａ）に示すように、第１領域１２９ａと第２領域１２９ｂとが接合した状態では、伝導帯の底のエネルギー（Ｅｃ）が、第１領域１２９ａに対して第２領域１２９ｂの方が高くなる。例えば、第１領域１２９ａにおける伝導帯の底のエネルギー（Ｅｃ）が、第２領域１２９ｂにおける伝導帯の底のエネルギー（Ｅｃ）より高くなり、その差の絶対値が０．３ｅＶ以上となることが好ましい。
このようなバンド構造を有する酸化物半導体層１２８をトランジスタ２０２に適用した場合を考察すると、以下に説明するように、埋め込みチャネルが形成されることがわかる。ゲート絶縁膜に相当する第１絶縁層１２２と第１領域１２９ａとの間に存在する第２領域１２９ｂは、価電子帯の電子に対してエネルギー障壁を形成する。酸化物半導体層１２８は、第２領域１２９ｂに対して第１領域１２９ａのキャリア濃度が高いため、トランジスタ２０２のチャネル領域は第１領域１２９ａに形成される。別言すれば、トランジスタ２０２のチャネル領域は、ゲート絶縁膜として機能する第１絶縁層１２２と酸化物半導体層１２８との界面から離れた位置（第２領域１２９ｂの膜厚分だけ離れた位置）に形成される。すなわち、第１領域１２９ａ及び第２領域１２９ｂを有する酸化物半導体層１２８を用いることにより、トランジスタ２０２には埋め込みチャネルが形成される。その結果、トランジスタ２０２は、第１絶縁層１２２と酸化物半導体層１２８との界面の影響を受けずにソース－ドレイン間にキャリアを流すことができる。
図１２（Ｂ）は、酸化物半導体層１２８の第１領域１２９ａと第２領域１２９ｂとに、異なる組成の酸化物材料が用いられた場合のバンド図の一例を示す。例えば、酸化物半導体層１２８は、第１領域１２９ａが、Ｉｎ２Ｏ３－Ｇａ２Ｏ３－ＳｎＯ２－ＺｎＯ系酸化物材料、Ｉｎ２Ｏ３－Ｇａ２Ｏ３－ＳｎＯ２系酸化物材料、又はＩｎ２Ｏ３－Ｇａ２Ｏ３－ＺｎＯ系酸化物材料で形成され、第２領域１２９ｂが、Ｇａ２Ｏ３系酸化物材料、ＧａＳｎＯｘ系酸化物材料、又はＧａＳｉＯｘ系酸化物材料などのガリウム酸化物材料で形成される。ガリウム酸化物はワイドギャップ材料であり、４ｅＶ以上のバンドギャップを有する。このように第１領域１２９ａと第２領域１２９ｂとを異種材料で形成することで、第１領域１２９ａのバンドギャップを３．６ｅＶ以上とし、第２領域１２９ｂのバンドギャップを４．１ｅＶとなるように異ならせることができる。例えば、第１領域１２９ａを形成するＩｎ２Ｏ３－Ｇａ２Ｏ３－ＳｎＯ２系酸化物材料のバンドギャップが３．６ｅＶ～３．９ｅＶであるのに対し、第２領域１２９ｂがａ－Ｇａ２Ｏ３で形成される場合、そのバンドギャップは４．３ｅＶとなる。また、第２領域１２９ｂが、ａ－ＧａＳｎＯｘで形成される場合、そのバンドギャップは４．０ｅＶであり、ａ－ＧａＳｉＯｘで形成される場合、そのバンドギャップは４．５ｅＶ以上である。このように、第２領域１２９ｂがガリウム酸化物で形成される場合、そのバンドギャプは第１領域１２９ａと比べて１．０ｅＶ以上大きな値となる。
図１２（Ｂ）は、第１領域１２９ａと第２領域１２９ｂとに、上記のような酸化物材料を用いたときのバンド図を示す。第１領域１２９ａのバンドギャップは第２領域１２９ｂのバンドギャップより小さく、第１領域１２９ａの仕事関数は第２領域１２９ｂの仕事関数より大きい。これにより、図１２（Ａ）に示すバンド図と同様に、第１領域１２９ａと第２領域１２９ｂが接合した状態では、第１領域１２９ａに対して第２領域１２９ｂにおける伝導帯の底のエネルギー（Ｅｃ）が高くなる。酸化物半導体層１２８がこのような構造を有することにより、トランジスタ２０２のチャネル領域は、第１絶縁層１２２と酸化物半導体層１２８との界面から離れた位置に形成される。別言すれば、トランジスタ２０２は、第１絶縁層１２２と酸化物半導体層１２８との界面にキャリア（電子）がトラップされない構造を有する。
酸化物半導体層１２８は、第２領域１２９ｂがガリウム系酸化物材料で形成される場合、第１領域１２９ａに対して１ｅＶ以上大きいバンドギャップを得ることができる。例えば、第２領域１２９ｂが多結晶酸化ガリウム（Ｇａ２Ｏ３）で形成される場合、そのバンドギャップは４．８ｅＶ～４．９ｅＶである。第１領域１２９ａがＩｎ２Ｏ３－Ｇａ２Ｏ３－ＺｎＯ系酸化物材料で形成される場合、そのバンドギャップは２．８～３．０ｅＶであるので、第１領域１２９ａと第２領域１２９ｂとのバンドギャップの差を１ｅＶ以上とすることができる。酸化物半導体層１２８として、第１領域１２９ａ及び第２領域１２９ｂを上記のような材料で形成することで、トランジスタ２０２に確実に埋め込みチャネルを形成することができる。
また、第１領域１２９ａを構成する酸化物材料には、さらにシリコン（Ｓｉ）が０．５ａｔｏｍｉｃ％以上、５ａｔｏｍｉｃ％以下の割合で含まれていてもよい。第１領域１２９ａを構成する酸化物材料にシリコンが含まれることによって、第１領域１２９ａのキャリア濃度を高めることができ、トランジスタ２０２の電界効果移動度を高め、耐熱性を高めることができ、しきい値電圧を制御することができる。
酸化物半導体層１２８は、第１領域１２９ａに対して第２領域１２９ｂの導電率が小さく、キャリア濃度が低い構造を有している。また、酸化物半導体層１２８は、第１領域１２９ａに対して第２領域１２９ｂの結晶化率を高めることで、表層部分が密度の高い緻密な構造を有する。さらに、酸化物半導体層１２８は、第１領域１２９ａに対して第２領域１２９ｂのエネルギーギャップをワイドギャップ化された構造を有する。トランジスタ２０２は、このような構造の酸化物半導体層１２８を備えることで、チャネル領域が酸化物半導体層１２８の内部に形成される構造を有する。
酸化物半導体層がスパッタリング法で作製する際に、成膜を終了するためにグロー放電を止めるとイオンシースが消滅するのに対し、その後に気相中に残留するスパッタ粒子が酸化物半導体層の表面に堆積して、密度の低い表層領域が形成される。この密度の低い表層領域は欠陥を含むので、トランジスタの特性に悪い影響を及ぼす。これに対し、本実施形態においては、酸化物半導体層１２８の表層領域に相当する領域に第２領域１２９ｂを意図的に形成しており、上述のようにチャネル領域をゲート絶縁膜と酸化物半導体層との界面から遠ざけることで、トランジスタ２０２の特性低下を防止することができる。
トランジスタ２０２は、酸化物半導体層１２８が第１領域１２９ａ及び第２領域１２９ｂを有することで、第１絶縁層１２２と酸化物半導体層１２８との界面にトラップされる電荷が低減される。その結果、トランジスタ２０２は、しきい値電圧のシフト（変動）量を小さくすることができる。また、トランジスタ２０２は、埋め込みチャネル構造を有することで、第１絶縁層１２２と酸化物半導体層１２８との界面に流れるリーク電流を抑制することができ、オフ電流を低減することができる。さらに、図９に示すように、第１酸
化物導電層１２４ａ及び第２酸化物導電層１２４ｂが導電率の高い第１領域１２９ａと接触するので、トランジスタ２０２のオン電流を高めることができる。これにより、トランジスタ２０２は、１×１０９から１×１０１２程度のオン電流とオフ電流の比（オンオフ比）を得ることができる。
図１２（Ｃ）に示すように、酸化物半導体層１２８の第１領域１２９ａにバンドギャップが３．８ｅＶのＩｎＧａＳｎＯｘ、又はＩｎＧａＳｍＯｘを用い、第２領域１２９ｂにバンドギャップが４．７ｅＶのＧａ２Ｏ３を用いた場合、第２絶縁層１３０を成膜するときの基板温度を２５０℃以上に上げても成膜ガスとして用いられるシラン（ＳｉＨ４）に含まれる水素（Ｈ）によりＧａ２Ｏ３が還元されることはないので、酸化物半導体層１２８が導体化することはない。そのため、良質な第２絶縁層１３０を形成することができる。
さらに、酸化物半導体層１２８としてバンドギャップが３．６ｅＶ以上の酸化物半導体材料を用いることで、バックライトから照射される光の内、青色光の成分である波長４５０ｎｍの光を吸収しなくなり、液晶表示装置の実動作における信頼性を大幅に向上させることができる。
なお、図示しないが、第１領域１２９ａと第２領域１２９ｂとの間に、キャリア濃度が段階的又は連続的に変化する酸化物半導体の中間領域が存在してもよい。また、酸化物半導体の中間領域は、第１領域１２９ａと第２領域１２９ｂと、同一の酸化物半導体層中に一緒に形成されてもよいし、異なる酸化物半導体層として別々に形成されてもよい。なお、本実施形態で示すトランジスタ２０２は、液晶表示装置のみでなく、有機エレクトロルミネセンス表示装置（有機ＥＬ表示装置、有機ＥＬディスプレイともいう）、マイクロＬＥＤ表示装置（マイクロＬＥＤディスプレイとも呼ばれる）のバックプレーンを構成する素子として適用することができる。
本発明の一実施形態に係る液晶表示装置は、上記で説明する構造を有するトランジスタによって画素（及び駆動回路）が形成される。次に、本発明の一実施形態に係る液晶表示装置の詳細について説明する。
３．液晶表示装置の駆動方式
本実施形態に係る液晶表示装置の詳細について示す。液晶表示装置は前節で述べたトランジスタを含む。本節においては、各種方式に対応した液晶表示装置の構造を示す。
３－１．ＦＦＳ方式の液晶表示装置
本発明の一実施形態に係る液晶表示装置の一態様として、ＦＦＳ方式の画素を有する液晶表示装置について例示する。
３－１－１．第１の実施形態
本実施形態は、図９又は図１２に示すトランジスタが用いられたＦＦＳ方式の画素を備えた液晶表示装置２００ａの構造、及び液晶表示装置２００ａの製造方法について示す。
３－１－１－１．画素の構成
図１３は、本実施形態に係る液晶表示装置２００ａにおける画素１０６ａの平面概略図を示す。また、図１３に示す、Ａ１－Ａ２線及びＢ１－Ｂ２線に沿った断面構造を図１４（Ａ）に示し、Ｃ１－Ｃ２線に沿った断面構造を図１４（Ｂ）に示す。
なお、本実施形態において素子基板とは、液晶を駆動するトランジスタ、画素電極が形成された基板（バックプレーンとも呼ばれる）を指し、これに対し、対向基板とは、素子
基板に対向して配置され、適宜カラーフィルタが形成された基板を指すものとする。また、本実施形態に係る液晶表示装置２００ａは透過型であるものとする。
図１３に示すように、画素１０６ａは、トランジスタ２０２、画素電極１３６、及びコモン電極１３８を含む。画素電極１３６は、トランジスタ２０２と電気的に接続されている。また、画素電極１３６はコモン電極１３８と、図示されない絶縁層により絶縁されている。画素電極１３６及びコモン電極１３８を囲むように走査信号線１１６、データ信号線１１８ａ、データ信号線１１８ｂ、コモン配線１４４が配置されている。走査信号線１１６とコモン配線１４４とは第１方向に延伸するように配設され、データ信号線１１８ａ、１１８ｂは第１方向と交差する第２方向に延伸するように配設される。データ信号線１１８ａ、１１８ｂは、図示されない絶縁層を挟んで走査信号線１１６及びコモン配線１４４と交差するように配設されている。なお、データ信号線１１８ａは、トランジスタ２０２と電気的に接続され、データ信号線１１８ｂは、隣接する画素のトランジスタと電気的に接続される。
トランジスタ２０２は、酸化物半導体層１２８が第１ゲート電極１２０と第２ゲート電極１３２とで挟まれたデュアルゲート構造を有している。図１３に示すように、酸化物半導体層１２８は、データ信号線１１８ａ及び画素電極１３６のパターンと重畳するように設けられる。走査信号線１１６は酸化物半導体層１２８の第１面側に配置される。走査信号線１１６は、酸化物半導体層１２８と重なる領域を有し、この重なる領域が実質的に第１ゲート電極１２０として機能する。走査信号線１１６は、走査信号を伝送する配線としての機能と、トランジスタ２０２のゲート電極（第１ゲート電極１２０）としての機能を兼ねている。このような２つの機能を備えた導電パターンを設けることにより、画素１０６ａの開口率を向上させることができる。第２ゲート電極１３２は、少なくとも一部が第１ゲート電極１２０と重なるように配置される。第１ゲート電極１２０と第２ゲート電極１３２とは、図示されない絶縁層を挟んで設けられ、第１コンタクトホール１３４を介して電気的に接続される。
第１酸化物導電層１２４ａはデータ信号線１１８ａから連続するパターンを有し、第２酸化物導電層１２４ｂは画素電極１３６から連続するパターンを有する。別言すれば、第１酸化物導電層１２４ａはデータ信号線１１８ａを形成し、第２酸化物導電層１２４ｂは画素電極１３６を形成する。さらに別言すれば、トランジスタ２０２は、第１酸化物導電層１２４ａがデータ信号線１１８ａと電気的に接続され、第２酸化物導電層１２４ｂが画素電極１３６と電気的に接続された構造を有する。
図１３に示すように、画素電極１３６はスリットを有しないベタ状の構造を有する。画素電極１３６は、第２酸化物導電層１２４ｂと同じ酸化物導電材料で形成される。具体的には、画素電極１３６は、酸化インジウムスズ（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、アルミニウムが添加された酸化亜鉛（ＡＺＯ）、ガリウムが添加された酸化亜鉛（ＧＺＯ）、ニオブが添加された酸化チタン（ＴｉＯｘ：Ｎｂ）、タンタルが添加された酸化チタン（ＴｉＯｘ：Ｔａ）等の透光性を有する導電膜で形成される。
コモン電極１３８は画素電極１３６と重なるように配置される。コモン電極１３８は第１スリット１３９を有する。第１スリット１３９は、コモン電極１３８を貫通する貫通孔により形成される。コモン電極１３８は、少なくとも１つ、好ましくは複数の第１スリット１３９を有する。コモン電極１３８は、画素電極１３６と同じ透光性を有する酸化物導電材料で形成される。また、コモン電極１３８は、第１スリット１３９を有することにより、アルミニウム（Ａｌ）のような金属材料（非透光性導電材料）で形成されてもよい。コモン電極１３８は、コモン配線１４４と電気的に接続される。コモン電極１３８は、図示されない絶縁層に設けられた第２コンタクトホール１４６を介してコモン配線１４４と
電気的に接続される。
第１スリット１３９が設けられたコモン電極１３８が、ベタ状の画素電極１３６より上層側（液晶層側）に配置されることで、画素電極１３６とコモン電極１３８との間に生じる電界が液晶層に作用する。図１３に示すように、第１スリット１３９は、データ信号線１１８ａが延伸する方向と同じ第２方向に細長く伸び、画素１０６ａの略中央部分（Ｐ１－Ｐ２線）で屈曲した構造を有する。液晶分子が電界の作用によって回転動作する方向は、第１スリット１３９の構造によっても制御することができる。第２方向に細長く伸びた第１スリット１３９が、画素１０６ａの略中央部分（Ｐ１－Ｐ２線）で屈曲した構造を有することで、画素１０６ａの上半分と下半分とで液晶分子が回転動作する方向を異ならせることができる。すなわち、液晶層に、液晶分子の回転動作の方向が異なる複数の領域（マルチドメンとも呼ばれる）を形成することができる。液晶表示装置２００ａは、画素１０６ａがこのような構成を有することで、視野角を広げることが可能となる。
図１４（Ａ）及び図１４（Ｂ）は、素子基板２１０の概略断面図を示す。図１４（Ａ）に示すように、素子基板２１０は、第１基板１００上に設けられたトランジスタ２０２、画素電極１３６、及びコモン電極１３８を含む。トランジスタ２０２は、図７（Ａ）、図７（Ｂ）、図８、図９、図１０、及び図１１のいずれかに示す構成と同様の構造を有し、第１ゲート電極１２０、第１絶縁層１２２、第１酸化物導電層１２４ａ、第２酸化物導電層１２４ｂ、酸化物半導体層１２８、第２絶縁層１３０、第２ゲート電極１３２が積層された構造を有する。図１４（Ａ）は、酸化物半導体層１２８が、第１領域１２９ａ及び第２領域１２９ｂを含む構成を示すが、図７（Ｂ）に示すように実質的に１つの層（第１領域１２９ａのみ）で形成されもよい。
第１絶縁層１２２及び第２絶縁層１３０の材料に限定はないが、例えば、酸化シリコン、酸化アルミニウムなどの酸化物系の絶縁材料で形成することが好ましい。また、窒化シリコン膜と、酸化シリコン膜又は酸化アルミニウム膜とが積層された構造を有していてもよい。
第１絶縁層１２２は、２００ｎｍ～８００ｎｍ、例えば、４００ｎｍの厚さで形成されることが好ましい。第２絶縁層１３０は、液晶表示装置２００ａの画面サイズが４～６インチ程度であれば１００ｎｍ～４００ｎｍ、例えば２００ｎｍの厚さで形成され、画面サイズが１０インチから２７インチ程度であれば２００ｎｍ～６００ｎｍ、例えば３００ｎｍの厚さで形成され、画面サイズが３０インチ以上の場合には、２００ｎｍ～８００ｎｍ、例えば３５０ｎｍの厚さで形成されることが好ましい。画素電極１３６とコモン電極１３８とは、異なる電圧が印加され、両者の間に第２絶縁層１３０が設けられていることにより静電容量が生成される。この静電容量は、画素電極１３６の電位を一定に保つ作用を有する。すなわち、画素電極１３６、第２絶縁層１３０、及びコモン電極１３８が積層された構造により、保持容量素子が形成される。液晶表示装置２００ａの画面サイズが小さい場合には、画素のサイズもおのずと小さくなるので、第２絶縁層１３０の膜厚を小さくして容量が大きくなるようにすることが好ましいといえる。一方、液晶表示装置２００ａの画面サイズが３０インチ以上と大型化する場合には、画素電極１３６とコモン電極１３８とを確実に絶縁するために、第２絶縁層１３０の膜厚を大きくすることが好ましい。
前述のように、第１酸化物導電層１２４ａは、第１ゲート電極１２０及び第２ゲート電極１３２が重畳する領域から外側（チャネル領域の反対側）に延び、データ信号線１１８ａと接触する。別言すれば、第１酸化物導電層１２４ａは、データ信号線１１８ａと電気的に接続される。一方、第２酸化物導電層１２４ｂは、第１ゲート電極１２０及び第２ゲート電極１３２が重畳する領域から画素電極１３６の領域に広がるように設けられる。図９（Ａ）及び図９（Ｂ）を参照して説明したように、第１酸化物導電層１２４ａ及び第２
酸化物導電層１２４ｂは、トランジスタ２０２の入出力端子を形成する。画素１０６ａは、トランジスタ２０２が、第１酸化物導電層１２４ａによってデータ信号線１１８ａと接続され、第２酸化物導電層１２４ｂによって画素電極１３６と接続される構造を有することにより、コンタクトホールが省略されている。このような構成により、画素１０６ａの構造が簡略化され、開口率の向上を図ることができる。本発明の一実施形態によれば、従来の液晶表示パネルのように、コンタクトホールを形成して画素電極１３６とトランジスタ２０２とを接続する構造を適用していないので、コンタクト不良が原理的に発生しない。そのため、高精細化に伴い画素数が増加しても欠陥画素が形成されにくくなる。その結果、液晶表示装置の製造歩留まりを向上させることができる。
第１ゲート電極１２０及び第２ゲート電極１３２の構造に限定はないが、図１４（Ａ）に示すように複数の導電層が積層された構造を有していてもよい。例えば、第１ゲート電極１２０は、第１導電層２５０と第２導電層２５２とが積層された構造を有し、第２ゲート電極１３２は、第４導電層２５６と第５導電層２５８が積層された構造を有していてもよい。第１導電層２５０は第１基板１００（又は第１基板１００上に絶縁膜が形成されている場合には、その絶縁膜）と接して設けられる。また、第４導電層２５６は第２絶縁層１３０と接して設けられる。第１導電層２５０は、下地面との密着性を高めるために、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、モリブデン・チタン合金（Ｍｏ－Ｔｉ）等の高融点金属を用いることが好ましく、第４導電層２５６は、コモン電極１３８を形成する導電層としても利用されるため、ＩＴＯ、ＩＺＯ等の透光性を有する導電性材料で形成することが好ましい。
第２導電層２５２は第１導電層２５０の上に積層され、第５導電層２５８は第４導電層２５６の上に積層される。第２導電層２５２及び第５導電層２５８は、ゲート電極の低抵抗化のためにアルミニウム（Ａｌ）又はその合金、銅（Ｃｕ）等の低抵抗金属材料を用いることが好ましい。画面サイズが１５インチ以下の液晶表示装置では、モリブデン（Ｍｏ）、モリブデン・タンタル合金（ＭｏＴａ）、モリブデン・タングステン合金（ＭｏＷ）等を適用することもできる。
第１導電層２５０、第２導電層２５２、第４導電層２５６、及び第５導電層２５８の厚さは任意である。例えば、第１導電層２５０及び第４導電層２５６は、２０ｎｍ～２００ｎｍの厚さに形成され、第２導電層２５２及び第５導電層２５８は２００ｎｍ～１０００ｎｍの厚さに形成されてもよい。第１ゲート電極１２０の構造は走査信号線１１６にも適用される。第１ゲート電極１２０及び走査信号線１１６を、このような積層構造で形成することで、下地面との密着性を高め、かつ配線抵抗（又は電極抵抗）を低減することができる。
データ信号線１１８ａは、第１酸化物導電層１２４ａの上に第３導電層２５４が積層された構造を有する。第３導電層２５４は、配線抵抗を低減するために、銅（Ｃｕ）又はアルミニウム（Ａｌ）若しくはその合金で形成される。例えば、画面サイズが１５インチ以下の液晶表示装置では、モリブデン（Ｍｏ）を適用することができる。また、図示されないが、第３導電層２５４は、耐熱性を高めるために、アルミニウム（Ａｌ）の上層側及び下層側に、チタン（Ｔｉ）、モリブデン（Ｍｏ）等の高融点金属層が設けられた積層構造を有していてもよい。また、データ信号線１１８ａは、酸化物半導体層１２８に覆われた構造を有していてもよい。データ信号線１１８ａは、このような層構造を有することにより、下地面からの剥離を防止することができ、製造プロセスの途中で酸化して高抵抗化することを防止できる。また、データ信号線１１８ａは、コンタクトホールを介して第１酸化物導電層１２４ａと接続されるのではなく、二つの層が直接的に積層されるので、接触面積が増大し、接触抵抗を低減することができる。このような配線とトランジスタとの接続構造は、画素を微細化する際にも有効に作用する。
図１４（Ａ）及び図１４（Ｂ）に示すように、コモン電極１３８は、第２絶縁層１３０の上に設けられる。コモン電極１３８は、第２ゲート電極１３２を形成する第４導電層２５６と同じ導電膜で形成される。また、図１４（Ａ）において、Ｂ１－Ｂ２線の区間として示されるように、コモン電極１３８は、第１絶縁層１２２及び第２絶縁層１３０を貫通する第２コンタクトホール１４６によってコモン配線１４４と電気的に接続される。コモン電極１３８は、第２コンタクトホール１４６と重なる領域で第４導電層２５６及び第５導電層２５８が積層された構造を有することにより、コンタクト抵抗の増加が防止される。別言すれば、第４導電層２５６に比べて厚膜で形成される第５導電層２５８を、第２コンタクトホール１４６と重ねて設けることにより、段差被覆性を向上させ、コンタクト抵抗が増加しない構造を形成することができる。なお、コモン配線１４４は、第１基板１００と第１絶縁層１２２との間に設けられ、走査信号線１１６と同じ層構造で形成される。一方、コモン電極１３８は、画素電極１３６と重なる領域において、第４導電層２５６のみで形成される。このような構造により、画素電極１３６によって液晶が駆動される領域において大きな段差が形成されないようにすることができ、液晶の配向乱れ（ディスクリネーション）を低減することができる。
図１４（Ｂ）は、画素１０６ａのトランジスタ２０２が設けられない部分の断面構造を示す。画素電極１３６は、データ信号線１１８ａと、隣接する画素のデータ信号線１１８ｂとの間に設けられる。画素電極１３６は、前述のように。ＩＴＯ、ＩＺＯ等の透光性を有する導電膜で形成される。図１４（Ｂ）に示されるように、画素電極１３６の上面は、酸化物半導体層１２８で覆われていてもよい。酸化物半導体層１２８は、バンドギャップが透明導電膜と同程度であるため透光性を有する。また、酸化物半導体層１２８は、半導体として導電性を有する。そのため、画素電極１３６と重なる酸化物半導体層は、画素電極の一部とみなすこともできる。
図１５は、図１３に示すＣ１－Ｃ２線に沿った画素１０６ａの断面構造を示す。具体的には、図１４（Ｂ）に示す素子基板２１０の構造に対し、対向基板２１２及び液晶層２２２が設けられた構造を有する。
素子基板２１０側には、コモン電極１３８を覆うように配向膜２２０ａが設けられる。また、対向基板２１２は、第２基板１０２上に、遮光層２２４、カラーフィルタ層２２６、オーバーコート層２２８、配向膜２２０ｂが設けられる。遮光層２２４は、画素１０６ａの境界領域を囲むように設けられ、カラーフィルタ層２２６は画素電極１３６と重なるように設けられる。本実施形態において、液晶表示装置２００ａはＦＦＳ型であるため、配向膜２２０ａ、２２０ｂは水平配向膜が用いられる。液晶層２２２は、素子基板２１０と対向基板２１２との間に設けられる。
図１４（Ａ）及び図１４（Ｂ）、並びに図１５に示す構造から明らかなように、本実施形態に係る液晶表示装置２００ａは、トランジスタ２０２がデュアルゲート型であるものの、走査信号線１１６が液晶層２２２に露出しない構造を有する。また、データ信号線１１８も液晶層２２２に露出しない構造を有する。特に、画素１０６ａは、走査信号線１１６が第１絶縁層１２２と第２絶縁層１３０とに覆われているので、液晶層２２２が走査信号線１１６に印加される信号（電圧）の影響を受けにくい構造を有する。
第２ゲート電極１３２は、第１ゲート電極１２０と電気的に接続され液晶層２２２に近い位置に配置されるが、画素ごとに分離独立して配置されるため、液晶層２２２全体への影響が低減される。むしろ、第２ゲート電極１３２は、液晶層２２２の中の不純物イオンを局所的に捕集するように作用することで、液晶層２２２の劣化を抑制して表示斑の発生を防ぐ効果を発現することができる。
３－１－１－２．端子部の構成
図１６（Ａ）は、液晶表示装置２００ａの入力端子部１１２の構成を示す。入力端子部１１２は、端子電極１１４を含む。端子電極１１４は、第１導電層２５０及び第２導電層２５２で形成される。すなわち、端子電極１１４は、第１ゲート電極１２０と同じ導電層（第１導電層２５０、第２導電層２５２）で形成される。端子電極１１４は、画素が形成される領域から第１基板１００の端部に向けて延びる配線２３０と電気的に接続されている（別言すれば、端子電極１１４と配線２３０とは連続した構造を有する）。配線２３０の上層側には第１絶縁層１２２及び第２絶縁層１３０が設けられる。入力端子部１１２の領域では、端子電極１１４が露出するように、第１絶縁層１２２及び第２絶縁層１３０が除去された開口部２３２が設けられる。端子電極１１４には、開口部２３２に重ねて金属酸化物導電層２３４が設けられていてもよい。金属酸化物導電層２３４は、例えば、ＩＴＯ、ＩＺＯで形成され、アルミニウム（Ａｌ）等の比較的柔らかい金属で形成される第２導電層２５２の表面を保護するために設けられる。
液晶層２２２が素子基板２１０と対向基板２１２との間に設けられるのに対し、対向基板２１２から露出して設けられる。素子基板２１０と対向基板２１２とは、シール材２３６によって固定される。シール材２３６は、素子基板２１０側で第２絶縁層１３０と接し、対向基板２１２側でオーバーコート層２２８と接して設けられる。シール材２３６は、無機絶縁膜で形成される第２絶縁層１３０と接して設けられることにより、接着力が高まり剥離を防止することができる。それにより液晶層２２２への水分の浸入を防止することができる。
端子電極１１４と電気的に接続される配線２３０は、無機絶縁膜で形成される第１絶縁層１２２及び第２絶縁層１３０で被覆されるため、シール材２３６と直接接触しない位置に設けられる。仮に、端子電極１１４と接続される配線が、第２ゲート電極１３２を形成する第４導電層２５６及び第５導電層２５８で形成される場合には、新たに無機絶縁膜を追加しない限り、シール材２３６と直接接触する構造となる。この構造では、金属材料で形成される配線が、シール材２３６の密着力を低下させる要因となる。また、第２絶縁層１３０上の配線によって形成される段差（凹凸）により、密着性が低下し液晶層２２２へ水分が浸入する要因ともなり得る。このような不具合を防ぐには、図１６（Ａ）に示すように、第１ゲート電極１２０を形成する第１導電層２５０及び第２導電層２５２によって端子電極１１４及び配線２３０を形成することが有効である。本実施形態に係る液晶表示装置２００ａによれば、素子基板２１０と対向基板２１２とを貼り合わせるシール材２３６の密着性を高めることができるため、液晶層２２２の劣化を防ぎ、信頼性を高めることができる。
図１６（Ｂ）は、端子電極１１４の他の一例を示す。端子電極１１４は、第１導電層２５０及び第２導電層２５２で形成されると共に、開口部２３２に重ねて第３酸化物導電層１２４ｃが設けられた構造を有する。第３酸化物導電層１２４ｃは、トランジスタ２０２を形成する第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂと同層で形成される導電層である。このような構成によれば、端子電極１１４の為に新たに（別途）金属酸化物導電層を形成する工程が不要となるので、製造工程を簡略化することができる。
このように、本実施形態に係る液晶表示装置２００ａによれば、デュアルゲートのトランジスタを画素に設けた構造において、当該トランジスタと接続される配線（走査信号線１１６及びデータ信号線１１８）を絶縁層の中に埋め込むことができる。それにより液晶表示装置２００ａの信頼を高めることができる。
３－１－１－３．製造方法
本実施形態に係る液晶表示装置２００ｓの製造工程を、図面を参照して詳細に説明する。以下に説明するように、本実施形態に係る液晶表示装置２００ａは、５枚のフォトマスクにより作製することができる。
図１７（Ａ）及び図１７（Ｂ）は、第１基板１００上に第１ゲート電極１２０、コモン配線１４４を形成する段階を示す。なお、図示されないが、この段階において第１ゲート電極１２０と同時に走査信号線も形成される。
第１基板１００上に、第１導電層２５０、及び第２導電層２５２が形成される。第１導電層２５０は、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、モリブデン・チタン合金（ＭｏＴｉ）等の金属材料で形成され、第２導電層２５２は、アルミニウム（Ａｌ）又はその合金、銅（Ｃｕ）等の金属材料で形成される。第１導電層２５０及び第２導電層２５２は、例えば、スパッタリング法により第１基板１００の略全面に成膜される。例えば、第１導電層２５０は、２０ｎｍ～２００ｎｍの厚さに成膜され、第２導電層２５２は２００ｎｍ～１０００ｎｍの厚さに成膜される。
第１基板１００の略全面に第１導電層２５０及び第２導電層２５２が形成された状態で、第２導電層２５２上に第１レジストマスク４５１が形成される。第１レジストマスク４５１は、第１フォトマスク４０１により形成される。第１フォトマスク４０１は、第１ゲート電極１２０、コモン配線１４４、及び図示されない走査信号線（１１６）のパターンを含む第１マスクパターン４１１が形成されたバイナリマスクである。図１７（Ａ）は、ポジ型のフォトレジストが用いられる場合を示し、第１マスクパターン４１１が遮光部を形成する態様を示す。一方、図１７（Ｂ）は、画素１０６ａの中央付近の断面図を示すが、この部分にはゲート電極、走査信号線、コモン配線が形成されないため、第１レジストマスクが形成されないことを示す。
なお、図１７（Ａ）に示す丸付きの数字「１」は、第１レジストマスク４５１が第１フォトマスク４０１で形成されることを示す。第１レジストマスク４５１を用いて第１導電層２５０及び第２導電層２５２をエッチングすることにより、第１ゲート電極１２０、コモン配線１４４、及び図示されない走査信号線（１１６）等が形成される。
図１８（Ａ）及び図１８（Ｂ）は、第１ゲート電極１２０、コモン配線１４４、及び図示されない走査信号線（１１６）等が形成された第１基板１００上に、第１絶縁層１２２、酸化物導電層１２４、第３導電層２５４が形成され、その上に第２レジストマスク４５２が形成される段階を示す。
第１絶縁層１２２は、プラズマＣＶＤ（Chemical Vapor Deposition）法又はスパッタ
リング法等の薄膜作製技術により形成される。第１絶縁層１２２は、酸化シリコン膜、窒化シリコン膜、酸窒化シリコン膜、酸化アルミニウム膜等の無機絶縁膜で、２００ｎｍ～８００ｎｍ、例えば４００ｎｍの厚さに形成される。
第１絶縁層１２２の上には、酸化物導電層１２４、及び第３導電層２５４が形成される。酸化物導電層１２４は、スパッタリング法又は蒸着法、若しくは塗布法により３０ｎｍ～２００ｎｍの厚さで形成される。第３導電層２５４は、スパッタリング法によりアルミニウム（Ａｌ）又はその合金、銅（Ｃｕ）等の金属材料の薄膜で、２００ｎｍ～２０００ｎｍの厚さで形成される。
第３導電層２５４の上面に、第２レジストマスク４５２が形成される。第２レジストマスク４５２は、第２フォトマスク４０２を用いて形成される。第２フォトマスク４０２は、光を透過する部分（透過部４２０）の中に、光を遮断する部分（遮光部４２４）と、光
の透過光量を低下させて透過させる部分（半透過部４２２）とを含む第２マスクパターン４１２を有する。第２フォトマスク４０２は、バイナリマスク（透過部と遮光部とにより形成されるフォトマスク）と異なり、データ信号線１１８ａ、１１８ｂを形成するための遮光部４２４、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂを形成するための半透過部４２２を有するハーフトーンマスクである。第２フォトマスク４０２を用いてフォトレジスト膜を露光することにより、第２レジストマスク４５２が形成される。なお、図１８（Ａ）及び図１８（Ｂ）に示す丸付きの数字「２」は、第２レジストマスク４５２が第２フォトマスク４０２で形成されることを示す。
図１８（Ａ）及び図１８（Ｂ）に示すように、第２レジストマスク４５２は、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂに対応するパターンを有し、このパターンに重ねてデータ信号線１１８ａに対応するパターンが厚膜化された状態で含まれている。
第２レジストマスク４５２が形成された状態で、第３導電層２５４及び酸化物導電層１２４がエッチングされる。エッチングの条件に限定はないが、例えば、金属材料で形成される第３導電層２５４は、混酸エッチング液を用いたウェットエッチングで行われ、金属酸化物材料等で形成される酸化物導電層１２４はハロゲン系ガスを用いたドライエッチングで行われる。この段階で、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂが形成される。このエッチングの後、アッシング処理により、第２レジストマスク４５２の膜厚が薄い領域を除去し、厚膜部分を残した状態でさらに第３導電層２５４のエッチングが行われる。このエッチングによりデータ信号線１１８ａ、１１８ｂが形成される。
図１９（Ａ）及び図１９（Ｂ）は、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂ、並びにデータ信号線１１８ａ、１１８ｂの上層側に、酸化物半導体層１２８が形成され、当該酸化物半導体層１２８の上に第３レジストマスク４５３が形成される段階を示す。酸化物半導体層１２８は、例えば、スパッタリング法により作製される。スパッタリングターゲットには、酸化物半導体材料を焼結したものが適用される。酸化物半導体層１２８は、例えば、２０ｎｍ以上、１００ｎｍ以下、一例として、３０ｎｍ以上、５０ｎｍ以下の膜厚で形成される。
第３レジストマスク４５３は、第１基板１００の略全面に形成された酸化物半導体層１２８上にフォトレストを塗布し、第３フォトマスク４０３を用いて露光することで形成される。第３フォトマスク４０３は、酸化物半導体層１２８のパターンを形成するための第３マスクパターン４１３が形成されたバイナリマスクである。図１９（Ａ）は、ポジ型のフォトレジストが用いられるものとして、第３マスクパターン４１３が遮光部で形成された態様を示す。なお、図１９（Ａ）及び図１９（Ｂ）に示す丸付きの数字「３」は、第３レジストマスク４５３が、第３フォトマスク４０３で形成されることを示す。第３レジストマスク４５３を用いて酸化物半導体層１２８をエッチングすることにより、トランジスタ、画素電極、データ信号線の配置に対応したパターンが形成される。
図２０（Ａ）及び図２０（Ｂ）は、酸化物半導体層１２８の上層側に第２絶縁層１３０が形成され、コンタクトホールを形成するための第４レジストマスク４５４を形成する段階を示す。
第２絶縁層１３０は、第１絶縁層１２２と同様に、酸化シリコン、酸化アルミニウムなどの酸化物系の絶縁材料で形成される。また、窒化シリコン膜と、酸化シリコン膜又は酸化アルミニウム膜とが積層された構造で形成されてもよい。第２絶縁層１３０は、例えば、１００ｎｍ以上、８００ｎｍ以下の膜厚で形成される。しかし、第２絶縁層１３０の膜厚は液晶表示装置２００ａの画面サイズに応じて適宜設定することができる。
第４レジストマスク４５４は、第４フォトマスク４０４によって第２絶縁層１３０上に形成される。第４フォトマスク４０４は、図示されない第１コンタクトホール（１３４）、及び第２コンタクトホール１４６に対応する第４マスクパターン４１４が形成されたバイナリマスクである。図２０（Ａ）及び図２０（Ｂ）は、ポジ型のフォトレジストが用いられるものとして、第４マスクパターン４１４が遮光部で形成された形態を示す。なお、図２０（Ａ）に示す丸付きの数字「４」は、第４レジストマスク４５４が第４フォトマスク４０４で形成されることを示す。第４レジストマスク４５４を用いて第２絶縁層１３０及び第１絶縁層１２２をエッチングすることにより、図示されない第１コンタクトホール（１３４）、及び第２コンタクトホール１４６が形成される。
図２１（Ａ）及び図２１（Ｂ）は、第２絶縁層１３０に第１コンタクトホール（１３４）、第２コンタクトホール１４６が形成された後、第４導電層２５６、第５導電層２５８が形成され、その上に第５レジストマスク４５５が形成される段階を示す。
第４導電層２５６は、例えば、ＩＴＯ、ＩＺＯ等の透明導電性材料を用い、スパッタリング法等を用いて、１００ｎｍ以上、４００ｎｍ以下の膜厚で形成される。第５導電層２５８は、第１導電層２５０と同様に形成される。
第５レジストマスク４５５は、第５フォトマスク４０５を用いて形成される。第５フォトマスク４０５は、透過部４２０の中に、遮光部４２４と、光の透過光量を低下させて透過させる半透過部４２２と、を含む第５マスクパターン４１５が形成されたハーフトーンマスクである。第５フォトマスク４０５を用いることにより、第２ゲート電極１３２、コモン電極１３８のパターンに対応する一部分が厚膜化された第５レジストマスク４５５が形成される。なお、図２１（Ａ）及び図２１（Ｂ）に示す丸付きの数字「５」は、第５レジストマスク４５５が第５フォトマスク４０５で形成されることを示す。
図２１（Ａ）及び図２１（Ｂ）に示すように、第５レジストマスク４５５は、第２ゲート電極１３２、及びコモン電極１３８に対応し、第５導電層２５８を残す部分が厚膜化された形状を有する。第５レジストマスク４５５が形成された状態で、第５導電層２５８及び第４導電層２５６がエッチングされる。エッチングの条件に限定はないが、例えば、金属材料で形成される第５導電層２５８は、混酸エッチング液を用いたウェットエッチングで行われ、金属酸化物材料等で形成される第４導電層２５６はハロゲン系ガスを用いたドライエッチングで行われる。このエッチング処理の後、アッシング処理により、第５レジストマスク４５５の膜厚が薄い領域を除去し、厚膜部分を残した状態でさらに第５導電層２５８のエッチングが行われる。このエッチングにより第２ゲート電極１３２、コモン電極１３８が形成される。コモン電極１３８は、第２コンタクトホール１４６が形成されている部位で、コモン配線１４４と接続される。また、図示されないが、第２ゲート電極１３２は、第１コンタクトホール（１３４）により、第１ゲート電極１２０と接続される。
この工程においてハーフトーンマスクを使用することにより、コモン電極１３８を、画素電極１３６と重なる部分は第４導電層２５６のみにより形成し、コモン電極１３８とコモン配線１４４を接続する部分においては、第４導電層２５６及び第５導電層２５８が積層された構造を形成することができる。
以上のような工程を経て、図１４（Ａ）及び図１４（Ｂ）に示す構造を有する液晶表示装置２００ａの素子基板２１０を、５枚のフォトマスクにより作製することができる。この製造工程において、ハーフトーンマスクを使用することにより、データ信号線１１８ａとトランジスタ２０２とを接続する構造を１枚のフォトマスクで作製することができ、第２ゲート電極１３２及びコモン電極１３８の多層化された構造を作製することができる。
３－１－２．第２の実施形態
本実施形態は、第１の実施形態に示す画素１０６ａに対し、画素電極の形状が異なる態様を示す。以下においては、第１の実施形態と異なる部分を中心に説明し、同じ構成については適宜説明を省略する。
図２２は、本実施形態に係る液晶表示装置２００ａにおける画素１０６ｂの平面概略図を示す。また、図２２に示すＡ３－Ａ４線及びＢ３－Ｂ４線に沿った断面構造を図２３（Ａ）に示し、Ｃ３－Ｃ４線に沿った断面構造を図２３（Ｂ）に示す。
図２２に示すように、画素１０６ｂは、第２スリット１３７が設けられた画素電極１３６を有する。第２スリット１３７は、コモン電極１３８の第１スリット１３９と重ならない位置に配置される。すなわち、画素１０６ｂは、第１スリット１３９と第２スリット１３７とが、交互に配置された構造を有する。
図２３（Ａ）及び図２３（Ｂ）に示すように、画素電極１３６は、第２酸化物導電層１２４ｂ、酸化物半導体層１２８、積層された構造を有する。画素電極１３６は、第２酸化物導電層１２４ｂが除去された領域に第２スリット１３７が設けられた構造を有する。第２酸化物導電層１２４ｂの上層に設けられる酸化物半導体層１２８も、第２スリット１３７のパターンに合わせて除去されていてもよい。第２スリット１３７は、第２酸化物導電層１２４ｂ及び酸化物半導体層１２８が除去された領域とみなすこともできる。
画素１０６ｂは、画素電極１３６に第２スリット１３７が設けられることで、コモン電極１３８と重なる面積が減少する。その結果、画素電極１３６とコモン電極１３８との間に形成される静電容量が減少する。それにより、液晶を駆動するドライバ回路の消費電力を小さくすることが可能となる。なお、画素電極１３６の第２スリット１３７は、第２酸化物導電層１２４ｂ、酸化物半導体層１２８をパターニングするときに同時に形成できるので、液晶表示装置２００ａの製造工程において工程数の増加要因とはならない。
本実施形態で示す画素１０６ｂは、画素電極１３６に第２スリット１３７が設けられたこと以外は、第１実施形態に示す画素１０６ａと同様構成を有する。したがって、本実施形態に係る液晶表示装置２００ａは、第２スリット１３７が設けられたことによる効果に加え、第１の実施形態と同様の効果を奏する。
３－１－３．第３の実施形態
本実施形態は、第２の実施形態に示す画素１０６ｂに対し、コモン電極の形態が異なる態様を示す。以下においては、第２の実施形態と異なる部分を中心に説明し、同じ構成については適宜説明を省略する。
図２４は、本実施形態に係る液晶表示装置２００ａにおける画素１０６ｃの平面概略図を示す。また、図２４に示すＡ５－Ａ６線に沿った断面構造を図２５（Ａ）に示し、Ｄ１－Ｄ２線に沿った断面構造を図２５（Ｂ）に示す。
図２４に示すように、コモン電極１３８は、第２コンタクトホール１４６ａと第２コンタクトホール１４６ｂとの２箇所でコモン配線１４４と電気的に接続されている。第２コンタクトホール１４６ａと第２コンタクトホール１４６ｂとは離隔して配置されており、画素電極１３６は、その間の領域にコモン電極１３８と重なるように延長された構造を有している。一方、トランジスタ２０２は、第１の実施形態と同様の構成を有している。トランジスタ２０２の入出力端子と画素電極１３６とを繋ぐ領域に、第２酸化物導電層１２４ｂに重ねて第２金属層１２６ｂが設けられていてもよい。
図２５（Ａ）及び図２５（Ｂ）は、画素電極１３６に第２スリット１３７が設けられ、コモン電極１３８に第１スリット１３９が設けられた構造を示すが、第１の実施形態と同様に画素電極１３６はベタ膜で形成されていてもよい。図２５（Ｂ）に示すように、第２コンタクトホール１４６ａと第２コンタクトホール１４６ｂとの間の領域には、第２絶縁層１３０を介して画素電極１３６とコモン電極１３８とが重なる領域を有する。この領域は静電容量が蓄積される領域となるため、画素１０６ｃの開口率を損なうことなく、画素電極１３６とコモン電極１３８とが重畳する領域に形成される保持容量素子の容量を大きくすることができる。なお、本実施形態においても、第２コンタクトホール１４６ａ、１４６ｂの配置と画素電極１３６及びコモン電極１３８の形状を変更するのみであるため、液晶表示装置の製造工程において工程数の増加要因とはならない。
本実施形態で示す画素１０６ｃは、開口率を低下させることなく保持容量素子の容量を大きくすることができるので、比較的画面サイズの小さい液晶表示装置に適している。第２コンタクトホール１４６ａ、１４６ｂと画素電極１３６の配置以外は、第２の実施形態と同様の構成を有する。したがって、本実施形態に係る液晶表示装置２００ａは、保持容量素子の容量が増加したことに加え、第２の実施形態と同様の効果を奏する。
３－１－４．第４の実施形態
本実施形態は、第１の実施形態に示す画素１０６ａに対し、コモン電極の形態が異なる態様を示す。以下においては、第１の実施形態と異なる部分を中心に説明し、同じ構成については適宜説明を省略する。
図２６は、本実施形態に係る液晶表示装置２００ａにおける画素１０６ｄの平面概略図を示す。また、図２６に示すＡ７－Ａ８線に沿った断面構造を図２７（Ａ）に示し、Ｃ７－Ｃ８線に沿った断面構造を図２７（Ｂ）に示す。
図２６に示す画素１０６ｄは、コモン電極１３８が複数の画素に亘って連続するように設けられた構造を有する。コモン電極１３８は、隣接する画素（行方向に隣接する画素）と連続するようにストライプ状のパターンを有する。また、コモン電極１３８は、画素電極１３６と重なる位置に第１スリット１３９が設けられている。画素１０６ｄは、コモン電極１３８が複数の画素に亘って連続する構造を有するため、コモン配線が省略されている。第１の実施形態において、図１３に示す画素１０６ａと対比すると、図２６に示す画素１０６ｄはコモン配線を有しておらず、そのためコモン電極とコモン配線とを接続するためのコンタクトホールも不要となっている。このような構成により、本実施形態に係る画素１０６ｄは、開口率を高めることが可能となる。
図２７（Ａ）に示すように、Ａ７－Ａ６線に沿った部分の構造は、第１の実施形態における画素１０６ａの構造と同じである。一方、図２７（Ｂ）に示すように、Ｃ７－Ｃ８線に沿った構造は、コモン電極１３８が隣接する画素に亘って連続することから、第２絶縁層１３０を挟んでデータ信号線１１８ａ、１１８ｂと交差するように設けられている。図２６を参照して説明したように、画素１０６ｄは、画素の領域内でコモン電極１３８とコモン配線とを接続するコンタクトホールを省略することができる。そのため、画素１０６ｄの領域内で画素電極１３６の占める面積を大きくすることができ、画素の開口率を高くすることが可能となる。このような画素１０６ｄの構造は、例えば、画面サイズが４～６インチ程度の小型のディスプレイに適しているといえる。
本実施形態で示す画素１０６ｄｄは、コモン電極１３８が隣接する画素と共通化されたこと以外は、第１の実施形態に示す画素１０６ａと同様の構成を有する。したがって、画素１０６ｄを有する液晶表示装置２００ａは、第１の実施形態と同様の作用効果を奏し、
さらに上記のように開口率の向上を図ることができる。
３－１－５．第５の実施形態
本実施形態は、第１の実施形態に示す画素１０６ａにおいて、トランジスタの構造が異なる態様を示す。
図２８は、本実施形態に係る液晶表示装置２００ａにおける画素１０６ｅの平面概略図を示す。また、図２８に示すＡ９－Ａ１０線及びＢ９－Ｂ１０線に沿った断面構造を図２９（Ａ）に示し、Ｃ９－Ｃ１０線に沿った断面構造を図２９（Ｂ）に示す。
画素１０６ｅは、トランジスタ２０３、画素電極１３６、コモン電極１３８を含む。画素電極１３６はトランジスタ２０３と電気的に接続される。本実施形態において、トランジスタ２０３はボトムゲート型のトランジスタである。そのため、画素１０６ｅは、第１の実施形態で示す第２ゲート電極１３２、第１コンタクトホール１３４が省略された構造を有する。
図２９（Ａ）に示すように、トランジスタ２０３は、第１ゲート電極１２０の上に、第１絶縁層１２２を介して酸化物半導体層１２８が設けられた構造を有する。また、第１絶縁層１２２と酸化物半導体層１２８との間に第１酸化物導電層１２４ａ、及び第２酸化物導電層１２４ｂが設けられている。第１酸化物導電層１２４ａと第２酸化物導電層１２ｂとは、酸化物半導体層１２８の第１ゲート電極１２０側の面（第１面）と接して設けられる。酸化物半導体層１２８は、前述のとおり第１領域１２９ａ及び第２領域１２９ｂが含まれていてもよい。第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂは、酸化物半導体層１２８の第１面（第１領域１２９ａ）と接することで、接触抵抗を低減することができる。
酸化物半導体層１２８の上層側（第１面とは反対の第２面側）には、第２絶縁層１３０が設けられる。酸化物半導体層１２８は、第１絶縁層１２２との間に第２領域１２９ｂが介在することにより界面の欠陥密度を低減することができる。それによりしきい値電圧の変動を防止することができる。
本実施形態に係る画素１０６ｅは、第１の実施形態に係る画素１０６ａに対し、トランジスタ２０３の構成が異なる他は、第１の実施形態と同様の構成を有し、同様の作用効果を奏する。
３－２－１．第６の実施形態
本実施形態は、カラーフィルタ層がトランジスタの下層側に設けられた液晶表示装置２００ａの画素構造について示す。
図３０は、本実施形態に係る液晶表示装置２００ａにおける画素１０６ｆの平面概略図を示す。また、図３０に示すＡ１１－Ａ１２線及びＢ１１－Ｂ１２線に沿った断面構造を図３１（Ａ）に示し、Ｃ１１－Ｃ１２線に沿った断面構造を図３１（Ｂ）に示す。
図２１に示すように、画素１０６ｆは、トランジスタ２０８、画素電極１３６、コモン電極１３８を含む。画素電極１３６は、トランジスタ２０８と電気的に接続される。トランジスタ２０８は、酸化物半導体層１２８、第２ゲート電極１３２、第１酸化物導電層１２４ａ、第２酸化物導電層１２４ｂを含む。第２ゲート電極１３２は、走査信号線１１６を兼ねており、コモン電極１３８と同じ層で形成される。すなわち、トランジスタ２０８はトップゲート型の構造を有する。また、画素１０６ｆは、走査信号線１１６、データ信号線１１８ａ、１１８ｂ、及びトランジスタ２０８と重なる遮光層１７８が設けられてい
る。また、図示されないが、画素電極１３６と重なる領域にカラーフィルタ層が設けられている。
図３１（Ａ）及び図３１（Ｂ）に示すように、第１絶縁層１２２と第１基板１００との間に、遮光層１７８、カラーフィルタ層１８０が設けられる。遮光層１７８は、トランジスタ２０８及びデータ信号線１１８ａ、１１８ｂ（及び図示されないが、走査信号線）と重なる領域に設けられる。カラーフィルタ層１８０は、画素電極１３６と重なる領域に設けられる。
遮光層１７８及びカラーフィルタ層１８０の上にはポリイミド等の樹脂材料で形成されるオーバーコート層１８２が設けられる。オーバーコート層１８２により、遮光層１７８及びカラーフィルタ層１８０のパターンに起因する凹凸が埋め込まれ平坦な表面が形成される。さらに、オーバーコート層１８２の上に、第３絶縁層１８４として窒化シリコン膜を設けることで、カラーフィルタ層１８０からの不純物の影響を低減することができる。
スマートフォン、タブレット端末等の携帯型電子機器の用途において、表示画面の高精細化のために画素を微細化すると、それに伴ってトランジスタ、配線、コンタクトホールのサイズを微細化する必要がある。例えば、デュアルゲート型のトランジスタでトップゲートとボトムゲートを電気的に接続するコンタクトホールの孔径は２μｍ以下にすることが求められる。その場合、コンタクトホールの孔径と、酸化物半導体層を上下で挟む絶縁層の膜厚を考慮すると、アスペクト比の高いコンタクトホールをマザーガラスの上に形成する必要があり、製造プロセスの困難性が増大する。
そこで、本実施形態では、トランジスタ２０８に重畳して配置される遮光層１７８を、導電性を有する材料で形成し、所定のバイアス（例えば、接地電位）を印加することで、トランジスタ２０８の特性を安定化させている。別言すれば、遮光層１７８を、酸化物半導体層１２８の第２ゲート電極１３２とは反対側の面に配置してバックゲート電極として機能させることで、トランジスタ２０８の特性変動（例えば、しきい値電圧のシフト）を抑制している。遮光層１７８は、チタンシリサイド（ＴｉＳｉｘ）、タンタルシリサイド（ＴａＳｉｘ）、モリブデンシリサイド（ＭｏＳｉｘ）等の金属シリサイド材料で形成することで、導電性を有し、かつ耐熱性を有するようにすることができる。
本実施形態によれば、導電性を有する遮光層をトランジスタと重ねて設けることで、トランジスタの特性を安定化させ、画素の微細化を図ることができる。
３－２．ＩＰＳ方式の液晶表示装置
本発明の一実施形態に係る液晶表示装置の一態様として、ＩＰＳ方式の画素を有する液晶表示装置について例示する。
３－２－１．第７の実施形態
本実施形態は、図７（Ｂ）、図８、図９、図１０、及び図１１のいずれかに示すトランジスタを用いることのできるＩＰＳ方式の画素を備えた液晶表示装置２００ａの構造について示す。
図３２は、本実施形態に係る液晶表示装置２００ａにおける画素１０６ｇの平面概略図を示す。また、図３２に示す、Ａ１３－Ａ１４線に沿った断面構造を図３３（Ａ）に示し、Ｃ１３－Ｃ１４線に沿った断面構造を図３３（Ｂ）に示す。以下の説明においては、第１の実施形態と共通する部分の説明は省略し、相違する部分を中心に説明する。
図３２に示すように、画素１０６ｇは、トランジスタ２０２、画素電極１５０、及びコ
モン電極１５２を含む。画素電極１５０は、櫛歯状（複数の帯状）のパターンを有し、中央部分で一方向に屈曲した形状（くの字形の形状）を有する。コモン電極１５２も同様に、櫛歯状（複数の帯状）のパターンを有し中央部で一方向に屈曲した形状（くの字形の形状）を有する。画素電極１５０とコモン電極１５２とは、櫛歯状の部分が咬み合うように配置される。
画素電極１５０は第３コンタクトホール１４８を介してトランジスタ２０２と電気的に接続され、コモン電極１５２は第２コンタクトホール１４６を介してコモン配線１４４と電気的に接続される。図３２に示すように、コモン配線１４４は、走査信号線１１６に隣接し、第１方向に延伸するように配設される。コモン電極１５２をコモン配線１４４と電気的に接続する第２コンタクトホール１４６は、トランジスタ２０２の近くに配置される。このようなレイアウトにより画素１０６ｇの開口率を向上させることができる。
図３３（Ａ）に示すように、画素電極１５０とコモン電極１５２は、第２絶縁層１３０の上に設けられる。画素電極１５０は、第２絶縁層１３０及び酸化物半導体層１２８を貫通する第３コンタクトホール１４８を介してトランジスタ２０２と電気的に接続される。第２酸化物導電層１２４ｂの上面には第２金属層１２６ｂが設けられていてもよい。第３コンタクトホール１４８は、第２金属層１２６ｂと重なる位置に設けられていることが好ましい。第４導電層２５６が第３コンタクトホール１４８を介して第２金属層１２６ｂと接触する構造を有することで、画素電極１５０とトランジスタ２０２との電気的な接続を確実にとることができる。一方、コモン電極１５２は、第１の実施形態と同様に、第２コンタクトホール１４６を介してコモン配線１４４と電気的に接続される。
図３３（Ｂ）に示すように、画素電極１５０とコモン電極１５２は、第２絶縁層１３０上で間隙１５４をもって交互に並ぶように配置される。このような配置にすることで、画素電極１５０とコモン電極１５２とを同一の工程で形成することができ、製造工程を簡略化することができる。また、画素電極１５０及びコモン電極１５２は、トランジスタ２０２の第２ゲート電極１３２を形成する導電層（第４導電層２５６、第５導電層２５８）を使って形成することができるため、製造工程の増加を防ぐことができる。
図３４は、図３３に示すＣ９－Ｃ１０線に沿った画素１０６ｇの断面構造を示す。具体的には、図３３（Ｂ）に示す素子基板２１０の構造に対し、対向基板２１２及び液晶層２２２が設けられた構造を有する。
素子基板２１０側には、画素電極１５０及びコモン電極１５２を覆うように配向膜２２０ａが設けられる。対向基板２１２の構成は第１の実施形態において図１５で示すものと同様である。本実施形態においても、配向膜２２０ａ、２２０ｂは、水平配向膜が用いられる。
本実施形態に係る液晶表示装置２００ａおいても、第１の実施形態と同様に走査信号線は第１絶縁層１２２及び第２絶縁層１３０に埋設され、データ信号線１１８ａ、１１８ｂは第２絶縁層１３０に埋設された構造を有する。そのため、素子基板２１０と対向基板２１２とを貼り合わせるシール材の密着性を高めることができ、信頼性を高めることができる。
３－２－２．第８の実施形態
本実施形態は、第７の実施形態に示す画素１０６ｇに対し、画素電極及びコモン電極の形状が異なる態様を示す。以下においては、第７の実施形態と異なる部分を中心に説明し、同じ構成については適宜説明を省略する。
図３５は、本実施形態に係る液晶表示装置２００ａにおける画素１０６ｈの平面概略図を示す。また、図３５に示すＡ１５－Ａ１６線及びＢ１５－Ｂ１６線に沿った断面構造を図３６（Ａ）に示し、Ｃ１５－Ｃ１６線に沿った断面構造を図３６（Ｂ）に示す。
図３５に示すように、画素１０６ｈはコモン電極１５２とコモン配線１４４との接続部が、トランジスタ２０２から離れた位置に設けられている。具体的には、コモン配線１４４は、隣接する画素の走査信号線と隣接して配置されている。また、コモン電極１５２は、絶縁層を介して画素電極１５０と異なる層に設けられている。
図３６（Ａ）に示すように、画素電極１５０は、トランジスタ２０２の第２酸化物導電層１２４ｂから連続する構造を有する。別言すれば、画素電極１５０は、コンタクトホールを介さずにトランジスタ２０２と電気的に接続されている。一方、コモン電極１５２は、第２コンタクトホール１４６を介してコモン配線１４４と電気的に接続されている。画素電極１５０とコモン電極１５２との間には、第２絶縁層１３０が設けられている。
図３６（Ｂ）に示すように、画素電極１５０とコモン電極１５２は、第２絶縁層１３０を挟み、間隙１５４をもって交互に並ぶように配置されている。第２絶縁層１３０を画素電極１５０とコモン電極１５２との間に設けることで、間隙１５４の幅を狭くしても２つの電極の短絡を防止することができる。また、画素電極１５０とコモン電極１５２との間隙１５４を狭くすることで電界強度を高めることができ、液晶素子の駆動電圧を低下させることができる。また、画素電極１５０は、コンタクトホールを介さずにトランジスタ２０２と電気的に接続された構造を有するので、コンタクトホールが省略された分だけ画素電極の有効面積を増加させることができ、開口率を増加させることができる。
本実施形態で示す画素１０６ｈは、画素電極１５０とコモン電極１５２との構成が異なること以外は、第７の実施形態に示す画素１０６ｇと同様構成を有する。したがって、本実施形態に係る液晶表示装置２００ａは、上記の効果に加え、第７の実施形態と同様の効果を奏する。
３－２－３．第９の実施形態
本実施形態は、第７の実施形態に示す画素１０６ｇに対し、画素電極及びコモン電極の形状が異なる態様を示す。以下においては、第７の実施形態と異なる部分を中心に説明し、同じ構成については適宜説明を省略する。
図３７は、本実施形態に係る液晶表示装置２００ａにおける画素１０６ｊの平面概略図を示す。また、図３７に示すＡ１７－Ａ１８線に沿った断面構造を図３８（Ａ）に示し、Ｂ１７－Ｂ１８線に沿った断面構造を図３８（Ｂ）に示す。
図３７に示すように、画素１０６ｊは、画素電極１５０及びコモン電極１５２が同一の絶縁表面に設けられる点は第７の実施形態と同様である。ＩＰＳ方式の画素では、画素電極とコモン電極とが近接して配置されるため、この２つの電極間に生成される静電容量を保持容量として用いている。これに対し、本実施形態に係る画素１０６ｊは、コモン配線１４４と重なるように第４金属層１２６ｄ（及び第４酸化物導電層１２４ｄ）で形成される電極を設け、画素内に保持容量素子２０６が形成された構成を有する。第４金属層１２６ｄは、第４コンタクトホール１５６を介して画素電極１５０と電気的に接続されている。
図３８（Ａ）に示すように、画素電極１５０とトランジスタ２０２との接続構造は第７の実施形態と同様である。コモン配線１４４は隣接する画素の走査信号線に隣接して配置され、第２コンタクトホール１４６を介してコモン電極１５２と電気的に接続されている
。図３８（Ｂ）に示すように、第４金属層１２６ｄ（及び第４酸化物導電層１２４ｄ）とコモン配線１４４とが重なる領域に保持容量素子２０６が形成されている。保持容量素子２０６は、第４コンタクトホール１５６を介して画素電極１５０と電気的に接続されている。第４金属層１２６ｄ（及び第４酸化物導電層１２４ｄ）は、第１絶縁層１２２上でコモン配線１４４の長手方向に沿って設けることができる。そのため、保持容量素子２０６は、第４金属層１２６ｄ（及び第４酸化物導電層１２４ｄ）がコモン配線１４４に沿った長さを調整することで、蓄積される静電容量の大きさを調整することができる。画素１０６ｊは、保持容量素子２０６が設けられたことで、より安定的に画素電極１５０の電圧を一定に保つことができる。
本実施形態で示す画素１０６ｊは、保持容量素子２０６を意図的に設けたこと以外は、第７の実施形態に係る構成と概略同じである。したがって、本実施形態に係る液晶表示装置２００ａは、上記の効果に加え、第７の実施形態と同様の効果を奏する。
３－３．ＰＶＳＡ方式の液晶表示装置
本発明の一実施形態に係る液晶表示装置の一態様として、ＰＳＶＡ方式の画素を有する液晶表示装置について例示する。
３－３－１．第１０の実施形態
本実施形態は、図７（Ａ）、図７（Ｂ）、図８、図９、図１０、及び図１１のいずれかに示すトランジスタを用いることのできるＰＳＶＡ方式の画素を備えた液晶表示装置の構造、及び液晶表示装置２００ｂの製造方法について示す。
３－３－１－１．画素の構成（１）
図３９は、本実施形態に係る液晶表示装置２００ｂにおける画素１０６ｋの平面概略図を示す。また、図３９に示す、Ａ１９－Ａ２０線に沿った断面構造を図４０（Ａ）に示し、Ｃ１９－Ｃ２０線に沿った断面構造を図４０（Ｂ）に示す。
図３９に示すように、画素１０６ｋは、トランジスタ２０２、第１画素電極１５８、第２画素電極１６０を含む。また、図３９には示されないが、カラーフィルタ層等が設けられる第２基板１０２には対向電極（１６２）が設けられる。第１画素電極１５８と第２画素電極１６０とは、中心位置を略同一として重ねて配置されている。第２画素電極１６０の平面視における大きさは、第１画素電極１５８の平面視における大きさより小さいため、第２画素電極１６０は第１画素電極１５８の内側に配置されている。
第１画素電極１５８及び第２画素電極１６０にはスリット１６１が設けられている。スリット１６１は、例えば、幅が３μｍ程度、ピッチが６μｍ程度の微細な構造を有する。第１画素電極１５８及び第２画素電極１６０において、スリット１６１は、４つの方向に傾斜するように設けられている。別言すれば、第１画素電極１５８及び第２画素電極１６０は、中央から放射状に広がるスリットが設けられている。画素電極に電圧が印加されたとき、液晶分子はスリットと平行な方向に傾斜する性質を有するため、図３９に示す画素１０６ｋでは４つのドメインを形成することができる。
第１画素電極１５８及び第２画素電極１６０とトランジスタ２０２とは、配線１６４によって電気的に接続される。第１画素電極１５８及び第２画素電極１６０は、共に第５コンタクトホール１６６を介して配線１６４と電気的に接続される。すなわち、第１画素電極１５８及び第２画素電極１６０は、トランジスタ２０２を介して同じ電圧が印加される。
図４０（Ａ）及び図４０（Ｂ）に示すように、第１画素電極１５８は第１基板１００と
第１絶縁層１２２との間に設けられ、第２画素電極１６０は第２絶縁層１３０の上に設けられる。第１画素電極１５８と第２画素電極１６０は、第１絶縁層１２２及び第２絶縁層１３０を貫通する（さらには第２酸化物導電層１２４ｂ、酸化物半導体層１２８を貫通する）第５コンタクトホール１６６において電気的に接続されるが、スリットが設けられる部分はそれぞれ異なる層に設けられている。
第２画素電極１６０は、第５コンタクトホール１６６の側面に沿って設けられ、底面部に露出する第１画素電極１５８と接触する。第５コンタクトホール１６６の側面部には配線１６４が露出しており、その露出部で第２画素電極１６０は配線１６４と電気的に接続される。その結果、第１画素電極１５８も配線１６４と電気的に接続されることとなる。
第１画素電極１５８は第１導電層２５０で形成されるが、第５コンタクトホール１６６が設けられる部分に第２導電層２５２による導電パターンが設けられている。第２画素電極１６０は第４導電層２５６で形成されるが、第５コンタクトホール１６６が設けられる部分に第５導電層２５８による導電パターンが設けられている。なお、第１導電層２５０及び第４導電層２５６は透明導電膜であり、第２導電層２５２及び第５導電層２５８は金属膜である。図４０（Ａ）及び図４０（Ｂ）に示すように、第５コンタクトホール１６６に重ねて第２導電層２５２及び第５導電層２５８を設けることで、第１画素電極１５８及び第２画素電極１６０と、配線１６４との電気的な接続を確実に図ることができ、コンタクト抵抗を低減することができる。
図４１は、図３９に示すＣ１５－Ｃ１６線に沿った画素１０６ｋの断面構造を示す。具体的には、図４１は、図４０（Ｂ）に示す素子基板２１０の構造に対し、対向基板２１２及び液晶層２２２が設けられた画素１０６ｋの構造を示す。
素子基板２１０側には第１画素電極１５８及び第２画素電極１６０設けられ、コモン電極１３８は対向基板２１２に設けられる。第１画素電極１５８及び第２画素電極１６０は、コモン電極１３８に対向するように設けられる。第１画素電極１５８と第２画素電極１６０は、第１基板１００の表面からの高さが異なるように設けられるため、コモン電極１３８との間隔も異なっている。すなわち、第１画素電極１５８とコモン電極１３８の間隔をｄ１、第２画素電極１６０とコモン電極１３８との間隔をｄ２とすると、ｄ１＞ｄ２の関係を有する。
画素１０６ｋは、第１画素電極１５８及び第２画素電極１６０に映像信号に基づく電圧が印加され、コモン電極１３８は一定電圧に保持される。第１画素電極１５８及び第２画素電極１６０には同じ電圧が印加されるため、第１画素電極１５８とコモン電極１３８との間に生じる画素第１領域３０１の電界Ｅ１の強度と、第２画素電極１６０とコモン電極１３８との間に生じる画素第２領域３０２の電界Ｅ２の強度とは異なる。この場合、電界強度は、電極間隔の関係からＥ２＞Ｅ１となる。その結果、液晶層２２２においては、画素第１領域３０１の液晶分子に対し、電界Ｅ２の作用を受ける画素第２領域３０２の液晶分子は電界Ｅ２の作用を受け、配向の角度が大きく変化する。
また、画素第１領域３０１の面積に対し画素第２領域３０２の面積は小さい。例えば、画素第１領域３０１と画素第２領域３０２との面積比は２：１の関係を有する。図４２は、画素１０６ｋにおける画素第１領域３０１と画素第２領域３０２との面積比が、上記のような関係にある場合の印加信号電圧に対する輝度特性の関係をグラフで模式的に示す。画素第２領域３０２に対して画素第１領域３０１の面積は相対的に大きいため、印加信号電圧が高く液晶分子が配向した飽和状態における輝度が高くなる。一方、画素第２領域３０２では、印加信号電圧によって生成される電界強度が高いため、低い印加信号電圧から輝度が上昇する。
このように、コモン電極１３８との間隔が異なる２つの画素電極（第１画素電極１５８、第２画素電極１６０）を設けることにより、液晶表示装置２００ｂの画質として、ダイナミックレンジを広げることができる。また、画素１０６ｋは、第１画素電極１５８及び第２画素電極１６０に４つの方向に傾くスリットを設けることで、液晶層２２２に少なくとも８個のドメインを形成することができる。本実施形態に係る液晶表示装置２００ｂは、このような画素１０６ｋを備えることにより、視野角を広げることができる。また、液晶表示装置２００ｂの画素において、画素電極がコンタクトホールと重なる部分は液晶の配向乱れの原因となるため遮光する必要がある。本実施形態に示すように２つの画素電極を接続するコンタクトホールを１つにすることで、開口率の低下を抑制することができる。
なお、本実施形態においても、第１の実施形態と同様の配線構造及びシール構造を形成することができ、液晶表示装置２００ｂの製造工程の簡略化を図り、信頼性を高めることができる。
３－３－１－２．製造方法
本実施形態に係る液晶表示装置２００ｂの製造工程を、図面を参照して詳細に説明する。以下に説明するように、本実施形態に係る液晶表示装置２００ｂは、５枚のフォトマスクにより作製することができる。
図４３（Ａ）及び図４３（Ｂ）は、第１基板１００上に第１ゲート電極１２０、第１画素電極１５８を形成する段階を示す。なお、図示されないが、この段階において第１ゲート電極１２０と同時に走査信号線も形成される。
第１基板１００上に、第１の実施形態と同様に、第１導電層２５０、及び第２導電層２５２が形成される。次いで、第１基板１００の略全面に第１導電層２５０及び第２導電層２５２が形成された状態で、第２導電層２５２上に第１レジストマスク５５１が形成される。第１レジストマスク５５１は、第１フォトマスク５０１により形成される。第１フォトマスク５０１は、第１ゲート電極１２０、第１画素電極１５８、及び図示されない走査信号線（１１６）のパターンを含む第１マスクパターン５１１が形成されたハーフトーンマスクである。第１フォトマスク５０１は、第１画素電極１５８を形成する第１マスクパターン５１１の透過部５２０の中に、遮光部５２４、光の透過光量を低下させる半透過部５２２を含む。図４３（Ａ）は、ポジ型のフォトレジストが用いられる場合を示し、第１マスクパターン５１１が遮光部を形成する態様を示す。一方、図４３（Ｂ）は、画素１０６ｊの中央付近の断面図を示し、第１画素電極１５８が形成される領域を示す。
なお、図４３（Ａ）に示す丸付きの数字「１」は、第１レジストマスク５５１が第１フォトマスク５０１で形成されることを示す。第１レジストマスク５５１を用いて第１導電層２５０及び第２導電層２５２をエッチングすることにより、第１ゲート電極１２０、第１画素電極１５８、及び図示されない走査信号線（１１６）等が形成される。第１フォトマスク５０１としてハーフトーンマスクを用いることにより、第１画素電極１５８を、第１導電層２５０により形成されるスリット１６１が形成された部分と、略中央部で第２導電層２５２が残存する部分とを有する形状に形成することができる。
図４４（Ａ）及び図４４（Ｂ）は、第１ゲート電極１２０、第１画素電極１５８、及び図示されない走査信号線（１１６）等が形成された第１基板１００上に、第１絶縁層１２２、酸化物導電層１２４、第３導電層２５４が形成され、その上に第２レジストマスク４５２が形成される段階を示す。
第１絶縁層１２２、酸化物導電層１２４、及び第３導電層２５４は第１の実施形態と同様に形成される。第３導電層２５４の上面に、第２レジストマスク５５２が形成される。第２レジストマスク５５２は、第２フォトマスク５０２を用いて形成される。第２フォトマスク５０２は、透過部５２０の中に、遮光部５２４と、光の透過光量を低下させる半透過部５２２とを含む第２マスクパターン５１２を有する。第２フォトマスク５０２は、バイナリマスク（透過部と遮光部とにより形成されるフォトマスク）と異なり、データ信号線１１８ａ、１１８ｂを形成するための遮光部４２４、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂを形成するための半透過部４２２を有するハーフトーンマスクである。第２フォトマスク５０２を用いてフォトレジスト膜を露光することにより、第２レジストマスク５５２が形成される。なお、図４４（Ａ）及び図４４（Ｂ）に示す丸付きの数字「２」は、第２レジストマスク５５２が第２フォトマスク５０２で形成されることを示す。
図４４（Ａ）及び図４４（Ｂ）に示すように、第２レジストマスク４５２は、第１酸化物導電層１２４ａ及び第２酸化物導電層１２４ｂに対応するパターンを有し、このパターンに重ねてデータ信号線１１８ａに対応するパターンが厚膜化された状態で含まれている。
第２レジストマスク４５２が形成された状態で、第１の実施形態と同様に、第３導電層２５４及び酸化物導電層１２４のエッチングが行われる。このエッチングによりデータ信号線１１８ａ、１１８ｂ、配線１６４が形成される。
図４５（Ａ）及び図４５（Ｂ）は、第１酸化物導電層１２４ａ、第２酸化物導電層１２４ｂ、データ信号線１１８ａ、１１８ｂ、及び配線１６４の上層側に、酸化物半導体層１２８が形成され、当該酸化物半導体層１２８の上に第３レジストマスク５５３が形成される段階を示す。酸化物半導体層１２８は、第１の実施形態と同様に形成される。同様に、第３レジストマスク５５３の形成には、第３マスクパターン５１３を有する第３フォトマスク５０３が用いられる。なお、図４５（Ａ）及び図４５（Ｂ）に示す丸付きの数字「３」は、第３レジストマスク５５３が、第３フォトマスク５０３で形成されることを示す。第３レジストマスク５５３を用いて酸化物半導体層１２８をエッチングすることにより、トランジスタ、画素電極、データ信号線の配置に対応したパターンが形成される。
図４６（Ａ）及び図４６（Ｂ）は、酸化物半導体層１２８の上層側に第２絶縁層１３０が形成され、コンタクトホールを形成するための第４レジストマスク５５４を形成する段階を示す。
第２絶縁層１３０は、第１の実施形態と同様に形成される。第４レジストマスク５５４は、第４フォトマスク５０４によって第２絶縁層１３０上に形成される。第４フォトマスク５０４は、図示されない第１コンタクトホール（１３４）、及び第５コンタクトホール１６６に対応する第４マスクパターン５１４が形成されたバイナリマスクである。図４６（Ａ）及び図４６（Ｂ）は、ポジ型のフォトレジストが用いられるものとして、第４マスクパターン５１４が遮光部で形成された形態を示す。なお、図４６（Ａ）に示す丸付きの数字「４」は、第４レジストマスク５５４が第４フォトマスク５０４で形成されることを示す。第４レジストマスク５５４を用いて第２絶縁層１３０、酸化物半導体層１２８、第２酸化物導電層１２４ｂ、及び第１絶縁層１２２をエッチングすることにより、第６コンタクトホール１６８が形成される。なお、第６コンタクトホール１６８は、テーパーエッチングにより形成され、内壁面に第２酸化物導電層１２４ｂが露出することが好ましい。
図４７（Ａ）及び図４７（Ｂ）は、第５コンタクトホール１６６が形成された後、第４導電層２５６、第５導電層２５８が形成され、その上に第５レジストマスク５５５が形成
される段階を示す。
第４導電層２５６及び第５導電層２５８は第１の実施形態と同様に形成される。第５レジストマスク５５５は、第５フォトマスク５０５を用いて形成される。第５フォトマスク５０５は、透過部５２０の中に、遮光部５２４と、光の透過光量を低下させて透過させる半透過部５２２と、を含む第５マスクパターン５１５が形成されたハーフトーンマスクである。第５フォトマスク５０５を用いることにより、第２ゲート電極１３２、第２画素電極１６０のパターンに対応する一部分が厚膜化された第５レジストマスク５５５が形成される。なお、図４７（Ａ）及び図４７（Ｂ）に示す丸付きの数字「５」は、第５レジストマスク５５５が第５フォトマスク５０５で形成されることを示す。
図４７（Ａ）及び図４７（Ｂ）に示すように、第５レジストマスク５５５は、第２ゲート電極１３２、及び第２画素電極１６０に対応し、第５導電層２５８を残す部分が厚膜化された形状を有する。第５レジストマスク５５５が形成された状態で、第５導電層２５８及び第４導電層２５６が第１の実施形態と同様にしてエッチングされる。このエッチングにより第２ゲート電極１３２、第２画素電極１６０が形成される。第２画素電極１６０は、第５コンタクトホール１６６の部分で配線１６４と接続され、また第１画素電極１５８と接続される。また、図示されないが、第２ゲート電極１３２は、第１コンタクトホール（１３４）により、第１ゲート電極１２０と接続される。
この工程においてハーフトーンマスクを使用することにより、第２画素電極１６０を、第４導電層２５６により形成されるスリット１６１が形成された部分と、第５コンタクトホール１６６と重なる領域で第５導電層２５８が残存する部分とを有する形状に形成することができる。
以上のような工程を経て、図４０（Ａ）及び図４０（Ｂ）に示す構造を有する液晶表示装置２００ｂの素子基板２１０を、５枚のフォトマスクにより作製することができる。この製造工程において、ハーフトーンマスクを使用することにより、第１画素電極１５８及び第２画素電極１６０をそれぞれ１枚のフォトマスクで作製することができ、フォトマスクの数を削減することができる。
３－３－２．第１１の実施形態
本実施形態は、ＰＳＶＡ方式の液晶表示装置２００ｂにおいて、第１０の実施形態とは異なる画素の構造を示す。以下においては、第１０の実施形態と相違する部分を中心に説明する。
図４８は、本実施形態に係る液晶表示装置２００ｂにおける画素１０６ｍの平面概略図を示す。また、図３９に示す、Ｃ２１－Ｃ２２線に沿った断面構造を図４０に示す。
図４８において、第２画素電極１６０は、第６コンタクトホール１６８においてトランジスタ２０２から延びる配線１６４と電気的に接続される。一方、第１画素電極１５８は、第７コンタクトホール１７０ａ、１７０ｂにおいて第２画素電極１６０と電気的に接続される。第６コンタクトホール１６８が画素１０６ｍの略中央部分に設けられるのに対し、第７コンタクトホール１７０ａ、１７０ｂは、第６コンタクトホール１６８の外側（周辺）の領域に設けられる。図４８は、第７コンタクトホールが１７０ａ、１７０ｂが、第６コンタクトホール１６８の外側の２箇所に設けられる態様を示す。しかし、この態様は例示であり、第１画素電極１５８と第２画素電極１６０とを接続するコンタクトホールは少なくとも１箇所あればよく、又は、２箇所以上設けられていてもよい。例えば、第７コンタクトホールに相当するコンタクトホールは、第６コンタクトホール１６８を囲むように４箇所に設けられていてもよい。
図４９に示すように、第２画素電極１６０は、第６コンタクトホール１６８によって配線１６４と電気的に接続される。また、第２画素電極１６０は、第７コンタクトホール１７０ａ、１７０ｂによって第１画素電極１５８と電気的に接続される。第１画素電極１５８には、第６コンタクトホール１６８ａ、１６８ｂと重なる領域に第２導電層２５２で形成される金属層が設けられ、この部分で第２画素電極１６０が接触することにより、確実に電気的に接続することができる。第１画素電極１５８は、第２画素電極１６０を介して配線１６４と電気的に接続される。
本実施形態における画素電極と配線との接続構造によれば、第６コンタクトホール１６８と第７コンタクトホール１７０ａ、１７０ｂとの２種類のコンタクトホールを設けることで、個々のコンタクトホールの深さを浅くすることができる。例えば、第１０の実施形態に係る構成では、第６コンタクトホール１６８が、第２絶縁層１３０、酸化物半導体層１２８、第２酸化物導電層１２４ｂ、第１絶縁層１２２を貫通する。これに対し、本実施形態においては、第６コンタクトホール１６８が、第２絶縁層１３０及び酸化物半導体層１２８を貫通し、第７コンタクトホール１７０ａ、１７０ｂは第１絶縁層１２２及び第２絶縁層１３０を貫通するのみである。このように、画素１０６ｍは、画素電極と配線とを接続するコンタクトホールが浅いことで、コンタクトホール部における断線を防止することができる。
画素１０６ｍは、第１画素電極１５８及び第２画素電極１６０を配線と電気的に接続するコンタクトホールの形態が異なる他は、第１０の実施形態と同様の構成を有し、同様の作用効果を奏する。
３－３－３．第１２の実施形態
本実施形態は、ＰＳＶＡ方式の液晶表示装置２００ｂにおいて、第１０の実施形態とは異なる画素の構造を示す。以下においては、第１０の実施形態と相違する部分を中心に説明する。
図５０は、本実施形態に係る液晶表示装置２００ｂにおける画素１０６ｎの平面概略図を示す。また、図５０に示す、Ａ１９－Ａ２０線に沿った断面構造を図５１（Ａ）に示し、Ｃ１９－Ｃ２０線に沿った断面構造を図５１（Ｂ）に示す。
図５０に示すように、画素１０６ｎは、第１画素電極１５８及び第２画素電極１６０が、トランジスタ２０２から伸びる配線１６４と第８コンタクトホール１７２及び第９コンタクトホール１７４において電気的に接続された構造を有する。第８コンタクトホール１７２と第９コンタクトホール１７４は、画素１０６ｎの略中央部分に設けられ、かつ重畳するように設けられている。
図５１（Ａ）及び図５１（Ｂ）に示すように、第８コンタクトホール１７２は、第１絶縁層１２２を貫通し、第９コンタクトホール１７４は、第２絶縁層１３０及び酸化物半導体層１２８を貫通する。第１絶縁層１２２上には、トランジスタ２０２から伸びる配線１６４（第２酸化物導電層１２４ｂ）が設けられ、第８コンタクトホール１７２の部位で第１画素電極１５８と電気的に接続される。第１画素電極１５８は、第８コンタクトホール１７２と重なる領域に第２導電層２５２で形成される金属層が設けられ、配線１６４はこの金属層と接触するように設けられる。また、第８コンタクトホール１７２に重なるように、配線１６４（第２酸化物導電層１２４ｂ）の上に金属層１２６ｃが設けられる。このような構造により、第１画素電極１５８と配線１６４との電気的な接続を確実に図ることができる。
第２画素電極１６０は、第９コンタクトホール１７４によって配線１６４と電気的に接続される。第９コンタクトホール１７４は、配線１６４と重なる位置にもうけられる。この構成において、第９コンタクトホール１７４は、金属層１２６ｃと重なる位置に設けられていることが好ましい。第９コンタクトホール１７４を形成する際に、金属層１２６ｃがエッチングストッパーとして機能するので、コンタクトホールの深さを制御することが容易となる。また、第９コンタクトホール１７４によって、金属層１２６ｃの上面が露出されることにより、第２画素電極１６０を形成する第４導電層２５６と良好な電気的接続を形成することができる。このように、第１画素電極１５８及び第２画素電極１６０を配線１６４と接続する構造において、２つのコンタクトホールを重畳して設けることにより、個々のコンタクトホールの深さを浅くすることができ、電気的な接続を確実に図ることができる。液晶表示装置２００ｂの画素において、画素電極がコンタクトホールと重なる部分は液晶の配向乱れの原因となるため遮光する必要がある。本実施形態に示すように２つの画素電極を接続するコンタクトホールを重畳して設けることにより、開口率の低下を抑制することができる。
画素１０６ｎは、第１画素電極１５８及び第２画素電極１６０を配線と電気的に接続するコンタクトホールの形態が異なる他は、第１０の実施形態と同様の構成を有し、同様の作用効果を奏する。
１００・・・第１基板、１０１・・・ＦＰＣ基板、１０２・・・第２基板、１０４・・・表示部、１０６・・・画素、１０８・・・走査信号線駆動回路、１０９・・・コモン信号線駆動回路、１１０・・・データ信号線駆動回路、１１１・・・ドライバＩＣ、１１２・・・入力端子部、１１４・・・端子電極、１１５・・・出力信号線、１１６・・・走査信号線、１１７・・・コモン信号線、１１８・・・データ信号線、１２０・・・第１ゲート電極、１２２・・・第１絶縁層、１２４・・・酸化物導電層、１２６・・・金属層、１２７・・・低抵抗領域、１２８・・・酸化物半導体層、１２９・・・領域、１３０・・・第２絶縁層、１３２・・・第２ゲート電極、１３４・・・第１コンタクトホール、１３６・・・画素電極、１３７・・・第２スリット、１３８・・・コモン電極、１３９・・・第１スリット、１４４・・・コモン配線、１４６・・・第２コンタクトホール、１４８・・・第３コンタクトホール、１５０・・・画素電極、１５２・・・コモン電極、１５４・・・間隙、
１５６・・・第４コンタクトホール、１５８・・・第１画素電極、１６０・・・第２画素電極、１６１・・・スリット、１６２・・・対向電極、１６４・・・配線、１６６・・・第５コンタクトホール、１６８・・・第６コンタクトホール、１７０・・・第７コンタクトホール、１７２・・・第８コンタクトホール、１７４・・・第９コンタクトホール、１７８・・・遮光層、１８０・・・カラーフィルタ層、１８２・・・オーバーコート層、１８４・・・第３絶縁層、２００・・・液晶表示装置、２０２・・・トランジスタ、２０３・・・トランジスタ、２０４・・・液晶素子、２０６・・・保持容量素子、２０８・・・トランジスタ、２０９・・・デマルチプレクサ、２１０・・・素子基板、２１２・・・対向基板、２２０・・・配向膜、２２２・・・液晶層、２２４・・・遮光層、２２６・・・カラーフィルタ層、２２８・・・オーバーコート層、２３０・・・配線、２３２・・・開口部、２３４・・・金属酸化物導電層、２３６・・・シール材、２５０・・・第１導電層、２５２・・・第２導電層、２５４・・・第３導電層、２５６・・・第４導電層、２５８・・・第５導電層、３０１・・・画素第１領域、３０２・・・画素第２領域、４０１・・・第１フォトマスク、４０２・・・第２フォトマスク、４０３・・・第３フォトマスク、４０４・・・第４フォトマスク、４０５・・・第５フォトマスク、４１１・・・第１マスクパターン、４１２・・・第２マスクパターン、４１３・・・第３マスクパターン、４１４・・・第４マスクパターン、４１５・・・第５マスクパターン、４２０・・・透過部、４２２・・・半透過部、４２４・・・遮光部、４５１・・・第１レジストマスク、４５２
・・・第２レジストマスク、４５３・・・第３レジストマスク、４５４・・・第４レジストマスク、４５５・・・第５レジストマスク、５０１・・・第１フォトマスク、５０２・・・第２フォトマスク、５０３・・・第３フォトマスク、５０４・・・第４フォトマスク、５０５・・・第５フォトマスク、５１１・・・第１マスクパターン、５１２・・・第２マスクパターン、５１３・・・第３マスクパターン、５１４・・・第４マスクパターン、５１５・・・第５マスクパターン、５２０・・・透過部、５２２・・・半透過部、５２４・・・遮光部、５５１・・・第１レジストマスク、５５２・・・第２レジストマスク、５５３・・・第３レジストマスク、５５４・・・第４レジストマスク、５５５・・・第５レジストマスク

Claims (14)

  1. 第１ゲート電極と、
    前記第１ゲート電極と重なる第２ゲート電極と、
    前記第１ゲート電極と前記第２ゲート電極との間の半導体層と、
    前記第１ゲート電極と前記半導体層との間の第１絶縁層と、
    前記半導体層と前記第２ゲート電極との間の第２絶縁層と、
    前記第１ゲート電極及び前記第２ゲート電極から離隔し、前記第１絶縁層と前記半導体
    層との間に配置された導電層と、を含み、
    前記半導体層は、
    前記第２ゲート電極と重なるチャネル領域と、
    前記チャネル領域に隣接し、前記導電層と接する少なくとも１つの低抵抗領域を含み
    、
    前記低抵抗領域は、前記導電層の上面及び側面の周囲と接触して覆い、
    前記低抵抗領域は、前記第２ゲート電極と前記半導体層とが重なる領域と、前記導電
    層と前記半導体層とが重なる領域との間のオフセット領域と、を含み、
    前記第２ゲート電極のチャネル長方向の長さが、前記第１ゲート電極のチャネル長方向
    の長さよりも大きく、
    前記少なくとも１つの低抵抗領域の前記チャネル領域側の端部が、前記第２ゲート電極
    の端部と重なり、
    前記少なくとも１つの低抵抗領域の前記チャネル領域側の端部が、前記第１ゲート電極
    の端部の外側にある
    ことを特徴とする薄膜トランジスタ。
  2. 前記オフセット領域の幅が、０．５μｍ～２．０μｍである、
    請求項１に記載の薄膜トランジスタ。
  3. 前記第１ゲート電極と前記第２ゲート電極が電気的に接続されている、
    請求項１に記載の薄膜トランジスタ。
  4. 前記半導体層が酸化物半導体層である、
    請求項１に記載の薄膜トランジスタ。
  5. 前記導電層が、前記第１絶縁層側の酸化物導電層と、前記酸化物半導体層側の金属層と
    を含み、前記低抵抗領域が、前記金属層の上面及び側面、並びに前記金属層から露出する
    前記酸化物導電層の上面及び側面と接触し覆っている、
    請求項４に記載の薄膜トランジスタ。
  6. 前記酸化物半導体層は、前記第１絶縁層側の第１領域と、前記第２絶縁層側の第２領域
    と、を含み、
    前記第１領域と前記第２領域との結晶性が異なっている、
    請求項４に記載の薄膜トランジスタ。
  7. 前記第１領域が非晶質であり、前記第２領域が結晶性を有する、
    請求項６に記載の薄膜トランジスタ。
  8. 前記第２領域の膜厚が、前記第１領域の膜厚より薄い、
    請求項６に記載の薄膜トランジスタ。
  9. 前記チャネル領域において、前記第２領域のキャリア濃度が前記第１領域のキャリア濃
    度より低い、
    請求項６に記載の薄膜トランジスタ。
  10. 前記第２領域のバンドギャップが、前記第１領域のバンドギャップより広い、
    請求項６に記載の薄膜トランジスタ。
  11. 前記第１領域のバンドギャップが２．８ｅＶ以上３．９ｅＶ以下の範囲であり、前記第
    ２領域のバンドギャップが４．０ｅＶ以上である、
    請求項１０に記載の薄膜トランジスタ。
  12. 前記第２領域の伝導帯の底のエネルギーレベルが、前記第１領域の伝導帯の底のエネル
    ギーレベルより高い、
    請求項１１に記載の薄膜トランジスタ。
  13. 前記第２領域の伝導帯の底のエネルギーレベルが、前記第１領域の伝導帯の底のエネル
    ギーレベルより０．３ｅＶ以上高い、請求項１２に記載の薄膜トランジスタ。
  14. 前記第１領域が、Ｉｎ２Ｏ３－Ｇａ２Ｏ３－ＳｎＯ２－ＺｎＯ系酸化物材料、Ｉｎ２Ｏ
    ３－Ｇａ２Ｏ３－ＳｎＯ２系酸化物材料、又はＩｎ２Ｏ３－Ｇａ２Ｏ３－ＺｎＯ系酸化物
    材料で形成され、
    前記第２領域が、Ｇａ２Ｏ３系酸化物材料、ＧａＳｎＯｘ系酸化物材料、又はＧａＳｉ
    Ｏｘ系酸化物材料で形成される、
    請求項６に記載の薄膜トランジスタ。
JP2024020841A 2020-02-05 2024-02-15 薄膜トランジスタ Active JP7648246B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2024020841A JP7648246B2 (ja) 2020-02-05 2024-02-15 薄膜トランジスタ
JP2025029725A JP2025081694A (ja) 2020-02-05 2025-02-27 横電界方式の液晶表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020018120A JP7444436B2 (ja) 2020-02-05 2020-02-05 液晶表示装置
JP2024020841A JP7648246B2 (ja) 2020-02-05 2024-02-15 薄膜トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020018120A Division JP7444436B2 (ja) 2020-02-05 2020-02-05 液晶表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2025029725A Division JP2025081694A (ja) 2020-02-05 2025-02-27 横電界方式の液晶表示装置

Publications (2)

Publication Number Publication Date
JP2024059714A JP2024059714A (ja) 2024-05-01
JP7648246B2 true JP7648246B2 (ja) 2025-03-18

Family

ID=74418249

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020018120A Active JP7444436B2 (ja) 2020-02-05 2020-02-05 液晶表示装置
JP2024020841A Active JP7648246B2 (ja) 2020-02-05 2024-02-15 薄膜トランジスタ
JP2025029725A Pending JP2025081694A (ja) 2020-02-05 2025-02-27 横電界方式の液晶表示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020018120A Active JP7444436B2 (ja) 2020-02-05 2020-02-05 液晶表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2025029725A Pending JP2025081694A (ja) 2020-02-05 2025-02-27 横電界方式の液晶表示装置

Country Status (4)

Country Link
US (3) US11630360B2 (ja)
EP (3) EP3865937B1 (ja)
JP (3) JP7444436B2 (ja)
CN (1) CN113219750A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113096549B (zh) * 2021-03-31 2023-09-26 合肥鑫晟光电科技有限公司 一种驱动背板及显示装置
US12432979B2 (en) * 2021-09-15 2025-09-30 Intel Corporation Gate dielectric for thin film oxide transistors
US20250359033A1 (en) * 2024-05-17 2025-11-20 Micron Technology, Inc. Silicon On Insulator Device with Floating Body Effect Mitigation

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258940A (ja) 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012059860A (ja) 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2012151461A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2017028288A (ja) 2015-07-24 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2017076789A (ja) 2015-10-15 2017-04-20 株式会社半導体エネルギー研究所 半導体装置
JP2018206822A (ja) 2017-05-31 2018-12-27 三国電子有限会社 表示装置

Family Cites Families (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245450A (en) 1990-07-23 1993-09-14 Hosiden Corporation Liquid crystal display device with control capacitors for gray-scale
JP2909266B2 (ja) 1990-07-23 1999-06-23 ホシデン・フィリップス・ディスプレイ株式会社 液晶表示素子
JP2933879B2 (ja) 1995-08-11 1999-08-16 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR970011972A (ko) 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3712774B2 (ja) 1996-03-29 2005-11-02 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 液晶表示素子
JP3268993B2 (ja) 1997-01-31 2002-03-25 三洋電機株式会社 表示装置
JPH11212493A (ja) 1998-01-29 1999-08-06 Sharp Corp 発光表示装置
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
JP4048687B2 (ja) 2000-04-07 2008-02-20 セイコーエプソン株式会社 有機ｅｌ素子および有機ｅｌ素子の製造方法
JP2002033331A (ja) 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6774397B2 (en) 2000-05-12 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3918412B2 (ja) * 2000-08-10 2007-05-23 ソニー株式会社 薄膜半導体装置及び液晶表示装置とこれらの製造方法
KR100750872B1 (ko) 2001-01-18 2007-08-22 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
JP3750055B2 (ja) * 2001-02-28 2006-03-01 株式会社日立製作所 液晶表示装置
JP2002311424A (ja) 2001-04-12 2002-10-23 Hitachi Ltd 液晶表示装置
JP2002343578A (ja) 2001-05-10 2002-11-29 Nec Corp 発光体、発光素子、および発光表示装置
JP2002055326A (ja) 2001-05-28 2002-02-20 Hitachi Ltd 液晶表示装置
JP2003005203A (ja) 2001-06-19 2003-01-08 Hitachi Ltd 液晶表示装置およびその製造方法
JP3638922B2 (ja) 2001-07-17 2005-04-13 株式会社半導体エネルギー研究所 発光装置
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US7141817B2 (en) 2001-11-30 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3823916B2 (ja) 2001-12-18 2006-09-20 セイコーエプソン株式会社 表示装置及び電子機器並びに表示装置の製造方法
JP2003295207A (ja) 2002-03-29 2003-10-15 Nec Lcd Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
JP2003308042A (ja) 2002-04-17 2003-10-31 Hitachi Ltd 画像表示装置
JP2004145300A (ja) 2002-10-03 2004-05-20 Seiko Epson Corp 電子回路、電子回路の駆動方法、電子装置、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004341465A (ja) 2003-05-14 2004-12-02 Obayashi Seiko Kk 高品質液晶表示装置とその製造方法
KR100494455B1 (ko) 2003-06-11 2005-06-10 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판 및 그 제조방법
JP4781821B2 (ja) 2004-01-23 2011-09-28 Ｈｏｙａ株式会社 量子ドット分散発光素子およびその製造方法
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4203659B2 (ja) 2004-05-28 2009-01-07 カシオ計算機株式会社 表示装置及びその駆動制御方法
KR100649253B1 (ko) 2004-06-30 2006-11-24 삼성에스디아이 주식회사 발광 표시 장치와, 그 표시 패널 및 구동 방법
KR100683679B1 (ko) 2004-07-07 2007-02-15 삼성에스디아이 주식회사 유기 발광 소자
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
WO2006098420A1 (ja) 2005-03-17 2006-09-21 Pioneer Corporation 発光素子及び表示装置
JP2006332031A (ja) 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
JP2006350312A (ja) 2005-05-19 2006-12-28 Semiconductor Energy Lab Co Ltd 表示装置
JP2007053286A (ja) 2005-08-19 2007-03-01 Seiko Epson Corp 発光素子、表示装置および電子機器
KR20070035341A (ko) 2005-09-27 2007-03-30 삼성전자주식회사 간극을 채운 반도체 나노결정층을 함유하는 발광소자 및 그제조방법
TW200721478A (en) 2005-10-14 2007-06-01 Pioneer Corp Light-emitting element and display apparatus using the same
US20090140955A1 (en) 2005-10-14 2009-06-04 Pioneer Corporation Light-emitting element and display device
JP4808479B2 (ja) 2005-11-28 2011-11-02 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP4809670B2 (ja) 2005-12-02 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
KR100732824B1 (ko) 2005-12-02 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치 및 그의 구동방법
JP4809682B2 (ja) 2006-01-30 2011-11-09 大日本印刷株式会社 有機発光トランジスタ素子及びその製造方法並びに発光表示装置
JP2007310334A (ja) 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP5046230B2 (ja) 2006-07-03 2012-10-10 株式会社ジャパンディスプレイウェスト 液晶装置、および電子機器
JP4241850B2 (ja) 2006-07-03 2009-03-18 エプソンイメージングデバイス株式会社 液晶装置、液晶装置の駆動方法、および電子機器
JP4934774B2 (ja) 2006-09-05 2012-05-16 大日本印刷株式会社 有機発光トランジスタ及び表示装置
JP2008084655A (ja) 2006-09-27 2008-04-10 Toppan Printing Co Ltd 高分子系有機ｅｌ素子の発光層の形成方法
CN100547800C (zh) * 2006-10-19 2009-10-07 元太科技工业股份有限公司 薄膜晶体管阵列基板及电子墨水显示装置
JP2008250093A (ja) 2007-03-30 2008-10-16 Sony Corp 表示装置およびその駆動方法
JP5056265B2 (ja) 2007-08-15 2012-10-24 ソニー株式会社 表示装置および電子機器
JP5530608B2 (ja) 2007-09-13 2014-06-25 株式会社半導体エネルギー研究所 発光素子および発光装置
KR101383474B1 (ko) 2007-09-21 2014-04-08 엘지디스플레이 주식회사 전계발광소자
KR101443380B1 (ko) 2007-11-23 2014-09-26 엘지디스플레이 주식회사 액정표시장치
JP2009175563A (ja) 2008-01-28 2009-08-06 Sony Corp 表示装置
EP2085958B1 (en) 2008-01-29 2012-08-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP2010050165A (ja) 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
KR101259727B1 (ko) 2008-10-24 2013-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5442234B2 (ja) 2008-10-24 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2010102217A (ja) 2008-10-27 2010-05-06 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP5019299B2 (ja) 2008-10-31 2012-09-05 栄 田中 低コスト表示装置を製造するためのホトマスク構造
KR101659703B1 (ko) 2008-11-07 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI508304B (zh) 2008-11-28 2015-11-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101517034B1 (ko) * 2008-12-04 2015-05-04 엘지디스플레이 주식회사 반사투과형 액정표시장치용 어레이 기판
US8367486B2 (en) 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
US8174021B2 (en) * 2009-02-06 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US8461582B2 (en) 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224880A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101592011B1 (ko) 2009-03-13 2016-02-05 삼성디스플레이 주식회사 액정 표시 장치
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8927981B2 (en) 2009-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5669426B2 (ja) 2009-05-01 2015-02-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011009205A (ja) 2009-05-29 2011-01-13 Semiconductor Energy Lab Co Ltd 発光素子、発光装置及びその作製方法
JP2011014347A (ja) 2009-07-01 2011-01-20 Casio Computer Co Ltd 発光装置及び発光装置の製造方法
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI634642B (zh) * 2009-08-07 2018-09-01 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5663231B2 (ja) 2009-08-07 2015-02-04 株式会社半導体エネルギー研究所 発光装置
TWI582951B (zh) 2009-08-07 2017-05-11 半導體能源研究所股份有限公司 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
WO2011027702A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP5532797B2 (ja) 2009-09-29 2014-06-25 セイコーエプソン株式会社 電気光学装置及び電子機器
KR20110041139A (ko) 2009-10-15 2011-04-21 삼성모바일디스플레이주식회사 액정표시장치 및 그 제조방법
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101652790B1 (ko) 2009-11-09 2016-08-31 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102089200B1 (ko) 2009-11-28 2020-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105206514B (zh) 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
KR20120103676A (ko) 2009-12-04 2012-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011128442A (ja) 2009-12-18 2011-06-30 Sony Corp 表示パネル、表示装置および電子機器
WO2011078398A1 (en) 2009-12-25 2011-06-30 Ricoh Company, Ltd. Field-effect transistor, semiconductor memory, display element, image display device, and system
KR101829309B1 (ko) * 2010-01-22 2018-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102782859B (zh) 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR101706081B1 (ko) 2010-04-06 2017-02-15 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 액정 표시 장치
KR101213493B1 (ko) 2010-04-13 2012-12-20 삼성디스플레이 주식회사 유기 발광 소자 및 그 제조방법
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR101193197B1 (ko) 2010-07-07 2012-10-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
JP5659708B2 (ja) * 2010-11-08 2015-01-28 三菱電機株式会社 液晶表示パネル、及び液晶表示装置
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
EP2649659B1 (en) 2010-12-07 2020-05-06 University of Florida Research Foundation, Inc. Active matrix display comprising a dilute source enabled vertical organic light emitting transistor
JP5447356B2 (ja) 2010-12-09 2014-03-19 セイコーエプソン株式会社 表示装置及び電子機器
KR101680768B1 (ko) 2010-12-10 2016-11-29 삼성전자주식회사 트랜지스터 및 이를 포함하는 전자장치
JP2012146764A (ja) 2011-01-11 2012-08-02 Canon Inc 表示装置
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
JP5615744B2 (ja) 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
KR101875127B1 (ko) 2011-06-10 2018-07-09 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20190039345A (ko) 2011-06-17 2019-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그의 제조 방법
KR20130007310A (ko) 2011-06-30 2013-01-18 삼성디스플레이 주식회사 유기 발광 소자, 유기 발광 표시 장치 및 그 제조 방법
KR20130032743A (ko) 2011-09-23 2013-04-02 삼성디스플레이 주식회사 액정 표시 장치
JP5806905B2 (ja) 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
KR101310058B1 (ko) 2011-10-06 2013-09-24 전남대학교산학협력단 역구조 유기 태양전지 및 그 제조방법
JP5778545B2 (ja) 2011-10-19 2015-09-16 株式会社Ｊｏｌｅｄ 表示装置及びその駆動方法
KR101963226B1 (ko) 2012-02-29 2019-04-01 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR102932705B1 (ko) 2012-04-13 2026-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6015095B2 (ja) 2012-04-25 2016-10-26 セイコーエプソン株式会社 電気光学装置および電子機器
TWI589043B (zh) 2012-06-20 2017-06-21 Japan Science & Tech Agency Organic electroluminescent device
KR20140009023A (ko) 2012-07-13 2014-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20140027762A1 (en) 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
TWI473061B (zh) 2012-10-22 2015-02-11 Au Optronics Corp 電致發光顯示面板及其驅動方法
KR102084395B1 (ko) 2012-12-21 2020-03-04 엘지디스플레이 주식회사 유기전계 발광소자 및 이의 제조 방법
KR20140086315A (ko) 2012-12-28 2014-07-08 삼성디스플레이 주식회사 유기발광 표시패널 및 유기발광 표시패널의 제조방법
JP2014154382A (ja) 2013-02-08 2014-08-25 Nippon Hoso Kyokai <Nhk> 薄膜デバイスの製造方法
JP2014218706A (ja) 2013-05-09 2014-11-20 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
TWI690085B (zh) * 2013-05-16 2020-04-01 日商半導體能源研究所股份有限公司 半導體裝置
TWI624936B (zh) 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
KR102643577B1 (ko) 2013-09-13 2024-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9362413B2 (en) 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
KR102386362B1 (ko) 2013-12-02 2022-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102117395B1 (ko) 2013-12-16 2020-06-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20150073297A (ko) 2013-12-20 2015-07-01 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 표시 기판의 제조 방법
KR102281399B1 (ko) 2013-12-26 2021-07-23 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 금속 산화물의 박막, 그 박막을 구비한 유기 일렉트로 루미네선스 소자, 태양전지, 및 유기 태양전지
JP2015124117A (ja) 2013-12-26 2015-07-06 東ソー・ファインケム株式会社 金属酸化物薄膜の製造方法
TWI643969B (zh) 2013-12-27 2018-12-11 Semiconductor Energy Laboratory Co., Ltd. 氧化物半導體的製造方法
US9443876B2 (en) 2014-02-05 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, and the display module
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP6337111B2 (ja) 2014-06-20 2018-06-06 株式会社Ｊｏｌｅｄ 有機発光デバイスおよび表示装置
KR102305143B1 (ko) 2014-08-20 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JPWO2016043234A1 (ja) 2014-09-18 2017-07-06 国立研究開発法人科学技術振興機構 金属酸化物の薄膜、該薄膜を備えた有機エレクトロルミネッセンス素子、太陽電池、および薄膜の製造方法
EP3021373A1 (en) 2014-11-14 2016-05-18 E.T.C. S.r.l. Display containing improved pixel architectures
KR102276118B1 (ko) 2014-11-28 2021-07-13 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
KR102294724B1 (ko) 2014-12-02 2021-08-31 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
KR102335112B1 (ko) 2015-01-28 2021-12-03 삼성디스플레이 주식회사 유기 발광 표시 장치
US9842938B2 (en) * 2015-03-24 2017-12-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including semiconductor device
KR102314488B1 (ko) 2015-04-07 2021-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2016213052A (ja) 2015-05-08 2016-12-15 株式会社Ｊｏｌｅｄ 青色有機ｅｌ素子、有機ｅｌ表示パネル及び青色有機ｅｌ素子の製造方法
CN107683531B (zh) 2015-05-22 2022-04-29 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
US10276593B2 (en) 2015-06-05 2019-04-30 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate
JP2017005064A (ja) * 2015-06-08 2017-01-05 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP6582786B2 (ja) 2015-09-17 2019-10-02 日立化成株式会社 組成物、電荷輸送材料、及びインク並びにそれらの利用
KR102494453B1 (ko) 2015-10-05 2023-02-02 삼성디스플레이 주식회사 유기 전계 발광 소자 및 이를 포함하는 표시 장치
JP6566316B2 (ja) 2015-10-23 2019-08-28 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 保護回路および電子機器
WO2017085591A1 (ja) * 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
US10714633B2 (en) * 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6832624B2 (ja) 2015-12-22 2021-02-24 三菱電機株式会社 液晶表示装置およびその製造方法
CN105762196B (zh) 2016-05-16 2018-09-18 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法及相应装置
CN107479265B (zh) 2016-06-08 2020-08-14 南京瀚宇彩欣科技有限责任公司 显示面板
US20180122833A1 (en) 2016-10-31 2018-05-03 LG Display Co. , Ltd. Thin film transistor substrate having bi-layer oxide semiconductor
JP6822114B2 (ja) 2016-12-13 2021-01-27 天馬微電子有限公司 表示装置、トランジスタ回路及び薄膜トランジスタの駆動方法
JP2018133144A (ja) 2017-02-13 2018-08-23 株式会社Ｊｏｌｅｄ 有機電界発光パネルおよび発光装置
JP6903503B2 (ja) 2017-07-05 2021-07-14 三菱電機株式会社 薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタ基板の製造方法
CN111052396B (zh) 2017-09-01 2024-03-01 株式会社半导体能源研究所 半导体装置及显示装置
KR102578544B1 (ko) 2017-12-11 2023-09-13 엘지디스플레이 주식회사 전계발광 표시장치
TWI671920B (zh) 2018-03-06 2019-09-11 友達光電股份有限公司 發光裝置及其製造方法
CN108550582B (zh) 2018-05-09 2022-11-08 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
KR102583619B1 (ko) 2018-06-29 2023-09-26 엘지디스플레이 주식회사 유기발광표시장치
KR102723912B1 (ko) 2018-08-06 2024-10-29 삼성전자주식회사 조성물, 양자점-폴리머 복합체, 및 이를 포함하는 표시 장치
JP7190729B2 (ja) 2018-08-31 2022-12-16 三国電子有限会社 キャリア注入量制御電極を有する有機エレクトロルミネセンス素子
JP2020076951A (ja) * 2018-09-19 2020-05-21 シャープ株式会社 表示装置
JP7246681B2 (ja) * 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
CN109637493B (zh) * 2019-01-30 2021-04-27 惠科股份有限公司 显示面板的驱动方法及设备
TWI872061B (zh) 2019-05-09 2025-02-11 國立大學法人奈良先端科學技術大學院大學 薄膜電晶體之製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011258940A (ja) 2010-05-14 2011-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012059860A (ja) 2010-09-08 2012-03-22 Fujifilm Corp 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP2012151461A (ja) 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2017028288A (ja) 2015-07-24 2017-02-02 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置
JP2017076789A (ja) 2015-10-15 2017-04-20 株式会社半導体エネルギー研究所 半導体装置
JP2018206822A (ja) 2017-05-31 2018-12-27 三国電子有限会社 表示装置

Also Published As

Publication number Publication date
US20230251540A1 (en) 2023-08-10
JP2021124609A (ja) 2021-08-30
EP4167025A1 (en) 2023-04-19
US20240402556A1 (en) 2024-12-05
JP2025081694A (ja) 2025-05-27
JP7444436B2 (ja) 2024-03-06
US11630360B2 (en) 2023-04-18
EP3865937B1 (en) 2022-12-14
CN113219750A (zh) 2021-08-06
EP4167025B1 (en) 2025-12-24
EP4668258A2 (en) 2025-12-24
EP3865937A1 (en) 2021-08-18
EP4668258A3 (en) 2026-03-11
US12572046B2 (en) 2026-03-10
US20210240025A1 (en) 2021-08-05
US12066731B2 (en) 2024-08-20
JP2024059714A (ja) 2024-05-01

Similar Documents

Publication Publication Date Title
JP7648246B2 (ja) 薄膜トランジスタ
KR102295450B1 (ko) 표시 장치
CN110521003B (zh) 有源矩阵基板及其制造方法
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
WO2018180617A1 (ja) アクティブマトリクス基板、液晶表示装置および有機ｅｌ表示装置
CN108140675A (zh) 半导体装置及其制造方法
JP2018125340A (ja) 表示装置
US12249654B2 (en) Semiconductor device
US20180277661A1 (en) Thin film transistor substrate, manufacturing method for thin film transistor substrate, and liquid crystal display
US11791345B2 (en) Active matrix substrate and method for manufacturing same
US11721704B2 (en) Active matrix substrate
CN109690661B (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
JP2022014107A (ja) アクティブマトリクス基板およびその製造方法
WO2018221294A1 (ja) アクティブマトリクス基板およびその製造方法
US10263016B2 (en) Active matrix substrate and method for producing the same
US20150048360A1 (en) Semiconductor device and semiconductor device manufacturing method
KR20160066664A (ko) 산화물 박막트랜지스터 및 그 제조 방법
WO2018163944A1 (ja) 半導体装置、半導体装置の製造方法、及び、液晶表示装置
KR20180110318A (ko) 표시 기판
JP2025138348A (ja) アクティブマトリクス基板、表示装置およびアクティブマトリクス基板の製造方法
JP6671155B2 (ja) 薄膜トランジスタ基板
JPS62235983A (ja) 表示装置のスイツチング素子
KR20100119361A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20241011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250227

R150 Certificate of patent or registration of utility model

Ref document number: 7648246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150