JP7768652B2 - 基板処理方法及び基板処理装置 - Google Patents

基板処理方法及び基板処理装置

Info

Publication number
JP7768652B2
JP7768652B2 JP2022576630A JP2022576630A JP7768652B2 JP 7768652 B2 JP7768652 B2 JP 7768652B2 JP 2022576630 A JP2022576630 A JP 2022576630A JP 2022576630 A JP2022576630 A JP 2022576630A JP 7768652 B2 JP7768652 B2 JP 7768652B2
Authority
JP
Japan
Prior art keywords
metal film
substrate
film
metal
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022576630A
Other languages
English (en)
Other versions
JPWO2022158365A1 (ja
Inventor
浩二 秋山
フィリップ ゴベール
肇 中林
知大 田村
尚士 藁科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of JPWO2022158365A1 publication Critical patent/JPWO2022158365A1/ja
Application granted granted Critical
Publication of JP7768652B2 publication Critical patent/JP7768652B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6314—Formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
    • G01L1/00—Measuring force or stress, in general
    • G01L1/24—Measuring force or stress, in general by measuring variations of optical properties of material when it is stressed, e.g. by photoelastic stress analysis using infrared, visible light, ultraviolet
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69392—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69395—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04—Apparatus for manufacture or treatment
    • H10P72/0451—Apparatus for manufacturing or treating in a plurality of work-stations
    • H10P72/0468—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0604—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0616—Monitoring of warpages, curvatures, damages, defects or the like
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/121—Arrangements for protection of devices protecting against mechanical damage

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Oxygen, Ozone, And Oxides In General (AREA)

Description

本開示は、基板処理方法及び基板処理装置に関する。
半導体基板の裏面に、半導体基板に応力を印加する膜を設けることが知られている。特許文献１には、半導体基板の裏面に引張応力を有する絶縁膜を堆積させることで基板の反りを低減する半導体装置の製造方法が開示されている。
特開平９－４５６８０号公報
一の側面では、本開示は、基板に応力を印加する基板処理方法及び基板処理装置を提供する。
上記課題を解決するために、一の態様によれば、基板の裏面に、酸化した際に膨張が変化する金属材料で形成される金属膜を成膜する工程と、前記金属膜の表面に、酸素を透過可能とする酸化物膜を成膜する工程と、前記基板に酸素を供給する工程と、前記酸化物膜を透過した酸素で前記金属膜を酸化させることで前記金属膜の体積を膨張させ、前記基板に圧縮応力を印加する工程と、を有する、基板処理方法が提供される。
一の側面によれば、本開示は、基板に応力を印加する基板処理方法及び基板処理装置を提供することができる。
一実施形態に係る基板処理装置の一例を示す構成図。 成膜装置の断面図の一例。 酸化処理装置の断面図の一例。 第１実施形態の基板処理装置の動作を示すフローチャートの一例。 第１実施形態の基板処理装置で処理された半導体基板の断面模式図の一例。 Ｒｕの状態密度を示すグラフの一例。 Ｃｏの状態密度を示すグラフの一例。 第２実施形態の基板処理装置の動作を示すフローチャートの一例。 第２実施形態の基板処理装置で処理された半導体基板の断面模式図の一例。 第３実施形態の基板処理装置で処理された半導体基板の断面模式図の一例。 第４実施形態の基板処理装置で処理された半導体基板の断面模式図の一例。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
＜基板処理装置１０＞
一実施形態に係る基板処理装置１０について、図１を用いて説明する。図１は、一実施形態に係る基板処理装置１０の一例を示す構成図である。
基板処理装置１０は、真空に保持され、半導体基板の一例である基板Ｗを搬送するための真空搬送室１と、真空搬送室１の周囲にて各々気密に接続され、基板Ｗに対して所定の処理を行う複数の処理モジュールとを有する。この例では、処理モジュールは例えば４つ設けられているが、１つ以上設けられていればよい。以下では、４つの処理モジュールを処理室ＰＭ１、ＰＭ２、ＰＭ３、ＰＭ４といい、総称して処理室ＰＭという。４つの処理室ＰＭ１～ＰＭ４及び２つのロードロック室２は、６角形の真空搬送室１の各辺にそれぞれ接続されている。
処理室ＰＭ１～ＰＭ４では、基板Ｗに所定の処理が実行される。例えば、処理室ＰＭ１～ＰＭ４で行われる処理としては、成膜処理、酸化還元処理であってもよい。なお、処理室ＰＭについては、図２及び図３を用いて後述する。
真空搬送室１の内部には、基板Ｗを搬送する基板搬送機構７が設けられている。基板搬送機構７は、処理室ＰＭ１～ＰＭ４及びロードロック室２に対する基板Ｗの搬送を行う。
ロードロック室２は、真空搬送室１に気密に接続され、内部の雰囲気を真空雰囲気と大気雰囲気との間において切り替える。本実施形態では、ロードロック室２は２つ設けられているが、これに限られない。
２つのロードロック室２には、大気雰囲気において基板Ｗを搬送するための共通の大気搬送室３が気密に接続されている。大気搬送室３には、例えば２５枚の基板Ｗが収納されたＦＯＵＰ５を載置するためのロードポート４の載置台が複数箇所に設けられている。本実施形態では、載置台は４箇所に設けられるが、これに限られない。押圧機構４１は、載置台の上のＦＯＵＰ５を大気搬送室３側に押しつけるように機能する。
２つのロードロック室２の間には、基板Ｗの位置合わせを行うアライメント機構８が設置されている。
大気搬送室３の内部には、基板Ｗを搬送する基板搬送機構９が設けられている。基板搬送機構９は、ロードロック室２、ロードポート４のＦＯＵＰ５、アライメント機構８に対する基板Ｗの搬送を行う。
真空搬送室１と処理室ＰＭ１～ＰＭ４の間、真空搬送室１とロードロック室２の間、ロードロック室２と大気搬送室３の間にはそれぞれゲートバルブＧが設けられ、ゲートバルブＧの開閉により基板Ｗを気密に搬送する。
かかる構成の基板処理装置１０は、たとえばコンピュータで構成される制御部６を有する。制御部６は、基板処理装置１０の全体を制御する。制御部６は、メモリ及びＣＰＵを有し、メモリには各処理室ＰＭにて処理を行うために使用されるプログラム及びレシピが記憶されている。プログラムには、処理パラメータの入力操作や表示に関するプログラムが含まれる。レシピには、処理室ＰＭが加熱される温度等のプロセス条件や処理手順、基板Ｗの搬送経路が設定されている。
ＣＰＵは、メモリに記憶されたプログラム及びレシピに従い、ＦＯＵＰ５から取り出した基板Ｗを基板搬送機構９、基板搬送機構７を用いて所定の経路で複数の処理室ＰＭに搬送する。そして、ＣＰＵは、レシピに設定されたプロセス条件に基づき各処理室ＰＭにて所定の処理を実行する。プログラムは、コンピュータ記憶媒体例えばフレキシブルディスク、コンパクトディスク、ハードディスク、ＭＯ（光磁気ディスク）などの記憶部に格納されて制御部６にインストールされてもよいし、通信機能を使用してダウンロードしてもよい。
ＦＯＵＰ５から搬出された未処理の基板Ｗは、基板搬送機構９によりロードロック室２へ搬送される。次に、未処理の基板Ｗは、基板搬送機構７により処理室ＰＭに搬送される。処理室ＰＭにて基板Ｗに所望の処理（例えば、成膜処理等）が施される。処理室ＰＭにて処理が施された基板Ｗは、基板搬送機構７により他の処理室ＰＭに搬送され、更に処理が施されてもよい。処理が施された基板Ｗはロードロック室２を介してＦＯＵＰ５に戻される。
次に、処理室ＰＭの一例として、成膜装置１００について説明する。ここでは、成膜装置１００として、プラズマスパッタ装置を例にとって説明する。図２は、成膜装置１００の断面図の一例である。
成膜装置１００は、アルミニウム等の金属からなる接地された処理容器１０１を有している。処理容器１０１の底部１０２には、排気口１０３およびガス導入口１０７が設けられている。排気口１０３には、排気管１０４が接続されている。排気管１０４には、圧力調整を行うスロットルバルブ１０５および真空ポンプ１０６が接続されている。ガス導入口１０７には、ガス供給配管１０８が接続されている。ガス供給配管１０８には、Ａｒガス等のプラズマ励起用ガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源１０９が接続されている。ガス供給配管１０８には、ガス流量制御器、バルブ等よりなるガス制御部１１０が介装されている。
処理容器１０１内には、被処理基板である基板Ｗを載置するための載置機構１１１が設けられる。載置機構１１１は、円板状に成形された載置台１１２と、載置台１１２を支持する中空筒体状の支柱１１３と、を有している。載置台１１２は、例えばアルミニウム合金等の導電性材料よりなり、支柱１１３を介して接地されている。載置台１１２の中には冷却ジャケット１１４が設けられており、その中に冷媒が供給されて載置台１１２を冷却する。載置台１１２内には、冷却ジャケット１１４の上に絶縁材料で被覆された抵抗ヒーター１１５が埋め込まれている。冷却ジャケット１１４への冷媒の供給および抵抗ヒーター１１５への給電を制御することにより、基板温度を所定の温度に制御する。
載置台１１２の上面側には、誘電体部材１１６ａの中に電極１１６ｂが埋め込まれて構成された基板Ｗを静電吸着するための静電チャック１１６が設けられている。また、支柱１１３の下部は、処理容器１０１の底部１０２の中心部に形成された挿通孔１１７を貫通して下方へ延びている。支柱１１３は昇降機構（図示せず）により昇降可能となっており、これにより載置機構１１１の全体が昇降される。
支柱１１３を囲むように、伸縮可能な金属ベローズ１１８が設けられている。金属ベローズ１１８の上端は、載置台１１２の下面に接合される。金属ベローズ１１８の下端は、処理容器１０１の底部１０２の上面に接合されており、処理容器１０１内の気密性を維持しつつ載置機構１１１の昇降移動を許容する。
底部１０２には、上方に向けて例えば３本（２本のみ図示）の支持ピン１１９が垂直に設けられている。また、支持ピン１１９に対応させて載置台１１２にピン挿通孔１２０が形成されている。載置台１１２を降下させた際に、ピン挿通孔１２０を貫通した支持ピン１１９の上端部で基板Ｗを受けて、その基板Ｗを外部より侵入する搬送アーム（図示せず）との間で移載することが可能となっている。処理容器１０１の下部側壁には、搬送アームを侵入させるために搬出入口１２１が設けられ、この搬出入口１２１には、開閉可能になされたゲートバルブＧが設けられている。
静電チャック１１６の電極１１６ｂには、給電ライン１２２を介してチャック用電源１２３が接続されている。チャック用電源１２３から電極１１６ｂに直流電圧を印加することにより、基板Ｗが静電力により吸着保持される。また、給電ライン１２２には、バイアス用高周波電源１２４が接続されており、給電ライン１２２を介して静電チャック１１６の電極１１６ｂに対してバイアス用の高周波電力を供給し、基板Ｗにバイアス電力が印加される。この高周波電力の周波数は、４００ｋＨｚ～６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器１０１の天井部には、誘電体からなる透過板１３１がシール部材１３２を介して気密に設けられている。そして、この透過板１３１の上部に、処理容器１０１内の処理空間Ｓにプラズマ励起用ガスをプラズマ化してプラズマを発生するためのプラズマ発生源１３３が設けられる。
プラズマ発生源１３３は、透過板１３１に対応して設けられた誘導コイル１３４を有している。誘導コイル１３４には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源１３５が接続されて、透過板１３１を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
透過板１３１の直下には、導入された高周波電力を拡散させる金属製のバッフルプレート１３６が設けられる。このバッフルプレート１３６の下方には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜した環状（截頭円錐殻状）をなすＣｕまたはＣｕ合金からなるターゲット１３７が設けられており、このターゲット１３７にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源１３８が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット１３７の外周側には、磁石１３９が設けられている。ターゲット１３７はプラズマ中のＡｒイオンによりスパッタされ、スパッタ粒子が放出されるとともに、これらの多くはプラズマ中を通過する際にイオン化される。
またこのターゲット１３７の下部には、処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材１４０が設けられている。この保護カバー部材１４０は接地されている。保護カバー部材１４０の内側の端部は、載置台１１２の外周側を囲むようにして設けられている。
このように構成される成膜装置においては、基板Ｗを処理容器１０１内へ搬入し、この基板Ｗの成膜処理を行う面（後述する基板の裏面）が処理空間Ｓに向かうように載置台１１２上に載置して静電チャック１１６により吸着し、制御部６の制御下で以下の動作が行われる。このとき、載置台１１２は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット１１４への冷媒の供給および抵抗ヒーター１１５への給電を制御することにより温度制御される。
まず、真空ポンプ１０６を動作させることにより所定の真空状態にされた処理容器１０１内に、ガス制御部１１０を操作して所定流量でＡｒガスを流しつつスロットルバルブ１０５を制御して処理容器１０１内を所定の真空度に維持する。その後、直流電源１３８から直流電力をターゲット１３７に印加し、さらにプラズマ発生源１３３の高周波電源１３５から誘導コイル１３４に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源１２４から静電チャック１１６の電極１１６ｂに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器１０１内においては、誘導コイル１３４に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット１３７に印加された直流電圧に引き寄せられてターゲット１３７に衝突し、このターゲット１３７がスパッタされて粒子が放出される。この際、ターゲット１３７に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット１３７からの粒子はプラズマ中を通る際に多くはイオン化され、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。このとき、この処理容器１０１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源１３５から供給される高周波電力により制御される。
イオンは、バイアス用高周波電源１２４から静電チャック１１６の電極１１６ｂに印加されたバイアス用の高周波電力により基板Ｗ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもって基板Ｗ側に加速するように引き付けられて基板Ｗに堆積する。これにより、スパッタ粒子の成膜処理が行われる。
次に、処理室ＰＭの一例として、酸化処理装置２００について説明する。図３は、酸化処理装置の断面図の一例である。
図３は酸化処理装置の一例を示す断面図である。この酸化処理装置は、例えばアルミニウム等により筒体に形成された処理容器２０１を有している。処理容器２０１の内部には、基板Ｗを載置する例えばＡｌＮ等のセラミックスからなる載置台２０２が配置されており、この載置台２０２内にはヒーター２０３が設けられている。このヒーター２０３はヒーター電源（図示せず）から給電されることにより発熱する。載置台２０２には、基板搬送用の３本の基板支持ピン（図示せず）が載置台２０２の表面に対して突没可能に設けられている。
処理容器２０１の底部には、排気口２１１が設けられており、この排気口２１１には排気管２１２が接続されている。排気管２１２には圧力調整を行うスロットルバルブ２１３および真空ポンプ２１４が接続されており、処理容器２０１内が真空引き可能となっている。一方、処理容器２０１の側壁には、基板搬出入口２２１が形成されており、基板搬出入口２２１はゲートバルブＧにより開閉可能となっている。そして、ゲートバルブＧを開放した状態で基板Ｗの搬入出が行われる。
処理容器２０１の天壁中央には、ガス導入口２３１が形成されている。ガス導入口２３１にはガス供給配管２３２が接続されており、ガス供給配管２３２には酸化処理に用いられる処理ガスを供給するためのガス供給源２３３が接続されている。また、ガス供給配管２３２には、ガス流量制御器、バルブ等よりなるガス制御部２３４が介装されている。
このように構成される酸化処理装置においては、ゲートバルブＧを開けて、基板Ｗの酸化処理を行う面（後述する基板の裏面）が処理空間Ｓに向かうように載置台２０２上に載置した後、ゲートバルブＧを閉じ、処理容器２０１内を真空ポンプ２１４により排気してスロットルバルブ２１３によって処理容器２０１内を所定の圧力に調整するとともに、ヒーター２０３により載置台２０２上の基板Ｗを所定温度に加熱する。そして、ガス供給源２３３からガス供給配管２３２およびガス導入口２３１を介して処理容器２０１内に処理ガスを供給し、後述する金属膜を酸化する処理を施す。
次に、基板処理装置１０による基板Ｗに応力を印加する処理の一例について、図４及び図５を用いて説明する。図４は、第１実施形態の基板処理装置１０の動作を示すフローチャートの一例である。図５は、第１実施形態の基板処理装置１０で処理された半導体基板５１０の断面模式図の一例である。
ステップＳ１０１において、半導体基板５００（基板Ｗ）を準備する。ここで、ＦＯＵＰ５には、半導体基板５００が収容されている。
ここで、半導体基板５００の一方の面には、金属配線が形成されている。以下の説明において、金属配線が形成されている面を半導体基板５００の表面と称し、金属配線が形成されている面とは反対の面を半導体基板５００の裏面と称するものとする。金属配線は、例えば、銅（Ｃｕ）、ルテニウム（Ｒｕ）、コバルト（Ｃｏ）等の金属材料で形成される。
ステップＳ１０２において、半導体基板５００の裏面に金属膜５１１を形成する。ここで、基板処理装置１０の処理室ＰＭ１は、成膜装置１００（図２参照）である。制御部６は、基板搬送機構７，９を制御して、半導体基板５００を処理室ＰＭ１に搬送する。制御部６は、処理室ＰＭ１（成膜装置１００）を制御して、半導体基板５００の裏面に金属膜５１１を形成する。
ここで、金属膜５１１として、金属膜５１１が酸化した際に体積が膨張する金属材料の膜が成膜される。酸化した際に堆積が膨張する金属材料として、例えば、バナジウム（Ｖ）、タングステン（Ｗ）を用いることができる。
ステップＳ１０３において、半導体基板５００の裏面に酸化物膜（保護膜）５１２を形成する。ここで、基板処理装置１０の処理室ＰＭ２は、成膜装置１００（図２参照）である。制御部６は、基板搬送機構７を制御して、半導体基板５００を処理室ＰＭ２に搬送する。制御部６は、処理室ＰＭ２（成膜装置１００）を制御して、半導体基板５００の裏面に成膜された金属膜５１１の表面を覆う酸化物膜５１２を形成する。
ここで、酸化物膜５１２は、金属膜５１１を覆う保護膜として機能する。また、酸化物膜５１２は、酸素（Ｏ）を透過可能とする。酸化物膜５１２は、例えば、ジルコニア（ＺｒＯ ２ ）、ハフニア（ＨｆＯ２）もしくはその複合化合物で形成される。
ステップＳ１０４において、金属膜５１１を酸化処理する。ここで、基板処理装置１０の処理室ＰＭ３は、酸化処理装置２００（図３参照）である。制御部６は、基板搬送機構７を制御して、半導体基板５００を処理室ＰＭ３に搬送する。制御部６は、処理室ＰＭ３（酸化処理装置２００）を制御して、金属膜５１１を酸化処理する。
その後、制御部６は、基板搬送機構７，９を制御して、処理済の半導体基板５１０をＦＯＵＰ５に収容する。
図５に示すように、半導体基板５００の裏面に形成された金属膜５１１が酸化して体積が膨張する、換言すれば、外向きの応力を生じる。（白抜き矢印参照）。これにより、半導体基板５００には、圧縮応力（Copmressive）を印加することができる（白抜き矢印参照）。
例えば、凸になるように半導体基板５００が反っていた場合、半導体基板５００に圧縮応力を印加することにより、半導体基板５００の反りを低減することができる。
また、半導体基板５００には、金属配線が形成されている。金属配線の微細化が進むことにより、金属中の電子の平均自由行程よりも線幅が細くなり、配線抵抗は増加する。また、配線間のピッチが狭くなるため、金属原子のマイグレーションを抑制することが求められている。
図６Ａは、Ｒｕの状態密度を示すグラフの一例である。図６Ｂは、Ｃｏの状態密度を示すグラフの一例である。縦軸は状態密度（ＤＯＳ）を示し、横軸はフェルミレベルを０としたエネルギー（Ｅ－Ｅｆ）を示す。破線は応力を印加していない場合の状態密度を示し、一点鎖線は単軸方向に１０ＧＰａで加圧した場合の状態密度を示し、実線は、１０ＧＰａで等方加圧した状態の状態密度を示す。
ここで、電導度σは、以下の式で表される。なお、ｅは素電化、μは移動度、ｎはキャリア密度、ρは抵抗率を示す。
σ＝ｅμｎ＝１／ρ
図６Ａに示すように、Ｒｕは、フェルミレベル（Ｅ－Ｅｆ＝０）において、単軸方向に加圧（一点鎖線）及び等方加圧（実線）することにより、応力を印加していない場合と比較して、状態密度が上昇する。換言すれば、電気電導に寄与する電子のキャリア密度ｎが増大する。これにより、電導度σを増大させることができる。
図６Ｂに示すように、Ｃｏは、フェルミレベル（Ｅ－Ｅｆ＝０）において、等方加圧（実線）することにより、応力を印加していない場合と比較して、状態密度が上昇する。換言すれば、電気電導に寄与する電子のキャリア密度ｎが増大する。これにより、電導度σを増大させることができる。
このように、半導体基板５００に圧縮応力を印加することにより、半導体基板５００に形成された金属配線の抵抗を低減することができる。
また、半導体基板５００に圧縮応力を印加することで、金属配線の金属結晶内には、抗力として内部応力が発生する。この抗力により、金属原子の移動が抑制される。したがって、金属原子のマイグレーションを抑制することできる。
次に、基板処理装置１０による基板Ｗに応力を印加する処理の他の一例について、図７及び図８を用いて説明する。図７は、第２実施形態の基板処理装置１０の動作を示すフローチャートの一例である。図８は、第２実施形態の基板処理装置１０で処理された半導体基板５２０の断面模式図の一例である。
ステップＳ２０１において、半導体基板５００（基板Ｗ）を準備する。ここで、ＦＯＵＰ５には、半導体基板５００が収容されている。
ここで、半導体基板５００の一方の面には、金属配線が形成されている。以下の説明において、金属配線が形成されている面を半導体基板５００の表面と称し、金属配線が形成されている面とは反対の面を半導体基板５００の裏面と称するものとする。
ステップＳ２０２において、半導体基板５００の裏面に第１金属膜５２１を形成する。ここで、基板処理装置１０の処理室ＰＭ４は、成膜装置１００（図２参照）である。制御部６は、基板搬送機構７，９を制御して、半導体基板５００を処理室ＰＭ４に搬送する。制御部６は、処理室ＰＭ４（成膜装置１００）を制御して、半導体基板５００の裏面に第１金属膜５２１を形成する。
ここで、第１金属膜５２１として、第１金属膜５２１が酸化した際に体積が収縮する金属材料の膜が成膜される。酸化した際に堆積が収縮する金属材料として、例えば、マグネシウム（Ｍｇ）、ストロンチウム（Ｓｒ）を用いることができる。
ステップＳ２０３において、半導体基板５００の裏面に第１酸化物膜（保護膜）５２２を形成する。ここで、基板処理装置１０の処理室ＰＭ２は、成膜装置１００（図２参照）である。制御部６は、基板搬送機構７を制御して、半導体基板５００を処理室ＰＭ２に搬送する。制御部６は、処理室ＰＭ２（成膜装置１００）を制御して、半導体基板５００の裏面に成膜された第１金属膜５２１の表面を覆う第１酸化物膜５２２を形成する。
ここで、第１酸化物膜５２２は、第１金属膜５２１を覆う保護膜として機能する。また、第１酸化物膜５２２は、酸素を透過可能とする。第１酸化物膜５２２は、例えば、ジルコニア（ＺｒＯ ２ ）、ハフニア（ＨｆＯ２）もしくはその複合化合物で形成される。
ステップＳ２０４において、半導体基板５００の裏面に第２金属膜５２３を形成する。ここで、基板処理装置１０の処理室ＰＭ１は、成膜装置１００（図２参照）である。制御部６は、基板搬送機構７を制御して、半導体基板５００を処理室ＰＭ１に搬送する。制御部６は、処理室ＰＭ１（成膜装置１００）を制御して、半導体基板５００の裏面に第２金属膜５２３を形成する。
ここで、第２金属膜５２３として、第２金属膜５２３が酸化した際に体積が膨張する金属材料の膜が成膜される。酸化した際に堆積が膨張する金属材料として、例えば、バナジウム（Ｖ）、タングステン（Ｗ）を用いることができる。
ステップＳ２０５において、半導体基板５００の裏面に第２酸化物膜（保護膜）５２４を形成する。ここで、基板処理装置１０の処理室ＰＭ２は、成膜装置１００（図２参照）である。制御部６は、基板搬送機構７を制御して、半導体基板５００を処理室ＰＭ２に搬送する。制御部６は、処理室ＰＭ２（成膜装置１００）を制御して、半導体基板５００の裏面に成膜された第２金属膜５２３の表面を覆う第２酸化物膜５２４を形成する。
ここで、第２酸化物膜５２４は、第２金属膜５２３を覆う保護膜として機能する。また、第２酸化物膜５２４は、酸素を透過可能とする。第２酸化物膜５２４は、例えば、ジルコニア（ＺｒＯ ２ ）、ハフニア（ＨｆＯ２）もしくはその複合化合物で形成される。
ステップＳ２０６において、第１金属膜５２１及び第２金属膜５２３を酸化処理する。ここで、基板処理装置１０の処理室ＰＭ３は、酸化処理装置２００（図３参照）である。制御部６は、基板搬送機構７を制御して、半導体基板５００を処理室ＰＭ３に搬送する。制御部６は、処理室ＰＭ３（酸化処理装置２００）を制御して、第１金属膜５２１及び第２金属膜５２３を酸化処理する。
その後、制御部６は、基板搬送機構７，９を制御して、処理済の半導体基板５１０をＦＯＵＰ５に収容する。
図８に示すように、半導体基板５００の裏面に形成された第１金属膜５２１が酸化して体積が収縮する、換言すれば、内向きの応力を生じる（白抜き矢印参照）。また、第２金属膜５２３が酸化して体積が膨張する、換言すれば、外向きの応力を生じる（白抜き矢印参照）。これにより、半導体基板５００に印加する圧縮応力（Copmressive）を増大させることができる（白抜き矢印参照）。
例えば、凸になるように半導体基板５００が反っていた場合、半導体基板５００に圧縮応力を印加することにより、半導体基板５００の反りを低減することができる。
また、半導体基板５００に圧縮応力を印加することにより、半導体基板５００に形成された金属配線の抵抗を低減することができる。また、半導体基板５００に圧縮応力を印加することで、金属配線の金属結晶内には、抗力として内部応力が発生する。この抗力により、金属原子の移動が抑制される。したがって、金属原子のマイグレーションを抑制することできる。
次に、基板処理装置１０による基板Ｗに応力を印加する処理の他の一例について、図９及び図１０を用いて説明する。
図９は、第３実施形態の基板処理装置１０で処理された半導体基板５３０の断面模式図の一例である。
処理された半導体基板５３０は、半導体基板５００と、金属膜５３１と、酸化物膜５３２と、を有する。ここで、金属膜５３１として、金属膜５３１が酸化した際に体積が収縮する金属材料の膜が成膜される。その他は、図４に示すフローと同様であり、重複する説明を省略する。
図９に示すように、半導体基板５００の裏面に形成された金属膜５１１が酸化して体積が収縮する、換言すれば、内向きの応力を生じる。（白抜き矢印参照）。これにより、半導体基板５００には、引っ張り応力（Tensile）を印加することができる（白抜き矢印参照）。
例えば、凹になるように半導体基板５００が反っていた場合、半導体基板５００に引っ張り応力を印加することにより、半導体基板５００の反りを低減することができる。
図１０は、第４実施形態の基板処理装置１０で処理された半導体基板５４０の断面模式図の一例である。
処理された半導体基板５４０は、半導体基板５００と、第１金属膜５４１と、第１酸化物膜５４２と、第２金属膜５４３と、第２酸化物膜５４４と、を有する。ここで、第１金属膜５４１として、第１金属膜５４１が酸化した際に体積が膨張する金属材料の膜が成膜される。第２金属膜５４３として、第２金属膜５４３が酸化した際に体積が収縮する金属材料の膜が成膜される。その他は、図７に示すフローと同様であり、重複する説明を省略する。
図１０に示すように、半導体基板５００の裏面に形成された第１金属膜５４１が酸化して体積が膨張する、換言すれば、外向きの応力を生じる（白抜き矢印参照）。また、第２金属膜５４３が酸化して体積が収縮する、換言すれば、内向きの応力を生じる（白抜き矢印参照）。これにより、半導体基板５００に印加する引っ張り応力（Tensile）を増大させることができる（白抜き矢印参照）。
例えば、凹になるように半導体基板５００が反っていた場合、半導体基板５００に引っ張り応力を印加することにより、半導体基板５００の反りを低減することができる。
以上、一実施形態に係る基板処理装置１０について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。
酸化処理を行う酸化処理装置２００（処理室ＰＭ３）は、図３に示す酸化処理装置２００を例に説明したが、これに限られるものではない。酸化処理装置は、酸素プラズマ、活性酸素、熱酸化のいずれかを用いて、金属膜を酸化する装置であってもよい。
また、基板処理装置１０は、金属膜を酸化する酸化処理装置に加え、金属膜を還元する還元処理装置（図示せず）を備えていてもよい。還元処理装置は、水素プラズマ、活性水素、加熱した水素のいずれかを用いて、金属膜を還元する装置であってもよい。これにより、金属膜の酸化状態を調整することができる。即ち、金属膜の酸化状態を調整することで、半導体基板５００に印加する応力を調整することができる。なお、酸化処理装置と還元処理装置は、異なる装置であってもよく、１つの酸化還元処理装置としてもよい。
また、酸化処理装置（還元処理装置、酸化還元処理装置）は、金属膜に分光した光を照射する分光器（図示せず）と、金属膜からの反射光を検出する検出器（図示せず）と、前記検出器で検出した反射光の光吸収スペクトルに基づいて、前記金属膜が前記基板に印加する応力の応力分布を推定する応力推定部（図示せず）と、を備えていてもよい。ここで、金属膜として、例えばタングステン（Ｗ）またはバナジウム（Ｖ）を用いた場合、その酸化物であるＷＯ３、Ｗ２Ｏ５は、エレクトロクロミック特性を有し、酸化・還元状態により光の吸収が変化する。このため、エレクトロクロミック特性を利用して、検出器で検出した反射光の吸収スペクトルから金属膜の酸化・還元状態を基板Ｗの全面でモニタすることにより、面内の応力分布の指標として用いることができる。
尚、本願は、２０２１年１月２０日に出願した日本国特許出願２０２１－７４０５号に基づく優先権を主張するものであり、これらの日本国特許出願の全内容を本願に参照により援用する。
５００ 半導体基板
５１０，５２０，５３０，５４０ 半導体基板
５１１ 金属膜
５１２ 酸化物膜
５２１ 第１金属膜
５２２ 第１酸化物膜
５２３ 第２金属膜
５２４ 第２酸化物膜
５３１ 金属膜
５３２ 酸化物膜
５４１ 第１金属膜
５４２ 第１酸化物膜
５４３ 第２金属膜
５４４ 第２酸化物膜

Claims (13)

  1. 基板の裏面に、酸化した際に膨張が変化する金属材料で形成される金属膜を成膜する工程と、
    前記金属膜の表面に、酸素を透過可能とする酸化物膜を成膜する工程と、
    前記基板に酸素を供給する工程と、
    前記酸化物膜を透過した酸素で前記金属膜を酸化させることで前記金属膜の体積を膨張させ、前記基板に圧縮応力を印加する工程と、を有する、
    基板処理方法。
  2. 基板の裏面に、酸化した際に体積が収縮する金属材料で形成される金属膜を成膜する工程と、
    前記金属膜の表面に、酸素を透過可能とする酸化物膜を成膜する工程と、
    前記基板に酸素を供給する工程と、
    前記酸化物膜を透過した酸素で前記金属膜を酸化させることで前記金属膜の体積を収縮させ、前記基板に引張応力を印加する工程と、を有する、
    基板処理方法。
  3. 基板の裏面に、酸化した際に体積が収縮する金属材料で形成される第１金属膜を成膜する工程と、
    前記第１金属膜の表面に、酸素を透過可能とする第１酸化物膜を成膜する工程と、
    前記第１酸化物膜の表面に、酸化した際に体積が膨張する金属材料で形成される第２金属膜を成膜する工程と、
    前記第２金属膜の表面に、酸素を透過可能とする第２酸化物膜を成膜する工程と、
    前記基板に酸素を供給する工程と、
    前記第１酸化物膜及び前記第２酸化物膜を透過した酸素で前記第１金属膜及び前記第２金属膜を酸化させることで前記第１金属膜の体積を収縮させるとともに前記第２金属膜の体積を膨張させ、前記基板に圧縮応力を印加する工程と、を有する、
    基板処理方法。
  4. 基板の裏面に、酸化した際に体積が膨張する金属材料で形成される第１金属膜を成膜する工程と、
    前記第１金属膜の表面に、酸素を透過可能とする第１酸化物膜を成膜する工程と、
    前記第１酸化物膜の表面に、酸化した際に体積が収縮する金属材料で形成される第２金属膜を成膜する工程と、
    前記第２金属膜の表面に、酸素を透過可能とする第２酸化物膜を成膜する工程と、
    前記基板に酸素を供給する工程と、
    前記第１酸化物膜及び前記第２酸化物膜を透過した酸素で前記第１金属膜及び前記第２金属膜を酸化させることで前記第１金属膜の体積を膨張させるとともに前記第２金属膜の体積を収縮させ、前記基板に引張応力を印加する工程と、を有する、
    基板処理方法。
  5. 前記酸化した際に体積が膨張する金属材料で形成される前記金属膜は、タングステンまたはバナジウムであり、
    前記酸化物膜は、ジルコニア、ハフニアもしくはその複合化合物である、
    請求項１に記載の基板処理方法。
  6. 前記酸化した際に体積が収縮する金属材料で形成される前記金属膜は、マグネシウムまたはストロンチウムであり、
    前記酸化物膜は、ジルコニア、ハフニアもしくはその複合化合物である、
    請求項２に記載の基板処理方法。
  7. 前記第１金属膜は、マグネシウムまたはストロンチウムであり、
    前記第２金属膜は、タングステンまたはバナジウムであり、
    前記第１酸化物膜及び前記第２酸化物膜は、ジルコニア、ハフニアもしくはその複合化合物である、
    請求項３に記載の基板処理方法。
  8. 前記第１金属膜は、タングステンまたはバナジウムであり、
    前記第２金属膜は、マグネシウムまたはストロンチウムであり、
    前記第１酸化物膜及び前記第２酸化物膜は、ジルコニア、ハフニアもしくはその複合化合物である、
    請求項４に記載の基板処理方法。
  9. 前記基板は、表面に金属配線を有する、
    請求項１または請求項３に記載の基板処理方法。
  10. 酸化した際に体積が膨張又は収縮する金属材料で形成される金属膜を有する基板に酸素を供給し、前記金属膜を酸化する酸化処理装置と、
    前記金属膜に分光した光を照射する分光器と、
    前記金属膜からの反射光を検出する検出器と、
    前記検出器で検出した反射光の光吸収スペクトルに基づいて、前記金属膜が前記基板に印加する応力の応力分布を推定する応力推定部と、を備える、
    基板処理装置。
  11. 前記酸化処理装置は、酸素プラズマ、活性酸素、熱酸化のいずれかを用いて、前記金属膜を酸化する、
    請求項１０に記載の基板処理装置。
  12. 半導体基板の裏面の金属酸化物膜を還元するための還元装置を更に備える、
    請求項１０または請求項１１に記載の基板処理装置。
  13. 前記還元装置は、水素プラズマ、活性水素、加熱した水素のいずれかを用いて、前記金属膜を還元する、
    請求項１２に記載の基板処理装置。
JP2022576630A 2021-01-20 2022-01-13 基板処理方法及び基板処理装置 Active JP7768652B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021007405 2021-01-20
JP2021007405 2021-01-20
PCT/JP2022/000913 WO2022158365A1 (ja) 2021-01-20 2022-01-13 基板処理方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JPWO2022158365A1 JPWO2022158365A1 (ja) 2022-07-28
JP7768652B2 true JP7768652B2 (ja) 2025-11-12

Family

ID=82548961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022576630A Active JP7768652B2 (ja) 2021-01-20 2022-01-13 基板処理方法及び基板処理装置

Country Status (4)

Country Link
US (1) US20240304439A1 (ja)
JP (1) JP7768652B2 (ja)
KR (1) KR102849886B1 (ja)
WO (1) WO2022158365A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184855A (ja) 2000-12-15 2002-06-28 Sanken Electric Co Ltd 半導体素子及びその製造方法
JP2011071202A (ja) 2009-09-24 2011-04-07 Seiko Epson Corp 半導体装置の製造方法
US20170162522A1 (en) 2015-07-01 2017-06-08 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
JP3248262B2 (ja) * 1992-09-25 2002-01-21 松下電器産業株式会社 半導体装置の製造方法
US5834374A (en) * 1994-09-30 1998-11-10 International Business Machines Corporation Method for controlling tensile and compressive stresses and mechanical problems in thin films on substrates
JPH0945680A (ja) 1995-07-28 1997-02-14 Nec Corp 半導体装置の製造方法
US6808952B1 (en) * 2002-09-05 2004-10-26 Sandia Corporation Process for fabricating a microelectromechanical structure
US10134689B1 (en) * 2013-02-28 2018-11-20 Maxim Integrated Products, Inc. Warpage compensation metal for wafer level packaging technology
JP2017179498A (ja) * 2016-03-30 2017-10-05 パナソニック液晶ディスプレイ株式会社 金属層構造及びその製造方法
JP6401834B1 (ja) * 2017-08-04 2018-10-10 浜松ホトニクス株式会社 透過型光電陰極及び電子管
JP7045954B2 (ja) * 2018-07-25 2022-04-01 東京エレクトロン株式会社 ハードマスク用膜を形成する方法および装置、ならびに半導体装置の製造方法
JP2020191427A (ja) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 ハードマスク、基板処理方法及び基板処理装置
KR102896843B1 (ko) * 2019-12-13 2025-12-04 삼성전자주식회사 하프늄 산화물을 포함하는 박막 구조체, 이를 포함하는 전자 소자 및 그 제조 방법
WO2022026769A1 (en) * 2020-07-29 2022-02-03 Massachusetts Institute Of Technology Compositions and methods for forming damage-resistant multilayered hydrogen permeation barriers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002184855A (ja) 2000-12-15 2002-06-28 Sanken Electric Co Ltd 半導体素子及びその製造方法
JP2011071202A (ja) 2009-09-24 2011-04-07 Seiko Epson Corp 半導体装置の製造方法
US20170162522A1 (en) 2015-07-01 2017-06-08 Ii-Vi Optoelectronic Devices, Inc. Stress relief in semiconductor wafers

Also Published As

Publication number Publication date
KR102849886B1 (ko) 2025-08-26
WO2022158365A1 (ja) 2022-07-28
KR20230125843A (ko) 2023-08-29
US20240304439A1 (en) 2024-09-12
JPWO2022158365A1 (ja) 2022-07-28

Similar Documents

Publication Publication Date Title
JP7611325B2 (ja) 超電導膜を有する多層デバイスの堆積のための方法及び装置
JPH11200035A (ja) スパッタ化学蒸着複合装置
JP2009062604A (ja) 真空処理システムおよび基板搬送方法
JP2009218477A (ja) ゲートバルブおよび半導体製造装置
CN113614275B (zh) 用于沉积金属氮化物的方法及装置
CN116635981A (zh) 基板处理方法和基板处理装置
JP4695297B2 (ja) 薄膜形成装置及びロードロックチャンバー
KR102653253B1 (ko) 기판 처리 방법 및 기판 처리 장치
US11640918B2 (en) Stage device, power supply mechanism, and processing apparatus
KR20210118157A (ko) 성막 장치 및 성막 방법
JP5825948B2 (ja) 基板処理装置及び半導体装置の製造方法
KR102849886B1 (ko) 기판 처리 방법 및 기판 처리 장치
WO2009096095A1 (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
KR101000934B1 (ko) 기판 처리 방법 및 기판 처리 장치
US7807581B2 (en) Plasma processing apparatus and plasma processing method
JP5193481B2 (ja) プラズマ処理方法及びプラズマ処理装置
TW200836232A (en) Plasma processing device and plasma processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20241015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20250708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20251028

R150 Certificate of patent or registration of utility model

Ref document number: 7768652

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150