JPH0945680A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0945680A JPH0945680A JP19357195A JP19357195A JPH0945680A JP H0945680 A JPH0945680 A JP H0945680A JP 19357195 A JP19357195 A JP 19357195A JP 19357195 A JP19357195 A JP 19357195A JP H0945680 A JPH0945680 A JP H0945680A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- refractory metal
- wafer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010408 film Substances 0.000 claims abstract description 128
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000010409 thin film Substances 0.000 claims abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 5
- 239000003870 refractory metal Substances 0.000 claims description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000206 photolithography Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 30
- 229910052721 tungsten Inorganic materials 0.000 abstract description 24
- 239000010937 tungsten Substances 0.000 abstract description 24
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052751 metal Inorganic materials 0.000 abstract description 21
- 239000002184 metal Substances 0.000 abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052710 silicon Inorganic materials 0.000 abstract description 15
- 239000010703 silicon Substances 0.000 abstract description 15
- 239000010410 layer Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 13
- 230000004888 barrier function Effects 0.000 description 12
- 238000012937 correction Methods 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012495 reaction gas Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910021426 porous silicon Inorganic materials 0.000 description 4
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000010485 coping Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 (修正有)
【課題】高融点金属配線の形成でタングステン膜等の高
融点金属膜の堆積後に生じるシリコン基板ウェハの反り
量を低減させ、微細配線の形成を容易にする。 【解決手段】高融点金属の微細配線方法が、半導体素子
を有する半導体基板1表面に形成された層間絶縁膜3上
に高融点金属薄膜5,6を成膜する工程と、高融点金属
薄膜を成膜した後、半導体基板の裏面全体に引っ張り応
力を有する絶縁膜7を堆積させる工程と、高融点金属薄
膜上のフォトレジストに配線パターン転写する投影露光
の工程とを含む。
融点金属膜の堆積後に生じるシリコン基板ウェハの反り
量を低減させ、微細配線の形成を容易にする。 【解決手段】高融点金属の微細配線方法が、半導体素子
を有する半導体基板1表面に形成された層間絶縁膜3上
に高融点金属薄膜5,6を成膜する工程と、高融点金属
薄膜を成膜した後、半導体基板の裏面全体に引っ張り応
力を有する絶縁膜7を堆積させる工程と、高融点金属薄
膜上のフォトレジストに配線パターン転写する投影露光
の工程とを含む。
Description
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に高融点金属を用いる微細な配線の形成方
法に関する。
法に関し、特に高融点金属を用いる微細な配線の形成方
法に関する。
【0002】
【従来の技術】半導体素子の微細化および高密度化は依
然として精力的に進められており、現在では0.15〜
0.25μmの寸法基準で設計されたメモリデバイスあ
るいはロジックデバイス等の超高集積の半導体デバイス
が開発試作されている。このような半導体デバイスの高
集積化と共に、半導体デバイスに対する低電圧化あるい
は低消費電力化および動作の高速化が強く要求されてき
ている。そして、半導体装置の微細配線の多層化の要求
がますます高まりつつある。
然として精力的に進められており、現在では0.15〜
0.25μmの寸法基準で設計されたメモリデバイスあ
るいはロジックデバイス等の超高集積の半導体デバイス
が開発試作されている。このような半導体デバイスの高
集積化と共に、半導体デバイスに対する低電圧化あるい
は低消費電力化および動作の高速化が強く要求されてき
ている。そして、半導体装置の微細配線の多層化の要求
がますます高まりつつある。
【0003】このような半導体デバイスの微細化と高速
化に対応できる効果的な具体的手段は、前述した微細配
線の多層化におけるゲート電極配線あるいは下層部の配
線材料として、抵抗値の低い高融点金属を有効に使用す
ることである。このような金属としてタングステン、タ
ングステンシリサイド等が最もよく知られている。
化に対応できる効果的な具体的手段は、前述した微細配
線の多層化におけるゲート電極配線あるいは下層部の配
線材料として、抵抗値の低い高融点金属を有効に使用す
ることである。このような金属としてタングステン、タ
ングステンシリサイド等が最もよく知られている。
【0004】このような高融点金属配線の従来の形成方
法について図6で説明する。図6は拡散層に電気接続す
る高融点金属配線の工程順の略断面図である。シリコン
基板21の表面部にはMOSトランジスタ等の半導体素
子の構成要部、例えば、素子分離領域、ゲート電極等が
形成される(図示せず)。そして、図6(a)に示すよ
うに、シリコン基板21の表面の所定の領域に拡散層2
2が形成され、全体を被覆するようにして層間絶縁膜2
3が形成される。次に、この層間絶縁膜23の所定の領
域で拡散層22に達するコンタクト孔24が形成され
る。
法について図6で説明する。図6は拡散層に電気接続す
る高融点金属配線の工程順の略断面図である。シリコン
基板21の表面部にはMOSトランジスタ等の半導体素
子の構成要部、例えば、素子分離領域、ゲート電極等が
形成される(図示せず)。そして、図6(a)に示すよ
うに、シリコン基板21の表面の所定の領域に拡散層2
2が形成され、全体を被覆するようにして層間絶縁膜2
3が形成される。次に、この層間絶縁膜23の所定の領
域で拡散層22に達するコンタクト孔24が形成され
る。
【0005】次に、バリアメタル25が層間絶縁膜23
を被覆し、コンタクト孔24部の拡散層22上に被着し
て形成される。そして、タングステン膜26が前述のバ
リアメタル25に積層して堆積される。ここで、タング
ステン膜は化学気相成長(CVD)法で形成される。こ
れは、半導体デバイスが微細化しコンタクト孔24の寸
法が縮小してくると、タングステン膜が通常のスパッタ
法ではこのようなコンタクト孔内に形成されなくなるた
めである。
を被覆し、コンタクト孔24部の拡散層22上に被着し
て形成される。そして、タングステン膜26が前述のバ
リアメタル25に積層して堆積される。ここで、タング
ステン膜は化学気相成長(CVD)法で形成される。こ
れは、半導体デバイスが微細化しコンタクト孔24の寸
法が縮小してくると、タングステン膜が通常のスパッタ
法ではこのようなコンタクト孔内に形成されなくなるた
めである。
【0006】しかし、このタングステン膜26は図6
(a)に示すように半導体デバイスの形成されるシリコ
ン基板表面が凹になるようにウェハを反らす。そして、
このタングステン膜には非常に高い引っ張り応力が発生
するようになる。
(a)に示すように半導体デバイスの形成されるシリコ
ン基板表面が凹になるようにウェハを反らす。そして、
このタングステン膜には非常に高い引っ張り応力が発生
するようになる。
【0007】次に、図6(b)に示すようにフォトリソ
グラフィ技術とドライエッチング技術とで、前述のバリ
アメタル25とタングステン膜26が微細加工される。
この加工によりバリアメタル配線パターン27とタング
ステン配線パターン28とで形成される高融点金属配線
29が形成される。
グラフィ技術とドライエッチング技術とで、前述のバリ
アメタル25とタングステン膜26が微細加工される。
この加工によりバリアメタル配線パターン27とタング
ステン配線パターン28とで形成される高融点金属配線
29が形成される。
【0008】
【発明が解決しようとする課題】上述したように従来の
高融点金属配線の形成では、タングステン等の高融点金
属膜の堆積後、半導体基板であるウェハが凹状に反る。
このようなウェハの反り量はタングステン膜等の高融点
金属膜の成膜の条件およびその膜厚に大きく依存する。
そして、このウェハの反りは先述したフォトリソグラフ
ィ工程における配線パターン転写のための縮小投影露光
で焦点ズレを生じさせ、配線のでき上がり寸法のウェハ
位置による大きなバラツキを引き起す。
高融点金属配線の形成では、タングステン等の高融点金
属膜の堆積後、半導体基板であるウェハが凹状に反る。
このようなウェハの反り量はタングステン膜等の高融点
金属膜の成膜の条件およびその膜厚に大きく依存する。
そして、このウェハの反りは先述したフォトリソグラフ
ィ工程における配線パターン転写のための縮小投影露光
で焦点ズレを生じさせ、配線のでき上がり寸法のウェハ
位置による大きなバラツキを引き起す。
【0009】更にこのウェハの反りが大きくなると、縮
小投影露光装置であるステッパのステージにウェハが真
空吸着されなくなり、ステッパによる露光が不可能にな
る。このことについて図7で説明する。図7はステッパ
のステージに前述した反りのあるウェハを真空吸着する
ときの断面図である。図7に示すように、ステージ30
には空洞31が形成されている。そして、真空ポンプに
より真空引き32がなされている。このようなステージ
の表面にウェハ33を搭載する場合、先述した凹状の反
り量が大きくなると、図7に示すようにウェハ33の裏
面で吸着されない領域ができる。そして、ウェハ33は
ステージ30に固定されなくなる。そして、投影露光で
のステージのステップ&リピートの際にウェハが位置ズ
レしたりステージから落下したりする。このためにステ
ッパによる露光ができなくなる。あるいは、このような
搬送トラブルのために、設備の稼働率が低下する。
小投影露光装置であるステッパのステージにウェハが真
空吸着されなくなり、ステッパによる露光が不可能にな
る。このことについて図7で説明する。図7はステッパ
のステージに前述した反りのあるウェハを真空吸着する
ときの断面図である。図7に示すように、ステージ30
には空洞31が形成されている。そして、真空ポンプに
より真空引き32がなされている。このようなステージ
の表面にウェハ33を搭載する場合、先述した凹状の反
り量が大きくなると、図7に示すようにウェハ33の裏
面で吸着されない領域ができる。そして、ウェハ33は
ステージ30に固定されなくなる。そして、投影露光で
のステージのステップ&リピートの際にウェハが位置ズ
レしたりステージから落下したりする。このためにステ
ッパによる露光ができなくなる。あるいは、このような
搬送トラブルのために、設備の稼働率が低下する。
【0010】本発明の目的は、このような高融点金属の
配線形成で生じる問題点を解決し、半導体装置に用いる
微細な多層配線の形成を容易にすることにある。
配線形成で生じる問題点を解決し、半導体装置に用いる
微細な多層配線の形成を容易にすることにある。
【0011】
【課題を解決するための手段】このために本発明の高融
点金属配線の製造方法は、半導体素子を有する半導体基
板表面に形成された層間絶縁膜上に高融点金属薄膜を成
膜する工程と、前記高融点金属薄膜を成膜した後、前記
半導体基板の裏面全体に引っ張り応力を有する絶縁膜を
堆積させる工程とを含む。
点金属配線の製造方法は、半導体素子を有する半導体基
板表面に形成された層間絶縁膜上に高融点金属薄膜を成
膜する工程と、前記高融点金属薄膜を成膜した後、前記
半導体基板の裏面全体に引っ張り応力を有する絶縁膜を
堆積させる工程とを含む。
【0012】あるいは、半導体素子を有する半導体基板
表面に形成された層間絶縁膜上に高融点金属膜を成膜す
る工程と、前記高融点金属膜を成膜した後、前記半導体
基板の裏面全体に引っ張り応力を有する多項質のシリコ
ン酸化膜を堆積させる工程と、前記シリコン酸化膜に被
着して耐湿性を有する絶縁膜を堆積させる工程とを含
む。
表面に形成された層間絶縁膜上に高融点金属膜を成膜す
る工程と、前記高融点金属膜を成膜した後、前記半導体
基板の裏面全体に引っ張り応力を有する多項質のシリコ
ン酸化膜を堆積させる工程と、前記シリコン酸化膜に被
着して耐湿性を有する絶縁膜を堆積させる工程とを含
む。
【0013】ここで、前記耐湿性を有する絶縁膜の堆積
温度が、前記多項質のシリコン酸化膜の堆積温度より低
くなるように設定される。
温度が、前記多項質のシリコン酸化膜の堆積温度より低
くなるように設定される。
【0014】更に本発明の製造方法は、前記半導体基板
の裏面全体に前記絶縁膜を堆積させた後、フォトリソグ
ラフィ工程において前記高融点金属薄膜上のフォトレジ
ストに配線パターン転写するための投影露光をする工程
とを含む。
の裏面全体に前記絶縁膜を堆積させた後、フォトリソグ
ラフィ工程において前記高融点金属薄膜上のフォトレジ
ストに配線パターン転写するための投影露光をする工程
とを含む。
【0015】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図1は本発明の工程概略図
を示す。図1に示すA工程で、高融点金属膜を半導体基
板の絶縁膜上にメタル成膜がなされる。そして、ウェハ
の反り量が計測される。次に、ウェハ表面部にメタル成
膜されたそのウェハの裏面に多孔性を有する絶縁膜が、
その反り量に応じた膜厚だけ堆積される。すなわち、図
1に示すB工程で、歪み矯正絶縁膜形成工程が施され
る。そして、このような工程を経てステッパを用いる縮
小投影露光工程のあるフォトリソグラフィ工程(C工
程)に移される。
て図面を参照して説明する。図1は本発明の工程概略図
を示す。図1に示すA工程で、高融点金属膜を半導体基
板の絶縁膜上にメタル成膜がなされる。そして、ウェハ
の反り量が計測される。次に、ウェハ表面部にメタル成
膜されたそのウェハの裏面に多孔性を有する絶縁膜が、
その反り量に応じた膜厚だけ堆積される。すなわち、図
1に示すB工程で、歪み矯正絶縁膜形成工程が施され
る。そして、このような工程を経てステッパを用いる縮
小投影露光工程のあるフォトリソグラフィ工程(C工
程)に移される。
【0016】以下、具体的にこれらの工程を説明する。
図2乃至図5は本発明において拡散層に電気接続する高
融点金属配線の工程順の略断面図である。P型導電型の
シリコン基板1の表面部には、従来の技術で説明したよ
うにMOSトランジスタ等の半導体素子の構成要部が形
成される(図示されず)。そして、図2に示すように、
導電型がN型の拡散層2がシリコン基板1の所定の領域
に形成される。このようにした後、常圧のCVD法でシ
リコン酸化膜が堆積される。ここで、このシリコン酸化
膜の膜厚は400nm程度に設定される。そして、この
シリコン酸化膜には800℃程度温度での熱処理が施さ
れる。この熱処理でシリコン酸化膜は緻密になり、層間
絶縁膜3が形成される。この層間絶縁膜3はウェハに対
してほとんど反りを生じさせない。
図2乃至図5は本発明において拡散層に電気接続する高
融点金属配線の工程順の略断面図である。P型導電型の
シリコン基板1の表面部には、従来の技術で説明したよ
うにMOSトランジスタ等の半導体素子の構成要部が形
成される(図示されず)。そして、図2に示すように、
導電型がN型の拡散層2がシリコン基板1の所定の領域
に形成される。このようにした後、常圧のCVD法でシ
リコン酸化膜が堆積される。ここで、このシリコン酸化
膜の膜厚は400nm程度に設定される。そして、この
シリコン酸化膜には800℃程度温度での熱処理が施さ
れる。この熱処理でシリコン酸化膜は緻密になり、層間
絶縁膜3が形成される。この層間絶縁膜3はウェハに対
してほとんど反りを生じさせない。
【0017】次に、前述の層間絶縁膜3の所定の領域が
ドライエッチングされる。そして、拡散層2の所定の領
域にコンタクト孔4が形成される。
ドライエッチングされる。そして、拡散層2の所定の領
域にコンタクト孔4が形成される。
【0018】このようにした後、図3に示すように高融
点金属配線用のメタル成膜が行われる。図3に示すよう
にバリアメタル5が層間絶縁膜3の表面およびコンタク
ト孔4の底部の拡散層2表面に被着される。ここで、こ
のバリアメタル5は膜厚が50nm程度の窒化チタン膜
で構成される。なお、拡散層2とバリアメタル5との接
触抵抗を低減するためには、コンタクト孔4の底部の拡
散層上にチタン薄膜をコリメーテッド・スパッタ法で形
成し、熱処理を加えてシリコンとチタン薄膜との熱反応
を起させ、この領域にチタンシリサイド層を形成すると
よい。
点金属配線用のメタル成膜が行われる。図3に示すよう
にバリアメタル5が層間絶縁膜3の表面およびコンタク
ト孔4の底部の拡散層2表面に被着される。ここで、こ
のバリアメタル5は膜厚が50nm程度の窒化チタン膜
で構成される。なお、拡散層2とバリアメタル5との接
触抵抗を低減するためには、コンタクト孔4の底部の拡
散層上にチタン薄膜をコリメーテッド・スパッタ法で形
成し、熱処理を加えてシリコンとチタン薄膜との熱反応
を起させ、この領域にチタンシリサイド層を形成すると
よい。
【0019】次に、膜厚300nm程度のタングステン
膜6がCVD法で堆積される。この場合の反応ガスはW
F6 とH2 であり成膜温度は450℃に設定される。こ
こで、タングステン膜がコンタクト孔4内に高いステッ
プカバレッジで堆積されるように成膜条件が設定され
る。半導体デバイスが高密度化しコンタクト孔が微細に
なるとコンタクト孔の深さ寸法と横寸法の比すなわちア
スペト比が増大するため、タングステン膜は高いステッ
プカバレッジで成膜されることが要求される。
膜6がCVD法で堆積される。この場合の反応ガスはW
F6 とH2 であり成膜温度は450℃に設定される。こ
こで、タングステン膜がコンタクト孔4内に高いステッ
プカバレッジで堆積されるように成膜条件が設定され
る。半導体デバイスが高密度化しコンタクト孔が微細に
なるとコンタクト孔の深さ寸法と横寸法の比すなわちア
スペト比が増大するため、タングステン膜は高いステッ
プカバレッジで成膜されることが要求される。
【0020】このような成膜条件の場合には、6インチ
径のウェハでのシリコン基板1の反り量、すなわち凹状
に反ったウェハの最大高低差は60μm以上に達する。
そして、タングステン膜6には、1×1010dyn/c
m2 程度の引っ張り応力が生じるようになる。
径のウェハでのシリコン基板1の反り量、すなわち凹状
に反ったウェハの最大高低差は60μm以上に達する。
そして、タングステン膜6には、1×1010dyn/c
m2 程度の引っ張り応力が生じるようになる。
【0021】次に、先述した歪み矯正絶縁膜形成が行わ
れる。シリコン基板1の表面部に拡散層2が形成され、
層間絶縁膜3に設けたコンタクト孔4を通して拡散層2
と接続するバリアメタル5とタングステン膜6が形成さ
れたウェハの裏面、すなわち図4に示すシリコン基板1
の裏面に歪み矯正絶縁膜7が形成される。この歪み矯正
絶縁膜7は、常圧CVD法で形成される多孔質性を有す
るシリコン酸化膜である。そして、このシリコン酸化膜
の膜厚は2μm程度である。ここで、この常圧CVDの
成膜温度は400℃程度に設定される。そして、反応ガ
スとしてはSiH4 とO2 が用いられる。このようにし
て形成される多孔質のシリコン酸化膜は、所定の膜厚に
形成された後成膜温度から室温に冷却される時に大きな
膜収縮を生じる。そして、このシリコン酸化膜には大き
な引っ張り応力が形成されるようになる。
れる。シリコン基板1の表面部に拡散層2が形成され、
層間絶縁膜3に設けたコンタクト孔4を通して拡散層2
と接続するバリアメタル5とタングステン膜6が形成さ
れたウェハの裏面、すなわち図4に示すシリコン基板1
の裏面に歪み矯正絶縁膜7が形成される。この歪み矯正
絶縁膜7は、常圧CVD法で形成される多孔質性を有す
るシリコン酸化膜である。そして、このシリコン酸化膜
の膜厚は2μm程度である。ここで、この常圧CVDの
成膜温度は400℃程度に設定される。そして、反応ガ
スとしてはSiH4 とO2 が用いられる。このようにし
て形成される多孔質のシリコン酸化膜は、所定の膜厚に
形成された後成膜温度から室温に冷却される時に大きな
膜収縮を生じる。そして、このシリコン酸化膜には大き
な引っ張り応力が形成されるようになる。
【0022】このような条件で歪み矯正絶縁膜7がウェ
ハ裏面に形成されると、先述した凹状の反りを有してい
たウェハは、その反り量が60μmから10μm程度に
低減し大幅に改善されるようになる。この場合には、歪
み矯正絶縁膜7には強い引っ張り応力が形成される。
ハ裏面に形成されると、先述した凹状の反りを有してい
たウェハは、その反り量が60μmから10μm程度に
低減し大幅に改善されるようになる。この場合には、歪
み矯正絶縁膜7には強い引っ張り応力が形成される。
【0023】しかし、この状態で大気中に放置される
と、歪み矯正絶縁膜7を構成する多孔質のシリコン酸化
膜は大気中の水分を吸湿し、反り量の低減効果が低下す
る。そこで、この水分吸湿の影響を無くするため、歪み
矯正絶縁膜7表面に保護絶縁膜8が被着される。ここ
で、この保護絶縁膜8は膜厚100nmのシリコン窒化
膜で構成される。このシリコン窒化膜は反応ガスとして
SiH4 とNH3 の混合ガスを用いたプラズマCVDで
形成される。そして、この成膜温度は歪み矯正絶縁膜7
の成膜温度より低くなるように設定される。すなわち、
今の場合には350℃程度に設定される。これは、保護
絶縁膜8の成膜工程で歪み矯正絶縁膜7が熱処理され緻
密化されて多孔質度が低下するのを防止するためであ
る。この歪み矯正絶縁膜7の多孔質度の低下は、先述し
たのと同様にウェハ反り量の低減効果を低下させる。な
お、このシリコン窒化膜はウェハの反り量を増加させる
ように働くのでその膜厚は薄くなるように設定される。
と、歪み矯正絶縁膜7を構成する多孔質のシリコン酸化
膜は大気中の水分を吸湿し、反り量の低減効果が低下す
る。そこで、この水分吸湿の影響を無くするため、歪み
矯正絶縁膜7表面に保護絶縁膜8が被着される。ここ
で、この保護絶縁膜8は膜厚100nmのシリコン窒化
膜で構成される。このシリコン窒化膜は反応ガスとして
SiH4 とNH3 の混合ガスを用いたプラズマCVDで
形成される。そして、この成膜温度は歪み矯正絶縁膜7
の成膜温度より低くなるように設定される。すなわち、
今の場合には350℃程度に設定される。これは、保護
絶縁膜8の成膜工程で歪み矯正絶縁膜7が熱処理され緻
密化されて多孔質度が低下するのを防止するためであ
る。この歪み矯正絶縁膜7の多孔質度の低下は、先述し
たのと同様にウェハ反り量の低減効果を低下させる。な
お、このシリコン窒化膜はウェハの反り量を増加させる
ように働くのでその膜厚は薄くなるように設定される。
【0024】先述した歪み矯正絶縁膜7は、プラズマC
VD法で形成してもよい。この場合には、反応ガスとし
てSiH4 とN2 Oの混合ガスが用いられる。ここで、
この成膜温度は350℃である。そして、引き続いて同
一の装置内の別チャンバーで先述したような条件でシリ
コン窒化膜が堆積され保護絶縁膜8が形成されるように
なる。この場合には、プラズマを発生させるRF電源の
発信周波数は13.56MHzと高周波にする必要があ
る。このような高周波にすることで、堆積するシリコン
酸化膜の多孔質度は高くなり膜収縮が生じ易くなり、反
り量の低減効果が高くなる。そして、必要とされる歪み
矯正絶縁膜7の膜厚が薄くなる。
VD法で形成してもよい。この場合には、反応ガスとし
てSiH4 とN2 Oの混合ガスが用いられる。ここで、
この成膜温度は350℃である。そして、引き続いて同
一の装置内の別チャンバーで先述したような条件でシリ
コン窒化膜が堆積され保護絶縁膜8が形成されるように
なる。この場合には、プラズマを発生させるRF電源の
発信周波数は13.56MHzと高周波にする必要があ
る。このような高周波にすることで、堆積するシリコン
酸化膜の多孔質度は高くなり膜収縮が生じ易くなり、反
り量の低減効果が高くなる。そして、必要とされる歪み
矯正絶縁膜7の膜厚が薄くなる。
【0025】次に、フォトリソグラフィ工程で図4に示
したタングステン膜6上のフォトレジスト(図示され
ず)に公知の方法で配線パターンが転写される。
したタングステン膜6上のフォトレジスト(図示され
ず)に公知の方法で配線パターンが転写される。
【0026】そして、図5に示すように、このフォトレ
ジストに転写された配線パターンをドライエッチングの
マスクにしてタングステン膜6とバリアメタル5が順次
エッチグされる。そして、バリアメタル配線パターン9
とタングステン配線パターン10が形成され、高融点金
属配線11が形成されるようになる。
ジストに転写された配線パターンをドライエッチングの
マスクにしてタングステン膜6とバリアメタル5が順次
エッチグされる。そして、バリアメタル配線パターン9
とタングステン配線パターン10が形成され、高融点金
属配線11が形成されるようになる。
【0027】そして、ウェハの反り量の低減のために用
いた歪み矯正絶縁膜7と保護絶縁膜8は公知の化学薬液
によるウェットエッチングあるいはドライエッチングで
除去される。
いた歪み矯正絶縁膜7と保護絶縁膜8は公知の化学薬液
によるウェットエッチングあるいはドライエッチングで
除去される。
【0028】このように本発明の方法によれば、配線材
料であるタングステン膜の成膜後シリコン基板の裏面に
ウェハの反り量を低減させるための絶縁膜が形成され
る。このため、このウェハの反り量は従来の場合の1/
5程度に低減されシリコン基板は平坦化される。そし
て、配線パターン転写のためのフォトリソグラフィ工程
で、微細な配線パターンの転写が容易に行われるような
り、微細な多層配線が形成できるようになる。
料であるタングステン膜の成膜後シリコン基板の裏面に
ウェハの反り量を低減させるための絶縁膜が形成され
る。このため、このウェハの反り量は従来の場合の1/
5程度に低減されシリコン基板は平坦化される。そし
て、配線パターン転写のためのフォトリソグラフィ工程
で、微細な配線パターンの転写が容易に行われるような
り、微細な多層配線が形成できるようになる。
【0029】以上の実施例では、保護絶縁膜8がシリコ
ン窒化膜で構成される場合について説明した。この保護
絶縁膜8がシリコンオキシナイトライド膜で形成される
場合も同様な効果のあることに言及しておく。このオキ
シナイトライド膜は、反応ガスをSiH4 、NH3 およ
びN2 Oの混合ガスとするプラズマCVDで堆積され
る。このオキシナイトライド膜は耐湿性に優れ、しかも
ほとんど応力を発生させない。このため、シリコン窒化
膜の場合よりも先述したウェハの反り量の低減が容易に
なる。
ン窒化膜で構成される場合について説明した。この保護
絶縁膜8がシリコンオキシナイトライド膜で形成される
場合も同様な効果のあることに言及しておく。このオキ
シナイトライド膜は、反応ガスをSiH4 、NH3 およ
びN2 Oの混合ガスとするプラズマCVDで堆積され
る。このオキシナイトライド膜は耐湿性に優れ、しかも
ほとんど応力を発生させない。このため、シリコン窒化
膜の場合よりも先述したウェハの反り量の低減が容易に
なる。
【0030】このような歪み矯正絶縁膜7は、多孔質の
シリコン酸化膜に限定するものではない。例えば、アル
ミナ膜等その内部に引っ張り応力が生じる絶縁膜であれ
ばよい。この場合、耐湿性のある絶縁膜であれば保護絶
縁膜8は不要になる。
シリコン酸化膜に限定するものではない。例えば、アル
ミナ膜等その内部に引っ張り応力が生じる絶縁膜であれ
ばよい。この場合、耐湿性のある絶縁膜であれば保護絶
縁膜8は不要になる。
【0031】なお、実施例ではタングステン配線に対す
る本発明の適用例について説明したが、その他の高融点
金属の配線あるいは高融点金属のシリサイド配線の形成
においても同様に適用できる。
る本発明の適用例について説明したが、その他の高融点
金属の配線あるいは高融点金属のシリサイド配線の形成
においても同様に適用できる。
【0032】
【発明の効果】以上に説明したように、本発明は高融点
金属配線の形成で、タングステン膜等の高融点金属膜の
堆積後にシリコン基板の裏面に歪み矯正絶縁膜を堆積さ
せ、ウェハの反り量を低減させる。
金属配線の形成で、タングステン膜等の高融点金属膜の
堆積後にシリコン基板の裏面に歪み矯正絶縁膜を堆積さ
せ、ウェハの反り量を低減させる。
【0033】このようにすることで、配線パターン転写
のフォトリソグラフィ工程において、ステッパによる縮
小投影露光での焦点ズレはなくなり、ウェハ位置による
配線寸法のバラツキは大幅に低減する。そして、高融点
金属を用いた微細な多層配線が容易に形成できるように
なる。
のフォトリソグラフィ工程において、ステッパによる縮
小投影露光での焦点ズレはなくなり、ウェハ位置による
配線寸法のバラツキは大幅に低減する。そして、高融点
金属を用いた微細な多層配線が容易に形成できるように
なる。
【0034】更に、縮小投影露光装置であるステッパの
ステージにウェハが容易に真空吸着されるため、フォト
リソグラフィ工程での作業時間が短縮されるようにな
る。更に、ウェハの搬送トラブルは低減し稼働率が大幅
に向上する。
ステージにウェハが容易に真空吸着されるため、フォト
リソグラフィ工程での作業時間が短縮されるようにな
る。更に、ウェハの搬送トラブルは低減し稼働率が大幅
に向上する。
【図1】本発明に従う実施例の概略工程図である。
【図2】本発明の製造方法を説明するための断面図であ
る。
る。
【図3】本発明の製造方法を説明するための断面図であ
る。
る。
【図4】本発明の製造方法を説明するための断面図であ
る。
る。
【図5】本発明の製造方法を説明するための断面図であ
る。
る。
【図6】従来の技術を説明するための工程順の略断面図
である。
である。
【図7】従来の技術を説明するためのステージ部の断面
図である。
図である。
1,21 シリコン基板 2,22 拡散層 3,23 層間絶縁膜 4,24 コンタクト孔 5,25 バリアメタル 6,26 タングステン膜 7 歪み矯正絶縁膜 8 保護絶縁膜 9,27 バリアメタル配線パターン 10,28 タングステン配線パターン 11,29 高融点金属配線 30 ステージ 31 空洞 32 真空引き 33 ウェハ
Claims (4)
- 【請求項1】 半導体素子を有する半導体基板表面に形
成された層間絶縁膜上に高融点金属薄膜を成膜する工程
と、前記高融点金属薄膜を成膜した後、前記半導体基板
の裏面全体に引っ張り応力を有する絶縁膜を堆積させる
工程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項2】 半導体素子を有する半導体基板表面に形
成された層間絶縁膜上に高融点金属膜を成膜する工程
と、前記高融点金属膜を成膜した後、前記半導体基板の
裏面全体に引っ張り応力を有する多項質のシリコン酸化
膜を堆積させる工程と、前記シリコン酸化膜に被着して
耐湿性を有する絶縁膜を堆積させる工程とを含むことを
特徴とする半導体装置の製造方法。 - 【請求項3】 前記耐湿性を有する絶縁膜の堆積温度
が、前記多項質のシリコン酸化膜の堆積温度より低いこ
とを特徴とする請求項2記載の半導体装置の製造方法。 - 【請求項4】 前記半導体基板の裏面全体に前記絶縁膜
を堆積させた後、フォトリソグラフィ工程において前記
高融点金属薄膜上のフォトレジストに配線パターン転写
するための投影露光をする工程とを含むことを特徴とす
る請求項1、請求項2または請求項3記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19357195A JPH0945680A (ja) | 1995-07-28 | 1995-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19357195A JPH0945680A (ja) | 1995-07-28 | 1995-07-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945680A true JPH0945680A (ja) | 1997-02-14 |
Family
ID=16310230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19357195A Pending JPH0945680A (ja) | 1995-07-28 | 1995-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945680A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6767782B2 (en) | 2001-05-11 | 2004-07-27 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
| JP2014216474A (ja) * | 2013-04-25 | 2014-11-17 | コバレントマテリアル株式会社 | 窒化物半導体基板 |
| KR20230125843A (ko) | 2021-01-20 | 2023-08-29 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 및 기판 처리 장치 |
-
1995
- 1995-07-28 JP JP19357195A patent/JPH0945680A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6767782B2 (en) | 2001-05-11 | 2004-07-27 | Renesas Technology Corp. | Manufacturing method of semiconductor device |
| JP2014216474A (ja) * | 2013-04-25 | 2014-11-17 | コバレントマテリアル株式会社 | 窒化物半導体基板 |
| KR20230125843A (ko) | 2021-01-20 | 2023-08-29 | 도쿄엘렉트론가부시키가이샤 | 기판 처리 방법 및 기판 처리 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2020507207A (ja) | 保護キャップ層を用いるプラチナ含有薄膜のエッチング | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| US20070093069A1 (en) | Purge process after dry etching | |
| JPH0945680A (ja) | 半導体装置の製造方法 | |
| JP3957856B2 (ja) | 半導体装置の製造方法 | |
| JPH06177085A (ja) | 配線形成方法 | |
| JPH02260639A (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPS6197825A (ja) | 半導体装置の製造方法 | |
| JPH0878414A (ja) | 半導体装置およびその製造方法 | |
| JPH08203892A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| KR100318686B1 (ko) | 반도체 장치의 다층 게이트 전극 및 그 제조 방법 | |
| JPH07183299A (ja) | 銅配線の形成方法 | |
| JP2004119754A (ja) | 配線、配線の製造方法、半導体装置及びその製造方法 | |
| JPH08195439A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| KR100645194B1 (ko) | Mim 캐패시터 형성 방법 | |
| KR20040009789A (ko) | 반도체 소자 및 그 제조 방법 | |
| US7601633B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2998719B2 (ja) | 半導体装置 | |
| JP2001168100A (ja) | 半導体装置の製造方法 | |
| JP2000232077A (ja) | 半導体製造装置 | |
| CN117976614A (zh) | 半导体器件的形成方法 | |
| JPH06151410A (ja) | 窒化チタン膜の形成方法 | |
| JPH10107029A (ja) | 半導体集積回路装置およびその製造方法ならびにそれに用いる製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990323 |