JPH01100617A - 同期化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は同期化装置に関し、特に独立に設計された２つ
の回路系の間での同期化装置に関する。

従来技術 従来、独立に設計された２つの回路系による回路構成に
おいては、クロックの分周などが片側の回路系に集約す
るように手が加えられているため、クロックの同期化が
問題とはならなかった。しかしながら、これらの回路系
が汎用の集積回路などであった場合にはクロックの同期
化に対して全く対応がとれなかった。

すなわち、これらの回路系が汎用の集積回路であった場
合には、この汎用の集積回路が特定の使用法を意図して
設計されたものでないにもかかわらず、この汎用の集積
回路が装置としては冗長な回路であっても、個々の回路
系にとっては必要であるためにこれらの回路系に内臓さ
れていた。

たとえば、２つの回路系において一方の回路系から供給
される共通基本クロックを２つの回路系夫々に設けられ
た各分周器により２分周したとすると、一方の回路系の
分周出力と他方の回路系の分周出力とが逆相となる可能
性がある。

このような従来の独立に設計された２つの回路系による
回路構成では、これらの回路系に汎用の集積回路が用い
られた場合にはこれらの回路系夫々からの分周出力が逆
相となる可能性があるので、一方の回路系が他方の回路
系からの分周出力をこれらの回路系の同期化に利用しよ
うとすると５０％の確率でうまくいかないという欠点が
ある。

また、これらの回路系夫々が集積回路である場合には、
これらの回路系の間の同期化がうまくいかないときでも
、外部から各回路系内に手を加えることができないとい
う欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、外部から手を加えることなく回路系間の
同期化を行うことができる同期化装置の提供を目的とす
る。

発明の構成 本発明による同期化装置は、第１および第２の回路系に
夫々対応して設けられた第１および第２の分周器により
共通の基本クロックを夫々分周して各分周出力を夫々対
応する第１および第２の回路系の動作クロックとするよ
うにした回路システムにおける同期化装置であって、前
記第１および第２の分周器の分周出力の位相ずれを検出
する検出手段と、この検出タイミングに応答して一方の
分周器の分周動作を一時停止せしめ他方の分周器の分周
出力のパルス発生タイミングに応答して前記一方の分周
器の分周動作を再開せしめる手段とを含むことを特徴と
する。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例を示すブロック図である。図
において、本発明の一実施例による回路構成は、回路系
１，２と、メモリ３と、Ｄタイプフリップフロップ（以
下単にＦＦとする）４〜６と、オアゲート７とからなさ
れている。これら両回路光１，２内には対応する２分周
器（図示せず）゛が夫々設けられ、共通の基本クロック
を分周してこれら分周クロックを各県の動作クロックと
するようになっている。また、回路系１，２は夫々信号
線ａ、ｂを介してメモリ３にアクセスを行っている。

この回路系１は信号線Ｃを介して回路系２と立下りエツ
ジトリガＦＦ４とに基本クロックを供給し、信号線ｅを
介して回路系１内で作成した基本クロックの２分周出力
を立上りエツジトリガのＦＦ５と立下りエツジトリガの
ＦＦ６とに供給している。

また、回路系２は信号線ｄを介して回路系２内で作成し
た基本クロックの２分周出力を回路系１と立下りエツジ
トリガのＦＦ４とに供給している。

この回路系２内で作成された２分周出力が高レベル出力
のときと低レベル出力のときとにより回路系１．２のメ
モリ３へのアクセス権を分けている。

ＦＦ４の出力信号は信号線ｉを介してＦＦ５に出力され
ている。ＦＦ５の出力信号は信号線ｑを介してＦＦ６と
オアゲート７に出力され、ＦＦ６の出力信号は信号線り
を介してオアゲート７に出力されている。

オアゲート７は信号線ｑ、ｈを介して入力されたＦＦ５
，６夫々の出力信号の論理和演算を行い、その演算結果
を信号線ｆを介して回路系２のリセット入力端子Ｒに出
力している。

第２図は本発明の一実施例の動作を示すタイムチャート
である。これら第１図と第２図とを用いて本発明の一実
施例の動作について説明する。

本発明の一実施例では、回路系１から信号線Ｃを介して
供給された基本クロックを回路系２内で２分周した２分
周出力により回路系１．２夫々のメモリ３へのアクセス
権を分けているので、回路系１．２の間でこの２分周出
力に対して何の調整も行わなければ、回路系１内で基本
クロックを２分周した２分周出力と回路系２内で２分周
した２分周出力とにおいて、１／２の確率で逆相状態が
存在することになる。したがって、回路系１内で２分周
した２分周出力と回路系２内で２分周した２分周出力と
が同相でなければ、回路系１と回路系２とにおいてメモ
リ３へのアクセスに競合が発生することとなる。

このメモリ３への回路系１，２からのアクセスが競合し
ないように、まず、ＦＦ４は基本クロックの立下りのタ
イミングで回路系２からの２分周出力を取込み、その取
込んだ値を出力信号として信号線ｉを介してＦＦ５に送
る。

ＦＦ５では回路系１からの２分周出力の立上りのタイミ
ングでＦＦ４の出力信号を取込み、その取込んだ値を出
力信号として信号線Ｑを介してＦＦ６とオアゲート７に
送る。

ＦＦ６では回路系１からの２分周出力の立下りのタイミ
ングでＦＦ５の出力信号を取込み、その取込んだ値を出
力信号として信号線りを介してオアゲート７に送る。

オアゲート７ではＦＦ５．６夫々からの出力信号の論理
和演算を行い、その演算結果を回路系２のリセット入力
端子Ｒに送る。

すなわち、回路系１，２夫々からの２分周出力が逆相で
あった場合、ＦＦ４は基本クロックの立下りのときに回
路系２からの２分周出力の「１」を取込むと、ＦＦ５は
回路系１からの２分周出力の立上りのときにＦＦ４から
の「１」を取込んでオアゲート７に送る。これによりオ
アゲート７は回路系２のリセット入力端子Ｒに１１」を
出力する。

また、ＦＦ６は回路系１からの２分周出力の立下りのと
きに、ＦＦ５からの「１」を取込んでオアゲート７に送
る。

オアゲート７はＦＦ５が「１」を出力してから、ＦＦ６
が「０」を出力するまで回路系２のリセット入力端子Ｒ
に「１」が出力され、これに応答して回路系２内の分周
器はリセットされて分周動作が停止される。回路系２で
はオアゲート７からのリセット入力に「０」が印加され
てから基本クロックの最初の立上りで２分周出力が回路
系１からの２分周出力と同期して出力されることとなる
。

すなわち、回路系１の２分周出力のパルス発生タイミン
グに応答して回路系２の分周器の分周動作を再開させる
のである。

このように、回路系１，２からの２分周出力が逆相であ
ることをＦＦ４〜６で検出してオアゲート７からの出力
信号により回路系２からの２分周出力を一時リセットし
、回路系１の分周出力のパルス発生タイミングにて回路
系２の分周動作を再開させるようにすることによって、
回路系１．２に外部から手を加えることなく回路系１，
２間の同期化を行うことができる。この方式はこれらの
回路系１．２が汎用の集積回路である場合には特に有効
である。

尚、本発明の一実施例では回路系１から基本クロックを
生成しているが、回路系２から基本クロックを生成して
も良い。また、回路系１，２からの２分周出力の同期に
ついて述べたが、他の分周出力においても適用できるこ
とは明白である。

発明の詳細 な説明したように本発明によれば、２つの回路系夫々か
らの基本クロックの分周出力が逆相であることを検出し
て一方の回路系の分周動作を一時停止させ、再度この回
路系の分周動作を開始させて同期をとるようにすること
によって、これらの回路系に外部から手を加えることな
く回路系間の同期化を行うことができるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例の動作を示すタイムチャートで
ある。 主要部分の符号の説明 １．２・・・・・・回路系 ４〜６・・・・・・Ｄタイプフリップフロップ７・・・
・・・オアゲート

Claims (1)

【特許請求の範囲】
1. 第１および第２の回路系に夫々対応して設けられた第１
   および第２の分周器により共通の基本クロックを夫々分
   周して各分周出力を夫々対応する第１および第２の回路
   系の動作クロックとするようにした回路システムにおけ
   る同期化装置であって、前記第１および第２の分周器の
   分周出力の位相ずれを検出する検出手段と、この検出タ
   イミングに応答して一方の分周器の分周動作を一時停止
   せしめ他方の分周器の分周出力のパルス発生タイミング
   に応答して前記一方の分周器の分周動作を再開せしめる
   手段とを含むことを特徴とする同期化装置。