JPH01100649A - 機番設定方式 - Google Patents

機番設定方式

Info

Publication number
JPH01100649A
JPH01100649A JP25853787A JP25853787A JPH01100649A JP H01100649 A JPH01100649 A JP H01100649A JP 25853787 A JP25853787 A JP 25853787A JP 25853787 A JP25853787 A JP 25853787A JP H01100649 A JPH01100649 A JP H01100649A
Authority
JP
Japan
Prior art keywords
machine number
equipment
slave
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25853787A
Other languages
English (en)
Inventor
Tomoko Uino
宇井野 智子
Mineko Takaishi
高石 峰子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP25853787A priority Critical patent/JPH01100649A/ja
Publication of JPH01100649A publication Critical patent/JPH01100649A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 複数の装置から構成されるシステムにおいて、各装置に
機番を付与する機番設定方式の改良に関し、 多くの工数を費やすこと無く、且つ人為的な誤りが発生
しない機番設定方式を実現することを目的とし、 複数の装置から構成されるシステムにおいて、各装置に
、入力端子に入力される数値に数値を加算して出力端子
から出力する加算回路をそれぞれ設け、各装置に設けら
れた加算回路の出力端子を、それぞれ次段の装置に設け
られた加算回路の入力端子に機番伝送用信号線を介して
接続し、最前段の装置に設けられた加算回路の入力端子
に、予め定められた初期数値を入力した場合に、各加算
回路の出力端子から出力される加算結果を、前記各加算
回路を具備する装置の機番として設定する様に構成する
〔産業上の利用分野〕
本発明は、複数の装置から構成されるシステムにおいて
、各装置に機番を付与する機番設定方式の改良に関する
複数の装置が共通バスにより接続されている如きシステ
ムにおいて、共通バスを経由して所要の装置に所要のデ
ータを配送する為に、各装置を識別する番号(以後機番
と称する)を付与し、共通バスを経由して配送されるデ
ータに、配送先装置に付与されている機番を付加する方
法が広く採用されている。
〔従来の技術〕
第3図は従来ある機番設定方式の一例を示す図である。
第3図において、−台の主装置1と、二台の従装置2(
各従装置2を区別する場合には、従装置2−1および2
−2と称する。以下同様)とが、共通バス3により接続
されている。
各従装置2には、端子11乃至18と機番設定回路20
1とが、機番を設定する為に設けられている。
機番設定回路201は、各従装W2に付与される機番N
(従装置2−1に付与する機番はN1、従装置2−2′
に付与する機番はN、と称する。以下同様)を、二指の
二進数により設定する。
各端子11.14および17は、機番設定回路201の
各桁の入力端子を構成し、また端子12.15および1
8は論理゛′0”を示す地電位にそれぞれ接続され、更
に端子13.16および19は論理“1”を示す(+)
電位にそれぞれ接続されている。
今、従装置2−1に機番N、−(001)((001)
は二進数を示す、以下同様〕を、従装置2−2に機番N
z−(010)をそれぞれ付与する場合に、従装置2−
1においては、端子11を端子13に、端子14を端子
15に、端子17を端子18にそれぞれ接続し、また従
装置2−2においては、端子11を端子12に、端子1
4を端子16に、端子17を端子18にそれぞれ接続す
る。
その結果、従装置2−1においては、機番設定回路20
1−1の各桁の入力端子11.14および17に、それ
ぞれ論理“′1”、論理“′0”および論理“0”が入
力され、機番設定回路201−1には機番N+ とじて
二進数(001)が設定される。
同様に従装置2−2においても、機番設定回路201−
2の各桁の入力端子11.14および17に、それぞれ
論理“0”、論理“1”および論理°“0”が入力され
、機番設定回路201−2には機番N2として二進数(
010)が設定される。
かかる状態で、主装置1から共通バス3を経由して各従
装置2にデータを転送する場合に、主装置1は共通バス
3内のアドレスバス3aに、転送先の従装置2に付与さ
れている機番Nを送出する。
=4− アドレスバス3aに送出された機番Nは、各従装置2内
のアドレスレジスタ203に蓄積される。
各従装W2においては、照合回路202がアドレスレジ
スタ203に蓄積された機番Nを、機番設定回路201
に設定されている機番Nと照合し、一致した従装置2が
共通バス3を経由して伝達されるデータを、自装置宛と
判定して受信する。
例えば主装置1が、従装W2−1宛にデータを転送する
為に、アドレスバス3aに機番N= (001)を送出
すると、従装置2−1内の照合回路202−1は機番設
定回路201−1に設定されている機番N、=(001
)と、アドレスレジスタ203−1に蓄積された機番N
=(001)との一致を検出し、共通バス3を経由して
伝達されるデータを受信するが、従装W2−2内の照合
回路202−2は機番設定回路201−2に設定されて
いる機番N、=(002)と、アドレスレジスタ203
−2に蓄積された機番N=(001)との不一致を検出
し、共通バス3を経由して伝達されるデータを受信しな
い。
端子11乃至19の接続は、従装置2−1および2−2
が使用開始されるに先立ち、工事段階で行われる場合が
多く、多くの工数を費やし、また細心の注意を払って接
続を行っても、人為的が誤りが皆無とはならず、重複付
与等の障害が発生することも有り得る。
〔発明が解決しようとする問題点〕
以上の説明から明らかな如く、従来ある機番設定方式に
おいては、各従装置2に機番Nを付与する為に、それぞ
れ端子11乃至19を接続する必要があり、多くの工数
を費やすのみならず、人為的な誤りを生ずる恐れがあり
、重複設定等の障害を引起こす問題点があった。
なお端子11乃至19を接続する代わりに、スイッチを
操作する方法も実用されているが、同様の問題点が存在
する。
本発明は、多くの工数を費やすこと無く、且つ人為的な
誤りが発生しない機番設定方式を実現することを目的と
する。
〔問題点を解決するための手段〕
第1図は本発明の原理を示す図である。
第1図において、3は共通バス、600は機番設定の対
象となる装置である。
700は、本発明により各装置600に設けられた加算
回路であり、800は加算回路700の入力端子、90
0は加算回路700の出力端子である。
4は、本発明により設けられた機番伝送用信号線である
〔作用〕
各加算回路700は、入力端子800に入力される数値
「N」に数値「1」を加算し、加算結果rN+1jを出
力端子900から出力する。
機番伝送用信号線4は、各装置600に設けられた加算
回路700の出力端子900を、それぞれ次段の装置6
00に設けられた加算回路700の入力端子800接続
する。
かかる状態で、最前段の装置600に設けられ=7− た加算回路700の入力端子800に、予め定められた
初期数値「No」を入力した場合に、各加算回路700
の出力端子900から出力される加算結果rN+lJを
、各加算回路700を具備する装置600の機番として
設定する。
従って、各装置に付与すべき機番が自動的に設定される
こととなり、機番設定の為に費やす工数が大幅に削減さ
れ、また人為的な誤りが発生する危険性も除去される。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
第2図は本発明の一実施例による機番設定方式を示す図
である。なお、全図を通じて同一符号は同一対象物を示
す。
第2図においても、−台の上製W1と、二台の従装置2
−1および2−2とが、共通バス3により接続されてい
る。
各従装置2には、それぞれ加算回路204が、機番を設
定する為に設けられている。
各加算回路204は、入力端子21乃至23に入力され
る二指の二進数に、数値rl」=、(001)(rlJ
は十進数を示す、以下同様〕を加算し、出力端子24乃
至26から出力する。
従装置2−1に設けられた加算回路204−1の出力端
子24乃至26は、次段の従装置2−2に設けられた加
算回路204−2の入力端子21乃至23に、機番伝送
用信号線4により、各桁毎に接続されている。
更に、最前段の従装置2−1に設けられた加算回路20
4−1の入力端子21乃至23は、機番伝送用信号線4
により主装置1に接続されている。
今、従装置2−1に機番N、−(001)を、従装置2
−2に機番Nz=(010)をそれぞれ付与するものと
すると、上製W1は、機番伝送用信号線4を経由して従
装置2−1の入力端子21乃至23に、機番設定用の初
期数値NO=”0J=(000)を入力する。
従装置2−1においては、加算回路204−1が入力端
子21乃至23に入力された初期数値N。= ’OJ 
= (000)に数値rl」= (001)を加算し、
加算結果= r No + I J = ’ 1 」=
(001)を出力し、1従装置2−1の機番N1として
設定すると共に、出力端子24乃至26から機番伝送用
信号線4を経由して次段の従装置2〜2に伝達する。
従装置2−2においても、加算回路204−1が入力端
子21乃至23に入力された従装置2−1の機番Nl 
=rlJ=(001)に数値「1」=(001)を加算
し、加算結果= ’ N + + 1 」−’2.+=
(010)を出力し、1従装置2−1の機番N、とじて
設定すると共に、出力端子24乃至2Bに出力する。
なお加算回路204が、入力端子21乃至23に何等の
数値が入力されなかった場合に、出力端子24乃至26
に数値「0」を出力するものとした場合には、主装置1
として従装N2 (−0)を使用し、入力端子21乃至
23には何等の数値を入力せず、出力端子24乃至26
を機番伝送用信号線4により最前段の従装?!2−1の
入力端子21乃至23に接続することが可能である。
かかる状態で、主装置1から共通バス3を経由して各従
装置2にデータを転送する場合に、主装置1は共通バス
3内のアドレスバス3aに、転送先の従装置2に付与さ
れている機番Nを送出すると、各従装置2においては第
3図におけると同様に、各アドレスレジスタ203が機
番Nを蓄積し、照合回路202がアドレスレジスタ20
3に蓄積された機番Nを、加算回路204に設定されて
いる機番Nと照合し、一致した従装置2が共通バス3を
経由して伝達されるデータを、自装置宛と判定して受信
する。
例えば主装置1が、従装置2−1宛にデータを転送する
為に、アドレスバス3aに機番N=rIJ=(001)
を送出すると、従装W2−1内の照合回路202−1は
機番設定回路201−1に設定されている機番Nl =
 rlJ = (001)と、アドレスレジスタ203
−1に蓄積された機番N= rlJ = (001)と
の一致を検出し、共通バス3を経由して伝達されるデー
タを受信するが、従装置2−2内の照合回路202−2
は機番設定回路201−2に設定されている機番Nz=
’2J = (002→と、アドレスレジスタ203−
2に蓄積された機番N= rl」= (001)との不
一致を検出し、共通バス3を経由して伝達されるデータ
を受信しない。
以上の説明から明らかな如く、本実施例によれば、主装
置1から機番設定用の初期数値N、=’OJ = (0
00)を最前段の従装置F2−1に設けられた加算回路
204−1の入力端子21乃至23に入力することによ
り、従装W2−1の機番N+ −’IJ = (001
)および従装置2−2の機番Nz = r2J = (
010)が自動的に設定される。
なお、第2図はあく迄本発明の一実施例に過ぎず、例え
ば機番設定用の初期数値N0は数値「0」に限定される
ことは無く、他に幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変わらない。また従装置数は二台
に限定されることは無く、他に幾多の変形が考慮される
が、何れの場合にも本発明の効果は変わらない。
〔発明の効果〕
以上、本発明によれば、前記システムにおいて、各装置
に付与すべき機番が自動的に設定されることとなり、機
番設定の為に費やす工数が大幅に削減され、また人為的
な誤りが発生する危険性も除去される。
【図面の簡単な説明】
第1図は本発明の原理を示す図、第2図は本発明の一実
施例による機番設定方式を示す図、第3図は従来ある機
番設定方式の一例を示す図である。 図において、lは主装置、2は従装置、3は共通バス、
3aはアドレスバス、4は機番伝送用信号線、11乃至
19は端子、21乃至23および800は入力端子、2
4乃至26および900は出力端子、201は機番設定
回路、202は照合回路、203はアドレスレジスタ、
204およびイL氷ある二 茅 仄昏綻戯斌− 3図

Claims (1)

  1. 【特許請求の範囲】 複数の装置(600)から構成されるシステムにおいて
    、 前記各装置(600)に、入力端子(800)に入力さ
    れる数値に数値「1」を加算して出力端子(900)か
    ら出力する加算回路(700)をそれぞれ設け、 前記各装置(600)に設けられた前記加算回路(70
    0)の出力端子(900)を、それぞれ次段の前記装置
    (600)に設けられた前記加算回路(700)の入力
    端子(800)に機番伝送用信号線(4)を介して接続
    し、 最前段の前記装置(600)に設けられた前記加算回路
    (700)の入力端子(800)に、予め定められた初
    期数値を入力した場合に、前記各加算回路(700)の
    出力端子(900)から出力される加算結果を、前記各
    加算回路(700)を具備する装置(600)の機番と
    して設定することを特徴とする機番設定方式。
JP25853787A 1987-10-14 1987-10-14 機番設定方式 Pending JPH01100649A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25853787A JPH01100649A (ja) 1987-10-14 1987-10-14 機番設定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25853787A JPH01100649A (ja) 1987-10-14 1987-10-14 機番設定方式

Publications (1)

Publication Number Publication Date
JPH01100649A true JPH01100649A (ja) 1989-04-18

Family

ID=17321601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25853787A Pending JPH01100649A (ja) 1987-10-14 1987-10-14 機番設定方式

Country Status (1)

Country Link
JP (1) JPH01100649A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293498A (en) * 1990-09-28 1994-03-08 Fujitsu Limited Arrangement of designation of drive element number using mother boards
JP2009301310A (ja) * 2008-06-13 2009-12-24 Yokogawa Electric Corp モジュールシステム
JP7511862B1 (ja) * 2024-02-16 2024-07-08 セレブラシステム株式会社 データ転送装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293498A (en) * 1990-09-28 1994-03-08 Fujitsu Limited Arrangement of designation of drive element number using mother boards
JP2009301310A (ja) * 2008-06-13 2009-12-24 Yokogawa Electric Corp モジュールシステム
JP7511862B1 (ja) * 2024-02-16 2024-07-08 セレブラシステム株式会社 データ転送装置
WO2025173259A1 (ja) * 2024-02-16 2025-08-21 セレブラシステム株式会社 データ転送装置

Similar Documents

Publication Publication Date Title
US3648256A (en) Communications link for computers
US4195344A (en) Computer system with a configuration monitor
JPH01100649A (ja) 機番設定方式
US4382287A (en) Pseudo-synchronized data communication system
CN111274193A (zh) 数据处理装置及方法
US12267152B2 (en) Synchronization circuit and synchronization chip
US4048482A (en) Arrangement for controlling a signal switching system and a method for using this arrangement
CN108427829B (zh) 一种具有公共线结构的fpga
US4356404A (en) Circuit for equipping a variable number of bus units on a closed loop bus
JPH0619838A (ja) 光バックプレーン
JPS61138333A (ja) 演算モジユ−ル
JP3167461B2 (ja) マルチプロセッサシステムのipl方式
JP3218733B2 (ja) 2挙動制御指令の送信方法
JPH10333720A (ja) プログラマブル・ロジック・コントローラ
JP2969879B2 (ja) アドレス制御回路
JPS62151028A (ja) デ−タ変換装置
JPH0352057A (ja) 並列計算機構成方式
JPS60256801A (ja) 遠隔入出力シ−ケンサ
JPH05289956A (ja) 監視制御装置のデータ伝送方法
JPS63196951A (ja) マイクロコンピユ−タシステム
JPS5994126A (ja) 複数コンピユ−タ間の入出力インタ−フエ−ス
JPS60120458A (ja) デ−タ転送装置
JPH05334271A (ja) 計算機データ入力システム
JPS58140829A (ja) 装置機番設定回路
JPS63133796A (ja) ボタン電話装置の構成要素管理方式