JPH01100773A - デイジタルデータのアナログ再生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ディジタルオーディオテープレコーダ（Ｄ
ＡＴ）等のディジタルオーディオの再生系として用いて
好適のディジタルデータのアナログ再生回路に関するも
のである。

［従来の技術］ 第２図は例えば日経エレクトロニクス第４２４号第１９
５頁（１９８７年６月２９日発行）に示されたディジタ
ルオーディオテープレコーダの再生系の一例としてのデ
ィジタルデータのアナログ再生回路を示すブロック図で
あり、図において、ｌはディジタルデータを記録された
記録媒体としての磁気テープ。

２は同磁気テープ１に記録されたディジタルデータを再
生するための再生ヘッド、３は再生アンプ、４はデータ
復調回路、５は再生アンプ３の出力信号から再生用クロ
ックを抽出するための位相同期ループ回路、６，８はバ
ッファメモリ、７は誤り検出訂正回路で、再生ヘッド２
．再生アンプ３゜データ復調回路４９位相同期ループ回
路５．バッファメモリ６．８および誤り検出訂正回路７
によりディジタルデータ再生回路１３が構成されている
。

また、９はバッファメモリ８のデータを再生タイミング
で取り出しシリアル変換するためのＤ／Ａインタフェイ
ス回路、１０はＤ／Ａインタフェイス回路９の出力をア
ナログ信号に変換するためのＤ／Ａ変換回路、１１は再
生タイミングを発生するためのクロック発生回路、１２
はテープ走行系の定速度制御を行なっているサーボ回路
である。

次に動作について説明する。

サーボ回路１２により駆動される磁気テープ１から再生
ヘッド２．再生アンプ３を通じて再生されたディジタル
再生信号は、データ復調回路４および位相同期ループ回
路５によりデータ復調されてバッファメモリ６へ格納さ
れた後、誤り検出訂正回路７で誤り検出・訂正を施され
、バッファメモリ８に一旦格納されてから、クロック発
生回路１１からの基本再生タイミングに基づきＤ／Ａイ
ンタフェイス回路９およびＤ／Ａ変換回路１０によりＤ
／Ａ変換され、アナログオーディオ信号として出力され
る。

［発明が解決しようとする問題点］ 従来のディジタルデータのアナログ再生回路は以上のよ
うに構成されているので、テープ走行系のサーボ回路１
２も含めて、磁気テープ１から再生されるディジタルデ
ータ再生タイミングとクロック発生回路１１の基本再生
タイミングとが完全に合致していれば問題は生じないが
、テープの回転ムラ等により磁気テープ１から再生され
るデータのタイミングがばらついた場合、そのばらつき
は、バッファメモリ８によりある程度吸収されるものの
、バッファメモリ量を上回る期間に亘ってデータがばら
ついた時には、データに過不足を生じ、再生出力される
アナログオーディオ信号に歪（データジッタ）が発生す
るという問題点があった。

この発明は上記のような問題点を解消するためになされ
たもので１回転ムラ等により記録媒体から再生されるデ
ータのタイミングにばらつきを生じても、データの過不
足が生じないようにして最終的に出力されるアナログ再
生信号が影響を受けるのを防止し、全くジッタのない再
生を実現した。

ディジタルデータのアナログ再生回路を得ることを目的
とする。

［問題点を解決するための手段］ この発明に係るディジタルデータのアナログ再生回路は
、ディジタル再生回路とＤ／Ａ変換回路との間に、上記
ディジタルデータ再生回路におけるディジタルデータ再
生タイミングで上記ディジタル再生回路からのディジタ
ルデータの書込みを行なう一方で上記Ｄ／Ａ変換回路に
おける基本再生タイミングで読出しを行なう先入れ先出
し方式のバッファメモリ〔以下、Ｆ　Ｉ　Ｆ　Ｏ（Ｆｉ
ｒｓｔ−Ｉ　ｎＦ　１ｒｓｔ−Ｏｕｔ）バッファメモリ
という〕を設けるとともに、同バッファメモリ内のデー
タ蓄積量に応じて上記サーボ回路へ再生速度制御指令を
出力して上記記録媒体の駆動速度を制御する速度制御回
路をそなえたものである。

［作　　　用］ この発明におけるディジタルデータのアナログ再生回路
では、Ｄ／Ａ変換回路の直前にＦＩＦＯバッファメモリ
が設けられ、このＦＩＦＯバッファメモリのデータ蓄積
量に応じ、速度制御回路からサーボ回路へ再生速度制御
指令を出力して、積極的に記録媒体の駆動速度（再生速
度）を制御する。つまり、ＦＩＦＯバッファメモリのデ
ータ蓄積量が多くなると再生速度を遅くし、逆にＦＩＦ
Ｏバッファメモリのデータ蓄積量が少なくなると再生速
度を速くする。これにより、回転ムラ等により記録媒体
から再生されるデータのタイミングにばらつきを生じて
も、データの過不足が生じることはない。

［発明の実施例］ 以下、この発明の一実施例を図について説明する。第１
図は本実施例の回路を示すブロック図であり１本実施例
でも、従来の場合と同様に、本回路をディジタルオーデ
ィオテープレコーダの再生系に適用した場合について説
明する。なお、第１図中、既述の符号と同一の符号は同
一または相当部分を示しているので、その説明は省略す
る。

第１図において、１４はＦＩＦＯバッファメモリで、デ
ィジタル再生回路１３（バッファメモリ８）とＤ／Ａ変
換回路１０（Ｄ／Ａインタフェイス回路９）との間に設
けられている。このＦＩＦ○バッファメモリ１４は、デ
ィジタルデータ再生回路１３におけるディジタルデータ
再生タイミングつまり磁気テープ１の再生速度に対応し
たタイミングでディジタル再生回路１３からのディジタ
ルデータを書き込まれる一方、Ｄ／Ａ変換回路９におけ
る基本再生タイミングつまりクロック発生回路１１が発
生するクロックに対応するタイミングで書き込まれたデ
ータを読み出されるものである。

また、１５は速度制御回路で、ＦＩＦＯバッファメモリ
１４内のデータ蓄積量を管理し、そのデータ蓄積量に応
じてテープ走行系のサーボ回路１２へ再生速度制御指令
を出力して磁気テープ１の駆動速度を制御するもので、
具体的にはＦＩＦＱバッファメモリ１４のデータ蓄積量
が多くなると再生速度を遅くし、逆にＦＩＦＯバッファ
メモリ１４のデータ蓄積量が少なくなると再生速度を速
くするようになっている。

次に１本実施例のディジタルデータのアナログ再生回路
の動作について説“明する。

最初、動作開始時点では、ＦＩＦＯバッファメモリ１４
にはデータは全く蓄積されておらず、これにより速度制
御回路１５からはテープ走行系のサーボ回路１２へ基本
再生タイミングよりも少し速めの速度指令が出力される
。そして、従来と同様に、磁気テープ１に記録されたデ
ータは、ディジタル再生回路１３において、再生ヘッド
２．再生アンプ３を通じてディジタル再生信号として再
生され、データ復調回路４および位相同期ループ回路５
によりデータ復調されてバッファメモリ６へ格納された
後、誤り検出訂正回路７で誤り検出・訂正を施され、バ
ッファメモリ８に一旦格納される。

ついで、本実施例では、バッファメモリ８に格納された
データは、ディジタルデータ再生タイミングでＦＩＦＯ
バッファメモリ１４に一旦書き込まれてから、クロック
発生回路１１からの基本再生タイミングで読み出され、
Ｄ／Ａインタフェイス回路９およびＤ／Ａ変換回路１０
によりＤ／Ａ変換され、アナログオーディオ信号として
正規に再生されて出力される。

このとき、ＦＩＦＯバッファメモリ１．４においては、
書込みタイミングの方が読出しタイミングよりも少し周
波数が高いため、徐々にデータが蓄積され、やがて所定
の蓄積量に達しこの所定の蓄積量を超えると、速度制御
回路１５からサーボ回路１２へ基本再生タイミングより
も少し遅めの速度指令が出力される。これにより、今度
はＦＩＦＯバッファメモリ１４のデータ蓄積量が減少し
てゆくことになる。そして、所定の蓄積量以下になると
、動作開始時点と同様に再び速度制御回路１５からサー
ボ回路１２へ基本再生タイミングよりも少し速めの速度
指令を出力して、ＦＩＦ○バッファメモリ１４のデータ
蓄積量を増加させる。

以降、同様の動作を繰り返すことにより、ジッタの全く
ないアナログオーディオ信号の再生が行なわれる。

また、上述のような再生動作中に、テープの回転ムラ等
が発生してテープの回転数が低下した場合には、その影
響はＦＩＦＯバッファメモリ１４のデータ蓄積量の減少
として現すれるので、膚定の蓄積量以下になると、前述
の通り、速度制御回路１５からサーボ回路１２へ基本再
生タイミングよりも少し速めの速度指令が出力され、回
転ムラ等によるテープ回転数の低下に対する補正動作が
行なわれる。このような補正動作は、逆に回転ムラ等に
よりテープ回転数が上昇した場合にも、遅めの速度指令
を出力することにより行なわれる。

このようにして、テープの回転ムラ等により磁気テープ
１から再生されるデータのタイミングにばらつきを生じ
ても、データの過不足が生じることはなく、全くジッタ
のないアナログオーディオ信号の再生を実現できる。

なお、上記実施例では、本発明の回路をディジタルオー
ディオテープレコーダの再生系に適用した場合について
説明したが、本発明は、コンパクトディスク（ＣＤ）等
の他のディジタルオーディオの再生系にも同様に適用さ
れ、上記実施例と同様の効果を奏する。

［発明の効果］ 以上のように、この発明によれば、先入れ先出し方式の
バッファメモリを設け、このバッファメモリのデータ蓄
積量に応じて速度制御回路からサーボ回路へ再生速度制
御指令を出力して積極的に記録媒体の駆動速度を制御す
るように構成したので、テープの回転ムラ等により記録
媒体から再生されるデータのタイミングにばらつきを生
じても、データの過不足が生じることはなくなり、全く
ジッタのないアナログ信号の再生を実現できる効果があ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例によるディジタルデータの
アナログ再生回路を示すブロック図、第２図は従来のデ
ィジタルデータのアナログ再生回路を示すブロック図で
ある。 図において、１・・−記録媒体としての磁気テープ、１
０−Ｄ’／　Ａ変換回路、１２−サーボ回路、１３−・
−ディジタル再生回路、１４−先入れ先出し方式（ＦＩ
ＦＯ）のバッファメモリ、１５−・速度制御回路。 なお、図中、同一の符号は同一、又は相当部分を示して
いる。

Claims (1)

【特許請求の範囲】
1. ディジタルデータを記録された記録媒体をサーボ回路に
   より所定速度で駆動しながら、ディジタルデータ再生回
   路により上記記録媒体からディジタルデータを再生し、
   再生されたディジタル再生信号をＤ／Ａ変換回路により
   アナログ信号に変換して出力するディジタルデータのア
   ナログ再生回路において、上記のディジタル再生回路と
   Ｄ／Ａ変換回路との間に、上記ディジタルデータ再生回
   路におけるディジタルデータ再生タイミングで上記ディ
   ジタル再生回路からのディジタルデータの書込みを行な
   う一方で上記Ｄ／Ａ変換回路における基本再生タイミン
   グで読出しを行なう先入れ先出し方式のバッファメモリ
   が設けられるとともに、同バッファメモリ内のデータ蓄
   積量に応じて上記サーボ回路へ再生速度制御指令を出力
   して上記記録媒体の駆動速度を制御する速度制御回路が
   そなえられたことを特徴とするディジタルデータのアナ
   ログ再生回路。