JPH01100945A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPH01100945A JPH01100945A JP62257107A JP25710787A JPH01100945A JP H01100945 A JPH01100945 A JP H01100945A JP 62257107 A JP62257107 A JP 62257107A JP 25710787 A JP25710787 A JP 25710787A JP H01100945 A JPH01100945 A JP H01100945A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic circuit
- superconductor
- wiring
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明の電子回路装置に係るもので、特に高速、低消費
電力のものに関する。
電力のものに関する。
［従来の技術］
後で挙げる文献に半導体装置の多層配線構造が例示され
ている。それらに共通点は、下層配線に上層配線を接続
する部分では、上層配線の上面が主な電流径路となって
いることである。この構造を単結晶又は強く配向した、
酸化物系超電導体に適用しようとすると、電導度に異方
性があるため。
ている。それらに共通点は、下層配線に上層配線を接続
する部分では、上層配線の上面が主な電流径路となって
いることである。この構造を単結晶又は強く配向した、
酸化物系超電導体に適用しようとすると、電導度に異方
性があるため。
上層、下層間の電流は流れにくいという問題点がある。
上層接続部構造を例示するものとして例えば次のような
文献がある。
文献がある。
１、アイ・イー・イー・イー トランスアクション オ
ン エレクトロン デバイスＸ （ＩＥＥＴｒａｎｓ、
ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ） 、 Ｅ
Ｄ −２８，５５２−６頁（１９８１）。
ン エレクトロン デバイスＸ （ＩＥＥＴｒａｎｓ、
ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ） 、 Ｅ
Ｄ −２８，５５２−６頁（１９８１）。
２、プロシーディング オン セカンド インターナシ
ョナル アイ・イー・イー・イー ブイ・エル・ニス・
アイ マルチ レベル インターコネクション コンフ
ァレンス（Ｐｒｏｃ、 ２ｎｄＩ ｎｔｅｒｎａｔｉｏ
ｎａｌ Ｉ Ｅ Ｅ Ｅ Ｖ Ｌ Ｓ ＩＭｕｌｔｉｌ
ｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｃｏｎｆ
ｅｒｅｎｃｅ）３−１４頁（１９８５）。
ョナル アイ・イー・イー・イー ブイ・エル・ニス・
アイ マルチ レベル インターコネクション コンフ
ァレンス（Ｐｒｏｃ、 ２ｎｄＩ ｎｔｅｒｎａｔｉｏ
ｎａｌ Ｉ Ｅ Ｅ Ｅ Ｖ Ｌ Ｓ ＩＭｕｌｔｉｌ
ｅｖｅｌ Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｃｏｎｆ
ｅｒｅｎｃｅ）３−１４頁（１９８５）。
３、同上 ３２−７頁（１９８５）。
４、プロシーディング オン サード インターナショ
ナル アイ・イー・イー・イー ブイ・エル・ニス・ア
イ マルチレベル インターコネクション コンファレ
ンス（Ｉ ｒ＋ｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｃｏｎｆ
ｅｒｅｎｃｅ） １０９−１３頁（１９８６）。
ナル アイ・イー・イー・イー ブイ・エル・ニス・ア
イ マルチレベル インターコネクション コンファレ
ンス（Ｉ ｒ＋ｔｅｒｃｏｎｎｅｃｔｉｏｎ Ｃｏｎｆ
ｅｒｅｎｃｅ） １０９−１３頁（１９８６）。
５、同上 ７１−７頁（１９８６）。
［発明が解決しようとする問題点］
従来半導体装置の導電層に用いてきた材料は導電性に関
してほとんど異方性がなく、接続部形成に際し、この詞
を考慮する必要がなかった。ところが単結晶超電導体又
は強い結晶配向性をもった導電層として用いる場合、従
来の接続部形成方式では、接続部に発生する大きな接触
抵抗のため、配線系全体としての低抵抗化が実現できな
い。
してほとんど異方性がなく、接続部形成に際し、この詞
を考慮する必要がなかった。ところが単結晶超電導体又
は強い結晶配向性をもった導電層として用いる場合、従
来の接続部形成方式では、接続部に発生する大きな接触
抵抗のため、配線系全体としての低抵抗化が実現できな
い。
本発明の目的はこの接続部の抵抗低減を図り、装置全体
として、高速動作、低消費電力化を実現することにある
。
として、高速動作、低消費電力化を実現することにある
。
［問題点を解決するための手段］
上記目的は、単結晶超電導体の高電導度方向へ接続部を
形成することにより、達成される。
形成することにより、達成される。
［作用］
超電導体の高導電方向、通常は配線側面又は端面を通じ
た接続になるが、この接続部で高接触抵抗が発生するこ
となく、従って配線系全体として低抵抗化が実現できる
。
た接続になるが、この接続部で高接触抵抗が発生するこ
となく、従って配線系全体として低抵抗化が実現できる
。
［実施例］
［実施例１］
第１図は本発明の一実施例を示すものである。
基板または下層配線層上に形成された、絶縁膜層２と５
で隔てられた超電導配線層３と６、および、それらを接
続する。常電導層４と７から成る二層配線で構成された
電子回路装置である。まずこの装置の形成法について説
明する。基板１上に＃！緑膜層２を、ＣＶ Ｄ （Ｃｈ
ｅｍｉｃａｌ ＶａｐｏｒＤ ｅｐｏｓｉｔｉｏｎ 、
化学気相堆積）法によるＳｉＯ２で形成し、１０００℃
程度の熱処理で十分緻密化する。この上に超電導Ｎ３を
形成する。すなわち、スパッタ堆積法で、Ｙ−Ｂａ−Ｃ
ｕ−０の混合物層を形成し、９００℃程度以上の温度に
保つことにより、結晶粒の成長を促す。保持時間、温度
にもよるが、この処理によって、超電導体層３は、はぼ
単結晶化、もしくは強い配向性を持った多結晶体となる
。配向は、結晶のＣ面が基板面と平行、すなわち、基板
面方向には、導電性の高いａ軸、またはｂ軸がくる。ホ
トリソグラフィ技術によりエツチングマスクパターンを
形成、イオンミリング法にて層３をパターンニングする
。再度、ホトリソグラフィ技術を用いて、下層基板との
接続孔を絶縁膜層２に穿つ０次に、層間接続用の常電導
体４を形成する。今の場合は、窒化チタン（ＴｉＮ）膜
を反応性スパッタ法にて形成し不要部をホトエツチング
により除去したが、特に膜の種類にはよらず、はとんど
の金属、シリサイド、多結晶シリコン等を用いることが
可能である。また異方性の弱い多結晶超電導体を用いる
ことも可能である。この時重要なのは、超電導層３の側
面と十分な接触面を持つように層４を形成することであ
る。
で隔てられた超電導配線層３と６、および、それらを接
続する。常電導層４と７から成る二層配線で構成された
電子回路装置である。まずこの装置の形成法について説
明する。基板１上に＃！緑膜層２を、ＣＶ Ｄ （Ｃｈ
ｅｍｉｃａｌ ＶａｐｏｒＤ ｅｐｏｓｉｔｉｏｎ 、
化学気相堆積）法によるＳｉＯ２で形成し、１０００℃
程度の熱処理で十分緻密化する。この上に超電導Ｎ３を
形成する。すなわち、スパッタ堆積法で、Ｙ−Ｂａ−Ｃ
ｕ−０の混合物層を形成し、９００℃程度以上の温度に
保つことにより、結晶粒の成長を促す。保持時間、温度
にもよるが、この処理によって、超電導体層３は、はぼ
単結晶化、もしくは強い配向性を持った多結晶体となる
。配向は、結晶のＣ面が基板面と平行、すなわち、基板
面方向には、導電性の高いａ軸、またはｂ軸がくる。ホ
トリソグラフィ技術によりエツチングマスクパターンを
形成、イオンミリング法にて層３をパターンニングする
。再度、ホトリソグラフィ技術を用いて、下層基板との
接続孔を絶縁膜層２に穿つ０次に、層間接続用の常電導
体４を形成する。今の場合は、窒化チタン（ＴｉＮ）膜
を反応性スパッタ法にて形成し不要部をホトエツチング
により除去したが、特に膜の種類にはよらず、はとんど
の金属、シリサイド、多結晶シリコン等を用いることが
可能である。また異方性の弱い多結晶超電導体を用いる
ことも可能である。この時重要なのは、超電導層３の側
面と十分な接触面を持つように層４を形成することであ
る。
このために層３の端部を垂直でなく、少し傾斜した形状
に加工しておくことも有効である０以上で、最下層基板
と第１層超電導体層の接続が完成した。
に加工しておくことも有効である０以上で、最下層基板
と第１層超電導体層の接続が完成した。
この手順をくり返すことによって第２．第３の超電導体
層を形成し、相互に接続していくことができる。第１図
は、第２層目の超電導体層６まで形成した状態を示して
いる。これは同様に、絶縁膜層５を形成、全面に超電導
体層６を形成し、配線のパターンニング、開孔部の形成
接続層７の形成。
層を形成し、相互に接続していくことができる。第１図
は、第２層目の超電導体層６まで形成した状態を示して
いる。これは同様に、絶縁膜層５を形成、全面に超電導
体層６を形成し、配線のパターンニング、開孔部の形成
接続層７の形成。
加工という手順で実現できる。
以上の説明でもわかるように、フォトエツチング工程が
多用されているが、これを簡略化するため次の方法を用
いるのも有効であった。すなわち超電導層３若しくは６
のパターンニングに際し、エツチングではなく、配線部
以外の部分へのイオン照射により、不要部を高抵抗化す
る方法である。
多用されているが、これを簡略化するため次の方法を用
いるのも有効であった。すなわち超電導層３若しくは６
のパターンニングに際し、エツチングではなく、配線部
以外の部分へのイオン照射により、不要部を高抵抗化す
る方法である。
今の場合超電導体層が約０．３μｍの厚さであったため
、Ｂ＋イオンを３０ｋｅＶのエネルギーでドーズ量とし
て１０１４ケ／ｄ照射することにより、はぼ十分な高抵
抗層が形成できた。
、Ｂ＋イオンを３０ｋｅＶのエネルギーでドーズ量とし
て１０１４ケ／ｄ照射することにより、はぼ十分な高抵
抗層が形成できた。
次にこのようにして形成した配線層の性能、すなわち、
抵抗について説明する。配線厚０．３μｍ、＠３μｍ、
総延長１ｍ、続続孔１００ケを含むパターンについて、
抵抗値を液体窒素温度で測定したところ、３８０±１３
０Ωであった。これは配線層３，６をＡＱ等の金属で形
成した場合の１／１０程度である。
抵抗について説明する。配線厚０．３μｍ、＠３μｍ、
総延長１ｍ、続続孔１００ケを含むパターンについて、
抵抗値を液体窒素温度で測定したところ、３８０±１３
０Ωであった。これは配線層３，６をＡＱ等の金属で形
成した場合の１／１０程度である。
［発明の効果］
以上説明したように、本発明によれば、低抵抗の多層配
線系により、高速、低消費電力の電子回路装置が実現で
きる。
線系により、高速、低消費電力の電子回路装置が実現で
きる。
第１図は、本発明の一実施例を示す断面図である。
に基板、２：絶縁膜、３，６：超電導膜層、４．７：常
温電層膜。
温電層膜。
Claims (1)
- １、結晶軸方向によって電導度に異方性のある超電導体
と常電導体、もしくはそのような超電導体同志の接続部
を有する電子回路装置において、接続部での主たる電流
径路を超電導体の高導電方向とすることを特徴とする電
子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257107A JPH01100945A (ja) | 1987-10-14 | 1987-10-14 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62257107A JPH01100945A (ja) | 1987-10-14 | 1987-10-14 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01100945A true JPH01100945A (ja) | 1989-04-19 |
Family
ID=17301828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62257107A Pending JPH01100945A (ja) | 1987-10-14 | 1987-10-14 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01100945A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218045A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | 半導体装置 |
-
1987
- 1987-10-14 JP JP62257107A patent/JPH01100945A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01218045A (ja) * | 1988-02-26 | 1989-08-31 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027549B2 (ja) | 超伝導体ヘテロ−エピタキシャルジョセフソン接合 | |
| JPS61152042A (ja) | 半導体素子の金属化パターンおよびその方法 | |
| EP0358879A2 (en) | Method of making high density interconnects | |
| JPH01100945A (ja) | 電子回路装置 | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| US5212150A (en) | Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer | |
| US6352741B1 (en) | Planar high temperature superconductive integrated circuits for using ion implantation | |
| JPH04346277A (ja) | 層状超伝導体回路とその製造方法 | |
| JPS63300538A (ja) | 配線の形成方法 | |
| JPS59501845A (ja) | 集積回路のためのアルミニウム−金属シリサイドの相互接続構造及びその製造方法 | |
| JPS6044823B2 (ja) | 半導体装置の製造方法 | |
| JPS6240743A (ja) | 半導体装置の製造方法 | |
| JPH04284632A (ja) | 超伝導体線路の形成方法 | |
| JPH01161731A (ja) | 超電導配線の形成方法 | |
| JPS63318013A (ja) | 超電導配線材料 | |
| EP0078221A2 (en) | Polycrystalline silicon diode with metal silicide contact | |
| JPH0797583B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH06132577A (ja) | 酸化物超伝導ジョセフソン素子の作製方法 | |
| JPS63276243A (ja) | 酸化物超電導体配線構造 | |
| JPS6196756A (ja) | 半導体装置及びその製造方法 | |
| JPS639952A (ja) | 半導体装置の製造方法 | |
| JPH01295427A (ja) | 半導体装置の製造方法 | |
| JPH0536693A (ja) | ヒロツクを抑えた半導体装置とヒロツク抑制方法 | |
| JPS63245975A (ja) | 超電導体装置 |