JPS63300538A - 配線の形成方法 - Google Patents
配線の形成方法Info
- Publication number
- JPS63300538A JPS63300538A JP62137280A JP13728087A JPS63300538A JP S63300538 A JPS63300538 A JP S63300538A JP 62137280 A JP62137280 A JP 62137280A JP 13728087 A JP13728087 A JP 13728087A JP S63300538 A JPS63300538 A JP S63300538A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wiring
- substrate
- forming
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路の配線の形成方法に関するもの
である。
である。
（従来の技術）
半導体集積回路においては、素子の微細化に伴い、配線
幅やコンタクトホール径は１￥１ｍ程度かそれ以下と微
細化されている。この結果、コンタクトホールのアスペ
クト比（深さｌ直径）は、約１かそれ以上となりつつあ
る。また、半導体集積回路の配線材料としては、通常、
ＡＩまたはＡｌ−８ｉ合金が使用されている。
幅やコンタクトホール径は１￥１ｍ程度かそれ以下と微
細化されている。この結果、コンタクトホールのアスペ
クト比（深さｌ直径）は、約１かそれ以上となりつつあ
る。また、半導体集積回路の配線材料としては、通常、
ＡＩまたはＡｌ−８ｉ合金が使用されている。
（発明が解決しようとする問題点）
前記半導体集積回路の配線材料として用いられているＡ
ＩまたはＡｌ−８ｉ合金の電気抵抗率は、２〜４μΩ・
ｃｍと、金属薄膜においては、比較的低抵抗である。し
かしながら半導体集積回路の高集積化と大容量化に伴い
、紛配線長が著しく増加した結果、より低抵抗な配線材
料が要求されつつある。
ＩまたはＡｌ−８ｉ合金の電気抵抗率は、２〜４μΩ・
ｃｍと、金属薄膜においては、比較的低抵抗である。し
かしながら半導体集積回路の高集積化と大容量化に伴い
、紛配線長が著しく増加した結果、より低抵抗な配線材
料が要求されつつある。
イツトリウム・バリウム・銅混合酸化セラミックスは、
最近、７７に以上で超伝導状態になることが報告されて
いる。従って、該セラミックスは、前記半導体集積回路
の配線材料として有望視される。しかしながら、コンタ
クトホールのアスペクト比の増加に伴い、通常のスパッ
タ法で薄膜を形成した場合には第２図に示すようにスパ
ッタ薄膜６においては段差被覆性が悪く、信頼性の高い
配線を形成することができない。
最近、７７に以上で超伝導状態になることが報告されて
いる。従って、該セラミックスは、前記半導体集積回路
の配線材料として有望視される。しかしながら、コンタ
クトホールのアスペクト比の増加に伴い、通常のスパッ
タ法で薄膜を形成した場合には第２図に示すようにスパ
ッタ薄膜６においては段差被覆性が悪く、信頼性の高い
配線を形成することができない。
本発明の目的は、超伝導セラミックス薄膜をスパッタ法
ではなく、塗布法により形成することにより、従来の問
題点である段差被覆性の悪さを解消する配線の形成方法
を提供することである。
ではなく、塗布法により形成することにより、従来の問
題点である段差被覆性の悪さを解消する配線の形成方法
を提供することである。
（問題点を解決するための手段）
本発明は、半導体基板表面に装置を形成する第一の工程
と、装置表面に絶縁膜を堆積した後絶縁膜にコンタクト
ホールを形成する第二の工程と、イツトリウムとバリウ
ムと銅の有機酸塩化合物混合液を該基板上に塗布した後
、熱処理を施し、超伝導薄膜を形成する第三の工程と、
該薄膜をパターニングする第四の工程を含むことを特徴
とする配線の形成方法である。
と、装置表面に絶縁膜を堆積した後絶縁膜にコンタクト
ホールを形成する第二の工程と、イツトリウムとバリウ
ムと銅の有機酸塩化合物混合液を該基板上に塗布した後
、熱処理を施し、超伝導薄膜を形成する第三の工程と、
該薄膜をパターニングする第四の工程を含むことを特徴
とする配線の形成方法である。
（作用）
イツトリウム・バリウム・銅混合酸化セラミックスの形
成方法としてスパッタ法以外にイツトリウムとバリウム
と銅の有機酸塩化合物混合液を基板に塗布した後、熱処
理を施し形成する方法がある。
成方法としてスパッタ法以外にイツトリウムとバリウム
と銅の有機酸塩化合物混合液を基板に塗布した後、熱処
理を施し形成する方法がある。
該塗布法によれば基板表面の凹凸にかかわらず、平坦な
表面を有するセラミックス薄膜を得ることができる。
表面を有するセラミックス薄膜を得ることができる。
（実施例）
以下、本発明の実施例を図面を参照して説明する。第１
図（ａ）〜（Ｃ）は、本発明の一実施例を工程を追って
順次示した模式的断面図である。第１図（ａ）は、シリ
コン基板１上にＭＯ８型半導体装置２を形成した後、基
板表面に厚さ０．８１１ｍのＣＶＤ５ｉ０２膜３を堆積
し、通常のフォトレジスト工程とドライエツチング工程
により、アスペクト比２程度のコンタクトホール４を形
成した状態を示す。次いで、第１図（ｂ）に示すように
酢酸イツトリウムと酢酸バリウムと酢酸銅の混合水溶液
とエチレングリコールを１：１に混合した溶液を基板１
上にスピンナ塗布後、８５０°Ｃで１時間熱処理する。
図（ａ）〜（Ｃ）は、本発明の一実施例を工程を追って
順次示した模式的断面図である。第１図（ａ）は、シリ
コン基板１上にＭＯ８型半導体装置２を形成した後、基
板表面に厚さ０．８１１ｍのＣＶＤ５ｉ０２膜３を堆積
し、通常のフォトレジスト工程とドライエツチング工程
により、アスペクト比２程度のコンタクトホール４を形
成した状態を示す。次いで、第１図（ｂ）に示すように
酢酸イツトリウムと酢酸バリウムと酢酸銅の混合水溶液
とエチレングリコールを１：１に混合した溶液を基板１
上にスピンナ塗布後、８５０°Ｃで１時間熱処理する。
その結果、スピン塗布した混合液は、超伝導セラミック
ス薄膜５となる。
ス薄膜５となる。
次いで第１図（Ｃ）は、前記セラミックス薄膜をＭイオ
ンを用いたイオンミリング法によりパターニングし、配
線を形成した状態を示す。
ンを用いたイオンミリング法によりパターニングし、配
線を形成した状態を示す。
（発明の効果）
以上説明したように、本発明によれば、７７に以下にお
いて、電気抵抗率が零である薄膜を配線として用いるこ
とができ、配線抵抗による信号遅延を零とすることがで
きる。またスピン塗布により、イツトリウム・バリウム
・銅混合酸化セラミックスを形成することにより、アス
ペクト比１以上のコンタクトホールに対しても、平坦な
表面を有するセラミックス薄膜を形成できる。
いて、電気抵抗率が零である薄膜を配線として用いるこ
とができ、配線抵抗による信号遅延を零とすることがで
きる。またスピン塗布により、イツトリウム・バリウム
・銅混合酸化セラミックスを形成することにより、アス
ペクト比１以上のコンタクトホールに対しても、平坦な
表面を有するセラミックス薄膜を形成できる。
第１図（ａ）〜（Ｃ）は、本発明の一実施例を工程を追
って順次示した模式的断面図、第２図は、アスペクト比
１のコンタクトホール上に、通常のスパッタ法により薄
膜を堆積した場合のコンタクトホールの模式的断面図で
ある。 １・・・シリコン基板、２・・−ＭＯ８型半導体装置、
３・・・ＣＶＤ５ｉ０２膜、４・・・コンタクトホール
、５・０．超伝導第１図 （ｂ） （Ｃ）
って順次示した模式的断面図、第２図は、アスペクト比
１のコンタクトホール上に、通常のスパッタ法により薄
膜を堆積した場合のコンタクトホールの模式的断面図で
ある。 １・・・シリコン基板、２・・−ＭＯ８型半導体装置、
３・・・ＣＶＤ５ｉ０２膜、４・・・コンタクトホール
、５・０．超伝導第１図 （ｂ） （Ｃ）
Claims (1)
- 基板表面に装置を形成する第一の工程と、装置表面に絶
縁膜を堆積した後、絶縁膜にコンタクトホールを形成す
る第二の工程と、イットリウムとバリウムと銅の有機酸
塩化合物混合液を該基板上に塗布した後、熱処理を施し
、超伝導薄膜を形成する第三の工程と、該薄膜をパター
ニングする第四の工程を含むことを特徴とする配線の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137280A JPS63300538A (ja) | 1987-05-29 | 1987-05-29 | 配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62137280A JPS63300538A (ja) | 1987-05-29 | 1987-05-29 | 配線の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63300538A true JPS63300538A (ja) | 1988-12-07 |
Family
ID=15194988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62137280A Pending JPS63300538A (ja) | 1987-05-29 | 1987-05-29 | 配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63300538A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4966885A (en) * | 1989-08-25 | 1990-10-30 | At&T Bell Laboratories | Method of producing a device comprising a metal oxide superconductor layer |
| JPH02290019A (ja) * | 1989-02-02 | 1990-11-29 | Matsushita Electric Ind Co Ltd | 電極配線構造体と半導体集積回路装置の製造方法 |
| JPH0316187A (ja) * | 1989-01-24 | 1991-01-24 | Fujitsu Ltd | 超伝導薄膜のパターンニング方法 |
| US5023231A (en) * | 1988-05-04 | 1991-06-11 | E. I. Du Pont De Nemours And Company | Method for preparing a superconductive fiber of film |
-
1987
- 1987-05-29 JP JP62137280A patent/JPS63300538A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5023231A (en) * | 1988-05-04 | 1991-06-11 | E. I. Du Pont De Nemours And Company | Method for preparing a superconductive fiber of film |
| JPH0316187A (ja) * | 1989-01-24 | 1991-01-24 | Fujitsu Ltd | 超伝導薄膜のパターンニング方法 |
| JPH02290019A (ja) * | 1989-02-02 | 1990-11-29 | Matsushita Electric Ind Co Ltd | 電極配線構造体と半導体集積回路装置の製造方法 |
| US4966885A (en) * | 1989-08-25 | 1990-10-30 | At&T Bell Laboratories | Method of producing a device comprising a metal oxide superconductor layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03214717A (ja) | 電気的セラミック酸化物装置用電極 | |
| JP2002522927A (ja) | 電気的に安定化された薄膜高温超伝導体及びその製造方法 | |
| JPS61152042A (ja) | 半導体素子の金属化パターンおよびその方法 | |
| US5283465A (en) | Superconducting lead on integrated circuit | |
| JPS63300538A (ja) | 配線の形成方法 | |
| EP0419361B2 (en) | Method for forming an electrode for electrical connection to oxide superconductor | |
| JPS6146081A (ja) | ジヨセフソン接合素子の製造方法 | |
| JPH0590417A (ja) | 半導体素子の多層配線の形成方法 | |
| JPS633436A (ja) | 半導体装置の製造方法 | |
| JPS6255949A (ja) | 半導体装置の製造方法 | |
| JPS63276243A (ja) | 酸化物超電導体配線構造 | |
| JPS63304646A (ja) | 超電導体薄膜パタ−ンの形成方法 | |
| JPS641055B2 (ja) | ||
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPS63275144A (ja) | 超電導体装置 | |
| JP2747557B2 (ja) | 超電導体装置 | |
| JPH0334675B2 (ja) | ||
| JPS63245975A (ja) | 超電導体装置 | |
| JPH01218043A (ja) | 配線の形成方法 | |
| JPH09260732A (ja) | 超伝導素子およびその製造方法 | |
| JPH0376791B2 (ja) | ||
| JPH03133157A (ja) | 半導体装置の製造方法 | |
| JPS5867069A (ja) | 半導体装置の製造方法 | |
| JPH01100945A (ja) | 電子回路装置 | |
| JPS6216547A (ja) | 半導体装置の製造方法 |