JPH01101624A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01101624A
JPH01101624A JP26009987A JP26009987A JPH01101624A JP H01101624 A JPH01101624 A JP H01101624A JP 26009987 A JP26009987 A JP 26009987A JP 26009987 A JP26009987 A JP 26009987A JP H01101624 A JPH01101624 A JP H01101624A
Authority
JP
Japan
Prior art keywords
mesa
semiconductor
mesa pattern
growth
degrees
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26009987A
Other languages
English (en)
Inventor
Kazuhiro Eguchi
和弘 江口
Hideto Furuyama
英人 古山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26009987A priority Critical patent/JPH01101624A/ja
Priority to US07/257,519 priority patent/US5084410A/en
Priority to EP88309683A priority patent/EP0312401B1/en
Priority to DE88309683T priority patent/DE3886337D1/de
Publication of JPH01101624A publication Critical patent/JPH01101624A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、半導体装置の製造方法に係わり、特にメサパ
ターンが形成された基板上に半導体結晶層を埋込み形成
する半導体装置の製造方法に関する。
(従来の技術) 半導体レーザ等のデバイスを製造する工程においては、
メサ等の段差のある半導体基板上に半導体結晶層をエピ
タキシャルする必要がある。この結晶成長を液相成長法
で行うと、メサ部分を埋込むように半導体結晶層を成長
する平坦な埋込み成長が可能であることが知られている
。ところが、これを気相成長法で行おうとすると、基板
の段差が約1μm以下の場合は平坦な埋込み成長ができ
るが、段差が1μm以上あると平坦な埋込み成長ができ
ない。即ち、メサ側面から突起状の成長が生じ、これが
平坦な埋込み成長を妨げることになる(電子通信学会、
 1987年春86S:応用物理学会。
1987年春 3Op、ZH−8)。
なお、上記工程においては、いずれも結晶成長を行う基
板の表面が(1001面であり、メサパターンが<11
0>方向に形成されている。メサパターンの方向は、レ
ーザを作成する場合にメサのストライプ方向が結晶のへ
き開等により形成される共振器端面(110)面と直交
するように定められるので、必然的に上記方向が選択さ
れる。
そして、メサのストライプ方向が<110>方向である
とメサ側面に+1111面が現れ、この(1111面と
平行な方向に突起状の成長が生じるのである。
そこで従来、上記問題を回避するために工程を細分化し
、メサパターンを形成した基板面上に結晶成長を行う際
、メサの段差が1μm以下になるような方法が行われて
いた。しかしながら、このような方法では、デバイスを
製造する工程において、多数回の結晶成長が必要となり
、工程が複雑化するばかりでなく、デバイスを設計する
際にその構造に種々の制約を加えなければならなかった
(発明が解決しようとする問題点) このように従来、[10]面上に<110>方向に段差
が1μm以上あるメサパターンを形成した場合、基板上
に気相成長法で平坦な埋込み成長を行うことはできなか
った。また、上記理由から、メサ部を持つ半導体レーザ
における製造工程の複雑化や設計自由度の低下を招く等
の問題があった。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、1μm以上の段差を持つメサパターン
が形成された基板上に半導体結晶層を平坦に埋込み成長
することができ、半導体レーザ等の作成に際して製造工
程の簡略化及び設計自由度の向上等に寄与し得る半導体
装置の製造方法を提供することにある。
[発明の構成] (問題点を解決するための手段) 本発明の骨子は、メサパターンのストライプ方向を(1
10>方向から積極的にずらすことにある。
即ち本発明は、基板表面が(100)面の半導体基板上
にメサパターンを形成したのち、半導体基板上に気相成
長法により半導体結晶層を選択的に形成する半導体装置
の製造方法において、前記メサパターンを<110>方
向から5度以上ずれた方向に形成するようにした方法で
ある。
(作用) 本発明によれば、メサパターンが形成された半導体基板
上への半導体結晶層の平坦な埋込み成長が可能となり、
さらにメサパターンの段差が1μ席以上ある場合も同様
に平坦な埋込み成長ができる。このように、メサパター
ンの段差が1μm以上あるにも拘らず、平坦な埋込み成
長ができる理由は、結晶成長速度の面方位依存性にある
。即ち、従来用いられている<110>方向のメサパタ
ーンの場合、基板表面が(1001面であることからメ
サ側面がil 11)面となる。そして、11111面
に沿った方向の結晶成長速度が大きいため、メサ側面方
向に沿った突起状の成長が起こる。これに対し、メサパ
ターンのストライプ方向を< 110 >方向からずら
すことにより、メサ側面に11111面が現れないよう
になり、突起状の成長が抑えられて平坦な埋込み成長が
可能になる。この場合、共振器端面がメサパターンのス
トライプ方向に対して完全に直角ではないので、共振器
端面における反射効率が僅かに低下するものの、十分に
レーザ発振可能であることが本発明者等の実験により確
認されている。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
まず、第1図に示す如く、面方位(100)のInP、
W板10上にストライプ状マスクとしてS i 02膜
20 (21,22,23,24)を形成]7.5i0
2膜20をマスクとして基板10を選択エツチングし、
ストライプ状メサ30(31゜32.33.34)を形
成した。なお、メサパターンの幅及び段差はそれぞれ約
2μ711である。また、メサ31のストライプ方向は
[011)方向、メサ32のストライプ方向は[)11
]方向、メサ33のストライプ方向向は[011]方向
から15度傾けた方向、メサ34のストライプ方向は[
011F方向から15度傾けた方向である。
ここで、第1図の各断面を第2図に示しておく。
第1図の矢視A−A断面及び矢視C−C断面は第2図(
a)に示す如く逆メサとなり、第1図の矢視B−B断面
及び矢視D−D断面は第2図(b)に示す如く順メサと
なる。そして、メサ31.32ではその側面が+111
1面となり、メサ33゜34ではその側面が+111)
面からずれたものとなる。なお、上記例ではメサ部をI
nPのみで形成しているが、半導体レーザ等を作成する
場合、実際にはこのメサ部にInPとこれに格子整合す
る他の化合物半導体からなるヘテロ構造を形成すればよ
い。
上記基板10を用い、メサ30の側面を半導体結晶層で
埋込むために、有機金属気相成長法(MOCVD法)に
よりInP層40を成長形成した。原料ガスとしては、
TMl (トリメチルインジウム)とPH,(ホスフィ
ン)との混合ガスを用いた。成長膜の厚さは、約2μm
である。
InP層40を堆積した状態を第3図にそれぞれ示す。
第3図において(a)は第1図の矢視A−A断面、(b
)は第1図の矢視B−B断面、(c)は第1図の矢視C
−C断面、(d)は第1図の矢視D−D断面にそれぞれ
相当している。
メサ30のストライプ方向が従来と同じ[0111方向
或いは[0111方向では、即ちメサ31,32では、
第3図(a) (b)に示す如くメサ側面に沿って突起
上の成長が起り、InP層40を平坦に埋込むことはで
きなかった。一方、メサ30のストライプ状メサ は[0111方向から15度傾けたものでは、即ちメサ
33,34では、第3図(c)(d)に示す如く突起の
ない平坦な埋込み成長が可能であった。これは、メサ3
1.32の側面が+1111面となっているのに対し、
メサ33,34では側面が+1111面からずれており
、側面に平行な方向への結晶成長があまり速くないから
である。
また、メサ30のストライプ方向を[)11]方向及び
[011]方向から4度、5度、15度。
30度、45度と種々変えて実験を行ったところ、[0
1,1]方向及び[011]方向から5度未満では1μ
m以上の段差で前述した突起状の成長が生じるが、5度
以上(即ち[0111方向から又は[011]方向のい
ずれか一方から見た場合、5度乃至85度)ずらすと突
起状の成長は殆ど見られないのが確認された。
そして、メサ33,34を用いて半導体レーザを作成し
たところ、ストライプ方向と(110)面の共振器端面
とが完全には直角ではないが、レーザとして良好な特性
が得られた。さらに、共振器端面をへき開ではなく、エ
ツチングにより形成することによって、[0111方向
及び[011]方向から5度以上ずらしたストライプ方
向と共振器端面とを直交させることも可能であった。
また、埋込み型半導体レーザの製造又は0EIC等の微
細素子を集積化する場合、急峻な傾斜ををする良好なメ
サパターンを得る必要があるが、メサパターンのストラ
イプ方向を<110>方向から40度を越える方向とす
ると、ウェットエツチング(例えばInP基板を塩酸を
用いてエツチングする)では、メサパターンの傾斜を良
好に得ることが難しくなることを実験で確認した。従ヮ
て、このような場合には、メサパターンのストライプ方
向を<110>方向から5度乃至40度の範囲で設定す
ることにより、より良好な半導体装置を得ることができ
る。
かくして本実施例によれば、(100)面のInP基板
10上にストライプ方向を[0111方向及び[011
1方向から5度以上ずらしてメサ30を形成することに
より、メサ30の側面に+1111面が現れるのを防止
することができる。
このため、MOCVD法等の気相成長法であっても、メ
サ30の側面に平行な方向に突起状の成長が生じること
はなく、メサ30の側面をInP層40で平坦に埋込み
成長することができる。従って、各種埋込み構造の半導
体レーザを簡易に製造することができ、その有用性は絶
大である。また、従来の工程を基本的には変える必要は
なく、メサストライプ方向を変えるのみでよく、その実
施が容易であると云う実用外大なる利点もある。
なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記半導体基板及び成長する半導体結晶層
はInPに限るものではなく、Ga InAs、Ga 
I nAsP、A、i’ I nAs。
Ail nP、 AI!I nGaP、A1Ga I 
nAs。
GaAs等の他の化合物半導体材料であってもよい。ま
た、基板の半導体と成長する半導体結晶層とが異なる種
類のへテロ成長の場合でも有効である。さらに、基板の
メサ部は単一の半導体に限るものではなく、異なる種類
の半導体を積層したヘテロ構造であってもよい。また、
半導体結晶層の成長には、MOCVD法に限らず他の気
相成長法を用いることも可能である。さらに、メサのス
トライプは必ずしも長方形に限るものではなく、正方形
でもよい。
また、基板表面の面方位は(100)に限るものではな
くこれに等価な方位、即ち+1001面であればよい。
同様に、ストライプ方向をずらすための基準となる結晶
軸方位は[011]方向及び[0111方向に限るもの
ではなく、これらと等価な方位、即ち<110>方向で
あればよい。
つまり、基準となる軸方位は<110>方向のうちで、
基板表面と平行な方向なものである。その他、本発明の
要旨を逸脱しない範囲で、種々変形して実施することが
できる。
[発明の効果] 以上詳述したように本発明によれば、メサのストライプ
方向が<110>方向から5度以上ずれた方向となるよ
うにメサパターンを形成することにより、メサパターン
の段差が1μm以上であっても平坦な埋込み成長を行う
ことができる。従って、埋込み構造の半導体レーザの作
成等に有効でり、該レーザの製造工程の簡略化及び設計
自由度の向上等に寄与することができる。
【図面の簡単な説明】
第1図乃至第3図はそれぞれ本発明の一実施例方法を説
明するためのもので、第1図はメサストライプ方向を示
す平面図、第2図はメサエッチングした状態を示す断面
図、第3図はInP層を堆積した状態を示す断面図であ
る。 10−1 n P基板(半導体基板) 、20 (21
゜22.23.24)・・・5i02膜(ストライプ状
マスク)、30 (31,32,33,34)・・・メ
サ、40・・・InP層(半導体結晶層)。 出願人代理人 弁理士 鈴江武彦 第1図 (a) (Q) (C) 第31 (b) 図 (b) (d) 衷

Claims (6)

    【特許請求の範囲】
  1. (1)基板表面が(100)面の半導体基板上に該基板
    面と平行な〈110〉方向から5度以上ずれた方向にメ
    サパターンを形成する工程と、前記半導体基板上に気相
    成長法により半導体結晶層を選択的に形成する工程とを
    含むことを特徴とする半導体装置の製造方法。
  2. (2)前記メサパターンはストライプ状に形成され、そ
    のストライプ方向が〈110〉方向から5度以上ずれた
    方向であることを特徴とする特許請求の範囲第1項記載
    の半導体装置の製造方法。
  3. (3)前記メサパターンはストライプ状に形成され、そ
    のストライプ方向が〈110〉方向から5度乃至40度
    ずれた方向であることを特徴とする特許請求の範囲第1
    項記載の半導体装置の製造方法。
  4. (4)前記メサパターンの段差は、1μm以上あること
    を特徴とする特許請求の範囲第1項記載の半導体装置の
    製造方法。
  5. (5)前記メサパターンを形成する工程として、前記基
    板上にストライプ状のマスクを形成したのち、該マスク
    を用いて前記基板を選択エッチングすることを特徴とす
    る特許請求の範囲第1項記載の半導体装置の製造方法。
  6. (6)前記半導体基板及び半導体結晶層は、InPであ
    ることを特徴とする特許請求の範囲第1項記載の半導体
    装置の製造方法。
JP26009987A 1987-10-15 1987-10-15 半導体装置の製造方法 Pending JPH01101624A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP26009987A JPH01101624A (ja) 1987-10-15 1987-10-15 半導体装置の製造方法
US07/257,519 US5084410A (en) 1987-10-15 1988-10-14 Method of manufacturing semiconductor devices
EP88309683A EP0312401B1 (en) 1987-10-15 1988-10-14 Semiconductor devices and method of manufacturing the same
DE88309683T DE3886337D1 (de) 1987-10-15 1988-10-14 Halbleiteranordnungen und Herstellungsverfahren.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26009987A JPH01101624A (ja) 1987-10-15 1987-10-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01101624A true JPH01101624A (ja) 1989-04-19

Family

ID=17343279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26009987A Pending JPH01101624A (ja) 1987-10-15 1987-10-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01101624A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125735B2 (en) 2004-02-09 2006-10-24 Eudyna Devices, Inc. Method of fabricating semiconductor device
JP2024170439A (ja) * 2019-05-28 2024-12-10 シエナ コーポレーション エッジでの成長を増強または低減するマスクを使用した選択領域エピタキシ成長による半導体デバイス

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7125735B2 (en) 2004-02-09 2006-10-24 Eudyna Devices, Inc. Method of fabricating semiconductor device
JP2024170439A (ja) * 2019-05-28 2024-12-10 シエナ コーポレーション エッジでの成長を増強または低減するマスクを使用した選択領域エピタキシ成長による半導体デバイス

Similar Documents

Publication Publication Date Title
EP0305990B1 (en) Distributed bragg reflector type semiconductor laser and method of manufacturing same
CA2026289C (en) Method of manufacturing semiconductor laser
JPH07221392A (ja) 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ
KR940006782B1 (ko) 반도체 레이저
JP3575863B2 (ja) 量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスの製造方法
JPH0770508B2 (ja) デバイスの製造方法
JPH01101624A (ja) 半導体装置の製造方法
US6300153B1 (en) Metal organic vapor phase epitaxy and method for manufacturing semiconductor laser device
US4966863A (en) Method for producing a semiconductor laser device
US5084410A (en) Method of manufacturing semiconductor devices
US5360763A (en) Method for fabricating an optical semiconductor device
JPH02260636A (ja) 半導体レーザの製造方法
JPS60250684A (ja) 3次元量子井戸半導体レ−ザの作製方法
JP3215908B2 (ja) 半導体装置の作製方法
JPH0194690A (ja) 埋め込み型半導体レーザ素子の製造方法
JP2749743B2 (ja) Iii−v族化合物半導体膜の形成方法
JPS6124839B2 (ja)
JPH04229687A (ja) 半導体レーザ
JPS6114788A (ja) 2次元量子井戸構造の作製方法
JPH06283816A (ja) 埋め込み構造半導体レーザとその製造方法
JPS63177493A (ja) 埋込み構造半導体レ−ザの製造方法
JPS62179790A (ja) 半導体レ−ザ
JPH0430578A (ja) 半導体量子箱構造の製造方法
JPH09148670A (ja) 半導体レーザ及びその製造方法
JPH06334268A (ja) 半導体埋め込み構造とその製造方法