JPH01101665A - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JPH01101665A JPH01101665A JP62258414A JP25841487A JPH01101665A JP H01101665 A JPH01101665 A JP H01101665A JP 62258414 A JP62258414 A JP 62258414A JP 25841487 A JP25841487 A JP 25841487A JP H01101665 A JPH01101665 A JP H01101665A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- base
- contact
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は、トランジスタ回路に関する。
（従来の技術）
高速バイポーラトランジスタとして＋ ＧａＡｓ基板を
用いてエミッターベース間にペテロ接合をもつペテロ接
合バイポーラトランジスタ（以下ＨＢＴと略す）が知ら
れている。ＨＢＴは、エミッタにベースよりもバンドギ
ャップが大きい材料を用いて構成されるため、高い電流
増幅率を保ったまま、ベースの不純物濃度を上げること
ができ、結果としてベース抵抗が小さくなる等の利点が
あり、超高速動作が可能なデバイスである。しかし、こ
のＧａＡｓ基板を用いたＨＢＴをＩＣ化する際には、次
の様な問題がある。 ＧａＡｓは金属とのオーミックコ
ンタクトがとりにくいため、ＨＢＴ素子の各コンタクト
領域（エミッタ、ベース、コレクタと各電極との）と金
属の電極の接続には、コンタクト抵抗が存在してしまう
。このコンタクト抵抗は通常数１０〜１００Ω程度であ
り、これはＨＢＴ素子の動作速度を著しく劣化させる要
因となる。以下図面を用いてこのことを説明する。第４
図は、基本的なインバータ回路を示す、エミッタが、グ
ランド電位に接地されているトランジスタ１とそのコレ
フタ端子が抵抗８を介して電源９に接続され、前記トラ
ンジスタ１のベース端子が入力端子１０．コレクタ端子
が出力端子１１になっている。この図のインバータ回路
では、入力端子１０に論理入力カ加えられ、その電圧値
がトランジスタ１のオン電圧（ＶＢＥＯＮ）以上であれ
ば出力端子１１の出力は論理状態パ○″を出力し、逆に
ＶＢＥＯＮ以下であれば１１１ ＩＰを出力する。この
様なインバータ回路の高速動作においては、トランジス
タ１のベース−エミッタ間容量をいかに速く充放電でき
るかによって最高スイッチング速度は決定される。とこ
ろで、ＨＢＴ素子で第４図のインバータを構成した場合
、前述の様にコレクタ、ベース、エミッタの各コンタク
ト領域とそれぞれの電極間にコンタクト抵抗が存在する
ため、等価的な回路は、第５図の様になる。ここで、抵
抗２，３．４はそれぞれコンタクト、ベース、エミッタ
の電極とのコンタクト抵抗を示している。第５図から明
らかな様に、ＨＢＴでインバータを構成した場合、トラ
ンジスタ１のベース−エミッタ容量を充放電する速度は
、コンタクト抵抗３及び４の存在のため著しく低下し、
ＨＢＴの持つ本来の高速性能を活かすことができない。
用いてエミッターベース間にペテロ接合をもつペテロ接
合バイポーラトランジスタ（以下ＨＢＴと略す）が知ら
れている。ＨＢＴは、エミッタにベースよりもバンドギ
ャップが大きい材料を用いて構成されるため、高い電流
増幅率を保ったまま、ベースの不純物濃度を上げること
ができ、結果としてベース抵抗が小さくなる等の利点が
あり、超高速動作が可能なデバイスである。しかし、こ
のＧａＡｓ基板を用いたＨＢＴをＩＣ化する際には、次
の様な問題がある。 ＧａＡｓは金属とのオーミックコ
ンタクトがとりにくいため、ＨＢＴ素子の各コンタクト
領域（エミッタ、ベース、コレクタと各電極との）と金
属の電極の接続には、コンタクト抵抗が存在してしまう
。このコンタクト抵抗は通常数１０〜１００Ω程度であ
り、これはＨＢＴ素子の動作速度を著しく劣化させる要
因となる。以下図面を用いてこのことを説明する。第４
図は、基本的なインバータ回路を示す、エミッタが、グ
ランド電位に接地されているトランジスタ１とそのコレ
フタ端子が抵抗８を介して電源９に接続され、前記トラ
ンジスタ１のベース端子が入力端子１０．コレクタ端子
が出力端子１１になっている。この図のインバータ回路
では、入力端子１０に論理入力カ加えられ、その電圧値
がトランジスタ１のオン電圧（ＶＢＥＯＮ）以上であれ
ば出力端子１１の出力は論理状態パ○″を出力し、逆に
ＶＢＥＯＮ以下であれば１１１ ＩＰを出力する。この
様なインバータ回路の高速動作においては、トランジス
タ１のベース−エミッタ間容量をいかに速く充放電でき
るかによって最高スイッチング速度は決定される。とこ
ろで、ＨＢＴ素子で第４図のインバータを構成した場合
、前述の様にコレクタ、ベース、エミッタの各コンタク
ト領域とそれぞれの電極間にコンタクト抵抗が存在する
ため、等価的な回路は、第５図の様になる。ここで、抵
抗２，３．４はそれぞれコンタクト、ベース、エミッタ
の電極とのコンタクト抵抗を示している。第５図から明
らかな様に、ＨＢＴでインバータを構成した場合、トラ
ンジスタ１のベース−エミッタ容量を充放電する速度は
、コンタクト抵抗３及び４の存在のため著しく低下し、
ＨＢＴの持つ本来の高速性能を活かすことができない。
具体的には、充放電の速度は、入力端子１０をドライブ
する回路（図示せず）のインピーダンスと、抵抗３，４
の和とトランジスタ１のベース−エミッタ間容量の積で
決定される時定数によって主に支配される。
する回路（図示せず）のインピーダンスと、抵抗３，４
の和とトランジスタ１のベース−エミッタ間容量の積で
決定される時定数によって主に支配される。
スイッチング速度はトランジスタ１のベース・コレクタ
容量（Ｃμ９図示せず）にも依存するが、ＨＢＴ素子の
場合Ｃμは極めて小さいのでここでは無視することにす
る。
容量（Ｃμ９図示せず）にも依存するが、ＨＢＴ素子の
場合Ｃμは極めて小さいのでここでは無視することにす
る。
更に、コンタクト抵抗４はトランジスタ１のエミッタと
グランド間にあるため、相互コンダクタンス（ｙｍ）の
低下をまねき、更に速度低下の要因になっている。エミ
ッタ接地形式でのｑｍは、よく知られたエミッタ、デジ
ェネレーションの効果によりおよそ１ ／ （１＋ ｇ
、ｍ’ＲＥ）倍に低下する。
グランド間にあるため、相互コンダクタンス（ｙｍ）の
低下をまねき、更に速度低下の要因になっている。エミ
ッタ接地形式でのｑｍは、よく知られたエミッタ、デジ
ェネレーションの効果によりおよそ１ ／ （１＋ ｇ
、ｍ’ＲＥ）倍に低下する。
ここで９ｍ′はエミッターグランド間に抵抗がない場合
のｆｍを、ＲＥはエミッターグランド間のコンタクト抵
抗４の抵抗値をそれぞれ示す。ｇ−ｍの低下はゲインの
低下につながり、結果として速度の低下の原因となる。
のｆｍを、ＲＥはエミッターグランド間のコンタクト抵
抗４の抵抗値をそれぞれ示す。ｇ−ｍの低下はゲインの
低下につながり、結果として速度の低下の原因となる。
上述の様に、ＨＢＴではコンタクト領域（特にエミッタ
領域）と電極との間のコンタクト抵抗の存在のため本来
の高速動作ができないという欠点がある。
領域）と電極との間のコンタクト抵抗の存在のため本来
の高速動作ができないという欠点がある。
（発明が解決しようとする問題点）
ＧａＡｓ基板を用いたＨＢＴ素子ではコンタクト領域と
電極との間のオーミックコンタクトがとりにくく、有限
なコンタクト抵抗が存在してしまう。
電極との間のオーミックコンタクトがとりにくく、有限
なコンタクト抵抗が存在してしまう。
このコンタクト抵抗は回路の動作速度を著しく低下させ
る要因となっている。本発明は、上記欠点を鑑みてなさ
れたもので、コンタクト抵抗が存在しても動作速度の低
下を生ずることなくＨＢＴ本来の超高速動作を行なわし
めることのできるトランジスタ回路を提供することを目
的とする。
る要因となっている。本発明は、上記欠点を鑑みてなさ
れたもので、コンタクト抵抗が存在しても動作速度の低
下を生ずることなくＨＢＴ本来の超高速動作を行なわし
めることのできるトランジスタ回路を提供することを目
的とする。
（問題点を解決するための手段）
本発明は、ＨＢＴ素子の電極として、エミッタ部分もし
くはエミッタ及びベース部分にオーミック接合電極と並
列にショットキ接合電極を設ける機械を持つ。
くはエミッタ及びベース部分にオーミック接合電極と並
列にショットキ接合電極を設ける機械を持つ。
（作 用）
本発明によれば、ショットキ接合に伴うショットキ容量
がエミッタもしくはベース及びエミッタのコンタクト領
域とそれにつながる配線リード間に生じ、高周波動作時
にはこのショットキ容量を介して入力信号がトランジス
タに伝達され、高速動作が可能となる。又、ＧａＡｓ基
板を用いたＨＢＴの場合殆ど余分な工程等を必要とせず
に容易にコンタクト領域−配線間にショットキー接合を
つくることができる。
がエミッタもしくはベース及びエミッタのコンタクト領
域とそれにつながる配線リード間に生じ、高周波動作時
にはこのショットキ容量を介して入力信号がトランジス
タに伝達され、高速動作が可能となる。又、ＧａＡｓ基
板を用いたＨＢＴの場合殆ど余分な工程等を必要とせず
に容易にコンタクト領域−配線間にショットキー接合を
つくることができる。
（実施例）
以下、本発明を実施例を用いて詳細に説明する。
第１図は本発明の一実施例を示す図である６尚、前述の
従来例と同じ部分には同じ番号を付しである。本発明の
特徴とする点は、トランジスタ１のベースコンタクトと
入力端子１０．エミッタコンタクトとグランド間に、そ
九ぞれコンタクト抵抗３及まび４と並列にショットキ接
合ダイオード５及び６がそれぞれ挿入されている点であ
る。第１図でトランジスタ１が順バイアスされている場
合はショットキ接合ダイオード５及び６は逆バイアスさ
れ、容量として扱うことができる。従って、第１図のシ
ョットキ接合ダイオードを等価的に容量に置き換えると
第２図の様になる。第２図においてキャパシタ１２及び
１３は、それぞれ第１図のショットキ接合ダイオード５
及び６の等価的な容量を示している。
従来例と同じ部分には同じ番号を付しである。本発明の
特徴とする点は、トランジスタ１のベースコンタクトと
入力端子１０．エミッタコンタクトとグランド間に、そ
九ぞれコンタクト抵抗３及まび４と並列にショットキ接
合ダイオード５及び６がそれぞれ挿入されている点であ
る。第１図でトランジスタ１が順バイアスされている場
合はショットキ接合ダイオード５及び６は逆バイアスさ
れ、容量として扱うことができる。従って、第１図のシ
ョットキ接合ダイオードを等価的に容量に置き換えると
第２図の様になる。第２図においてキャパシタ１２及び
１３は、それぞれ第１図のショットキ接合ダイオード５
及び６の等価的な容量を示している。
本発明の効果を次に定性的に説明する。第２図において
、入力端子１０に加えられる論理入力信号が比較的低周
波の場合は、信号はコンタクト抵抗３を介してトランジ
スタ１のベースに入力されるが、第５図においてコンタ
クト抵抗３及び４が動作速度を制限するような超高周波
域では、キャパシタ１２を介してトランジスタ１のベー
スに入力される。又、その時、トランジスタ１のエミッ
タはキャパシタ１３を介してグランドに接地されること
になる。換言すれば、超高周波の信号に対しては、キャ
パシタ１２及び１３のインピーダンスは、それぞれコン
タクト抵抗３及び４に比べ小さくなりキャパシタ１２及
び１３はスピードアップコンデンサの役目をすることに
なる。この様に、ショットキ接合ダイオードをオーミッ
ク電極に並列に設けることにより、超高周波動作時にお
いては、ショットキ接合による容量がスピードアップコ
ンデンサとして働き、トランジスタ１のベース−エミッ
タ間の容量の充放電の高速化及び、エミッタ、デジェネ
レーションによるゲインの低下の改善を行うことができ
る。
、入力端子１０に加えられる論理入力信号が比較的低周
波の場合は、信号はコンタクト抵抗３を介してトランジ
スタ１のベースに入力されるが、第５図においてコンタ
クト抵抗３及び４が動作速度を制限するような超高周波
域では、キャパシタ１２を介してトランジスタ１のベー
スに入力される。又、その時、トランジスタ１のエミッ
タはキャパシタ１３を介してグランドに接地されること
になる。換言すれば、超高周波の信号に対しては、キャ
パシタ１２及び１３のインピーダンスは、それぞれコン
タクト抵抗３及び４に比べ小さくなりキャパシタ１２及
び１３はスピードアップコンデンサの役目をすることに
なる。この様に、ショットキ接合ダイオードをオーミッ
ク電極に並列に設けることにより、超高周波動作時にお
いては、ショットキ接合による容量がスピードアップコ
ンデンサとして働き、トランジスタ１のベース−エミッ
タ間の容量の充放電の高速化及び、エミッタ、デジェネ
レーションによるゲインの低下の改善を行うことができ
る。
上記構造は、例えば次の様にして容易に実現することが
できる。第３図は、簡略化した断面構造の一例を示す。
できる。第３図は、簡略化した断面構造の一例を示す。
第３図において、トランジスタ１を構成するエミッタ領
域１４．ベース領域１５．コレクタ領域１６に対しそれ
ぞれオーミック接合を持つオーミック電極１７．１８．
１９がある。又、前記エミッタ領域１４．ベース領域１
５に対しそれぞれショットキ接合を持つショットキ電極
２０．２１が形成され、前記ショットキ電極２０．２１
及びオーミック電極１９はそれぞれエミッタ配線リード
２２．ベース配線リード２３．コレクタ配線リード２４
に接続している。
域１４．ベース領域１５．コレクタ領域１６に対しそれ
ぞれオーミック接合を持つオーミック電極１７．１８．
１９がある。又、前記エミッタ領域１４．ベース領域１
５に対しそれぞれショットキ接合を持つショットキ電極
２０．２１が形成され、前記ショットキ電極２０．２１
及びオーミック電極１９はそれぞれエミッタ配線リード
２２．ベース配線リード２３．コレクタ配線リード２４
に接続している。
尚、前記ショットキ電極２０．２１の金属は、前記オー
ミック電極１７，１８，１９と異種の金属と限定するも
のではなく、同種であってもよい。ところで、上 ４記
構造を実現するには次の様な性質を利用することができ
る。即ち、ＧａＡｓ素子上に金属電極を単に形成すると
ショットキ接合となる。従って、前記オーミック電極１
７，１８．１９を適当な熱処理等によりそれぞれ前記エ
ミッタ領域１４．ベース領域１５．コレクタ領域１６に
対しオーミック接合をもつようにした後、単に、前記シ
ョットキ電極２２．２３となる金属をそれぞれ素子上に
形成すればよい。この様に従来の素子構造に比べ殆ど余
分なプロセスの追加なしに、オーミック電極と並列にシ
ョットキ電極を形成することができる。
ミック電極１７，１８，１９と異種の金属と限定するも
のではなく、同種であってもよい。ところで、上 ４記
構造を実現するには次の様な性質を利用することができ
る。即ち、ＧａＡｓ素子上に金属電極を単に形成すると
ショットキ接合となる。従って、前記オーミック電極１
７，１８．１９を適当な熱処理等によりそれぞれ前記エ
ミッタ領域１４．ベース領域１５．コレクタ領域１６に
対しオーミック接合をもつようにした後、単に、前記シ
ョットキ電極２２．２３となる金属をそれぞれ素子上に
形成すればよい。この様に従来の素子構造に比べ殆ど余
分なプロセスの追加なしに、オーミック電極と並列にシ
ョットキ電極を形成することができる。
本発明によれば、次の様な効果がある。
１）、トランジスタの各電極と配線間にコンタクト抵抗
が存在しても超高速動作が可能である。
が存在しても超高速動作が可能である。
２）２極めて少ない工程を追加するだけで、又１面積の
増加も殆どなく実現できる。
増加も殆どなく実現できる。
３）、超高周波域でのゲインを改善することができる。
第１図は、本発明の一実施例を示す構成図、第２図は、
第１図の等価的な構成を示す回路図、第３図は本発明に
よるトランジスタの簡略化した断面構造の一例を示す素
子構造図、第４図は基本的なインバータ回路を示す図、
第５図は、従来のＨＢＴを用いたインバータ回路の等価
回路を示す図である。 １・・・ＨＢＴトランジスタ、 ２，３．４・
・・コンタクト抵抗。 ５．６・・・ショットキダイオード、 ８・・・抵抗。 ９・・・電圧源、１０・・・入力端子。 １１・・・出力端子、 １２．１３
・・・キャパシタ。 １４・・・エミッタ、１５・・・ベース。 １６・・・コレクタ。 １７．１８，１９・・・オーミック接合電極。 ２０、２１・・・ショットキ接合電極。 ２２．２３．２４・・・配線リード 第１図 第２図 第３図
第１図の等価的な構成を示す回路図、第３図は本発明に
よるトランジスタの簡略化した断面構造の一例を示す素
子構造図、第４図は基本的なインバータ回路を示す図、
第５図は、従来のＨＢＴを用いたインバータ回路の等価
回路を示す図である。 １・・・ＨＢＴトランジスタ、 ２，３．４・
・・コンタクト抵抗。 ５．６・・・ショットキダイオード、 ８・・・抵抗。 ９・・・電圧源、１０・・・入力端子。 １１・・・出力端子、 １２．１３
・・・キャパシタ。 １４・・・エミッタ、１５・・・ベース。 １６・・・コレクタ。 １７．１８，１９・・・オーミック接合電極。 ２０、２１・・・ショットキ接合電極。 ２２．２３．２４・・・配線リード 第１図 第２図 第３図
Claims (2)
- （１）ＧａＡｓ基板上にエミッタがベースよりも広いバ
ンドギャップをもつ材料で形成されたヘテロ接合バイポ
ーラトランジスタにおいて、少なくともそのエミッタ領
域とオーミック接合をもつ第１の金属電極と並列に該エ
ミッタ領域とショットキ接合をもつ第２の金属電極を設
けたことを特徴とするトランジスタ回路。 - （２）ベース領域とオーミック接合をもつ第３の金属電
極と並列に該ベース領域とショットキ接合をもつ第４の
金属電極を具備したことを特徴とする特許請求の範囲第
１項記載のトランジスタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258414A JPH01101665A (ja) | 1987-10-15 | 1987-10-15 | トランジスタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62258414A JPH01101665A (ja) | 1987-10-15 | 1987-10-15 | トランジスタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01101665A true JPH01101665A (ja) | 1989-04-19 |
Family
ID=17319896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62258414A Pending JPH01101665A (ja) | 1987-10-15 | 1987-10-15 | トランジスタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01101665A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003044861A1 (en) * | 2001-11-21 | 2003-05-30 | Koninklijke Philips Electronics N.V. | Heterojunction semiconductor device and method of manufacturing such device |
-
1987
- 1987-10-15 JP JP62258414A patent/JPH01101665A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003044861A1 (en) * | 2001-11-21 | 2003-05-30 | Koninklijke Philips Electronics N.V. | Heterojunction semiconductor device and method of manufacturing such device |
| US7109567B2 (en) | 2001-11-21 | 2006-09-19 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing such device |
| CN100372125C (zh) * | 2001-11-21 | 2008-02-27 | Nxp股份有限公司 | 异质结半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077014A (ja) | ベース・バラストを備えた半導体装置 | |
| JPH08279561A (ja) | バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路 | |
| US4027177A (en) | Clamping circuit | |
| US4800416A (en) | Bipolar power transistor having bypassable incorporated-base ballast resistance | |
| JPH10209773A (ja) | 増幅回路装置 | |
| JPH07211875A (ja) | ゲートアレイ用アナログ出力駆動回路 | |
| JPH05315862A (ja) | 増幅回路 | |
| US3968450A (en) | Transistor amplifier | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| EP0282350A2 (en) | High frequency power amplifier having heterojunction bipolar transistor | |
| JPS6229158A (ja) | 電圧クランプ回路を含む集積回路装置 | |
| US7595696B2 (en) | Power amplifier | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPH05218799A (ja) | インピーダンス乗算器 | |
| US5155572A (en) | Vertical isolated-collector PNP transistor structure | |
| JP4031032B2 (ja) | 不所望なキャパシタンスを補償する手段を有する電子集積回路装置 | |
| JP2001326540A (ja) | 半導体回路 | |
| JP3005730B2 (ja) | 論理和回路 | |
| JP2762850B2 (ja) | 半導体集積回路 | |
| JP2674518B2 (ja) | 切換回路 | |
| US7466206B2 (en) | Amplifier circuit | |
| WO2003005569A1 (en) | Auxiliary circuitry for monolithic microwave integrated circuit | |
| JP3043398B2 (ja) | 高周波光電フロントエンド | |
| JP2806369B2 (ja) | Ｅｃｌ回路 | |
| JPH0553407B2 (ja) |