JPH01102434A - マトリックス型液晶表示パネル - Google Patents

マトリックス型液晶表示パネル

Info

Publication number
JPH01102434A
JPH01102434A JP62260694A JP26069487A JPH01102434A JP H01102434 A JPH01102434 A JP H01102434A JP 62260694 A JP62260694 A JP 62260694A JP 26069487 A JP26069487 A JP 26069487A JP H01102434 A JPH01102434 A JP H01102434A
Authority
JP
Japan
Prior art keywords
source bus
film
patterned
bus lines
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62260694A
Other languages
English (en)
Other versions
JPH0569409B2 (ja
Inventor
Hidehiko Momose
秀彦 百瀬
Kohei Kishi
岸　幸平
Takayuki Urabe
孝之 占部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP62260694A priority Critical patent/JPH01102434A/ja
Priority to EP88308178A priority patent/EP0313199B1/en
Priority to DE88308178T priority patent/DE3883697T2/de
Publication of JPH01102434A publication Critical patent/JPH01102434A/ja
Priority to US07/486,359 priority patent/US4991939A/en
Publication of JPH0569409B2 publication Critical patent/JPH0569409B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、半導体膜にアモルファス・シリコンを用いた
逆スタガー型の薄膜トランジスタ（以下、ＴＰＴと称す
る）をアドレス素子として用いるマトリックス型液晶表
示パネルに関するものである。
〈従来の技術〉 逆スタガー型のＴＦ’Ｔをアドレス素子として用いたマ
トリックス型液晶表示パネルの構造の一例を第４図、第
５図（ａ）　、　（ｂ）に示す。第５図（ａ）は第４図
のＶＡ−ＶＡ線断面図、第５図（ｂ）は第４図のＶＢ−
ＶＢ線断線図である。この液晶表示パネルは、絶縁性基
板１の上に、基板保護膜２、ゲート電極３、ゲート絶縁
膜４、アモルファスシリコン（ａ−５ｉ）膜５、絶縁１
［６、ｎ”ａ−８ｉｌ［７、ソース電極及びドレイン電
極８、表示用絵素電極９、保護膜１０を順次積層するこ
とにより形成されている。
ここで絶縁性基板ｌにキズやビットがある場合、あるい
は基板保護膜２にピンホール等がある場合、ゲート電極
３をパターン化する際にエツチング液が浸透（表面に大
きなキズやビットを形成）する。
従ってゲート電極３を横切ってその上にソースバスライ
ン８′を配線すると、ゲート電極３のキズやビットによ
りソースバスライン８°が断線するという問題が発生す
る。この問題の解決方法として、従来、ゲート電極３と
同材料からなる補強用薄Ｗ１１３°をソースバスライン
８゛下部に形成している。
〈発明が解決しようとする問題点〉 しかし、従来技術では補強用薄膜３゛の端部３゜ａ、３
°ｂの段差、特に（第６図に明示するように）補強用薄
膜３°　とソースバスライン４との間でパターンズレが
生じた場合、ズレ部分でソースバスライン８°が断線す
るという問題が発生していた。
本発明はこのような問題点を解決するためになされたも
のである。
く問題点を解決するための手段〉 本発明は、ソースバスライン下部補強用薄膜の端部にソ
ースバスラインに重なる突起を形成したことを特徴とす
る。
く作　用〉 上記突起状のパターンを有するソースバスライン下部補
強用薄膜により、ソースバスラインと補強用薄膜の重な
る部分を多くし、ソースバスラインの断線を防止する。
〈実施例〉 第１図、第２図（ａ）　、　（ｂ）　、　（ｃ）　、　
（ｄ）　、第３図を用いて本発明の一実施例を詳細に説
明する。ここで、第２図（ａ）　、　（ｂ）　、　（ｃ
）　、　（ｄ）はそれぞれ第１図ノ■Ａ−ＩＩＡ線、Ｉ
［Ｂ−■Ｂ線、■Ｃ−［ＩＣ線、ｌＩＤ−ｌ１Ｄ線断面
図で、第３図、は補強用薄膜端部の拡大図である。
ガラスからなる絶縁性基板ｌ上に、スパッタリングによ
り五酸化タンタルからなる絶縁膜２を３０００人の厚さ
に形成する。次にスパッタリングによりタンタルを３０
００人の厚さに形成し、これをフォトエツチングにより
パターン化して、ゲート電極３及びソースバスライン下
部補強用薄膜３°を同一平面上に形成する。該補強用薄
膜３゜の各端部は突起状を有してなる。
次にプラズマＣＶＤにより、ＳｉＮｘからなる絶縁１１
１４を４０００人の厚さに形成し、連続してアモルファ
スシリコン（ａ−Ｓｉ）からなる半導体層を３００人の
厚さに形成し、さらにＳｉＮｘからなる絶縁層を２００
０人の厚さに形成する。そして、上記半導体層及び絶縁
層をフォトエツチングにてパターン化する事により半導
体ＩＩ５、絶縁膜６を形成する。次に、プラズマＣＶＤ
によりｎ“アモルファスシリコノ（ｎａ−８ｉ）からな
る半導体膜を４００人の厚さに形成し、フォトエツチン
グにてパターン化する事によりパターン化された半導体
膜７を形成する。
次にスパッタリングあるいは電子ビーム蒸着によりＴｉ
、Ｍｏ、Ｗ等を３０００人の厚さに形成し、フォトエツ
チングにてパターン化することによりパターン化された
ソース及びドレイン電極８、さらにソースバスライン８
′を同時に形成する。次にスパッタリングあるいは電子
ビーム蒸着により酸化インジウムを主成分をする透明電
導膜を１０００人の厚さに形成し、これをフォトエツチ
ングにてパターン化し、表示用絵素電極９を形成する。
さらに、プラズマＣＶＤによりＳｉＮｘからなる保護膜
ｌＯを５０００人の厚さに形成する。
以上の様にして、突起状のパターンを有するソースバス
ライン下部補強用薄膜３°を形成したマトリクス型液晶
表示パネルを得る事が出来る。
上記の突起状のパターンを有するソースバスライン下部
補強要薄膜３°により、ソースバスライン８°　とのパ
ターンズレが生じても、ソースバスライン８°の断線欠
陥が少なくなる。即ち、第３図の拡大図に明らかなよう
に、補強用薄膜３°　とソースバスライン８°　との間
にパターンズレが生じ、仮に、Ａ部分で断線の恐れがあ
っても、補強用薄ＷＸ３°端部の突起部分Ｂでソースバ
スライン８°　と多（重なり合うことができ、該部分の
重なりでソースバスライン８゛の断線を防止できる。
〈発明の効果〉 以上のように本発明によれば、ソースバスライン下部の
補強用薄膜のパターンを長方形より突起状のパターンを
設けることにより、ソースバスライン下部の補強用薄膜
とソースバスラインとの間のパターンズレにより生じる
ソースバスライン断線欠陥のないマトリックス型液晶表
示パネルを提供することが出来る。
【図面の簡単な説明】
第１図は本発明の一実施例を示す平面図、第２図（ａ）
　、　（ｂ）　、　（ｃ）　、　（ｄ）はそれぞれ第１
図の■Ａ−ＩＩＡ線、ＪＩＢ−ＪＩＢ線、ｎｃ−ｎａ線
、ＩＩＤ−ｎＤ線断面図、 第３図は第１図の要部拡大図、 第４図は従来例を示す平面図、 第５図（ａ）　、　（ｂ）はそれぞれ第４図のＶＡ−Ｖ
Ａ線、ＶＢ−ＶＢ線断面図、 第６図は第４図の要部拡大図である。 ｌ・・・絶縁性基板、２．４．６・・・絶縁膜、３・・
・ゲート電極、３”・・・補強用薄膜、５．７・・・半
導体膜、 ８・・・ソースあるいはドレイン電極、８′・・・ソー
スバスライン、９・・・絵素電極、１０・・・保護膜。 代理人　弁理士　杉　山　毅　至（他１名）第１図 第２　図（Ｑ） 室２図（（）） 口 寸 １駅 ロ　　　　　　　ロ ！−Ｏｕ〕 牝９

Claims (1)

  1. 【特許請求の範囲】 １、逆スタガー型の薄膜トランジスタをアドレス表示と
    して用い、マトリックス表示する液晶表示パネルに於い
    て、 ソースバスライン下部に補強用薄膜のパターンを設け、
    該補強用薄膜の端部に前記ソースバスラインと重なる突
    起を形成したことを特徴とするマトリックス型液晶表示
    パネル。
JP62260694A 1987-10-15 1987-10-15 マトリックス型液晶表示パネル Granted JPH01102434A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62260694A JPH01102434A (ja) 1987-10-15 1987-10-15 マトリックス型液晶表示パネル
EP88308178A EP0313199B1 (en) 1987-10-15 1988-09-02 Liquid crystal display device
DE88308178T DE3883697T2 (de) 1987-10-15 1988-09-02 Flüssigkristall-Anzeigevorrichtung.
US07/486,359 US4991939A (en) 1987-10-15 1990-02-28 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62260694A JPH01102434A (ja) 1987-10-15 1987-10-15 マトリックス型液晶表示パネル

Publications (2)

Publication Number Publication Date
JPH01102434A true JPH01102434A (ja) 1989-04-20
JPH0569409B2 JPH0569409B2 (ja) 1993-10-01

Family

ID=17351478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62260694A Granted JPH01102434A (ja) 1987-10-15 1987-10-15 マトリックス型液晶表示パネル

Country Status (4)

Country Link
US (1) US4991939A (ja)
EP (1) EP0313199B1 (ja)
JP (1) JPH01102434A (ja)
DE (1) DE3883697T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379565B1 (ko) * 1999-07-07 2003-04-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 액정 표시장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
JPH0814668B2 (ja) * 1988-02-16 1996-02-14 シャープ株式会社 マトリックス型液晶表示パネル
US5287206A (en) * 1990-11-30 1994-02-15 Sharp Kabushiki Kaisha Active matrix display device
JP2650780B2 (ja) * 1990-11-30 1997-09-03 シャープ株式会社 アクティブマトリクス基板
US5303074A (en) * 1991-04-29 1994-04-12 General Electric Company Embedded repair lines for thin film electronic display or imager devices
JPH05243579A (ja) * 1992-02-28 1993-09-21 Canon Inc 半導体装置
JP2823178B2 (ja) * 1992-04-06 1998-11-11 シャープ株式会社 金属配線基板及びその製造方法
EP0582387B1 (en) * 1992-08-05 1999-05-26 Sharp Kabushiki Kaisha Metallic wiring board and method for producing the same
JP2915732B2 (ja) * 1993-02-01 1999-07-05 シャープ株式会社 アクティブマトリクス基板
JP3671056B2 (ja) * 1993-12-20 2005-07-13 ゼネラル・エレクトリック・カンパニイ アドレス線修理構造及び薄膜作像装置に対する方法
US5486485A (en) * 1994-02-18 1996-01-23 Philip Electronics North America Corporation Method of manufacturing a reflective display
US6383899B1 (en) 1996-04-05 2002-05-07 Sharp Laboratories Of America, Inc. Method of forming polycrystalline semiconductor film from amorphous deposit by modulating crystallization with a combination of pre-annealing and ion implantation
JP4596101B2 (ja) * 2000-10-18 2010-12-08 日本電気株式会社 液晶表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140926U (ja) * 1984-02-24 1985-09-18 三洋電機株式会社 表示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1121489A (en) * 1979-05-30 1982-04-06 Northern Telecom Limited Lcds (liquid crystal displays) controlled by mims (metal-insulator-metal) devices
DE3113041A1 (de) * 1980-04-01 1982-01-28 Canon K.K., Tokyo Verfahren und vorrichtung zur anzeige von informationen
JPS616729A (ja) * 1984-06-20 1986-01-13 Sharp Corp 情報入出力装置
EP0196915B1 (en) * 1985-03-29 1991-08-14 Matsushita Electric Industrial Co., Ltd. Thin film transistor array and method of manufacturing same
US4705358A (en) * 1985-06-10 1987-11-10 Seiko Instruments & Electronics Ltd. Substrate for active matrix display
FR2585167B1 (fr) * 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPH0713715B2 (ja) * 1987-01-22 1995-02-15 ホシデン株式会社 カラ−液晶表示素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140926U (ja) * 1984-02-24 1985-09-18 三洋電機株式会社 表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379565B1 (ko) * 1999-07-07 2003-04-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 기판 및 액정 표시장치

Also Published As

Publication number Publication date
JPH0569409B2 (ja) 1993-10-01
EP0313199B1 (en) 1993-09-01
DE3883697T2 (de) 1994-02-24
DE3883697D1 (de) 1993-10-07
EP0313199A1 (en) 1989-04-26
US4991939A (en) 1991-02-12

Similar Documents

Publication Publication Date Title
US8068188B2 (en) Thin film transistor array panel and manufacturing method thereof
US20010040649A1 (en) Manufacturing method of a liquid crystal display
JPH04163528A (ja) アクティブマトリクス表示装置
US20010005597A1 (en) Method for manufacturing fringe field switching mode liquid crystal display device
JP3222762B2 (ja) アクティブマトリクス基板およびその製造方法
US4991939A (en) Liquid crystal display device
JP2906470B2 (ja) アクティブマトリックス基板
JPS63289533A (ja) 液晶ディスプレイ装置
JPH0690372B2 (ja) 液晶表示素子
JPH028821A (ja) アクティブマトリックス基板
KR100192507B1 (ko) 티에프티-엘씨디의 구조 및 제조방법
JPS61188967A (ja) 薄膜トランジスタ
JP2000206560A (ja) アクティブマトリクス型液晶表示装置
JPS62226668A (ja) 薄膜トランジスタ
JPH01245226A (ja) アクティブマトリクス基板の製造方法
JPH0437822A (ja) アクティブマトリクス型表示装置及びその製造方法
JPH039531A (ja) 薄膜半導体装置
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JPH05265039A (ja) 液晶表示装置
JPH0618922A (ja) 液晶表示装置
JP3011210B2 (ja) アクティブマトリックス基板の製造方法
JPH0548106A (ja) 薄膜トランジスタ及びその製造方法
JPS61188968A (ja) 薄膜トランジスタ
JPH11289093A (ja) 表示装置用アレイ基板の製造方法
JPH0584914B2 (ja)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees