JPH01102596A - 画像データ転送方式 - Google Patents

画像データ転送方式

Info

Publication number
JPH01102596A
JPH01102596A JP62259803A JP25980387A JPH01102596A JP H01102596 A JPH01102596 A JP H01102596A JP 62259803 A JP62259803 A JP 62259803A JP 25980387 A JP25980387 A JP 25980387A JP H01102596 A JPH01102596 A JP H01102596A
Authority
JP
Japan
Prior art keywords
address
image data
data
order
frame memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62259803A
Other languages
English (en)
Inventor
Kazunari Kawamura
川村 一成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP62259803A priority Critical patent/JPH01102596A/ja
Publication of JPH01102596A publication Critical patent/JPH01102596A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 、本発明は、記憶装置に記憶されている画像データを読
出すための画像データ転送方式に関する。
(従来技術) 第4図は、゛従来の例えば電子スチル・カメラや画像再
生部分の画像再生部分の構成を示すブロック図であり、
同図に基づいて従来の画像データ転送方式を説明すると
、まず、1はRAM (Random^ccess M
emory)等の記憶素子で構成されたフレーム・メモ
リであり、1フレ一ム分の各画素毎の階調を示す画像デ
ータを記憶する。2はマイクロ・プロセッサであり、図
示する装置の作動を制御する中央制御機能を備えている
。マイクロ・プロセッサ2とフレーム・メモリ1は周知
の技術によりデータ・バス3とアドレス・バス4を介し
て相互に接続され、フレーム・メモリ1は、マイクロ・
プロセッサ2からアドレス・バス4に出力されたアドレ
ス信号に従って所定の画像データをデータ・バス3に出
力するようになっている。
更に、データ・バス3及びアドレス・バス4にはDMA
(Direct Memory Access)インタ
フェース5 ’% T V (Television)
インタ7 ニー ス6等が接続されている。そして、D
MAインタフェース5を介してデータ・バス3よりの画
像データがプリンタ7に転送され、同様にTVインタフ
ェース6を介してデータ・バス3よりの画像データがモ
ニタ・テレビジョン8に転送される。
次に、かかる構成の装置における画像再生時の作動を説
明する。フレーム・メモリ1の画像データに従ってプリ
ンタ7にハード・コピーを作成させる場合、DMAイン
タフェース5の制御によってフレーム・メモリ1から直
接に画像データが順次に読出され、その読出しタイミン
グに同期してその画像データが示す階調に応じた画素を
紙面上等に印刷する。モニタ・テレビジョン8に画像を
再生させる場合、TVゼインフェース6の制御によって
フレーム・メモリ1から直接に画像データが順次に読出
され(DMAインタフェース5と同様のダイレクト・メ
モリ・アクセスの機能を存している)、その読出しタイ
ミングに同期してその画像データが示す階調に応じた映
像をモニタ・テレビジョン8に写し出す。又、このよう
なりMA機能によらずに、マイクロ・プロセッサ2よす
出力されるアドレス信号に基づいて画像データを読出し
て画像再生を行うようにも構成されている。
(発明が解決しようとする問題点) しかしながら、このような従来の画像データ転送装置に
よると、次のような問題があった。即ち、画像データを
記憶するためのフレーム・メモリとマイクロ・プロセッ
サの作動のためのシステム・プログラム等を格納するた
めの記憶装置は、実際は別個の装置を設けるのではなく
、第5図に示すように同一の記憶装置のアドレス空間を
所定アドレス毎に区切って使用している。第5図の場合
は、16進表示で示すアドレスADHの内の“o、 o
、 o、 o、 o ”から“3. F、 F、 F、
 F”の領域にマイクロ・プロセッサの作動のためのプ
ログラムを格納し、“4.0.0゜0.0”から“7.
 F、 F、 F、 F ’の領域と“8. O,0,
0,0”から“B、 F、 F、 F、 F”の領域及
び“c、 o、 o、 o、 o”から“F、 F、 
F、 F、 F”のそれぞれの領域に例えば図示するよ
うに、ビデオ・カメラ等より得られた赤(R)、緑(G
)、青(B)の各画素毎のデータを格納するようになっ
ている。そして、再生画像を形成する際は、プリンタや
モニタに点順次走査等に従った順番のデータが供給され
るように特定の順番でアドレッシングする。ところが、
各種の信号処理技術において使用する場合単に点順次走
査よるだけでなく面順次走査や線順次走査による画像再
生を行いたい場合があり、−例として通常は点順次によ
り画像再生し特に面順次により赤色だけの画像を再生し
て被写体の赤に関する情報を得たいとする場合等があり
、そうした種々の走査の切り換えを行うために従来はマ
イクロ・プロセッサのプログラム制御によってアドレッ
シングの順番を変更するようにしていた。したがって、
画像データの読出し動作が遅くなる問題があった。
又、この読出し処理の高速化を図ろうとしてDMA転送
を使用しようとしても走査の切り換えを行うと、第5図
に示すシステム・プログラムを誤って読み出してしまい
正しい再生画像を形成することができない等の問題を生
じていた。
(問題点を解決するための手段) 本発明はのような従来の問題点に鑑みて成されたもので
あり、画像データの読出し順序(以下、転送フォーマッ
トという)の変更を容易に行うことができると共に、高
速転送を行うことができる画像データ転送方式を提供す
ることを目的とする。
この目的を達成するため本発明は、フレーム・メモリに
記憶されている画素毎の 画像データをアドレス指定す
ることにより順次に読み出させる画像データ転送方式に
おいて、アドレス変換手段によって、前記のアドレス指
定データを画像データのみが記憶されているアドレス領
域の他のアドレスを指定するアドレス指定データに変換
して上記画素データの出力順序を変更させることを特徴
とする。
(実施例) 以下、本発明による画像データ転送方式の一実施例を図
面と共に説明する。第1図は電子スチル・カメラや画像
再生装置の画像再生部分の構成を示すブロック図であり
、第4図と同−又は相当する部分は同一符号にて示して
いる。よって、第4図と相違する部分の構成を説明する
と、9はRAM (Random Access Me
mory)等の記憶素子で構成されたフレーム・メモリ
であり第3図に示す回路構成となっており、アドレス・
バス4よりのアドレス信号はアドレス変換回路10を介
して供給されるように接続されている。
フレーム・メモリ9の記憶領域は第2図に示すアドレス
・マツプに従って配置された複数のメモ!J RAM0
〜RAM15で構成されている。同図に於いて16進表
示で示しているアドレスADHの’ooooo°“から
”3FFFF”までの記憶領域にはマイクロ・プロセッ
サ2のためのシステム・プログラム等が格納され、“4
0000” から“7 F F F F ”までの記憶
領域にはlフレーム分の赤(R)の画像データが記憶さ
れ、”80000” から’BFFFF”までの記憶領
域には1フレ一ム分の緑(G)の画像データが記憶され
、“coooo” から“FFFFF”までの記憶領域
には1フレ一ム分の青(B)の画像データが記憶される
。即ち、システム・プログラム及びそれぞれの色相を表
す画像データを格納するための記憶領域は、それぞれ6
4キロ・バイト(kbyte)  のランダム・アクセ
ス・メモリを4個づつ組み合わせ、512行×512列
の画素からなるカラー画像を再生することができるよう
になっている。
第3図は第2図のアドレス・マツプにしたがって形成さ
れるフレーム・メモリ9及びアドス変換回路10の接続
関係を示している(尚、データ・バスとの接続関係の説
明は省略している)。即ち、アドレス変換回路10は、
所定レベルの制御信号が印加されると入出力端子間を導
通にし他のレベルの制御信号が印加されると非導通とな
る半導体スイッチ群をそれぞれが具備するバッファ回路
(テキサス・インスツルメント社製5N74L244等
)11〜16と、それぞれがP A L (Progr
ammableArrey Logic)  で形成さ
れたアドレス線切換え回路17〜19で構成され、アド
レス・バス4を構成する20本のアドレス信号線AO〜
A19にバッファ回路11〜16の各入力端子が順番に
接続され、それぞれの出力端子がアドレス線切換え回路
17〜19の入力端子に接続されている。更に、アドレ
ス線切換え回路17〜19の各出力端子はそれぞれ対応
するバッファ回路14〜16の入力端子に接続され、出
力端子は出力側に設けられたアドレス信号線群BO〜B
19に接続されている。
そして、各アドレス信号線BO〜B19がランダム・ア
クセス・メモリRAM0〜 RAM15 のアドレス信
号入力端子(各メモリの0〜19の符号で示す)に接続
している。各メモリのアドレス信号入力端子0は最下位
のアドレス・ビットの信号が供給されるための端子であ
り、符号値の大きな順番に従って上位のアドレス・ピッ
トを供給するための端子となっている。又、各アドレス
信号線BO〜B19とランダム・アクセス・メモリRA
M0〜RAM15の接続関係は全て等しくなっており、
ランダム・アクセス・メモ!J RAM15を代表して
述べれば、最下位の端子0にアドレス信号線BO1最上
位の端子19がアドレス信号線B19となるように順番
に接続されている。
アドレス線切換え回路17は、アドレス・バス4に1づ
つカウント・アップするバイナリ・データが転送された
場合に、所謂面順次走査に基づく再生を行うような順序
でランダム・アクセス・メモIJ RAMQ〜RAM1
5から画像データの読出しを行うことが出来るように各
アドレス信号線AO〜A19とアドレス信号線BO〜B
19との接続関係を切り換える。アドレス線切換え回路
18は、これに対して所謂点順次走査に基づく再生を行
なうように各アドレス信号線AO−A19とアドレス信
号線BO〜B19との接続関係を切り換える。更に、ア
ドレス線切換え回路19は、所謂線順次走査に基づく再
生を行うように接続関係を切り換え、その切り換えはバ
ッファ回路11〜16の内の特定のバッファ回路だけを
導通、他を非導通とするように制御することによって実
行される。
各アドレス線切換え回路17.18.19は次の切り換
えテーブルに示す接続配線がPALによって形成されて
いる。
即ち、上記のテーブルのアドレス・バスの欄に示すアド
レス信号線AO〜A19を右側欄に対応して示すアドレ
ス信号線BO〜BI9に切り換え接続することにより、
各ランダム・アクセス・メモリRAM0〜RAM15の
読出順序が自動的に変更され、各変換モードに従った画
像を再生することができる。又、従来のようにマイクロ
・プロセッサのプログラム処理によってアドレス・デー
タを変換するのではなく、予めファーム・ウェアの形で
アドレス信号切り換え回路17〜19が形成されている
ことから転送速度の向上を図ることができ、特にDMA
転送をおこなうことができるという効果が得られる。
又、上記のテーブルに示すアドレス信号線A16゜A1
7. A18. A19 は第3図に示すランダム・ア
クセス・メモリRAM0〜RAM3. RAM4〜RA
M7. RAM8〜RAMII、 RAM12〜RAM
15の各ブロックの何れか1つのブロックを指定するた
めのアドレス・データを転送し、上記テーブルによれば
、何れの順次走査に切り換えてもランダム・アクセス・
メモリRAM0〜RAM3は指定されることがない。よ
って、アドレスADHの“ooooo” から“3FF
FF″′までの記憶領域に格納されているマイクロ・プ
ロセッサ2のためのシステム・プログラム等は画像再生
のための読出しの際には間違って読み出されることがな
く、所望の転送フォーマットにて再画像を得ることがで
きる。
尚、この実施例ではPALを使用した場合を示したが、
半導体スイッチを用いて切り換えるようにしてもよい。
(発明の効果) 以上説明したように本発明によれば、フレーム・メモリ
に記憶されている画素毎の画像データをアドレス指定す
ることにより順次に読み出させる画像データ転送方式に
おいて、上記のアドレス指定データを画像データのみが
記憶されているアドレス領域の他のアドレスを指定する
アドレス指定データに変換して上記画素データの出力順
序を変更させるようにしたので、従来のようにプログラ
ム制御によらないで画像データの読出し順序を変更する
ことができ、更に誤ったデータが読み出されることなく
高速に画像データを転送することが出来る。
【図面の簡単な説明】
第1図は本発明の一実施例の画像データ転送装置の構成
を示すブロック図、第2図は第1図に示すフレーム・メ
モリの記憶領域の構成を示すアドレス・マツプ、第3図
は第1図のアドレス変換回路の構成及び第2図のメモリ
・マツプに従って構成された画像データ転送装置の要部
回路を示すブロック図、第4図は従来の画像データ転送
装置の構成を示すブロック図、第5図は第4図のフレー
ム・メモリの記憶領域の構成を示すアドレス・マツプで
ある。 9:フレーム・メモリ 10ニアドレス変換回路 11.12.13゜ 14.15.16:バッファ回路 17.18.19ニアドレス線切換え回路RAM0〜R
AM15 :ランダム・アクセス・メモリAO〜A19
ニアドレス信号線(アドレス・バス)BO〜B19ニア
ドレス信号線 第  1  図 第  2LJ Ql:c!:     α    工       α
0000口 (<<(<

Claims (1)

    【特許請求の範囲】
  1. フレーム・メモリに記憶されている画素毎の画像データ
    をアドレス指定することにより順次に読み出させる画像
    データ転送方式において、アドレス変換手段によって、
    前記のアドレス指定データを画像データのみが記憶され
    ているアドレス領域の他のアドレスを指定するアドレス
    指定データに変換して上記画素データの出力順序を変更
    させることを特徴とする画像データ転送方式。
JP62259803A 1987-10-16 1987-10-16 画像データ転送方式 Pending JPH01102596A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62259803A JPH01102596A (ja) 1987-10-16 1987-10-16 画像データ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62259803A JPH01102596A (ja) 1987-10-16 1987-10-16 画像データ転送方式

Publications (1)

Publication Number Publication Date
JPH01102596A true JPH01102596A (ja) 1989-04-20

Family

ID=17339217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62259803A Pending JPH01102596A (ja) 1987-10-16 1987-10-16 画像データ転送方式

Country Status (1)

Country Link
JP (1) JPH01102596A (ja)

Similar Documents

Publication Publication Date Title
JP2796329B2 (ja) 表示メモリとそれを備えた画像処理装置
JP3278756B2 (ja) 画像処理方法及び装置
JPH04227386A (ja) デジタルビデオレコーダ及びメモリ容量設定装置
US4967274A (en) Image data conversion device
JPH07113818B2 (ja) オペレータが選択した像部分の表示方法及び装置
JPH037955B2 (ja)
JPH01102595A (ja) 画像データ転送装置
JP3002951B2 (ja) 画像データ記憶制御装置
JPS646547Y2 (ja)
JPS63109059A (ja) 画像処理システム
JPH05113928A (ja) 画像メモリ装置
EP0161319B1 (en) Apparatus for controlling writing and reading in relation to graphic memory
JPH0131345B2 (ja)
JPH01113791A (ja) アドレス線およびデータ線の接続システム
KR100421910B1 (ko) 비디오 카드 및 그 데이터 처리방법
JPS60162287A (ja) 画像メモリのアクセス処理装置
JPH05128240A (ja) 画像処理装置の画像デ−タ転送方式
JPH0469908B2 (ja)
GB2152711A (en) A digital computer
JPH07262349A (ja) ディザ変調方法及び回路、ディザテーブル用アドレス発生方法及び回路並びにこれらを用いたハードコピー回路
JPS61270980A (ja) テレビジヨン受信機のプリンタ装置
JPS641782B2 (ja)
JPH0435478A (ja) 映像信号処理装置
JPS6134593A (ja) カラ−crt表示装置
JPH086534A (ja) 画像メモリ装置