JPH011029A - ゾ−ン発生回路 - Google Patents
ゾ−ン発生回路Info
- Publication number
- JPH011029A JPH011029A JP62-155522A JP15552287A JPH011029A JP H011029 A JPH011029 A JP H011029A JP 15552287 A JP15552287 A JP 15552287A JP H011029 A JPH011029 A JP H011029A
- Authority
- JP
- Japan
- Prior art keywords
- zone
- character
- generation circuit
- data
- operand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はオペランドのキャラクタ・ポジションに対応し
てキャラクタの有効、無効を示すゾーンを発生するゾー
ン発生回路に関し、特にオペランドのスタートゾーン発
生の際の制御に関する。
てキャラクタの有効、無効を示すゾーンを発生するゾー
ン発生回路に関し、特にオペランドのスタートゾーン発
生の際の制御に関する。
従来、情報処理装置において、可変長の10進キヤラク
タデータ等を演算処理する場合、メモリからフェッチさ
れるオペランドは1例えば、ダブル・ワード(8バイト
)の単位であり、一方、実際の演算に使用する10進デ
ータは、上記のダブル・ワード内の途中のキャラクタ・
ポ、ゾションから始まる形となっている。同様に、演算
結果をメモリにストアする際にもダブルワード内の途中
のキャラクタ・ポゾンヨンから書きかえる必要がある。
タデータ等を演算処理する場合、メモリからフェッチさ
れるオペランドは1例えば、ダブル・ワード(8バイト
)の単位であり、一方、実際の演算に使用する10進デ
ータは、上記のダブル・ワード内の途中のキャラクタ・
ポ、ゾションから始まる形となっている。同様に、演算
結果をメモリにストアする際にもダブルワード内の途中
のキャラクタ・ポゾンヨンから書きかえる必要がある。
さらに、10進データだけでなく英文字データにおいて
も上述のようにダブルワード内の途中のキャラクタ・ポ
ジションから始まっている。そして、キャラクタ処理順
序としてはアドレス/キセレクタ・ボッジョンの列、順
に行うものと降順に行うもの(リバースタイプ)がある
。
も上述のようにダブルワード内の途中のキャラクタ・ポ
ジションから始まっている。そして、キャラクタ処理順
序としてはアドレス/キセレクタ・ボッジョンの列、順
に行うものと降順に行うもの(リバースタイプ)がある
。
このようなキャラクタデータを処理する場合。
ダブルワード内での有効データのスタートポジション情
報に基づいてダブルワード内の各キャラクタの有効/無
効を示すゾーンデータを生成して不要キャラメ乞サプレ
ス及びメモリ書込み時の部分書込み制御に用いることが
従来から行われている。
報に基づいてダブルワード内の各キャラクタの有効/無
効を示すゾーンデータを生成して不要キャラメ乞サプレ
ス及びメモリ書込み時の部分書込み制御に用いることが
従来から行われている。
従来:この種のゾーン発生回路は第3図に示すようにア
ンドヶ” )20a及び2Qb 、加算器(アゲ−)
30.セレクタ40.セレクタ50.16ビソトンフタ
60及びセレクタ70 f 9iiiえている。
ンドヶ” )20a及び2Qb 、加算器(アゲ−)
30.セレクタ40.セレクタ50.16ビソトンフタ
60及びセレクタ70 f 9iiiえている。
このゾーン発生回路では、オペランドがリバースタイプ
でない場合には、オペランドとして有効でないキャラク
タ数を16ビノトシフタ60のシフトカウントとして+
1111をシフトアウト、O”をシフトインすることで
オペランドに対するスタートゾーン(キャラクタのスタ
ートポジションから以降を有効とするためのゾーン)を
発生している。
でない場合には、オペランドとして有効でないキャラク
タ数を16ビノトシフタ60のシフトカウントとして+
1111をシフトアウト、O”をシフトインすることで
オペランドに対するスタートゾーン(キャラクタのスタ
ートポジションから以降を有効とするためのゾーン)を
発生している。
また、リバースタイプの場合には、オペランドとシフト
カウントとして′0°°をシフトアウト、”1’“をシ
フトインしてスタートゾーン発生ヲ行っている。このた
め、ゾーン発生回路ではオペランドのスタートボッジョ
ンに+0または+1の演算をすることによりシフトカウ
ントを生成し、スタートゾーン発生を行っている。
カウントとして′0°°をシフトアウト、”1’“をシ
フトインしてスタートゾーン発生ヲ行っている。このた
め、ゾーン発生回路ではオペランドのスタートボッジョ
ンに+0または+1の演算をすることによりシフトカウ
ントを生成し、スタートゾーン発生を行っている。
上述した従来のゾーン発生回路では、オにランドのスタ
ートポジションに+1するためにアゲ−30を設けてお
り、さらにシフト・カウントのチエツクを行うため、ア
ゲ−30を2重化する必要があり、ハードウェアー叶が
多くなるという問題点がある。
ートポジションに+1するためにアゲ−30を設けてお
り、さらにシフト・カウントのチエツクを行うため、ア
ゲ−30を2重化する必要があり、ハードウェアー叶が
多くなるという問題点がある。
本発明によるゾーン発生回路は、スタート・ポ・ゾショ
ンからワード境界までのスタート・ゾーンを求める際に
、スタートポジション情報と該スタートポジション情報
の1の補数(1°s complement)とを切替
えて出力する切替手段と、前記切替手段の出力に従って
、キャラクタ単位のゾーンを生成する固定i”ターン入
力のシフタの出力をオにランドとして有効なスタートゾ
ーンに変換して出力する変換手段とを有することを特徴
としている。
ンからワード境界までのスタート・ゾーンを求める際に
、スタートポジション情報と該スタートポジション情報
の1の補数(1°s complement)とを切替
えて出力する切替手段と、前記切替手段の出力に従って
、キャラクタ単位のゾーンを生成する固定i”ターン入
力のシフタの出力をオにランドとして有効なスタートゾ
ーンに変換して出力する変換手段とを有することを特徴
としている。
次に本発明について実施例によって説明する。
なお、ここでは、オペランドを1ダブルワ一ド単位に区
切り、オにランドのスタートボノショ/が存在するダブ
ルワードにおいてスタートゾーンを求める場合について
説明する。
切り、オにランドのスタートボノショ/が存在するダブ
ルワードにおいてスタートゾーンを求める場合について
説明する。
第1図を参照して、デコーダ100は制御線10及び1
1からの信号を受けてデコードを行い、このデコードさ
れたイぎ号は制御線12を介して切替手段200のセレ
クト信号として使用される。セレクト信号に基づいて切
替手段200は制御データ1と制御データlの1の補数
(I’s complement )とを切−替え、制
御データ2としてセレクタ300に与える。セレクタ3
00は1ljlJ御データ2と制御データ3とを受け、
この制御IL1データ2及び3を制御線13からの信号
より選択する。そして、セレクタ3 VVi 1tjl
J御データ4としてシフタ400に与える。シフタ40
0は2i (iは正整数)ビット入力。
1からの信号を受けてデコードを行い、このデコードさ
れたイぎ号は制御線12を介して切替手段200のセレ
クト信号として使用される。セレクト信号に基づいて切
替手段200は制御データ1と制御データlの1の補数
(I’s complement )とを切−替え、制
御データ2としてセレクタ300に与える。セレクタ3
00は1ljlJ御データ2と制御データ3とを受け、
この制御IL1データ2及び3を制御線13からの信号
より選択する。そして、セレクタ3 VVi 1tjl
J御データ4としてシフタ400に与える。シフタ40
0は2i (iは正整数)ビット入力。
iビット出力の7フタであり、制御データ・1で与&ら
れるシフトカウント数分だけシフトして、その結果はデ
ータ5として変換手段500に与えられる。変換手段5
00はデータ5及びデータ5のI’s complem
entどちらか一方を選択してデータ6としてセレクタ
600に与える。セレクタ600Qまデータ7及びデー
タ7のビット位置を反転させデータのどちらか一方を制
御線1oからの信号によって選択する。
れるシフトカウント数分だけシフトして、その結果はデ
ータ5として変換手段500に与えられる。変換手段5
00はデータ5及びデータ5のI’s complem
entどちらか一方を選択してデータ6としてセレクタ
600に与える。セレクタ600Qまデータ7及びデー
タ7のビット位置を反転させデータのどちらか一方を制
御線1oからの信号によって選択する。
ここでオペランドが8ビツトキヤラクタでリバースタイ
プでない場合及びオペランドが4ビツトキヤラクタでリ
バースタイプの場合についてスタートゾーンを発生する
動作について説明する。
プでない場合及びオペランドが4ビツトキヤラクタでリ
バースタイプの場合についてスタートゾーンを発生する
動作について説明する。
第2図も参照して、8ビツトキヤラクタのオペランドは
グブルワードのjキャラクタ目から始まり、一方、4ビ
ツトキヤラクタの場合はにキャラクタ目から始まってい
る(ステップl)。これらオにランドのスタートボッジ
ョンをもとにステノf2では切替手段200によってオ
ペランドとして有効でない・1ビットキャラクタ単位の
キャラクタ数が選択される。ステツf2で得られたキャ
ラクタ数はシフタ・100のシフトカウントとして用い
られ、このキャラクタ数だけ1”をシフトインする動作
を行っている(ステツf3)。このシフタ400で得ら
れたデータは変換手段500で”1”が右詰めに変換さ
れ(ステツf 4 ) 、、、一方。
グブルワードのjキャラクタ目から始まり、一方、4ビ
ツトキヤラクタの場合はにキャラクタ目から始まってい
る(ステップl)。これらオにランドのスタートボッジ
ョンをもとにステノf2では切替手段200によってオ
ペランドとして有効でない・1ビットキャラクタ単位の
キャラクタ数が選択される。ステツf2で得られたキャ
ラクタ数はシフタ・100のシフトカウントとして用い
られ、このキャラクタ数だけ1”をシフトインする動作
を行っている(ステツf3)。このシフタ400で得ら
れたデータは変換手段500で”1”が右詰めに変換さ
れ(ステツf 4 ) 、、、一方。
リバースタイプでない場合は”111を左詰めに変換す
ることによりスタートゾーンを生成する(ステツf5)
。
ることによりスタートゾーンを生成する(ステツf5)
。
以上説明したように本発明は、スタートゾーンを発生す
る際、リバースタイプの場合にはオぜランドとして有効
でないキャラクタ数を求める(スタートポジションの1
“s cOmplementをとる)ことにより、スタ
ートゾーン発生のための回路が簡単になると共に、シフ
ト・カウントをチエツクするだめの回路構成が簡単にな
る効果がある。
る際、リバースタイプの場合にはオぜランドとして有効
でないキャラクタ数を求める(スタートポジションの1
“s cOmplementをとる)ことにより、スタ
ートゾーン発生のための回路が簡単になると共に、シフ
ト・カウントをチエツクするだめの回路構成が簡単にな
る効果がある。
第1図は本発明の一実施例を示すブロック[4゜第2図
は本発明によるゾーン発つL回?1′Iの動作を説明す
るだめの図、第3図は従来のゾーン発生回路のブロック
図である。 1 .2.3.4.5.6.7・・・データ、10゜1
1.12.13・・・制御線、100・・・デコーダ。 200・・・切替手段、300,600・・・セレクタ
。 400・・・シフタ、500・・変換手段。
は本発明によるゾーン発つL回?1′Iの動作を説明す
るだめの図、第3図は従来のゾーン発生回路のブロック
図である。 1 .2.3.4.5.6.7・・・データ、10゜1
1.12.13・・・制御線、100・・・デコーダ。 200・・・切替手段、300,600・・・セレクタ
。 400・・・シフタ、500・・変換手段。
Claims (1)
- 1、オペランドのキャラクタ・ポジションに対応してキ
ャラクタの有効、無効を示すゾーンデータを発生するゾ
ーン発生回路において、前記オペランドのスタートポジ
ションからワード境界までのスタート・ゾーンを求める
際に、スタートポジション情報と該スタートポジション
情報の1の補数とを切替えて出力する切替手段と、固定
パターンが入力され、キャラクタ単位のゾーンを生成す
るシフタの出力を、前記切替手段の出力に従って、オペ
ランドとして有効なスタート・ゾーンに変換して出力す
る変換手段とを有することを特徴とするゾーン発生回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15552287A JPS641029A (en) | 1987-06-24 | 1987-06-24 | Zone generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15552287A JPS641029A (en) | 1987-06-24 | 1987-06-24 | Zone generating circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH011029A true JPH011029A (ja) | 1989-01-05 |
| JPS641029A JPS641029A (en) | 1989-01-05 |
Family
ID=15607905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15552287A Pending JPS641029A (en) | 1987-06-24 | 1987-06-24 | Zone generating circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS641029A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4957622A (en) * | 1988-07-18 | 1990-09-18 | Uddo-Mims International, Inc. | Apparatus for removing sediment from ponds |
-
1987
- 1987-06-24 JP JP15552287A patent/JPS641029A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1301937C (en) | Absolute value calculating circuit having a single adder | |
| US5918252A (en) | Apparatus and method for generating a modulo address | |
| US5442577A (en) | Sign-extension of immediate constants in an alu | |
| JPH0428180B2 (ja) | ||
| JPH07177039A (ja) | ハフマン符号化復号化装置 | |
| EP0180157B1 (en) | Information processing unit | |
| JPH0342715A (ja) | 除算用近似逆数生成装置 | |
| US5777918A (en) | Fast multiple operands adder/subtracter based on shifting | |
| US5710731A (en) | Combined adder and decoder digital circuit | |
| US6738792B1 (en) | Parallel mask generator | |
| JP3459330B2 (ja) | 高速バレルシフタ | |
| JPH09114639A (ja) | マスクデータ生成回路及びビットフィールド操作回路 | |
| US4254471A (en) | Binary adder circuit | |
| JPH04232529A (ja) | 多重ディジット10進数を2進数に変換する装置および統一された比復号器 | |
| JPS6043742A (ja) | 可変長デ−タ読出し回路 | |
| JP3135156B2 (ja) | Qeテーブルデータ作成方法、Qeテーブルデータ作成装置及びQeテーブルデータ読出装置 | |
| KR100265358B1 (ko) | 고속의쉬프팅장치 | |
| JPS62259140A (ja) | アドレス生成回路 | |
| JPH04192033A (ja) | 補数変換回路 | |
| JPH02126317A (ja) | データ形式変換方式 | |
| JPS61105640A (ja) | 並列補数回路 | |
| JPH0793131A (ja) | ビットリバース演算回路 | |
| JPS63276923A (ja) | ガロア体演算器 | |
| JPH0377538B2 (ja) | ||
| JPS60159934A (ja) | 10進数符号付加回路 |