JPH01106155A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH01106155A
JPH01106155A JP62261745A JP26174587A JPH01106155A JP H01106155 A JPH01106155 A JP H01106155A JP 62261745 A JP62261745 A JP 62261745A JP 26174587 A JP26174587 A JP 26174587A JP H01106155 A JPH01106155 A JP H01106155A
Authority
JP
Japan
Prior art keywords
data
counter
control unit
count
chain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62261745A
Other languages
English (en)
Inventor
Toru Kanazawa
亨 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62261745A priority Critical patent/JPH01106155A/ja
Publication of JPH01106155A publication Critical patent/JPH01106155A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関するもので、特にデータチェ
インのオーバラン処理に関するものである。
〔従来の技術〕
従来この種の情報処理装置は、主記憶装置(以下MMと
称す)の資産の有効活用の為に、データチェイン機能(
以下DCと称す)を有することが多い。例えば、MM上
に/O0バイトのデータエリアを必要とする場合2通常
ならMM上の何処かに/O0バイト以上の大きさを持つ
空きエリアを必要とした。このような場合に際しDCと
は1例えばA番地から50バイト、B番地から20バイ
ト、C番地から30バイトというように、いくつかの空
きエリアを併せることにより、要求されるデータエリア
を確保しようとするものである。このようにすれば、細
かく分れた空きエリアを有効に活用することができる。
第2図は従来の情報処理装置の1例である。図中、/O
1はメモリバスであり、301はI/Oインタフェース
である。前記DCはIlo fロセッサ30(以下IO
Pと称す)の機能として実現されていた。
一方、 VLSI化等による装置の小型化によシ、第2
図のIOP 30とPCU 40との近接が可能となり
第3図のように301はI/OインタフェースからI/
Oバスへと変化していく傾向にある。
IOP 30とPCU 40との間がバス構造を持つに
つれ9間接的ながら、 PCU 40はMM20のアド
レスを意識することが可能となシ1本来IOP 30の
行っていた機能を分担することが可能となってくる。
このような状況の下、前記DCの機能をPCU40で行
うようになってきた。即ち、l0j30はMMIO又は
中央処理装置20(以下CPUと称す)から各PCU 
40へのデイストリビューターとしての役割に重きを置
くようになる。
ここで、 IOP 30で行われていたDCの概略を示
す。IOP 30では、DC指示のコマンド、コマ7ド
1を受理するとその次に続くコマンド1コマンド2をコ
マンド実行終了前にMMIOから読み出し、コマンド1
で指示されたデータ転送が終了すると、速やかに次のデ
ータ転送(コマンド2で指示されているもの)の準備を
行う。これは。
/OP 30内のバッファの余裕がなくなると、即。
下位装置であるPCU側でのデータオーバラン障害につ
ながる可能性があるので、即応が要求されている。IO
P 30内の障害をPCU 40へ伝えないようにする
為、コマンド1実行が終了した次点で。
コマンド2の準備を完了していない場合、オーバラン障
害として処理する場合が多い。
〔発明が解決しようとする問題点〕
このように、 PCUがDC機能を行うようになシ。
前記IOPでの思想は、そのままPCUでの思想として
受継がれた。しかしながら、 PCU側から見れば。
従来よりも機能が追加されたことになり、従来から有す
るプロセッサ性能では、前記のようなコマンド1実行終
了時にコマンド2の準備が間合わないオーバラン障害が
多発する可能性が生じてきた。
一方、 PCtJとデバイスとのデータ転送は、前記デ
バイスの性能及び動作に依存する場合が多い。
例えば、デバイス示磁気ディスク装置である場合。
あるデータフィールドを書込んだ後9次のデータフィー
ルド迄はギャップが存在し、その間はデータが準備され
ていなくとも問題ない。即ち0例えば2つの連続したデ
ータフィールドに書込むを行う場合で、最初のフィール
ドに書込むデータ数と同じ値の所に、DCのセグメント
境界があった場合1次のセグメントによるデータは1次
のデータフィールドの書込みを開始する迄に準備ができ
ればよいが、従来の方式では、前記セグメント境界で、
即ち、最初のフィールド処理終了時にオーバラン障害と
な、9 、 PCUは該障害の復旧処理を行わなければ
ならなかった。
そこで1本発明の技術的課題は、上記欠点に鑑み9次の
データフィールド書込み時に使用するDCの次のセグメ
ントのカウントがセットされていないことにより発生す
るDCのオーバラン障害を防止する情報処理装置を提供
することである。
〔問題点を解決するための手段〕
本発明によれば、入出力プロセッサとデバイスとの間に
位置し、前記入出力プロセッサを介して主記憶装置のア
ドレスを意識することができ、データチェイン機能をサ
ポートする情報処理装置であって、前記主記憶装置との
デシタ転送数を力・ラントスるI/Oバス転送カウンタ
と、該I/O ハス転送カウントが尽きた後続けてカウ
ントすべき値を格納する次カウントレジスタと、前記デ
バイストのデータ転送数をカウントするデータカウンタ
と。
前記入出力プロセッサ及び前記デバイスとのデータ転送
を制御し、データオーバランのチェック及び報告を行う
データ転送制御部と、前記入出力バス転送カウンタから
の動作中報告信号と、前記次カウントレソスタからの有
効信号とを受けて2次カウントのセット要求を出力する
データチェイン制御部と、前記入出力バス転送カウンタ
と前記データカウンタとの状態により、前記データ転送
制御部に対し、前記入出力プロセッサとの、データ転送
の中断・再開指示を行うデータカウント比較部と、前記
次カウントのセット要求と前記データ転送制御部からの
データオーバラン報告とを受け。
データチェイン処理及びオーバラン障害処理を行うプロ
セッサとを有することを特徴とする情報処理装置が得ら
れる。
即ち1本発明の情報処理装置は、7″ロセツサとデータ
転送制御部とI/Oバス転送カウンタと次カウントレジ
スタとデータチェイン制御部とデータカウンタとデータ
カウント比較部とを有している。
〔実施例〕
次に9本発明について図面を参照して説明する。
第1図は本発明の一実施例である。いわゆるDC動作時
、 I/Oバス転送カウンタ300がカウント中に次カ
ウントレジスタ400に有効データがセットされている
ことを示す有効信号402がアクティブにならない場合
、データチェイン制御部500は次カウント値のセット
要求501を出力してプロセッサ/O0に通知する。
デバイスとのデータ転送数はデータカウンタ600にセ
ットされる。即ち、最初のデータフィールド長がこのデ
ータカウンタ600にセットされる。又、 I/Oバス
転送カウンタ300には最初。
DCの最初のセグメント長がセットされる。データカウ
ント比較部700は、前記データカウンタ600とI/
Oバス転送カウンタ30の初期値を見て、これから処理
するデータフィールド長とDCのセグメント長とが一致
するかどうかを調べる。
一致した場合、データカウント比較部700は動作を開
始し、常にI/Oバス転送カウンタ300の状態を監視
し、信号線lを通して行われるIOPとのデータ転送の
最後のフェーズが開始されるまで待つ。
データ転送制御部200は、 I/Oバス転送カウンタ
300がOになったという通知303がくるまで、デー
タをいくつかに分割して、信号線1を介してIOPから
受取シ、又データカウンタ600が0になったという通
知602がくるまで、信号線2を介して、データをデバ
イスへ送る。
IOPとのデータの最後のフェーズがきたことを。
I/Oバス転送カウンタ300の状態301を監視して
いたデータカウント比較部700が知ると。
データ転送制御部200に対し、 IOPとのデータ転
送の中断指示701を出す。データ転送制御部200は
これにより、信号線1を介して行っていたIOPとのデ
ータ転送を一時中断する。
一方9次カウントレジスタ400に有効データがセット
されると有効信号402がアクティブとなる。これによ
り、データカウント比較部700は、 IOPとのデー
タ転送の中断指示701を取下げる。データ転送制御部
200は、これにより/OPとのデータ転送を再開する
デバイスとのデータ転送は二この間続けられている。前
記IOPとのデータ転送の再開によるデータが間合わず
、信号線2を介してデバイスへデータを送る時点にデー
タ転送制御部200に送るべきデータがないとき、デー
タ転送制御部200はデータオーバラン201をプロセ
ッサ/O0へ通知する。
〔発明の効果〕
以上説明したように本発明は、データカウント比較部を
有し、データフィールド長とDCのセグメント長が一致
する場合、 IOPとのデータ転送の最後のフェーズの
実行を、DCの次のセグメントのカウントがセットされ
る迄抑制することにより。
データフィールド長とDCのセグメント長が一致する場
合に、該データフィールドの終わりで9次゛のデータフ
ィールド書込み時に使用するDCの次のセグメントのカ
ウントがセットされていないことにより発生するDCの
オーバラン障害を防止するという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例に係る情報処理装置のブロック
図、第2図及び第3図は従来の情報処理装置のブロック
図である。 /O0・・・プロセッサ、200・・・データ転送制御
部。 300・・・VOバス転送カクンタ、  400・・・
次カウントレジスタ、500・・・データチェイン制御
部。 600・・・データカウンタ、700・・・データカウ
ント比較部。 第1図 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. 1、入出力プロセッサとデバイスとの間に位置し、前記
    入出力プロセッサを介して主記憶装置のアドレスを意識
    することができ、データチェイン機能をサポートする情
    報処理装置であって、前記主記憶装置とのデータ転送数
    をカウントするI/Oバス転送カウンタと、該I/Oバ
    ス転送カウンタのカウントが尽きた後続けてカウントす
    べき値を格納する次カウントレジスタと、前記デバイス
    とのデータ転送数をカウントするデータカウンタと、前
    記入出力プロセッサ及び前記デバイスとのデータ転送を
    制御し、データオーバランのチェック及び報告を行うデ
    ータ転送制御部と、前記入出力バス転送カウンタからの
    動作中報告信号と前記次カウントレジスタからの有効信
    号とを受けて、次カウントのセット要求を出力するデー
    タチェイン制御部と、前記入出力バス転送カウンタと前
    記データカウンタとの状態により、前記データ転送制御
    部に対し前記入出力プロセッサとのデータ転送の中断・
    再開指示を行うデータカウント比較部と、前記次カウン
    トのセット要求と前記データ転送制御部からのデータオ
    ーバラン報告とを受け、データチェイン処理及びオーバ
    ラン障害処理を行うプロセッサとを有することを特徴と
    する情報処理装置。
JP62261745A 1987-10-19 1987-10-19 情報処理装置 Pending JPH01106155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62261745A JPH01106155A (ja) 1987-10-19 1987-10-19 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62261745A JPH01106155A (ja) 1987-10-19 1987-10-19 情報処理装置

Publications (1)

Publication Number Publication Date
JPH01106155A true JPH01106155A (ja) 1989-04-24

Family

ID=17366118

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62261745A Pending JPH01106155A (ja) 1987-10-19 1987-10-19 情報処理装置

Country Status (1)

Country Link
JP (1) JPH01106155A (ja)

Similar Documents

Publication Publication Date Title
EP0446077B1 (en) A control system for multi-processor system
JPH03175537A (ja) デバッグ用マイクロプロセッサのエラー制御装置
US6990669B1 (en) Real-time scheduler
JPH01106155A (ja) 情報処理装置
JP3480903B2 (ja) エミュレータにおける全命令トレースの制御方法
JP2814988B2 (ja) 障害処理方式
JPH0334037A (ja) システム異常の検出処理方式
JPS595331A (ja) 磁気デイスク・サブシステムにおける待ち合せ方式
JPH09259070A (ja) 割り込み制御方式
JPS61194531A (ja) 命令実行制御装置
JPS593528A (ja) 共用制御方式
JPH06266648A (ja) データ転送制御方式
JPH0588944A (ja) 情報処理システムの入出力制御監視方式
JPH0378658B2 (ja)
JPH11353193A (ja) マルチプログラミング実行制御方法
JPS6298435A (ja) コンピユ−タの異常検出方法
JPH01295352A (ja) データチェイン処理方式
JPS61121140A (ja) コンピユ−タの暴走検出方式
JPS63118949A (ja) 情報処理装置
JPH0814794B2 (ja) 割込み処理方法
JPH02311933A (ja) 割込制御方式
JPH02299048A (ja) 転送制御方式
JPH0217557A (ja) チヤネル装置
JP2000066921A (ja) 全命令トレース時のタイマー制御方法
JPS62226233A (ja) マイクロコンピユ−タ