JPH01295352A - データチェイン処理方式 - Google Patents

データチェイン処理方式

Info

Publication number
JPH01295352A
JPH01295352A JP63126177A JP12617788A JPH01295352A JP H01295352 A JPH01295352 A JP H01295352A JP 63126177 A JP63126177 A JP 63126177A JP 12617788 A JP12617788 A JP 12617788A JP H01295352 A JPH01295352 A JP H01295352A
Authority
JP
Japan
Prior art keywords
data
buffer
count value
next count
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63126177A
Other languages
English (en)
Other versions
JPH0650486B2 (ja
Inventor
Shigeo Yamazaki
茂雄 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63126177A priority Critical patent/JPH0650486B2/ja
Publication of JPH01295352A publication Critical patent/JPH01295352A/ja
Publication of JPH0650486B2 publication Critical patent/JPH0650486B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータチェーン処理方式に関し、特にデータチ
ェーン機能をサポートする情報処理システムにおいてデ
ータオーバラン障害の検出および復旧処理を行うデータ
チェーン処理方式に関する。
〔従来の技術〕
データチェーン機能(以下、DC機能と略記する)とは
、主記憶装置(以下、MMと略記する)の資源を有効に
活用するための機能であり、例えば、MM上に/O0バ
イトのデータエリアを必要とする場合、通常ならばMM
上のどこかに/O0バイト以上の大きさを持つ空きエリ
アを必要とするが、DCJa能は、このような場合に際
して、例えばA番地から50バイト、B番地から20バ
イト、C番地から30バイトというように、いくつかの
空きエリアを併せることにより要求されるサイズのデー
タエリアを確保しようとするものである。このようにす
れば、MM上の細かく分かれた空きエリアを有効に活用
することができる。
従来、このようなりC機能は、例えば、第2図に示すよ
うなMMIOIと、中央処理装置(以下、cpuと略記
する)/O2と、M M /O1およびcpU/O2と
メモリバス121を介して接続されたl/O(入出力)
プロセッサ(以下、IOPと略記すル)/O3と、I 
OP /O3とI/Oインタフェース122を介して接
続された周辺制御袋!(以下、PCUと略記する)/O
4と、PCU/O4とデバイスインタフェース126を
介して接続されたデバイス/O5とからなる情報処理シ
ステムでは、l0P/O3の一機能として実現されてい
た。
ところが、近年、V L S T  (Very  L
argeScale  I ntegrated ci
rcuit )化等による装置の小型化により、第2図
中のl0P/O3とPCU/O4とを近接させることが
可能となり、第3図に示すように、I/Oインタフェー
ス122はI/Oバス123へと変化していく傾向にあ
る。rOP/O3とPCU/O4との間がバス構造を持
つにつれて、PCU/O4は間接的ながらMMIOIの
アドレスを意識することが可能となり、従来はl0P/
O3が行っていた機能の一部を分担することが可能とな
ってくる。こうした状況下で、DC機能をPCU/O4
で行うようになってきた。換言すれば、l0P/O3は
、MMIOIまたはCPU/O2から各PCU/O4へ
の分配装置(D 1stributor)としての役割
に重きを置くようになってきた。
ここで、I OP /O3で行われていたDC機能の概
要について説明する。I OP /O3では、データチ
ェーンを指示するコマンド(コマンド#l)を受理する
と、それに続(コマンド(コマンド#2)をコマンド#
lの実行終了前にM M /O1から読み出し、コマン
ド#1で指示されたデータ転送が終了すると、速やかに
次のデータ転送(コマンド#2で指示されているもの)
の準備を行う、これは、l0P/O3内のバッファの余
裕がなくなると、ただちに下位装置であるPCU/O4
側でのデータオーバラン障害につながる可能性があるの
で、即応性が要求されている。rOP/O3内の障害を
PCU/O4に伝えないようにするためには、コマンド
#1の実行が終了した時点でコマンド#2の準備が完了
していないときにはオーバラン障害(コマンドオーバラ
ン障害またはデータオーバラン障害)として処理する場
合が多い。
PCU/O4がDC機能を行うようになっても、コマン
ド#lの実行が終了した時点でコマンド#2の準備が完
了していないときにオーバラン障害として処理するとい
うI OP /O3での思想はそのままP CU /O
4での思想として受は継がれた。しかしながら、PCU
/O4側から見れば従来よりも機能が追加されたことに
なり、従来から有するプロセッサ性能では前記のような
コマンド#1の実行終了時にコマンド#2の準備が間に
合わないオーバラン障害が多発する可能性が生じてきた
〔発明が解決しようとする課題〕
上述した従来のデータチェーン処理方式では、PCU/
O4でDCIm能を行うときにオーバラン障害の定義と
してI OP /O3での思想をそのまま受は継いでい
たので、P CU2O5でのオーバラン障害の多発、す
なわちPCU/O4の性能劣化を招く可能性が大きいと
いう欠点がある。
ところで、PCU/O4とデバイス/O5との間のデー
タ転送は、デバイス/O5の性能および動作に依存する
場合が多く、一般にその性能はI/Oバス123例のデ
ータ転送性能よりも劣っている。したがって、DC機能
をPCU/O4で行う場合、PCU/O4がI/Oバス
123側のデータ転送状況とデバイス/O5側のデータ
転送状況との双方を意識することができることを利用し
て、前述のようにコマンド#1の実行終了時にコマンド
#2の準備が間に合わないオーバラン障害の場合でもデ
バイス/O5側のデータ転送が終了するまでにコマンド
#2の準備を行うことによりオーバラン障害がただちに
データオーバラン障害となることを回避することができ
る。
本発明の目的は、上述の点に鑑み、DCIl能のデータ
オーバラン障害の検出に夏/Oバス側のデータ転送状況
だけでなくデバイス側のデータ転送状況をも加味するこ
とにより、PCUでDC機能を行ったときのデータオー
バラン障害の多発を抑制することができるデータチェー
ン処理方式を提供することにある。
〔課題を解決するための手段〕
本発明のデータチェーン処理方式は、データチェーン機
能をサポートする情報処理システムで■/Oプロセッサ
とデバイスとの間に位置し前記■/OプロセッサとはI
/Oバスを介して接続され前記デバイスとはデバイスイ
ンタフェースを介して接続された周辺制御装置において
、前記1/Oバスとのデータ転送を前記I/Oプロセッ
サを介して主記憶装置のアドレスを意識して制御する1
/Oバス制御部と、前記!/Oバスからのデータを一時
的に保持するバッファと、前記デバイスとのデータ転送
を制御するデバイス転送制御部と、前記I/Oバスから
前記バッファへのデータの入力をカウントするバッファ
入力側カウンタと、このバッファ入力側カウンタのカウ
ントが尽きたときに続けてカウントすべき次カウント値
を格納するバッファ入力側次カウントレジスタと、前記
バッファから前記デバイスへのデータの出力をカウント
するバッファ出力側カウンタと、このバッファ出力側カ
ウンタのカウントが尽きたときに続けてカウントすべき
次カウント値を格納するバッファ出力側次カウントレジ
スタと、前記バッファ入力側カウンタおよび前記バッフ
ァ出力側カウンタのカウント0通知と前記バッファ入力
側次カウントレジスタおよび前記バッファ出力側次カウ
ントレジスタの次カウント値有効信号とを受けて次カウ
ント値セット要求、カウントオーバ通知およびデータオ
ーバラン障害通知を出力するデータオーバラン検出部と
、このデータオーバラン検出部からの前記次カウント値
セット要求、前記カウントオーバ通知および前記データ
オーバラン障害通知を受けてデータチェーン処理および
データオーバラン障害復旧処理を行うプロセッサとを有
する。
〔作用〕
本発明のデータチェーン処理方式では、I/Oバス制御
部がI/Oバスとのデータ転送をI/Oプロセッサを介
して主記憶装置のアドレスを意識して制御し、バッファ
がI/Oバスからのデータを一時的に保持し、デバイス
転送制御部がデバイスとのデータ転送を制御し、バッフ
ァ入力側カウンタがI/Oバスからバッファへのデータ
の入力をカウントし、バッファ入力側次カウントレジス
タがバッファ入力側カウンタのカウントが尽きたときに
続けてカウントすべき次カウント値を格納し、バッファ
出力側カウンタがバッファからデバイスへのデータの出
力をカウントし、バッファ出力側次カウントレジスタが
バッファ出力側カウンタのカウントが尽きたときに続け
てカウントすべき次カウント(直を格納し、データオー
バラン検出部がバッファ入力側カウンタおよびバッファ
出力側カウンタのカウントO通知とバッファ入力側次カ
ウントレジスタおよびバッファ出力側次カウントレジス
タの次カウント値有効信号とを受けて次カウント値セッ
ト要求、カウントオーバ通知およびデータオーバラン障
害通知を出力し、プロセッサがデータオーバラン検出部
からの次カウント値セット要求、カウントオーバ通知お
よびデータオーバラン障害通知を受けてデータチェーン
処理およびデータオーバラン障害復旧処理を行う。
〔実施例〕
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例のデータチェーン処理方式
が適用された情報処理システムの構成を示すブロック図
である。この情報処理システムは、MMIと、CPU2
と、MMIおよびCPU2とメモリバス21を介して接
続されたl0P3と、l0P3とI/Oバス22を介し
て接続されたPCO2と、PCtJ4とデバイスインタ
フェース26を介して接続されたデバイス5とから、そ
の主要部が構成されている。
PCO2は、■/Oバス22とデータバス23を介して
接続されたI/Oバス制jB部6と、I/Oバス制御部
6とデータバス24を介して接続されたバッファ7と、
バッファ7とデータバス25を介して接続されるととも
にデバイスインタフェース26に接続されたデバイス転
送制御部8と、バッファ7からデータ入力通知31を受
けてカウント(減算)するバッファ入力側カウンタ9と
、バッファ入力側カウンタ9のカウントが尽きたときに
続けてカウントすべき次カウント値41を格納するバッ
ファ入力側次カウントレジスタ/Oと、バッファ7から
データ出力通知32を受けてカウント(減算)するバッ
ファ出力側カウンタ11と、バッファ出力側カウンタ1
1のカウント値が尽きたときに続けてカウントすべき次
カウント値42を格納するバッファ出力側次カウントレ
ジスタ12と、バッファ入力側次カウントレジスタ/O
からの次カウント値有効信号51、バッファ入力側カウ
ンタ9からのカウント0通知52.バッフ1出力側カウ
ンタ11からのカウント0通知53およびバッファ出力
側次カウントレジスタ12からの次カウント値有効信号
54を受けて次カウント値セット要求61.カウントオ
ーバ通知62゜データオーバラン障害通知63および次
カウント値セット要求64を出力するデータオーバラン
検出部13と、ファームウェアにより制御されデータオ
ーバラン検出部13から出力される次カウント値セット
要求61.カウントオーバ通知62.データオーバラン
障害通知63および次カウント値セット要求64を受け
てデータチェーン処理およびデータオーバラン障害復旧
処理を行うプロセッサ14とを含んで構成されている。
バッファ7は、I/Oバス制御部6からデータバス24
を介してデータが転送されるたびにデータ入力通知31
を出力し、データバス25を介してデバイス転送制御部
8にデータを転送するたびにデータ出力通知32を出力
する。
バッファ入力端カウンタ9は、バッファ入力側次カウン
トレジスク/Oから設定された次カウント(a41をバ
ッファ7からデータ人力通知31が出力されるたびにカ
ウント(減算)し、カウント値が0になるとカウント0
通知52を出力する。
バッファ入力側次カウントレジスタlOは、プロセッサ
14により有効な次カウント値41が格納されている間
に次カウント値有効信号51をアクティブとし、バッフ
ァ入力側カウンタ9のカウント値が0になって次カウン
ト値41をバッファ入力端カウンタ9に設定すると同時
に次カウント値有効信号51をインアクティブとする。
バッファ出力側カウンタ11は、バッファ出力側次カウ
ントレジスタ12から設定された次カウント値42をバ
ッファ7からデータ出力通知32が出力されるたびにカ
ウント(減算)し、カウント値が0になるとカウント0
通知53を出力する。
バッファ出力側次カウントレジスタ12は、プロセッサ
14により有効な次カウント値42が格納されている間
に次カウント値有効信号54をアクティブとし、バッフ
ァ出力側カウンタ11のカウント値がOになって次カウ
ント値42をバッファ出力側カウンタ11に設定すると
同時に次カウント値有効信号54をインアクティブとす
る。
次に、このように構成された本実施例のデータチェーン
処理方式の動作について説明する。
いま、データは、MMIからメモリバス21.[OF2
.I/Oバス22.データJ’: ス23.  T /
 Q ハス制御部6.データバス24.バッファ7、デ
ータバス25.デバイス転送制御部8およびデバイスイ
ンタフェース26を介してデバイス5に転送されるもの
とする。
データチェーン動作の開始時には、プロセッサ14は、
データチェーンを指示する最初のコマンドに基づいてバ
ッファ入力側次カウントレジスタ/Oおよびバッファ出
力側次カウントレジスタ12を介してバッファ入力側カ
ウンタ9およびバッファ出力側カウンタ11に次カウン
ト値41および42をそれぞれ設定し、I/Oバス制御
部6およびデバイス転送制御部8をそれぞれ動作させる
I/Oバス制御部5からデータバス24を介してバッフ
ァ6にデータが転送されると、バッファ6からバッファ
入力側カウンタ9にデータ入力通知31が出力され、バ
ッファ入力側カウンタ9はカウント値を1つカウント(
減算)する。
また、同様に、バッファ6からデータバス25を介して
デバイス転送制御部8にデータが転送されると、バッフ
ァ6からバッファ出力側カウンタ11にデータ出力通知
32が出力され、バッファ出力側カウンタ11はカウン
ト値を1つカウント(減算)する。
バッファ入力側カウンタ9が動作中に、バッファ入力側
次カウントレジスタ/Oに有効な次カウント値41が格
納されていることを示す次カウント値有効信号51がア
クティブにならない場合、データオーバラン検出部13
は、バッファ入力側次カウントレジスタ/Oへの次カウ
ント値セット要求61を出力してプロセッサ14に通知
する8次カウント値セット要求61を受けたプロセッサ
14は、次のコマンドに基づく次カウント値41をバッ
ファ入力側次カウントレジスタ/Oに格納する。このた
め、バッファ入力側次カウントレジスタ/Oからの次カ
ウント値有効信号51がアクティブとなり、データオー
バラン検出部13は次カウント値セット要求61の出力
を停止する。
また、同様に、バッファ出力側カウンタ11が動作中に
、バッファ出力側次カウントレジスタ12に有効な次カ
ウント値42が格納されていることを示す次カウント埴
有効信号54がアクティブにならない場合、データオー
バラン検出部13は、バッファ出力側次カウントレジス
タ12への次カウント値セット要求64を出力してプロ
セッサ14に通知する。
次カウント値セット要求64を受けたプロセッサ14は
、次のコマンドに基づく次カウント値42をバッファ出
力側次カウントレジスタ12に格納する。このため、バ
ッファ出力側次カウントレジスタ12からの次カウント
値有効信号54がアクティブとなり、データオーバラン
検出部13は次カウント値セット要求64の出力を停止
する。
このような状態から、例えば、バッファ入力側カウンタ
9のカウント値が0になると、バッファ入力側カウンタ
9は、カウントO通知52をアクティブにしてデータオ
ーバラン検出部13に通知する。
この時点では、通常はデバイス5へのデータ転送性能が
I/Oバス22のデータ転送性能より劣っているので、
デバイス5へのデータ転送をカウントするバッファ出力
側カウンタ11のカウント値はまだ0になっていないは
ずである。したがって、このような場合には、データオ
ーバラン検出部13は、ただちにカウントオーバとして
カウントオーバ通知62を出力してプロセッサ14に通
知する。このカウントオーバ通知62を受けたプロセッ
サ14は、バッファ入力側カウントレジスタlOからバ
ッファ入力側カウンタ9に次カウント値41を設定させ
る。
この次カウント値41の設定がバッファ出力側カウンタ
11のカウント値が0になるまでに行われれば、バッフ
ァ入力側カウンタ9からのカウントO通知52はただち
に解除され、データチェーン動作はそのまま続行されて
、データオーバラン障害は回避される。
しかし、プロセッサ14によるバッファ入力側カウンタ
9への次カウント値41の設定が間に合わずにバッファ
出力側カウンタ11のカウント値が0になった場合には
、バッファ出力側カウンタ11はカウント0通知53を
出力し、カウントO通知52および53を同時に受けた
データオーバラン検出部13は、データオーバラン障害
としてデータオーバラン障害通知63を出力してプロセ
ッサ14に通知する。このデータオーバラン障害通知6
3を受けて、プロセッサ14はデータオーバラン障害復
旧処理を行う。
〔発明の効果〕
以上説明したように本発明は、DC機能のデータオーバ
ラン障害の検出にI/Oバス側のデータ転送状況だけで
なくデバイス側のデータ転送状況をも加味することによ
り、pcuでDC5能を行ったときのデータオーバラン
障害の多発を抑制することができるという効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例のデータチェーン処理方式が
適用された情報処理システムの構成を示すフ゛白ンク図
、 第2図は従来のデータチェーン処理方式が適用された情
報処理システムの一例を示すブロック図、第3図は従来
のデータチェーン処理方式が適用された情報処理システ
ムの他の例を示すブロック図である。 図において、 1・・・MM。 2・・・CPU。 3・・・IOP。 4・・・pcu。 5・・・デバイス、 6・・・I/Oバス制御部、 7・・・バッファ、 8・・・デバイス転送制御部、 9・・・バッファ入力側カウンタ、 /O・・・バッファ入力側次カウントレジスタ、11・
・・バッファ出力側カウンタ、 12・・・バッファ出力側次カウントレジスタ、13・
・・データオーバラン検出部、 14・・・プロセッサ、 21・・・メモリバス、 22・・・I/Oバス、 23〜25・データバス、 26・・・デバイスインタフェース、 31・・・データ入力通知、 32・・・データ出力通知、 41、42・次カウント値、 51、54・次カウント値有効信号、 52、53・カウント0通知、 61、64・次カウント値セット要求、62・・・カウ
ントオーバ通知、 63・・・データオーバラン障害通知である。

Claims (1)

  1. 【特許請求の範囲】 データチェーン機能をサポートする情報処理システムで
    I/Oプロセッサとデバイスとの間に位置し前記I/O
    プロセッサとはI/Oバスを介して接続され前記デバイ
    スとはデバイスインタフェースを介して接続された周辺
    制御装置において、前記I/Oバスとのデータ転送を前
    記I/Oプロセッサを介して主記憶装置のアドレスを意
    識して制御するI/Oバス制御部と、 前記I/Oバスからのデータを一時的に保持するバッフ
    ァと、 前記デバイスとのデータ転送を制御するデバイス転送制
    御部と、 前記I/Oバスから前記バッファへのデータの入力をカ
    ウントするバッファ入力側カウンタと、このバッファ入
    力側カウンタのカウントが尽きたときに続けてカウント
    すべき次カウント値を格納するバッファ入力側次カウン
    トレジスタと、前記バッファから前記デバイスへのデー
    タの出力をカウントするバッファ出力側カウンタと、こ
    のバッファ出力側カウンタのカウントが尽きたときに続
    けてカウントすべき次カウント値を格納するバッファ出
    力側次カウントレジスタと、前記バッファ入力側カウン
    タおよび前記バッファ出力側カウンタのカウント0通知
    と前記バッファ入力側次カウントレジスタおよび前記バ
    ッファ出力側次カウントレジスタの次カウント値有効信
    号とを受けて次カウント値セット要求、カウントオーバ
    通知およびデータオーバラン障害通知を出力するデータ
    オーバラン検出部と、 このデータオーバラン検出部からの前記次カウント値セ
    ット要求、前記カウントオーバ通知および前記データオ
    ーバラン障害通知を受けてデータチェーン処理およびデ
    ータオーバラン障害復旧処理を行うプロセッサと、 を有することを特徴とするデータチェーン処理方式。
JP63126177A 1988-05-24 1988-05-24 データチェイン処理方式 Expired - Lifetime JPH0650486B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63126177A JPH0650486B2 (ja) 1988-05-24 1988-05-24 データチェイン処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63126177A JPH0650486B2 (ja) 1988-05-24 1988-05-24 データチェイン処理方式

Publications (2)

Publication Number Publication Date
JPH01295352A true JPH01295352A (ja) 1989-11-29
JPH0650486B2 JPH0650486B2 (ja) 1994-06-29

Family

ID=14928590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63126177A Expired - Lifetime JPH0650486B2 (ja) 1988-05-24 1988-05-24 データチェイン処理方式

Country Status (1)

Country Link
JP (1) JPH0650486B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04308956A (ja) * 1991-04-05 1992-10-30 Fujitsu Ltd 受信バッファ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04308956A (ja) * 1991-04-05 1992-10-30 Fujitsu Ltd 受信バッファ
US5765187A (en) * 1991-04-05 1998-06-09 Fujitsu Limited Control system for a ring buffer which prevents overrunning and underrunning

Also Published As

Publication number Publication date
JPH0650486B2 (ja) 1994-06-29

Similar Documents

Publication Publication Date Title
JP2001166950A (ja) 割り込み管理装置及び割り込み管理方法
JP3093293B2 (ja) 情報処理装置の割り込み方式
US7752507B2 (en) Circuit arrangement and method for supporting and monitoring a microcontroller
JPH01295352A (ja) データチェイン処理方式
JPS6048773B2 (ja) 複数計算機間の相互監視方式
JPS6290728A (ja) 割込処理方法
JPH0652130A (ja) マルチプロセッサシステム
JPH0650499B2 (ja) マイクロプロセッサ間デ−タ転送方式
JPS6152752A (ja) 異常表示回路
JPH0256662A (ja) メモリ保護方式
JP2002073350A (ja) 割り込み管理装置及び割り込み管理方法
JPH06105931B2 (ja) 初期プログラムロ−ド方式
JPH0223445A (ja) バス監視制御方式
JPS61165160A (ja) バス制御方式
JPH03204739A (ja) マイクロコンピュータ
JPH05130656A (ja) 2重化制御処理装置運転動作モード切替方法および複数の被制御装置に対する2重化制御処理装置による制御処理方法
JPS61121140A (ja) コンピユ−タの暴走検出方式
JPH0354374B2 (ja)
JPH04340631A (ja) 分散処理システム
JPS61103252A (ja) 障害解析用メモリ装置
JPS60108955A (ja) デ−タ転送制御装置
JPH01243158A (ja) 情報処理装置
JPH03252831A (ja) Dma転送によるras情報収集方法
JPH0784933A (ja) 入出力制御ボード
JPS62245362A (ja) マルチプロセツサシステムのリセツト方式