JPH09259070A - 割り込み制御方式 - Google Patents
割り込み制御方式Info
- Publication number
- JPH09259070A JPH09259070A JP8065772A JP6577296A JPH09259070A JP H09259070 A JPH09259070 A JP H09259070A JP 8065772 A JP8065772 A JP 8065772A JP 6577296 A JP6577296 A JP 6577296A JP H09259070 A JPH09259070 A JP H09259070A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- software
- time
- devices
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 ＩＯデバイスからの割り込み要求が割り込み
コントローラで待たされ続けられることを防止する。 【解決手段】 割り込みコントローラ１１は、各ＩＯデ
バイス２１〜２４と制御線３１〜３４で接続されてお
り、ＩＯデバイス２１〜２４からの割り込みを制御し、
その割り込みを中央処理装置４１に割り込み信号として
通知する。割り込みタイマー部５１は、制御線３１〜３
４に接続されており、各ＩＯデバイス２１〜２４からの
割り込みが上がってきてどれくらいの時間が経っている
かをそれぞれのＩＯデバイス２１〜２４に対してカウン
トし、その時間を保持し、さらにカウント値はソフトウ
ェアで読み書きすることができる。
コントローラで待たされ続けられることを防止する。 【解決手段】 割り込みコントローラ１１は、各ＩＯデ
バイス２１〜２４と制御線３１〜３４で接続されてお
り、ＩＯデバイス２１〜２４からの割り込みを制御し、
その割り込みを中央処理装置４１に割り込み信号として
通知する。割り込みタイマー部５１は、制御線３１〜３
４に接続されており、各ＩＯデバイス２１〜２４からの
割り込みが上がってきてどれくらいの時間が経っている
かをそれぞれのＩＯデバイス２１〜２４に対してカウン
トし、その時間を保持し、さらにカウント値はソフトウ
ェアで読み書きすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＯデバイスから
の割り込み制御方式に関し、特にそのソフトウェアによ
る制御方式に関する。
の割り込み制御方式に関し、特にそのソフトウェアによ
る制御方式に関する。
【０００２】
【従来の技術】かかる割り込み制御方式のとして、特開
昭６３−１７５９５９号記載のものがある。
昭６３−１７５９５９号記載のものがある。
【０００３】従来、この種の割り込み制御方式は、各Ｉ
Ｏデバイスからの割り込み要求が割り込みコントローラ
で待たされ続けられることを防止することを目的として
用いている。
Ｏデバイスからの割り込み要求が割り込みコントローラ
で待たされ続けられることを防止することを目的として
用いている。
【０００４】たとえば、上記特開昭６３−１７５９５９
号記載の割り込み制御方式では、カウンタを用いて、あ
る一定の値を越えるとタイムアウト信号を発生し、中央
処理装置に対して割り込みをかけ、インターフェイスコ
ントローラから内部回路へのアクセスを禁止する技術が
用いられている。
号記載の割り込み制御方式では、カウンタを用いて、あ
る一定の値を越えるとタイムアウト信号を発生し、中央
処理装置に対して割り込みをかけ、インターフェイスコ
ントローラから内部回路へのアクセスを禁止する技術が
用いられている。
【０００５】
【発明が解決しようとする課題】上記従来例では、第１
に、割り込み要求の待たされている時間を認識できな
い、ということが問題となる。この結果、オーバーラン
やアンダーランが起きてしまう虞れがある。これは、ソ
フトウェア上で割り込み要求を認識するのは、割り込み
コントローラからあがってきたものだけだからである。
に、割り込み要求の待たされている時間を認識できな
い、ということが問題となる。この結果、オーバーラン
やアンダーランが起きてしまう虞れがある。これは、ソ
フトウェア上で割り込み要求を認識するのは、割り込み
コントローラからあがってきたものだけだからである。
【０００６】第２に、ＩＯデバイスからの割り込み要求
の優先度をかえることができない、ということが問題と
なる。これは、割り込みコントローラで優先度が決めら
れているからである。
の優先度をかえることができない、ということが問題と
なる。これは、割り込みコントローラで優先度が決めら
れているからである。
【０００７】本発明の目的は、割り込みコントローラで
各ＩＯデバイスからの割り込み要求の待たされている時
間をソフトウェア上で監視し、割り込み要求が待たされ
すぎないように割り込みの優先度を制御する方式を提供
することにある。
各ＩＯデバイスからの割り込み要求の待たされている時
間をソフトウェア上で監視し、割り込み要求が待たされ
すぎないように割り込みの優先度を制御する方式を提供
することにある。
【０００８】
【課題を解決するための手段】本発明によれば、ＩＯデ
バイスからの割り込み要求が割り込みコントローラで待
たされている時間を計数し、該時間をソフトウェア上で
監視することを特徴とする割り込み制御方式が得られ
る。
バイスからの割り込み要求が割り込みコントローラで待
たされている時間を計数し、該時間をソフトウェア上で
監視することを特徴とする割り込み制御方式が得られ
る。
【０００９】また、本発明によれば、前記時間を計数す
る場合、計数値をソフトウェアで読み書きできる記憶部
に保持することを特徴とする割り込み制御方式が得られ
る。
る場合、計数値をソフトウェアで読み書きできる記憶部
に保持することを特徴とする割り込み制御方式が得られ
る。
【００１０】更に、本発明によれば、記憶部に保持され
た値とソフトウェアで決めた値とを比較して、前記ＩＯ
デバイスの割り込みの優先度を決めることを特徴とする
割り込み制御方式が得られる。
た値とソフトウェアで決めた値とを比較して、前記ＩＯ
デバイスの割り込みの優先度を決めることを特徴とする
割り込み制御方式が得られる。
【００１１】更にまた、本発明によれば、前記ＩＯデバ
イスと前記割り込みコントローラとの間に、割り込みが
どれくらい待たされているかをカウントする手段と、計
数した時間を保持し、ソフトウェアから見ることができ
る手段とを有することを特徴とする割り込み制御方式が
得られる。
イスと前記割り込みコントローラとの間に、割り込みが
どれくらい待たされているかをカウントする手段と、計
数した時間を保持し、ソフトウェアから見ることができ
る手段とを有することを特徴とする割り込み制御方式が
得られる。
【００１２】
【作用】ＩＯデバイスが割り込みを要求してから割り込
みコントローラでどれくらい待たされているかをソフト
ウェア上で監視できるため、アンダーランやオーバーラ
ンが起きなくなる。
みコントローラでどれくらい待たされているかをソフト
ウェア上で監視できるため、アンダーランやオーバーラ
ンが起きなくなる。
【００１３】また、ソフトウェアで読み書きできる記憶
手段を設けているため、ソフトウェアで中央処理装置に
割り込みをかける優先度を変えることができる。
手段を設けているため、ソフトウェアで中央処理装置に
割り込みをかける優先度を変えることができる。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００１５】なお、この実施形態では、４つのＩＯデバ
イスとして記載しているが、通常はｎ個のＩＯデバイス
に適用できる。
イスとして記載しているが、通常はｎ個のＩＯデバイス
に適用できる。
【００１６】本実施形態に係る割り込み制御方式では、
ＩＯデバイスからの割り込み要求が割り込みコントロー
ラで待たされている時間を計数し、該時間をソフトウェ
ア上で監視することを特徴とし、また、前記時間を計数
する場合、計数値をソフトウェアで読み書きできる記憶
手段に保持する。更に、記憶手段に保持された値とソフ
トウェアで決めた値とを比較して、前記ＩＯデバイスの
割り込みの優先度を決めることを特徴とする。
ＩＯデバイスからの割り込み要求が割り込みコントロー
ラで待たされている時間を計数し、該時間をソフトウェ
ア上で監視することを特徴とし、また、前記時間を計数
する場合、計数値をソフトウェアで読み書きできる記憶
手段に保持する。更に、記憶手段に保持された値とソフ
トウェアで決めた値とを比較して、前記ＩＯデバイスの
割り込みの優先度を決めることを特徴とする。
【００１７】即ち、図１を参照すると、割り込みコント
ローラ１１は、各ＩＯデバイス２１〜２４と制御線３１
〜３４で接続されており、ＩＯデバイス２１〜２４から
の割り込みを制御し、その割り込みを中央処理装置４１
に割り込み信号として通知する。
ローラ１１は、各ＩＯデバイス２１〜２４と制御線３１
〜３４で接続されており、ＩＯデバイス２１〜２４から
の割り込みを制御し、その割り込みを中央処理装置４１
に割り込み信号として通知する。
【００１８】割り込みタイマー部５１は、制御線３１〜
３４に接続されており、各ＩＯデバイス２１〜２４から
の割り込みが上がってきてどれくらいの時間が経ってい
るかをそれぞれのＩＯデバイス２１〜２４に対してカウ
ントし、その時間を保持する。さらにソフトウェアで読
み書きすることができる。
３４に接続されており、各ＩＯデバイス２１〜２４から
の割り込みが上がってきてどれくらいの時間が経ってい
るかをそれぞれのＩＯデバイス２１〜２４に対してカウ
ントし、その時間を保持する。さらにソフトウェアで読
み書きすることができる。
【００１９】次に、割り込みタイマー部５１の詳細な構
成について、図２を参照して説明する。
成について、図２を参照して説明する。
【００２０】図２は、本実施の形態における割り込みタ
イマー部５１の構成例を示すブロック図である。
イマー部５１の構成例を示すブロック図である。
【００２１】図２において、割り込みタイマー部５１は
制御線３１〜３４に接続され、ＩＯデバイス２１〜２４
（図１参照）からの割り込み要求が上がってからの時間
を計数するカウンタ６１〜６４とカウンタ６１〜６４の
値を保持したり、クリアしたりすることが可能なカウン
ト記憶部７１から構成される。カウント記憶部７１は、
カウンタ６１〜６４で計数された値を保持する部分で、
どれだけ待たされているかを記憶する計数記憶フィール
ド８１〜８４と、待たされ時間の限界値を保持しておく
設定値フィールド９１〜９４から構成され、これら計数
記憶フィールド８１〜８４及び設定値フィールド９１〜
９４はともにソフトウェア上から読み書き可能である。
制御線３１〜３４に接続され、ＩＯデバイス２１〜２４
（図１参照）からの割り込み要求が上がってからの時間
を計数するカウンタ６１〜６４とカウンタ６１〜６４の
値を保持したり、クリアしたりすることが可能なカウン
ト記憶部７１から構成される。カウント記憶部７１は、
カウンタ６１〜６４で計数された値を保持する部分で、
どれだけ待たされているかを記憶する計数記憶フィール
ド８１〜８４と、待たされ時間の限界値を保持しておく
設定値フィールド９１〜９４から構成され、これら計数
記憶フィールド８１〜８４及び設定値フィールド９１〜
９４はともにソフトウェア上から読み書き可能である。
【００２２】次に、図１及び図２のブロック図の動作に
ついて、図３を参照して説明する。
ついて、図３を参照して説明する。
【００２３】図３を参照すると、各ＩＯデバイス２１〜
２４から割り込みが上がると割り込みタイマー部５１の
対応するカウンタ６１〜６４は計数し始める。各ＩＯデ
バイス２１〜２４からの割り込みは割り込みコントロー
ラ１１により割り込みが上がったかどうかが分かる（ス
テップＡ１）ので上がっていればカウント記憶部７１を
参照（ステップＡ２）する。ソフトウェアで設定した値
を保持する設定値フィールド９１〜９４とカウンタによ
り計数された値を保持している計数記憶フィールド８１
〜８４とを比較（ステップＡ３）する。この際、設定値
を超えているＩＯデバイス２１〜２４の割り込みがある
なら、該ＩＯデバイス２１〜２４からの割り込みを優先
的に中央処理装置４１にあげる（ステップＡ４、Ａ
６）。そうでない場合は割り込みコントローラ１１から
の割り込みを優先して中央処理装置４１にあげる（ステ
ップＡ５、Ａ６）。割り込みを上げるとその割り込みの
上がったＩＯデバイス２１〜２４に対応する待たされ計
数記憶フィールド８１〜８４の値をクリアする（ステッ
プＡ７）。
２４から割り込みが上がると割り込みタイマー部５１の
対応するカウンタ６１〜６４は計数し始める。各ＩＯデ
バイス２１〜２４からの割り込みは割り込みコントロー
ラ１１により割り込みが上がったかどうかが分かる（ス
テップＡ１）ので上がっていればカウント記憶部７１を
参照（ステップＡ２）する。ソフトウェアで設定した値
を保持する設定値フィールド９１〜９４とカウンタによ
り計数された値を保持している計数記憶フィールド８１
〜８４とを比較（ステップＡ３）する。この際、設定値
を超えているＩＯデバイス２１〜２４の割り込みがある
なら、該ＩＯデバイス２１〜２４からの割り込みを優先
的に中央処理装置４１にあげる（ステップＡ４、Ａ
６）。そうでない場合は割り込みコントローラ１１から
の割り込みを優先して中央処理装置４１にあげる（ステ
ップＡ５、Ａ６）。割り込みを上げるとその割り込みの
上がったＩＯデバイス２１〜２４に対応する待たされ計
数記憶フィールド８１〜８４の値をクリアする（ステッ
プＡ７）。
【００２４】本実施の形態では、ＩＯデバイス２１〜２
４が割り込みを要求してから割り込みコントローラ１１
でどれくらい待たされているかをソフトウェア上で監視
できるようにしているためアンダーランやオーバーラン
が起きなくなる。
４が割り込みを要求してから割り込みコントローラ１１
でどれくらい待たされているかをソフトウェア上で監視
できるようにしているためアンダーランやオーバーラン
が起きなくなる。
【００２５】また、割り込み要求の待たされる時間の限
界値をソフトウェアで書くことのできる設定値フィール
ド９１〜９４を設けたため、ソフトウェアで中央処理装
置４１に割り込みをあげる優先度を変えることができ
る。
界値をソフトウェアで書くことのできる設定値フィール
ド９１〜９４を設けたため、ソフトウェアで中央処理装
置４１に割り込みをあげる優先度を変えることができ
る。
【００２６】
【発明の効果】本発明によれば、ＩＯデバイスが割り込
みを要求してから割り込みコントローラでどれくらい待
たされているかをソフトウェア上で監視できるようにし
ているため、ＩＯデバイスのアンダーランやオーバーラ
ンが起きるのを有効に防止できる。
みを要求してから割り込みコントローラでどれくらい待
たされているかをソフトウェア上で監視できるようにし
ているため、ＩＯデバイスのアンダーランやオーバーラ
ンが起きるのを有効に防止できる。
【００２７】また、ソフトウェアで読み書きできる設定
値フィールドを設けたため、ソフトウェアで中央処理装
置に割り込みをあげる優先度を変えることができる。
値フィールドを設けたため、ソフトウェアで中央処理装
置に割り込みをあげる優先度を変えることができる。
【図１】本発明の割り込み制御方式を説明するためのブ
ロック図である。
ロック図である。
【図２】図１の割り込み制御方式における割り込みタイ
マー部５１の構成を示すブロック図である。
マー部５１の構成を示すブロック図である。
【図３】本発明の割り込み制御方式における制御動作を
説明するためのフローチャートである。
説明するためのフローチャートである。
１１ 割り込みコントローラ ２１，２２，２３，２４ ＩＯデバイス ３１，３２，３３，３４ 制御線 ４１ 中央処理装置 ５１ 割り込みタイマー部 ６１，６２，６３，６４ カウンタ ７１ カウント記憶部 ８１，８２，８３，８４ 計数記憶フィールド ９１，９２，９３，９４ 設定値フィールド
Claims (4)
- 【請求項１】 ＩＯデバイスからの割り込み要求が割り
込みコントローラで待たされている時間を計数し、該時
間をソフトウェア上で監視することを特徴とする割り込
み制御方式。 - 【請求項２】 請求項１記載の割り込み制御方式におい
て、前記時間を計数する場合、計数値をソフトウェアで
読み書きできる記憶部に保持することを特徴とする割り
込み制御方式。 - 【請求項３】 請求項１記載の割り込み制御方式におい
て、記憶部に保持された値とソフトウェアで決めた値と
を比較して、前記ＩＯデバイスの割り込みの優先度を決
めることを特徴とする割り込み制御方式。 - 【請求項４】 請求項１記載の割り込み制御方式におい
て、前記ＩＯデバイスと前記割り込みコントローラとの
間に、割り込みがどれくらい待たされているかをカウン
トする手段と、計数した時間を保持し、ソフトウェアか
ら見ることができる手段とを有することを特徴とする割
り込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065772A JPH09259070A (ja) | 1996-03-22 | 1996-03-22 | 割り込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8065772A JPH09259070A (ja) | 1996-03-22 | 1996-03-22 | 割り込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09259070A true JPH09259070A (ja) | 1997-10-03 |
Family
ID=13296662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8065772A Pending JPH09259070A (ja) | 1996-03-22 | 1996-03-22 | 割り込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09259070A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7493620B2 (en) * | 2004-06-18 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Transfer of waiting interrupts |
| JP2012068757A (ja) * | 2010-09-21 | 2012-04-05 | Kyocera Mita Corp | 情報処理装置 |
-
1996
- 1996-03-22 JP JP8065772A patent/JPH09259070A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7493620B2 (en) * | 2004-06-18 | 2009-02-17 | Hewlett-Packard Development Company, L.P. | Transfer of waiting interrupts |
| JP2012068757A (ja) * | 2010-09-21 | 2012-04-05 | Kyocera Mita Corp | 情報処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5388261A (en) | Apparatus and method for handling frame overruns in a digital signal processing system | |
| JPH09259070A (ja) | 割り込み制御方式 | |
| US20040215847A1 (en) | Autonomic I/O adapter response performance optimization using polling | |
| CN118363737B (zh) | 一种gpu中断上报方法、装置、设备及介质 | |
| JP3446653B2 (ja) | データ転送装置 | |
| JP2752917B2 (ja) | バス接続方式 | |
| JPH02220138A (ja) | リアルタイムオペレーティングシステムの割り込み保護方式 | |
| JP2765267B2 (ja) | ダイレクトメモリアクセス転送制御装置 | |
| JP2002196892A (ja) | フロッピー（登録商標）ディスク制御装置によるデータ破壊を阻止する方法 | |
| JPH0293738A (ja) | 割込み処理方式 | |
| JPH04266147A (ja) | バスアダプタ装置 | |
| JPH0512035A (ja) | 割り込み制御回路 | |
| JPH08153018A (ja) | 半導体システム | |
| JPH0814794B2 (ja) | 割込み処理方法 | |
| JP2000066921A (ja) | 全命令トレース時のタイマー制御方法 | |
| JPH0736820A (ja) | Ｉ／ｏ制御装置 | |
| JPH03167633A (ja) | 割り込みプログラム管理方法 | |
| JPH03255512A (ja) | インターバルタイマ制御方式 | |
| JPH04318647A (ja) | 周辺装置のステータス読み込み方式 | |
| JPS5935217A (ja) | 多重情報処理システム | |
| JPS58181159A (ja) | 状態履歴記憶回路 | |
| JPH01106155A (ja) | 情報処理装置 | |
| JPH096631A (ja) | 割込み処理装置 | |
| JPH04182847A (ja) | トレース機能付入出力制御装置 | |
| JP2019020766A (ja) | 電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990901 |