JPH01106248A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野〕 本発明は情報処理装置の記憶装置に関し、特に障害切分
けのための診断動作の改善を図った記憶装置に関する。

　゛ 〔従来の技術〕 従来より情報処理装置の記憶装置においては。

＠り訂正符号を利用して信頼度の改善を行っている。誤
り訂正符号としては一般に１ビ、ト誤り訂正・２ビット
誤り検出符号（５ＮＣ−Ｄｌｌ！ｉＤ符号）が使用され
ている。８ＥＣ−Ｄ）３Ｄ符号によりメモリ素子及び周
辺回路のｌビ、ト課りは完全に訂正され、メモリ素子の
２ビ、ト誤♂景全に検出される。また、制御信号の障害
でも２ビット誤りとして検出されるものもある。

〔発明が解決しようとする問題点〕

このような８　Ｅ　Ｃ−Ｉ）　ｈｃ　Ｄ符号を使用する
記憶装置においても、誤りが検出された場合の障害の切
分けは必ずしも容易ではない。１ピツ）Ｆりの場合は、
大川に使用しているメモリ素子の故障率が非常に大きい
ため、メモリ素子の障害と判断してもほとんどの場合問
題はないが、２ビ、ト誤りの場合には、メモリ素子より
もむしろ制御系信号の障害に原因がある割合が高くなる
。

特に、２ビｙトｆＡりの場合、ＳｇＣ−Ｄ）！：Ｄ符号
による照り検出結果のエラー情報だけでは、障害原因の
紋シ込みが十分でなく、交換対象となるハードウェアが
多くなるという問題があった。また１診断プログラムの
実行によシ障害原因の紋り込みを行っても、その実行時
間が長いという欠点もあった。

〔問題点を解決するための手段〕

本発明の記憶装置の構成は、中央処理装置からのアドレ
ス信号とライトデータ信号とが共通のバスによって入力
され、詭り訂正回路を有する記憶装置において、診断動
作時に前記バス上のアドレス信号を取込むアドレス回路
及びライトデータレジスタと、そのライトデータレジス
タにアドレス信号を取込むためのタイミング１ざ号を選
択出力するセレクタと、前記ライトデータレジスタの出
力信号に誤り訂正用のチエ、クビ、ト全付加する符号化
回路と、ライトデータを格納するだののメモリと、前記
アドレス回路と前記ライドデータレジスタとの内容を比
較する第１の比較回路と、前記メモリから読出されるデ
ータとチエ、クビ、トを入力して誤りの検出を行う検出
回路と、前記ライトデータレジスタ及び符号化回路の出
力信号と前記メモリから読出されるデータ及びチエ、ク
ビ。

トとを比較する第２の比較回路とを含んで構成されてい
る。

〔実施例〕

次に１本発明について図面を参照して説明する。

第１図は本発明の一実施例の１０ツク図であり。

アドレス回路ＡＤＲ、ライトデータレジスタＷＤＲ，セ
レクタＳＪｌ；Ｉ、、符号化回路ＦｌｉＣＧ　、メモリ
ＭＥＭ　、検査回路ＦＣＣ及び比較回路ＣＭＰＩ。

ＣＭＰ２で構成される。アドレス回路ＡＤＲ及びライト
データレジスタＷＤＲは、アドレス信号とライトデータ
、信号とで信号線を共用するバス１で接続されておシ、
アドレス信号→ライトデータ信号の順序で信号が転送さ
れる。

第２図は、第１図に示した実施例の診断動作時のライト
サイクルとり一ドブイタルのタイムチャートを示す。第
２図において信号ＴＩＭＩは通常動作時のライトデータ
レジスタＷＤ）ｌのセット信号であシ、侶号ＴＩＭ２は
診断動作時のライトデータレジスタＷＤＲのセット信号
である。診断動作を行う場合、セレクタ５ＥＬＦｉ診断
モード信号ＤＩＡ（Ｊによシ信号ＴＩＭ２を選択する。

以下に１診断時の動作について説明する。

ライトブイクルを行う場合、まず゛アドレス信号がアド
レス回路ＡＤル及びライトデータレジスタＷＬ））Ｌに
入力され、アドレス回路ＡＤＲはアドレれと並行して、
セレクタＳＷＬから出力される信号ＴＩＭ２によりアド
レス信号がライトデータレジスタＷＤＲにセットされる
。ライトデータレジスタＷＤ）１．は、このアドレス信
号をメモリＭ　Ｅ　ｔｖｌにライトデータＭＷＤとして
供給する。また、このアドレス信号は符号北回′ｆ！ｒ
ＥＣＧにも入力されてチエ、クビ、）ＷＣＨが発生され
る。このライトデータＭＷＤとチエ、クビ、トＷＣＢと
がメモリＭＥＭＫ書込まれる。このようにして、メモリ
ＭＥＭの全アドレスにアドレス信号をライトデータとし
て書込むことができる。

次にリードサイクルを竹う場合も、ライトサイクルと同
様にしてアドレス回路ＡＤＨ及びライトデータレジスタ
ＷＤＲにバス１上のアドレス信号が取り込まれる。アド
レス回路ＡＤＲからのリードアドレスによりメモリＭＥ
ＭからデータＭＲＤ及Ｕ７エツクビツ）ＭＣＢがリード
される。ここでリードきれるデータＭＲＤは１診断ライ
トサイクルで書込んだアドレス情報マあシ、また。これ
はリードアドレスとド１じである。リードデータＭＲＤ
及びチェヴクビ、）ＭＯＢは、検査回路ＥＣＣ及び比較
回路ＣＭＰＫ、入力される。検査回路ＦＣＣでは、誤り
訂正・検出符号に従って娯りの検査を行い、隘りがある
とエラー信号ｇＲＲ１が出力される。

一方、比較回路ＣＭＰ　ｌでは、ライトデータレジスタ
ＷＤＲにセットされたリードアドレスＭＷＤとメモリＭ
　Ｍ　ＭからのリードデータＭＲＤとを比較する。同様
に符号化回路］（ＣＧからのリードアドレスに対するチ
エ、クビ、）ＷＣＢとメモリＭＥＭからのチエツクピッ
）ＭＣＢとを比較する。

これらの比較で不一致が発生すると、エラー信号ＥＲＲ
２が出力される。

また、比較回路ＣＭ　Ｐ　２では、アドレス回路ＡＤＲ
Ｋ取り込まれたアドレス情報とライトデータレジスタＷ
　Ｄ　Ｒに取込まれたアドレス回路報との比較を行い、
不一致のときエラー信号ＷＨ，Ｒ３を出力する。

これら３つのエラー信号によって、第１表に示すように
障害の切分けかできる。

第１表 〔発明の効果〕 以上説明したように本発明は１診断動作時にライトデー
タレジスタＷＤＨ，のデータセット信号を切換えること
により、ライトサイクルではアドレス情報をライトデー
タとしてメモリＭｇＭに書込み、また、リードサイクル
ではアドレス情報をメモリＭｈｍＭからのリードデータ
の期待値として使用することができる。

従ってメモリアドレス、メモリライトデータ及びメモリ
リードデータがすべて同じアドレス情報であるため、比
較回路ＣＭｌ’ｌ及びＣＭＰ２を設けて記憶装置内で比
較を行い、比較結果のエラー信号と検査回路ＥＣＣでの
誤り検査符号による検査結果とを組み合わせることによ
シ障害の切分けを容易にでき、しかも、これらのエラー
検出は。

診断リード丈イクル内ですべて実行されるため診断時間
を短縮できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す記憶装置のプロ、り図
、第２図は第１図の診断動作のタイムチャートである。 ＡＤＨ，・・・・・・アドレス回路、ＣＭＰＩ、２・・
・用比較回路、　Ｅｃｃ・・・・・・検査回路、　Ｅｃ
Ｇ・旧・・符号化回路、ＭｇＭ・・・用メモリ、８Ｆ、
Ｌ・・・・・・セレクタ、ＷＤＲ・・・・・・ライトデ
ータレジスタ。 代理人　弁理士　　内　原　　　音

Claims (1)

【特許請求の範囲】
1. 中央処理装置からのアドレス信号とライトデータ信号と
   が信号線を共有するバスによって入力され、誤り訂正回
   路を有する記憶装置おいて、前記バス上のアドレス信号
   を取込むアドレス回路及びライトデータレジスタと、そ
   のライトデータレジスタに前記アドレス信号を取込むた
   めのタイミング信号を選択出力するセレクタと、前記ラ
   イトデータレジスタに取込まれたアドレス信号に誤り訂
   正用のチェックビットを付加する符号化回路と、ライト
   データを格納するためのメモリと、前記アドレス回路と
   前記ライトデータレジスタとの内容を比較する第１の比
   較回路と、前記メモリから読出されるデータとチェック
   ビットとを入力して誤り検出を行う検査回路と、前記ラ
   イトデータレジスタ及び符号化回路の出力信号とメモリ
   から読出されるデータとチェックビットとを比較する第
   ２の比較回路とを含んで構成され、診断ライトサイクル
   では、前記中央処理装置からのアドレス信号をライトデ
   ータとして前記メモリに書込み、診断リードサイクルで
   は前記中央処理装置からのアドレス信号を前記メモリか
   ら読出されるデータの期待値として比較することを特徴
   とする記憶装置。