JPH01106940U - - Google Patents
Info
- Publication number
- JPH01106940U JPH01106940U JP71588U JP71588U JPH01106940U JP H01106940 U JPH01106940 U JP H01106940U JP 71588 U JP71588 U JP 71588U JP 71588 U JP71588 U JP 71588U JP H01106940 U JPH01106940 U JP H01106940U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input current
- test
- transistor
- generates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図は本考案の第１の実施例、第２図は本考
案の第２の実施例である。 １……ｎチヤンネルトランジスタ、４……ｐチ
ヤンネルトランジスタ、２，５……インバータ、
３，６……テストモードラツチ用フリツプフロツ
プ、７……ＧＮＤ、８……電源。
案の第２の実施例である。 １……ｎチヤンネルトランジスタ、４……ｐチ
ヤンネルトランジスタ、２，５……インバータ、
３，６……テストモードラツチ用フリツプフロツ
プ、７……ＧＮＤ、８……電源。
Claims (1)
- 半導体集積回路において、入力端子に入力電流
を発生させるトランジスタと、入力電流を発生さ
せるか否かをテストモードの状態により制御する
回路を含むことを特徴とするテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP71588U JPH01106940U (ja) | 1988-01-06 | 1988-01-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP71588U JPH01106940U (ja) | 1988-01-06 | 1988-01-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106940U true JPH01106940U (ja) | 1989-07-19 |
Family
ID=31199987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP71588U Pending JPH01106940U (ja) | 1988-01-06 | 1988-01-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106940U (ja) |
-
1988
- 1988-01-06 JP JP71588U patent/JPH01106940U/ja active Pending