JPH01107656A - スイツチング電源回路装置 - Google Patents
スイツチング電源回路装置Info
- Publication number
- JPH01107656A JPH01107656A JP26504487A JP26504487A JPH01107656A JP H01107656 A JPH01107656 A JP H01107656A JP 26504487 A JP26504487 A JP 26504487A JP 26504487 A JP26504487 A JP 26504487A JP H01107656 A JPH01107656 A JP H01107656A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- fet
- switching power
- switching
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はスイッチング電源回路装置に関し、特に通信機
用の冗長構成の電源回路に関する。
用の冗長構成の電源回路に関する。
（従来の技術）
通イー機は高信頼度分要求さ・れることからこれに使用
する電源も高信頼度が要求される。そこで電９１Ｍ 故
ＩＩがシステムダウンにつながることから電源自体冗長
構成をとっている。
する電源も高信頼度が要求される。そこで電９１Ｍ 故
ＩＩがシステムダウンにつながることから電源自体冗長
構成をとっている。
従来の冗長構成の電源は、電源内部の短絡障害の波及を
防ぐため電源出力に逆流阻止用ダイオードを挿入してい
た。
防ぐため電源出力に逆流阻止用ダイオードを挿入してい
た。
ｖＪ３図は従来の冗長構成のスイッチング電源の例を示
す回路ブロック図である。
す回路ブロック図である。
電圧変換トランス２の１次巻線２ａはスイッチングトラ
ンジスタ３を介して電源１に接続されている。
ンジスタ３を介して電源１に接続されている。
電圧変換トランス２の２次巻線２ｂには整流回路を構成
するダイオード４および５、平滑フィルタを構成するチ
ョーク６およびコンデンサフが＠唆され、この平滑フィ
ルタの出力に上述の逆流阻止用ダイオード１５が接続さ
れている。逆流阻止用ダイオード１Ｓを介した出力は負
荷１２に供給される。この負荷１２には他系の冗長電源
１４も接種されている。
するダイオード４および５、平滑フィルタを構成するチ
ョーク６およびコンデンサフが＠唆され、この平滑フィ
ルタの出力に上述の逆流阻止用ダイオード１５が接続さ
れている。逆流阻止用ダイオード１Ｓを介した出力は負
荷１２に供給される。この負荷１２には他系の冗長電源
１４も接種されている。
逆俺阻止用ダイオード１Ｓの出力は電圧制御回路１２に
供給され、スイッチングトランジスタ３のベースにパル
スが供給され、スイッチング句作がなされる。
供給され、スイッチングトランジスタ３のベースにパル
スが供給され、スイッチング句作がなされる。
（発明が解決しようとする問題点）
この冗長構成電源に用いられ７）逆流阻止用ダイオード
は接合形ダイオードまたはショット千バリヤダイオード
が用いられるがクスデムのＬＳＩ化が進展し、回路に使
用する′電圧が低電圧化するに伴い、その順方向゛１圧
降下の出力電圧に占める割合が増大し、電源の変換効率
が低下するとともに、その電力損失による発熱の冷却処
理が困雌となってきている。ダイオードの順方向′電圧
降下は通常の接合形の場合で１〜１．４Ｖ、ショットキ
バリアダイオードでも０．５ ｖ Ｋ４ シ、最も多く
使用さ九る５ｖ１ｆｌ源の場合、当該ダイオードの電力
損失はショットキバリアダイオードの場合でも出力電力
の１０％に達している。ダイオードの順方向・電圧降下
は半導体を用Ａてｈる限り本質的に解決できないもので
、これはバンドキャップ・１τ起因しており、その値を
低減する理論はまだ発見されていない。
は接合形ダイオードまたはショット千バリヤダイオード
が用いられるがクスデムのＬＳＩ化が進展し、回路に使
用する′電圧が低電圧化するに伴い、その順方向゛１圧
降下の出力電圧に占める割合が増大し、電源の変換効率
が低下するとともに、その電力損失による発熱の冷却処
理が困雌となってきている。ダイオードの順方向′電圧
降下は通常の接合形の場合で１〜１．４Ｖ、ショットキ
バリアダイオードでも０．５ ｖ Ｋ４ シ、最も多く
使用さ九る５ｖ１ｆｌ源の場合、当該ダイオードの電力
損失はショットキバリアダイオードの場合でも出力電力
の１０％に達している。ダイオードの順方向・電圧降下
は半導体を用Ａてｈる限り本質的に解決できないもので
、これはバンドキャップ・１τ起因しており、その値を
低減する理論はまだ発見されていない。
本発明の目的は、上述の逆流阻止用素子における電力消
費を大幅に削減することにより′電源変換効率の向上を
図ったスイッチング′庖源回格装置を提供することにあ
る。
費を大幅に削減することにより′電源変換効率の向上を
図ったスイッチング′庖源回格装置を提供することにあ
る。
（問題点を１決するための手段）
前記目的を達成するために本発明によるスイッチングａ
ｔｔｘ（ロ）略装置は、電圧変換トランスの１次巻線に
スイッチング素子を接続し、２次巻線に整流回路と平滑
フィルタを接続し、逆流阻止用素子を介して得られる出
力によってパルス出力を作成し、前記パルスを前記スイ
ッチング素子の制御端子に接続することにより所定の出
力を得ふスイッチング電源回路を複数並列接続してなる
スイッチング電源回路装、ａにおいて、前記各スイッチ
ング゛電源回路の逆流阻止用素子としてＦＥＴを用い、
このＦＥＴのソース電極を前記平滑フィルタの出力にド
レイン電１＠を負荷側にそれぞれ接続し、さらに前記Ｆ
ＥＴのゲート電極を第２の整流回路を介して前記２次巻
線の一端または第３次巻線の一端に接続して構成しであ
る。
ｔｔｘ（ロ）略装置は、電圧変換トランスの１次巻線に
スイッチング素子を接続し、２次巻線に整流回路と平滑
フィルタを接続し、逆流阻止用素子を介して得られる出
力によってパルス出力を作成し、前記パルスを前記スイ
ッチング素子の制御端子に接続することにより所定の出
力を得ふスイッチング電源回路を複数並列接続してなる
スイッチング電源回路装、ａにおいて、前記各スイッチ
ング゛電源回路の逆流阻止用素子としてＦＥＴを用い、
このＦＥＴのソース電極を前記平滑フィルタの出力にド
レイン電１＠を負荷側にそれぞれ接続し、さらに前記Ｆ
ＥＴのゲート電極を第２の整流回路を介して前記２次巻
線の一端または第３次巻線の一端に接続して構成しであ
る。
（実施例）
以下、図面ｆｔ参照して本発明をさらに詳しく説明する
。
。
第１図は本発明によるスイッチング電源回路装置の第１
の実施例？示す図である。本実施例は入力゛に源１、変
換トランス２Ｊスイツチングトランジスタ３、整流ダイ
オード４，５、チョーク６、訃よびコンデンサ７よりな
る平滑フィルタ、出力電圧制−回路１２、および負荷１
３から成る通常のフォワードコンバータにＦＥＴＩＩな
らびにダイオード８、コンデンサ９および抵抗１０より
なる整流回路を接続したものである。ＰＥＴ）ランジス
タ１１は平滑フィルタと負荷１３の間に挿入され、ソー
ス電極が平滑フィルタ出力に、ドレイン電極が負荷にそ
れぞれ接続され、ゲート電極がトランス２の２次巻線２
ｂに接続され念ダイオード８、コンデンサ９から成る整
流回路に接続されている。冗長’Ｉｔ源１４は１〜１２
の構成要素を持つこの電源と同一構成の電源である。電
源が正常に動作している状態ではダイオード８の出力電
圧はスイッチング電源回路のデユーティ条件から電源出
力電圧の２〜８倍の電圧となっており、ゲート−ソース
間電圧は出力電圧の１〜２倍となっており、ＦＢＩ：Ｔ
ｌｌは十分オンしている。ＦＥＴ１１の電圧降下は式１
１３となりＲｏｌｌの低いＦＥＡＴを選ぶことにより電
圧降下は通常のダイオード？用いた時より大幅に小さく
でき、電力損失を低減化することができる。
の実施例？示す図である。本実施例は入力゛に源１、変
換トランス２Ｊスイツチングトランジスタ３、整流ダイ
オード４，５、チョーク６、訃よびコンデンサ７よりな
る平滑フィルタ、出力電圧制−回路１２、および負荷１
３から成る通常のフォワードコンバータにＦＥＴＩＩな
らびにダイオード８、コンデンサ９および抵抗１０より
なる整流回路を接続したものである。ＰＥＴ）ランジス
タ１１は平滑フィルタと負荷１３の間に挿入され、ソー
ス電極が平滑フィルタ出力に、ドレイン電極が負荷にそ
れぞれ接続され、ゲート電極がトランス２の２次巻線２
ｂに接続され念ダイオード８、コンデンサ９から成る整
流回路に接続されている。冗長’Ｉｔ源１４は１〜１２
の構成要素を持つこの電源と同一構成の電源である。電
源が正常に動作している状態ではダイオード８の出力電
圧はスイッチング電源回路のデユーティ条件から電源出
力電圧の２〜８倍の電圧となっており、ゲート−ソース
間電圧は出力電圧の１〜２倍となっており、ＦＢＩ：Ｔ
ｌｌは十分オンしている。ＦＥＴ１１の電圧降下は式１
１３となりＲｏｌｌの低いＦＥＡＴを選ぶことにより電
圧降下は通常のダイオード？用いた時より大幅に小さく
でき、電力損失を低減化することができる。
ＶＤａ＝Ｒｃ）ＨＸＩ６１１ｔ ＠＊ａｅ−ｔｔ＋なお
、ＶＤ８：ノースドレイン間電圧、Ｉ ｏｕｔ ：出力
’ｌ：流である。
、ＶＤ８：ノースドレイン間電圧、Ｉ ｏｕｔ ：出力
’ｌ：流である。
、を源が何らかの障害またはスイッチオフ等により停止
している時は電圧変換トランス２の誘起電圧はゼロにな
るため、バイアス抵抗１０によりゲート、１を位はゼロ
にクランプされ、ＦＦ：Ｔ１１はオフとなる。この場合
、ＦＥＴのドレイン−ソース間耐圧は電源の出力電圧以
上あればよい。
している時は電圧変換トランス２の誘起電圧はゼロにな
るため、バイアス抵抗１０によりゲート、１を位はゼロ
にクランプされ、ＦＦ：Ｔ１１はオフとなる。この場合
、ＦＥＴのドレイン−ソース間耐圧は電源の出力電圧以
上あればよい。
第２図は、本発明の第２の実施例を示す図である。この
実施例はトランス２≠！反転結合となるフライバックタ
イプの′・直蒐の例である。この場合のトランス２の２
次巻線２ｂ電圧は出力電圧以上−となるため、ＦＥＴ１
１のゲート駆動は第３次巻＄２ｃによって行われる５本
回路の動作原理は第１図と同一である。
実施例はトランス２≠！反転結合となるフライバックタ
イプの′・直蒐の例である。この場合のトランス２の２
次巻線２ｂ電圧は出力電圧以上−となるため、ＦＥＴ１
１のゲート駆動は第３次巻＄２ｃによって行われる５本
回路の動作原理は第１図と同一である。
（発明の効果）
本発明は以上説明したように、冗長（成゛成源の逆流阻
止用素子をＦＥＴで構成し、そのゲート駆動を電圧変換
トランスの２次巻線ま光は第８次巻線により行うことに
より、逆流阻止用ダイオードを用いる場合に比較し、順
方向電Ｆｆｆ大＠に少々＜１１、電力損失を大幅に低減
化し、電源の変換効率を改善できるという効果かある。
止用素子をＦＥＴで構成し、そのゲート駆動を電圧変換
トランスの２次巻線ま光は第８次巻線により行うことに
より、逆流阻止用ダイオードを用いる場合に比較し、順
方向電Ｆｆｆ大＠に少々＜１１、電力損失を大幅に低減
化し、電源の変換効率を改善できるという効果かある。
第１図は本発明によるスイッチング電源回路装置の第１
の実施例を示す図、第２図は本発明の第２の実施例を示
す図、第８図は従来の冗長構成のスイッチング電源を示
す図である。 １・・・入力電源 ２．２ａ・・・電圧変換トランス ３・・・スイッチング素子 ４．５・・・整流ダイオード ６・・・チョークトランス フ−・・平滑コンデンサ ８・・・ダイオード ９・・・コンデンサ １０・・・バイアス抵抗 １１・・・ＦＥＴ １２・・・電圧制御回路 １３・拳・負荷 １４・・・他系冗長電源 １５・・φ逆流阻止ダイオード
の実施例を示す図、第２図は本発明の第２の実施例を示
す図、第８図は従来の冗長構成のスイッチング電源を示
す図である。 １・・・入力電源 ２．２ａ・・・電圧変換トランス ３・・・スイッチング素子 ４．５・・・整流ダイオード ６・・・チョークトランス フ−・・平滑コンデンサ ８・・・ダイオード ９・・・コンデンサ １０・・・バイアス抵抗 １１・・・ＦＥＴ １２・・・電圧制御回路 １３・拳・負荷 １４・・・他系冗長電源 １５・・φ逆流阻止ダイオード
Claims (1)
- 電圧変換トランスの１次巻線にスイッチング素子を接続
し、２次巻線に整流回路と平滑フィルタを接続し、逆流
阻止用素子を介して得られる出力によつてパルス出力を
作成し、前記パルスを前記スイッチング素子の制御端子
に接続することにより所定の出力を得るスイッチング電
源回路を複数並列接続してなるスイッチング電源回路装
置において、前記各スイッチング電源回路の逆流阻止用
素子としてＦＥＴを用い、このＦＥＴのソース電極を前
記平滑フィルタの出力にドレイン電極を負荷側にそれぞ
れ接続し、さらに前記ＦＥＴのゲート電極を第２の整流
回路を介して前記２次巻線の一端または第３次巻線の一
端に接続したことを特徴とするスイッチング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26504487A JPH01107656A (ja) | 1987-10-20 | 1987-10-20 | スイツチング電源回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26504487A JPH01107656A (ja) | 1987-10-20 | 1987-10-20 | スイツチング電源回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01107656A true JPH01107656A (ja) | 1989-04-25 |
Family
ID=17411802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26504487A Pending JPH01107656A (ja) | 1987-10-20 | 1987-10-20 | スイツチング電源回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01107656A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230242U (ja) * | 1988-08-15 | 1990-02-26 | ||
| JPH0767330A (ja) * | 1993-08-30 | 1995-03-10 | Nec Corp | 冗長構成電源回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107460A (ja) * | 1986-10-23 | 1988-05-12 | Hitachi Ltd | 多重化構成の直流電源装置 |
-
1987
- 1987-10-20 JP JP26504487A patent/JPH01107656A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63107460A (ja) * | 1986-10-23 | 1988-05-12 | Hitachi Ltd | 多重化構成の直流電源装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0230242U (ja) * | 1988-08-15 | 1990-02-26 | ||
| JPH0767330A (ja) * | 1993-08-30 | 1995-03-10 | Nec Corp | 冗長構成電源回路 |
| US5440223A (en) * | 1993-08-30 | 1995-08-08 | Nec Corporation | Switching power circuit with redundant structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038148A (en) | Self-driven synchronous rectification scheme | |
| US5590032A (en) | Self-synchronized drive circuit for a synchronous rectifier in a clamped-mode power converter | |
| US7164589B1 (en) | Bridgeless bi-directional forward type converter | |
| US6831847B2 (en) | Synchronous rectifier drive circuit and power supply including same | |
| US5471376A (en) | Low-loss active voltage-clamp circuit for single-ended forward PWM converter | |
| CA2059457C (en) | Method for minimizing the switching loss in a power switch | |
| US6452818B1 (en) | Self driven active clamp | |
| EP1229635B1 (en) | Active gate clamp circuit for self driven synchronous rectifiers | |
| US4866586A (en) | Shoot-through resistant DC/DC power converter | |
| US7265525B2 (en) | Self-driven scheme for synchronous rectifier having no body diode | |
| JP3202416B2 (ja) | 同期整流コンバータ | |
| US6370044B1 (en) | Synchronous rectifier circuit | |
| US7180762B2 (en) | Cascoded rectifier | |
| US11764689B2 (en) | Flyback power-converting device with zero-voltage switching and method for flyback converting power with zero-voltage switching | |
| JPH03243119A (ja) | オア回路 | |
| JP2646969B2 (ja) | 冗長構成電源回路 | |
| JPH03218264A (ja) | 整流装置 | |
| DE4135569C1 (ja) | ||
| JP2003116279A (ja) | 同期整流回路 | |
| JPH0226813B2 (ja) | ||
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JP3321203B2 (ja) | 絶縁型スイッチング回路、シールド機能を持つ絶縁型スイッチング回路および絶縁型スイッチング回路 | |
| US12512835B2 (en) | Half-bridge circuit and power supply device | |
| JP7778523B2 (ja) | 電源回路及び電源装置 | |
| JP3333643B2 (ja) | １方向性絶縁型スイッチング回路と双方向性絶縁型スイッチング回路 |